JP2010251523A - 部分soiウェーハの製造方法 - Google Patents

部分soiウェーハの製造方法 Download PDF

Info

Publication number
JP2010251523A
JP2010251523A JP2009099380A JP2009099380A JP2010251523A JP 2010251523 A JP2010251523 A JP 2010251523A JP 2009099380 A JP2009099380 A JP 2009099380A JP 2009099380 A JP2009099380 A JP 2009099380A JP 2010251523 A JP2010251523 A JP 2010251523A
Authority
JP
Japan
Prior art keywords
silicon
active layer
wafer
oxide film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009099380A
Other languages
English (en)
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009099380A priority Critical patent/JP2010251523A/ja
Publication of JP2010251523A publication Critical patent/JP2010251523A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】活性層からバルク層に達した孔部で堆積中のアモルファスもしくは多結晶シリコンを単結晶化させる際に埋め込み酸化膜の領域での欠陥発生を抑制させる部分SOIウェーハの製造方法を提供する。
【解決手段】活性層を被う保護膜の一部に形成された窓部を通して、活性層と埋め込み酸化膜との各一部をエッチングして孔部を形成後、孔部にアモルファスシリコンを堆積させる。孔部内のアモルファスシリコンを、単結晶化させる場合に高エネルギ光の照射を行うことでエピタキシャル成長速度を速め、埋め込み酸化膜の領域を通過する際に発生する欠陥密度を抑制できる。
【選択図】図1g

Description

この発明は部分SOIウェーハの製造方法、詳しくはワンチップ上に論理回路とメモリ回路とを混載可能な部分SOIウェーハの製造方法に関する。
デバイスの低コスト化、高速化を目指して、ワンチップ上に論理回路とメモリ回路とを混載する(System on Chip:SoC)技術が提案されている。論理回路は低電力化、高速化のためにSOI(Silicon On Insulator)基板上に作製するのが好ましい。一方、メモリ回路は結晶の完全性などの観点から、バルク結晶上に作製するのが好ましい。そこで、考案されたものが、SOIウェーハの一部にバルク領域を残存させた部分SOI(パターンSOI)構造である。
従来、部分SOI構造を有するウェーハの作製方法として、例えば特許文献1の背景技術に開示されたSIMOXタイプのものが知られている。これは、まず単結晶シリコンウェーハをベースに作製されたSIMOX基板を熱酸化装置に挿入して加熱し、活性層の表面にシリコン酸化膜を形成する。次に、フォトリソグラフィ、HF溶液を用いたエッチングによりシリコン酸化膜を部分的に溶失させ、窓部を形成する。次いで、窓部を通して、活性層の一部および埋め込みシリコン酸化膜(BOX層)の一部をエッチングし、窓部を深くする。その後、窓部から露出したバルク層の一部にシリコンをエピタキシャル成長させる。そして、シリコン酸化膜をHF洗浄により除去し、活性層に表面研磨を施すことで、部分SOIウェーハを作製する。
特開2006−49725号公報
ところで、特許文献1にあっては、窓部から露出したバルク層の一部にシリコンをエピタキシャル成長する際、成長途中でシリコンが埋め込みシリコン酸化膜(SiO)の領域を通過することになる。Siは単結晶でSiOは非晶質である。そのため、これまでの窓部から露出したバルク層からのエピタキシャル成長の場合には、成長速度が非常に遅く、非晶質のSiO膜からなる側壁に沿ってエピタキシャル成長する際に影響を受け、シリコンに成長欠陥が発生していた。
そこで、発明者は鋭意研究の結果、深まった窓部(孔部)にアモルファスシリコンまたは多結晶シリコンを堆積させ、その後、この窓部内のシリコンをレーザ光などの高エネルギ光により熱処理すれば、シリコンの成長欠陥を溶失可能であることを知見し、この発明を完成させた。
すなわち、単結晶シリコンに比べてアモルファスシリコンおよび多結晶シリコンは特定波長では吸光係数が1桁以上高い。そのため、レーザ光などの高エネルギ光を、単結晶シリコン製の活性層は溶融しないが、単結晶シリコンより吸光係数が高いアモルファスシリコンまたは多結晶シリコンは溶融する液相エピタキシーの熱処理条件または溶融を伴わない固相エピタキシーの熱処理条件で照射し、この窓部内のシリコンを熱処理して固化させる。このとき、上記手法によるエピタキシャル成長速度は従来手法の成長速度に比較して数桁速い。そのため、SiO膜の影響を受けにくく欠陥の少ないエピタキシャル膜を成長させることを知見し、この発明を完成させた。
この発明は、SOI基板の孔部内で堆積中のシリコンが、埋め込み酸化膜の領域を通過する際に発生した成長欠陥を無くすことができる部分SOIウェーハの製造方法を提供することを目的としている。
請求項1に記載の発明は、単結晶シリコンまたは異種単結晶からなる活性層と、単結晶シリコンからなるバルク層との間に埋め込み酸化膜を形成してSOI基板を作製する基板作製工程と、作製された前記SOI基板の活性層の表面に保護膜を形成する保護膜形成工程と、前記保護膜を部分的に除去し、該保護膜に前記活性層の一部を露出させる窓部を形成する窓部形成工程と、前記窓部の形成後、該窓部を通して、前記活性層の一部および前記埋め込み酸化膜の一部をエッチングし、前記バルク層まで達する孔部を形成する開孔工程と、前記孔部にアモルファスシリコンまたは多結晶シリコンを堆積させる堆積工程と、該堆積工程後、前記保護膜を除去する保護膜除去工程と、該保護膜除去工程後、前記孔部内のアモルファスシリコンまたは多結晶シリコンを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで単結晶シリコンに改質する熱処理工程とを備えた部分SOIウェーハの製造方法である。
請求項1に記載の発明によれば、活性層を被覆する保護膜の一部に形成された窓部を通して、活性層の一部および埋め込み酸化膜の一部をエッチングすることで孔部を形成する。その後、孔部にアモルファスシリコンまたは多結晶シリコンを、例えばCVD(化学的気相成長)法などの薄膜成長法により堆積させる。
融点1412℃の単結晶シリコンに比べてアモルファスシリコンおよび多結晶シリコンは吸光係数が高く、特にアモルファスシリコン(融点1150℃前後)は、単結晶シリコンと比較して特定波長領域では光吸収係数が1桁程高いと言われている。
そのため、液相エピタキシー(Liquid Phase Epitaxy)の場合には、光加熱式のアニール炉を使用し、1150℃以上1412℃未満で熱処理すれば、バルク層の素材が融点に達する前に、アモルファスシリコン(または多結晶シリコン)が溶融する。その後、これを冷却、固化することで、単結晶シリコンが形成される。これは、孔部内の光加熱により溶融したアモルファスシリコン(または多結晶シリコン)が、単結晶シリコンからなるバルク層との界面(固液界面)を基準とし、固体領域であるバルク層の結晶性(結晶面および結晶方位など)を引き継いで単結晶化するためである。これにより、SOI基板の活性層用ウェーハの表面の一部に、バルク層と同じ結晶性の領域を簡単に形成することができる。
次に、固相エピタキシー(Solid Phase Epitaxy)の場合について説明する。活性層の素材には、融点が1412℃の単結晶シリコンなどを用い、SOI基板に対して例えばアモルファスシリコンの融点を若干下回る温度(約1100℃)の光加熱を行う。これにより、アモルファスシリコンが、溶融することなく、単結晶シリコンからなるバルク層との界面を基準とし、バルク層の結晶性を引き継いで単結晶化される。その後、これを冷却、固化することで、単結晶シリコンが形成される。
ここでいうバルク層とは、部分SOI基板のうち、埋め込み酸化膜を中間にして活性層と対峙する、SOI基板の本体となる部分を意味する。したがって、SIMOX方式の部分SOI基板におけるバルク層だけでなく、貼り合わせ方式の部分SOI基板における支持基板用ウェーハなども含む。
部分SOI基板の種類は限定されない。例えば(1)支持基板用ウェーハに埋め込み酸化膜を介して貼り合わせた活性層用ウェーハを減厚して活性層とした貼り合わせ方式の部分SOIウェーハ、(2)活性層の薄膜化に選択エッチングを採用したELTRAN方式の部分SOIウェーハ、(3)活性層の薄膜化に水素イオン剥離を採用したスマートカット方式の部分SOIウェーハ、(4)活性層の薄膜化に局所プラズマエッチングを採用したPACE方式の部分SOIウェーハ、(5)活性層とバルク層との間に、イオン注入および熱処理により埋め込み酸化膜を形成したSIMOX方式の部分ウェーハなどを採用することができる。
バルク層(支持基板用ウェーハ)の素材は、単結晶シリコンである。
活性層(活性層用ウェーハ)の素材としては、単結晶シリコンまたは異種単結晶を採用することができる。ここでの異種単結晶とは、融点が単結晶シリコンの融点以上で、かつ単結晶シリコンと異なる半導体素材の単結晶をいう。この半導体素材としては、例えば炭化珪素(SiC)、ガリウム砒素(GaAs)、インジウムガリウム砒素(InGaAs)、ガリウムナイトライド(GaN)、サファイアなどを採用することができる。活性層用ウェーハの素材に、シリコンとは異なる半導体素材を採用した場合には、熱処理工程において、ヘテロエピタキシーを伴うアモルファスシリコンまたは多結晶シリコンの単結晶シリコンへの変質が行われる。
埋め込み酸化膜(埋め込み絶縁膜)としては、例えばシリコン酸化膜、窒化シリコンなどを採用することができる。埋め込み酸化膜の厚さは、例えば0.01〜2.0μmである。
保護膜としては、例えばシリコン酸化膜、窒化膜などを採用することができる。
保護膜の形成方法としては、例えば熱酸化膜、CVD(Chemical Vapor Deposition)法、真空蒸着法、スパッタリング法などを採用することができる。
窓部の形成方法としては、フォトリソグラフィおよびエッチングにより、保護膜を部分的に溶失させる方法を採用することができる。窓部形成用のエッチング液は、保護膜の素材に応じて適宜変更される。
保護膜を除去する方法は、保護膜の素材に応じて適宜選択される。例えば、保護膜がシリコン酸化膜の場合には、HF溶液などによるエッチングを採用することができる。
開孔工程で使用されるエッチング液は、単結晶シリコンからなる活性層用として、例えばTMA(テトラメチルアンモニウム)を用いたウェットエッチング法やドライエッチング法などを採用することができる。また、埋め込み酸化膜用としては、例えばHF溶液などを採用することができる。
孔部の深さは、バルク層の埋め込み酸化膜との界面に達する程度でも、バルク層の内部に達する程度でもよい。
熱処理工程において、高エネルギ光の照射により、溶融を伴う液相エピタキシーの熱処理条件か、溶融を伴わない固相エピタキシーの熱処理条件で熱処理されたアモルファスシリコンまたは多結晶シリコンは、バルク層の単結晶シリコン構造を反映した液相エピタキシャル成長または固相エピタキシャル成長を行い、単結晶シリコンとなる。
また、溶融後に液相エピタキシャルされたシリコンの比抵抗の調整は、アモルファスシリコンまたは多結晶シリコン中に予めドーパントを規定量導入することで対応できる。
ここでいう「堆積」とは、エピタキシャル成長を含むアモルファスシリコンまたは多結晶シリコンの成長をいう。
アモルファスシリコンまたは多結晶シリコンを堆積させる方法としては、例えば気相成長法を採用すればよい。その他、スパッタ法などでもよい。
気相成長法としては、例えば常圧気相成長法、減圧気相成長法、有機金属気相成長法等を採用することができる。
気相成長装置としては、1枚ずつSOI基板を処理する枚葉型、複数枚のSOI基板を同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
気相成長法で使用される反応ガス(ソースガス)の成分としては、例えばSiHを採用することができる。また、キャリアガスの成分としては、水素を採用することができる。
光加熱方法としては、例えば各種のランプアニール法(スパイククランプアニール法、フラッシュランプアニール法など)、レーザアニール法(レーザスパイクアニール法など)を採用することができる。
高エネルギ光としては、例えばランプ光、レーザ光などを採用することができる。
高エネルギ光の照射エネルギは装置仕様により大きく変わるものの、可能な限りエネルギの高いものの方が処理時間の短縮が図れて好ましい。例えば、レーザエネルギ密度は0.1〜20J/cmである。0.1J/cm未満では、熱処理時間が長くなりすぎて生産性が低下する。また、20J/cmを超えれば、生産性は高まるが装置コストの問題が生じる。高エネルギ光の好ましい照射エネルギは、0.5〜5J/cmである。この範囲であれば、市販のレーザ装置を使用することができる。
また、レーザ種はエキシマレーザ、固体レーザ、半導体レーザなどシリコン内部に侵入できる波長を有するレーザが適用される。また、2種類以上の波長のレーザ光をシリコン表面から照射してもよい。
請求項2に記載の発明は、前記固相エピタキシーを伴う熱処理工程において、前記堆積工程後から前記熱処理工程までの間に、前記窓部内のアモルファス膜または多結晶シリコンに非ドーパント性イオンを注入する請求項1に記載の部分SOIウェーハの製造方法である。
請求項2に記載の発明によれば、固相エピタキシーを伴う熱処理工程において、孔部内のアモルファスシリコンまたは多結晶シリコンを加熱する前に、バルク層までまたはこの界面を通過してバルク層に達する領域まで、アモルファスシリコンまたは多結晶シリコンに非ドーパントをイオン注入する。これにより、アモルファスシリコンまたは多結晶シリコンのアモルファス化の促進が図れる。その結果、良好な単結晶シリコンが得られる。
非ドーパントとしては、例えばシリコンまたはアルゴンを採用することができる。非ドーパントのイオン注入量は、例えば1×1014〜1×1017atoms/cmである。1×1014atoms/cm未満では、イオンドーズ量が少なく、アモルファスシリコンまたは多結晶シリコンのアモルファス化の促進が図れない。また、1×1017atoms/cmを超えれば、イオン注入時間が長くなり、生産性が低下する。好ましいイオン注入量は、5×1015〜5×1016atoms/cmである。この範囲であれば、生産性低下を抑制可能で、かつアモルファス化の促進を確実に実現することができる。
非ドーパントのイオン注入エネルギは、活性層の厚みに依存するものの、活性層とバルク層との界面を通過し、バルク層の界面近傍をもアモルファス化されるように設定してもよい。
請求項3に記載の発明は、前記SOI基板は、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記活性層用ウェーハを減厚した貼り合わせ基板で、この貼り合わせ前の活性層用ウェーハの貼り合わせ界面と支持基板用ウェーハの貼り合わせ界面との少なくとも1つに、貼り合わせ後に前記埋め込み酸化膜となる酸化膜を形成する請求項1または請求項2に記載の部分SOIウェーハの製造方法である。
酸化膜が形成されるのは、活性層用ウェーハの貼り合わせ界面でも、支持基板用ウェーハの貼り合わせ界面の何れでもよい。また、活性層用ウェーハの貼り合わせ界面と、支持基板用ウェーハの貼り合わせ界面との両方でもよい。
減厚方法としては、例えば活性層用ウェーハの研削、活性層用ウェーハの表層への水素のイオン注入を伴うスマートカットなどを採用することができる。
請求項4に記載の発明は、前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項3のうち、何れか1項に記載の部分SOIウェーハの製造方法である。
特に、レーザ光を採用した場合には、レーザスキャン速度を任意に変更できるので、固化速度などを変更可能で、得られる部分SOIウェーハの品質を改善することができる。ランプ加熱の場合には、ウェーハ全面の表層のみを一気に高温加熱するので、スリップを発生させない条件で照射しなければならない。
レーザ光としては、例えば、エキシマレーザやYAGレーザの第3高調波(波長355nm)のパルスレーザ光、Nd:YAGレーザ、Nd:YLFレーザ、Nd:ガラスファイバレーザ、Nd:YV04レーザ、Yb:YAGレーザなどの第2高調波、第3高調波、第4高調波などを採用することができる。また、レーザ光はパルス照射でも連続照射の何れでもよく、ビーム幅はシリコンウェーハの直径以上にした方が均一に熱処理できるので好ましい。レーザ光の照射エネルギ、レーザ光の照射パルス数、レーザ光のパルス幅は、レーザ光の種類に応じてそれぞれ選択される。特に、500nm以下の波長を適用すると吸収係数が大きいので効率的である。
請求項5に記載の発明によれば、前記熱処理工程後、前記孔部内で固化した前記アモルファスシリコンまたは多結晶シリコンを含む前記活性層の表面を研磨する請求項1〜請求項4のうち、何れか1項に記載の部分SOIウェーハの製造方法である。
請求項5に記載の発明によれば、熱処理工程後、孔部内で固化したアモルファスシリコンまたは多結晶シリコンを含む活性層の表面を研磨するので、仮に活性層の表面と、孔部内で固化したアモルファスシリコンの表面または多結晶シリコンの表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。
活性層などの表面の研磨量は、孔部内で固化したアモルファスシリコンまたは多結晶シリコンの高さ(孔部の深さ)より少なくするのは当然であるが、研磨による平坦度劣化を防ぐため、可能な限り研磨量は少なくする。すなわち、研磨代は熱処理、固化後のアモルファスシリコンまたは多結晶シリコンの表面(露出面)の凹凸欠陥を除去できるだけの大きさである。例えば1〜100nmである。
請求項1に記載の発明によれば、活性層を被覆する保護膜の一部に形成された窓部を通して、活性層の一部および埋め込み酸化膜の一部をエッチングして孔部を形成し、この孔部にアモルファスシリコンまたは多結晶シリコンを堆積させる。その後、孔部内のアモルファスシリコンまたは多結晶シリコンを、高エネルギ光の照射により熱処理させるので、孔部内で堆積中のシリコンが、埋め込み酸化膜の領域を通過する際にも欠陥発生を抑制することができる。
請求項2に記載の発明によれば、特に、固相エピタキシーを伴う熱処理工程において、孔部内のアモルファスシリコンまたは多結晶シリコンを加熱する前に、バルク層までまたはこの界面を通過してバルク層に達する領域まで、アモルファスシリコンまたは多結晶シリコンに非ドーパントをイオン注入する。これにより、アモルファスシリコンまたは多結晶シリコンのアモルファス化の促進が図れる。その結果、良好な単結晶シリコンが得られる。
請求項5に記載の発明によれば、熱処理工程後、孔部内で固化したアモルファスシリコンまたは多結晶シリコンを含む活性層の表面を研磨するので、仮に活性層の表面と、孔部内で固化したアモルファスシリコンの表面または多結晶シリコンの表面とのうち、少なくとも1つに微小な凹凸欠陥が存在しても、市販のSOIウェーハと同等の表面平坦度を得ることができる。
この発明の実施例1に係る部分SOIウェーハの製造方法における基板作製工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における保護膜形成工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における窓部形成工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における開孔工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における堆積工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における保護膜除去工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における熱処理工程を示す要部拡大断面図である。 この発明の実施例1に係る部分SOIウェーハの製造方法における研磨工程を示す要部拡大断面図である。
以下、この発明の実施例を具体的に説明する。
この発明の実施例1に係る部分SOIウェーハの製造方法を説明する。
まず、SIMOX基板(SOI基板)10を用意する(図1(a))。SIMOX基板10の製造方法は、次の通りである。チョクラルスキー法により直径200mm、初期酸素濃度1.0×1018/cmのシリコン単結晶インゴットを引き上げる。その際、ドーパントとしてボロンを、シリコン単結晶インゴットの比抵抗が10mΩ・cmとなるまで添加する。得られたシリコン単結晶インゴットには、ブロック切断、外径研削およびスライスの各工程が順次施される。これにより、単結晶シリコン製のシリコンウェーハが作製される。
このシリコンウェーハを400℃程度に加熱しながら表面から、中電流イオン注入装置を使用し、180keVの加速電圧で酸素イオンを注入する。このときのドーズ量は、4×1017atoms/cmである。その後、シリコンウェーハを熱処理炉に投入し、1350℃で15時間、熱処理する。雰囲気ガスは、アルゴンと酸素との混合比が1350℃開始から4時間は99:1とし、以降は60:40の混合ガスである。これにより、注入された酸素とシリコンとが結合し、酸素イオン注入領域にSiOからなる埋め込みシリコン酸化膜(埋め込み酸化膜)13が形成される。
その結果、シリコンウェーハの表面側に厚さ75nmの活性層11が形成される。埋め込みシリコン酸化膜13の膜厚は約0.1μmである。これにより、活性層11とバルク層12との間に埋め込みシリコン酸化膜13が介在されたSIMOX基板10が作製される(基板作製工程)。なお、SIMOX基板10に代えて貼り合わせSOI基板を採用してもよい。これは、活性層用ウェーハと支持基板用ウェーハとを埋め込みシリコン酸化膜を介して貼り合わせ、研削砥石によりウェーハ表面から活性層用ウェーハを減厚したものである。
次いで、SIMOX基板10にシリコン酸化膜(保護膜)14を形成する(保護膜形成工程、図1(b))。具体的には、SIMOX基板10を熱酸化炉に投入し、ドライ酸素ガスによってシリコン酸化膜14を成長させる。シリコン酸化膜14の厚さは10nm程度である。
それから、フォトリソグラフィおよびエッチングにより、SIMOX基板10の活性層11側のシリコン酸化膜14に、所定ピッチで多数の窓部14aを形成する(窓部形成工程、図1(c))。具体的には、まず活性層11側のシリコン酸化膜14にレジストを塗布する。次に、露光、現像することで、レジストに所定ピッチで多数の開口部を形成する。続いて、所定濃度のHF溶液(室温)により、各開口部を介して前記各窓部14aを形成する。
次いで、各窓部14aを通して、活性層11の一部および埋め込みシリコン酸化膜13の一部をエッチングし、例えばバルク層12まで達する深さ500nm以上の多数の孔部15を形成する(開孔工程、図1(d))。具体的には、まず各窓部14aを通して、TMA(液温25℃)を使用し、活性層11の一部をエッチングする。次に、HF20%のHF水溶液(室温)を使用し、各窓部14aを通して埋め込みシリコン酸化膜13の一部をHFエッチングする。さらに、TMAを使用してバルク層12の表層をエッチングしてもよい。その後、レジストを除去する。
次に、各孔部15内にアモルファスシリコン体16を堆積させ、各孔部15を埋める(堆積工程、図1(e))。具体的には、200〜400℃に設定された炉内にSIMOX基板10を投入し、水素ガスをベースにして、シランガスを導入し、アモルファスシリコン体16を約500nm以上堆積させる。
なお、アモルファスシリコン体16に代えて、多結晶シリコンを堆積させてもよい。
多結晶シリコンの堆積方法としては、CVD装置に温度500℃〜750℃程度の温度域で、例えば減圧化によりモノシランガスを導入し、多結晶シリコンを堆積させる方法などを採用することができる。
また、必要に応じて、堆積工程において、アモルファスシリコンや多結晶シリコン成膜時にドーパントガスを炉内に供給し、アモルファスシリコン体16にドーパントを導入してもよい。または堆積工程後から熱処理工程までの間に、アモルファスシリコン体16の内部に、その表面からドーパントをイオン注入してもよい。この場合には、以下のイオン注入工程が行われる。
まず、アモルファスシリコン体16を含むSIMOX基板10を中電流イオン注入装置の炉内に挿入し、アモルファスシリコン内にドーパントイオンが注入できるように設定すればよい。ドーパントのイオン注入を採用した場合、熱処理工程において、アモルファスシリコン体16の全域にドーパントが均一に拡散される。
また、例えばアモルファスシリコン体16にシリコン(非ドーパント)をイオン注入し、アモルファスシリコン体16のアモルファス化を促進させてもよい。具体的なイオン注入条件は、貼り合わせ基板30を中電流イオン注入装置内に挿入し、200keV以上の加速電圧で所定濃度となるように、アモルファスシリコン体16にシリコンをイオン注入する。これにより、アモルファスシリコン体16の膜中および支持基板用ウェーハ10との界面を超えた深さまでシリコンがイオン注入され、バルク層12のアモルファスシリコン体16との界面付近もアモルファス化される。
次に、こうして部分SOI構造が造り込まれたSIMOX基板10を、HF5重量%のHF洗浄液(室温)に10分間浸漬し、シリコン酸化膜14を除去する(図1(f))。
次いで、ドーパントが添加されたアモルファスシリコン体16付きのシリコンウェーハ10を、真空下もしくは不活性ガス雰囲気下、例えばヘリウムガス雰囲気下に保たれたレーザアニール炉(パルス方式)に挿入する。ここで、エキシマレーザ光(KrFレーザ、波長248nm、エネルギ密度2.5J/cm,パルス幅270ns)を、ウェーハ表面全域に照射し、アモルファスシリコン体16を溶融する(図1(g)、熱処理工程)。
前述したように、孔部15内には、単結晶シリコンに比べて吸光係数が高いアモルファスシリコン体16が堆積している。そのため、レーザアニール炉を使用し、単結晶シリコンは溶融しないが、アモルファスシリコンは溶融する液相エピタキシーの熱処理条件(例えば1350℃)でレーザ光を活性層11の表面全域に照射すれば、シリコンウェーハ10は溶けず、アモルファスシリコン体16のみが溶融する。アモルファスシリコンより吸光係数が低い単結晶シリコン製の活性層11は、融点に達しないので溶融しない。
その後、溶融したアモルファスシリコン体16を冷却し、固化させる。これにより、溶融された固液界面(単結晶シリコン製のバルク層12の表層)において、固体領域の結晶性を引き継ぎ、アモルファスシリコン体16がバルク層12と同じ単結晶シリコン体16Aに変質する(図1(h))。
なお、エキシマレーザ光の照射条件を波長248nm、エネルギ密度0.5J/cm,パルス幅200nsに変更することで、アモルファスシリコンの溶融を伴わない固相エピタキシーの熱処理条件(例えば 1100℃)でレーザ光を活性層11の表面全域に照射しても、アモルファスシリコン体16とバルク層12との界面において、固体領域の結晶性を引き継ぎ、アモルファスシリコン体16がバルク層12と同じ単結晶シリコン体16Aに変質する。
次に、SIMOX基板10を、その活性層11側を下に向け、キャリアプレートを介して、枚葉式の研磨装置の研磨ヘッドの下面に貼着し、ウェーハ表層を例えば研磨量5nm程度で化学的機械的研磨する(図1(h))。これにより、表面が加工研磨された部分SIMOXウェーハ(部分SOIウェーハ)20が作製される。
このように、活性層11を被覆するシリコン酸化膜14の一部に形成された窓部14aを通して、活性層11の一部、埋め込みシリコン酸化膜13の一部およびバルク層12の表層の一部をエッチングして孔部15を形成し、その後、この孔部15にアモルファスシリコン体16を堆積させる。このとき、アモルファスシリコン体16の埋め込みシリコン酸化膜13の領域通過に伴い、アモルファスシリコン体16に成長欠陥が生じる。しかしながら、次に、孔部15内のアモルファスシリコン体16を、レーザ光の照射により溶融させるので、この溶融時に成長欠陥を無くすことができる。しかも、この手法によるエピタキシャル成長速度は、従来のCVD法の成長速度に比較して数桁速い。そのため、エピタキシャル成長に際して埋め込みシリコン酸化膜13の影響を受けにくく、欠陥の少ない単結晶シリコン体16Aを成長させることができる。
また、熱処理工程後、孔部15内で固化したアモルファスシリコン体16を含む活性層11の表面を研磨するので、仮に孔部15内で固化したアモルファスシリコン体16の表面に微小な凹凸欠陥が存在しても、市販のSIMOX基板と同等の表面平坦度を得ることができる。
10 SIMOX基板(SOI基板)、
11 活性層、
12 バルク層、
13 埋め込みシリコン酸化膜(埋め込み酸化膜)、
14 シリコン酸化膜(保護膜)、
14a 窓部、
15 孔部、
16 アモルファスシリコン、
16A 単結晶シリコン、
20 部分SIMOX基板(部分SOI基板)。

Claims (5)

  1. 単結晶シリコンまたは異種単結晶からなる活性層と、単結晶シリコンからなるバルク層との間に埋め込み酸化膜を形成してSOI基板を作製する基板作製工程と、
    作製された前記SOI基板の活性層の表面に保護膜を形成する保護膜形成工程と、
    前記保護膜を部分的に除去し、該保護膜に前記活性層の一部を露出させる窓部を形成する窓部形成工程と、
    前記窓部の形成後、該窓部を通して、前記活性層の一部および前記埋め込み酸化膜の一部をエッチングし、前記バルク層まで達する孔部を形成する開孔工程と、
    前記孔部にアモルファスシリコンまたは多結晶シリコンを堆積させる堆積工程と、
    該堆積工程後、前記保護膜を除去する保護膜除去工程と、
    該保護膜除去工程後、前記孔部内のアモルファスシリコンまたは多結晶シリコンを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで単結晶シリコンに改質する熱処理工程とを備えた部分SOIウェーハの製造方法。
  2. 前記固相エピタキシーを伴う熱処理工程において、前記堆積工程後から前記熱処理工程までの間に、前記窓部内のアモルファス膜または多結晶シリコンに非ドーパント性イオンを注入する請求項1に記載の部分SOIウェーハの製造方法。
  3. 前記SOI基板は、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記活性層用ウェーハを減厚した貼り合わせ基板で、
    この貼り合わせ前の活性層用ウェーハの貼り合わせ界面と支持基板用ウェーハの貼り合わせ界面との少なくとも1つに、貼り合わせ後に前記埋め込み酸化膜となる酸化膜を形成する請求項1または請求項2に記載の部分SOIウェーハの製造方法。
  4. 前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項3のうち、何れか1項に記載の部分SOIウェーハの製造方法。
  5. 前記熱処理工程後、前記孔部内で固化した前記アモルファスシリコンまたは多結晶シリコンを含む前記活性層の表面を研磨する請求項1〜請求項4のうち、何れか1項に記載の部分SOIウェーハの製造方法。
JP2009099380A 2009-04-15 2009-04-15 部分soiウェーハの製造方法 Pending JP2010251523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009099380A JP2010251523A (ja) 2009-04-15 2009-04-15 部分soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009099380A JP2010251523A (ja) 2009-04-15 2009-04-15 部分soiウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010251523A true JP2010251523A (ja) 2010-11-04

Family

ID=43313541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009099380A Pending JP2010251523A (ja) 2009-04-15 2009-04-15 部分soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2010251523A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152376A (ja) * 2015-02-19 2016-08-22 東京エレクトロン株式会社 Iv族半導体の結晶化方法および成膜装置
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
KR20200060261A (ko) * 2018-11-21 2020-05-29 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
US11201189B2 (en) 2016-09-14 2021-12-14 Toshiba Memory Corporation Semiconductor device having rare earth oxide layer and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152376A (ja) * 2015-02-19 2016-08-22 東京エレクトロン株式会社 Iv族半導体の結晶化方法および成膜装置
KR20160102134A (ko) * 2015-02-19 2016-08-29 도쿄엘렉트론가부시키가이샤 Ⅳ족 반도체의 결정화 방법 및 성막 장치
KR102006523B1 (ko) * 2015-02-19 2019-08-01 도쿄엘렉트론가부시키가이샤 Ⅳ족 반도체의 결정화 방법 및 성막 장치
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
US11201189B2 (en) 2016-09-14 2021-12-14 Toshiba Memory Corporation Semiconductor device having rare earth oxide layer and method of manufacturing the same
KR20200060261A (ko) * 2018-11-21 2020-05-29 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
JP2020088106A (ja) * 2018-11-21 2020-06-04 東京エレクトロン株式会社 凹部の埋め込み方法
JP7262210B2 (ja) 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
KR102547550B1 (ko) * 2018-11-21 2023-06-26 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법

Similar Documents

Publication Publication Date Title
US6350703B1 (en) Semiconductor substrate and production method thereof
US6492682B1 (en) Method of producing a bonded wafer and the bonded wafer
TW564500B (en) Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer
US20120235283A1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer
US20130089968A1 (en) Method for finishing silicon on insulator substrates
EP0843346B1 (en) Method of manufacturing a semiconductor article
WO2005117122A1 (ja) Simox基板の製造方法及び該方法により得られるsimox基板
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP2010003899A (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP2007207876A (ja) 高周波ダイオードおよびその製造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2010251523A (ja) 部分soiウェーハの製造方法
JPH0132648B2 (ja)
JP2010199338A (ja) 貼り合わせウェーハの製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2011044505A (ja) シリコンエピタキシャルウェーハの製造方法
JP2001089291A (ja) 液相成長法、半導体部材の製造方法、太陽電池の製造方法
KR20060074804A (ko) 내부 게터링된 이종에피택시얼 반도체 웨이퍼 및 그 제조방법
JP6913729B2 (ja) pn接合シリコンウェーハ
JP2020004989A (ja) シリコン接合ウェーハ
JPH0832037A (ja) 半導体基板の作製方法
JP2010192544A (ja) エピタキシャルシリコンウェーハの製造方法
WO2016093287A1 (ja) 微細構造形成方法、半導体デバイスの製造方法、及びcmosの形成方法
JP4943820B2 (ja) GOI(GeonInsulator)基板の製造方法