JP2010003899A - シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 - Google Patents

シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010003899A
JP2010003899A JP2008161736A JP2008161736A JP2010003899A JP 2010003899 A JP2010003899 A JP 2010003899A JP 2008161736 A JP2008161736 A JP 2008161736A JP 2008161736 A JP2008161736 A JP 2008161736A JP 2010003899 A JP2010003899 A JP 2010003899A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
oxide film
oxygen concentration
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161736A
Other languages
English (en)
Other versions
JP5428216B2 (ja
Inventor
Kazuo Shimoyama
和男 下山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008161736A priority Critical patent/JP5428216B2/ja
Publication of JP2010003899A publication Critical patent/JP2010003899A/ja
Application granted granted Critical
Publication of JP5428216B2 publication Critical patent/JP5428216B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】ウェハの割れ、欠けやチッピングを低減し、かつデバイスの良品率を向上した半導体装置及びその製造方法の提供。
【解決手段】FZウェハまたはCZウェハ等のウェハに熱酸化処理を行いウェハの全面に熱酸化膜を形成する。ついで、素子構造が形成されるウェハのおもて面側の上に形成された熱酸化膜を除去し、開口部を形成する。ついで、非酸化性雰囲気内において、高温で長時間の熱処理を行い、熱酸化膜からウェハへの酸素原子の内方拡散を行う。ウェハがCZウェハの場合、ウェハから雰囲気内への酸素原子の外方拡散も行う。このように、ウェハの中央部のおもて面側が低酸素濃度シリコン層2であり、バルク領域、中央部の裏面側および外周端部が高酸素濃度シリコン層3である、シリコンウェハ1が形成され、熱酸化膜を除去した後に、シリコンウェハ1の中央部のおもて面におもて面素子構造を形成する。
【選択図】図1

Description

この発明は、シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法に関し、特にデバイス厚が薄い薄型半導体デバイス、ウェハ表面の金属汚染を低減する必要のある半導体デバイス、または、大口径のウェハを用いて製造する半導体デバイスおよびその製造方法に関する。
従来、シリコンのバルク単結晶は、チョクラルスキー(Czochralski:CZ)と呼ばれる引き上げ法(CZ法)と、フローティングゾーン(Floating zone:FZ)と呼ばれる浮遊帯融解法(FZ法)と、のいずれかで製造されることが一般的である。
CZ法においては、石英製の坩堝内で多結晶シリコン塊を融解し、このシリコンの融解液に種結晶を接触させながら徐々に引き上げることで、結晶成長させて、単結晶大塊(インゴット)を製造する。したがって、CZ法においては、大口径のウェハを製造することができる。
また、CZ法において製造されたウェハ(以下、CZウェハという)は、石英製の坩堝内において、シリコン結晶中に坩堝からの酸素が混入するため、非常に高い酸素濃度(1×1018atoms/cm3程度)のウェハ(以下、高酸素濃度ウェハという)となる。ここで、シリコン結晶中に酸素原子が混入すると、結晶中の転位の移動が不純物によって制限を受けるので、結晶面のすべりに対して強いという意味でシリコンの機械的強度が高くなることが知られている。またCZウェハには、酸素の他に、炭素も高濃度の不純物として混入されることが知られている。
半導体デバイスの製造プロセス中に、熱処理を複数回行う場合、酸素濃度が高いCZウェハは、酸素濃度が低いウェハに比べて機械的強度が高いため、ウェハの反りが少ない。また、シリコン結晶中に固溶した酸素は、特定の熱処理を行うことで、酸素析出物として析出される。この酸素析出物によって、イントリンシックゲッタリング効果が生じる。さらに、この酸素析出物は、結晶を脆くする効果、つまり脆性破壊を促進する効果を奏している。このため、ダイシングやグラインドなど微小なダイヤモンド砥石によって結晶を細かく砕きながら切削や研削を行うプロセスでは、回転スピンドルモーターの負荷が小さくなり、結晶を細かく砕くことができるので、チッピングや欠けなどの程度が比較的小さくなる。一方で不純物や析出物が少なくて転位の移動がしやすいFZウェハでは、脆性破壊が阻害されるため、研削モーターのスピンドル負荷が大きく、発生するチッピングや欠けも、その程度が大きくなることが考えられる。
図14は、イントリンシックゲッタリングについて示す説明図である。図14においては、志村史夫著「半導体シリコン結晶工学」、丸善、1993年より引用した。図14に示すように、シリコンウェハ1の表面から奥深い領域に酸素析出物31が析出された場合、この酸素析出物がイントリンシックゲッタリングサイトとなり、外部からシリコンウェハ1内に入った汚染金属原子32を取り込み、固着させる。この現象を、イントリンシックゲッタリングという。イントリンシックゲッタリングによって、シリコンウェハ1の表面領域の汚染金属原子32を低減させることができる。
また、窒素を添加したCZウェハにおいて、窒素濃度、酸素濃度および結晶育成条件を制御して、表面の結晶欠陥が少なく、かつ酸化膜耐圧特性にも優れたシリコンウェハを形成することが提案されている(例えば、下記特許文献1参照。)。
一方、FZ法においては、多結晶シリコン棒の先端をヒーターで融解して、種結晶に導くことで単結晶化する。FZ法において製造されたウェハ(以下、FZウェハという)は、シリコン結晶が融解されてから固化されるまでの間に、雰囲気ガス以外のものに接触することがないため、シリコンの結晶成長中に酸素がほとんど混入せず、結晶内の酸素濃度が極めて低い(1×1016atoms/cm3程度)。このFZウェハは、シリコン中のドーパント不純物濃度を低く抑え、また均一に分布させることが比較的容易であるため、高耐圧パワーデバイス向けの高比抵抗ウェハとして広く用いられている。
また、FZウェハの裏面側に、溝部あるいは空洞部を設けること、または高熱伝導層を設けることで、結晶欠陥の伸展を抑制する技術が提案されている(例えば、下記特許文献2参照。)。この技術によれば、酸素濃度が低いウェハでも、デバイスの製造プロセス中に結晶欠陥が伸展するのを抑制することができる。
特開2002−29891号公報 特開2006−286756号公報
しかしながら、高酸素濃度ウェハであるCZウェハは、シリコンバルク領域の酸素濃度が高いため、シリコンバルク領域を用いて素子構造を形成することができない。したがって、例えば特許文献1に記載されたように、表面の結晶欠陥が少なくても、素子構造の一部にシリコンバルク領域を含む縦型IGBT等の縦型パワーデバイスを製造する際に、CZウェハを用いることができないという問題がある。
また、FZ法においては、結晶成長の初期から最後まで、極めて不安定な状態の細い種結晶によって、多結晶シリコンおよびそれが単結晶化したシリコンの棒の全重量を、下から支えなければならない。このため、大口径のウェハを製造するのが非常に困難であり、大口径のウェハを製造しようとすると、コストが非常に高くなるという問題がある。
また、FZウェハは、シリコン中の酸素濃度が低く、酸素析出物によるイントリンシックゲッタリングが生じないため、シリコンウェハの表面領域の汚染金属原子を低減させることができないという問題がある。また、特許文献2の技術によれば、結晶欠陥の伸展を抑制することはできるが、シリコン中の酸素濃度が低いため、結晶中の転位の移動が容易であり、ウェハの機械的強度がCZウェハよりも小さいという問題がある。
ここで、図15は、CZウェハとFZウェハにおけるウェハ内の酸素濃度に対する、ウェハの反りについて示す図である。図15においては、谷口研二、外2名著「シリコン結晶とドーピング」、丸善、1986年より引用した。図15においては、例えば厚さが400μmで、大きさが3インチのウェハに対して、1150℃の温度で、30分間、熱処理を行った際の、ウェハの反りを示している。図15に示すように、FZウェハは、CZウェハに比べて酸素濃度が低く、ウェハの反りが大きくなる。近年、縦型IGBTの製造においては、導通損失の低減のために、ウェハを薄層化する技術が提案されているが、このように、FZウェハの機械的研削による薄化処理では、脆性破壊が起こりにくいので、研磨モーターのスピンドル負荷の上昇や、チッピングや欠けが大きくなり、割れが生じるという問題がある。
この発明は、上述した従来技術による問題点を解消するため、ウェハの割れ、欠けやチッピングを低減し、かつデバイスの良品率を向上することのできる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかるシリコンウェハは、シリコンウェハの中央部のおもて面側に設けられた低酸素濃度層と、前記シリコンウェハの中央部の裏面側、バルク領域および外周端部に設けられ、前記低酸素濃度層より酸素濃度が高い高酸素濃度層と、を備えることを特徴とする。
また、請求項2の発明にかかるシリコンウェハは、シリコンウェハの中央部の全域に設けられた低酸素濃度層と、前記シリコンウェハの外周端部の全域に設けられ、前記低酸素濃度層より酸素濃度が高い高酸素濃度層と、を備えることを特徴とする。
ここで、請求項1または2の発明にかかるシリコンウェハにおいて、低酸素濃度層は、すくなくともウエハプロセスでの最高温度における固溶限界酸素濃度以下が望ましい。例えば、ウェハプロセスでの最高温度が1200℃の場合であれば固溶限界酸素濃度は4×1017atoms/cm3以下が望ましい。これ以上に濃度が高いと、過飽和酸素原子の析出や酸素ドナーによる抵抗値変動が強く懸念される。酸素濃度は低ければ低いほどよいが、通常のフローティングゾーン(FZ)法によって製造されたウェハでも1016atoms/cm3オーダーの酸素が不可避的に存在するので1016atoms/cm3オーダーを下限とする。また、高酸素濃度層の酸素濃度は、低酸素濃度層の酸素濃度よりも大きければよい。例えば、チョクラルスキー(CZ)法によって製造されたシリコンと同程度に高い酸素濃度でも問題ない。
また、請求項3の発明にかかるシリコンウェハは、請求項1または2に記載の発明において、前記シリコンウェハの外周端部は、前記中央部の裏面側の選択的な薄化処理によって形成された、前記中央部よりも厚いリブ構造であることを特徴とする。
また、請求項4の発明にかかる半導体装置は、請求項1〜3のいずれか一つに記載のシリコンウェハを用いた半導体装置において、前記低酸素濃度層に、素子構造が形成されていることを特徴とする。
また、請求項5の発明にかかるシリコンウェハの製造方法は、フローティングゾーン法により製造されたシリコンウェハの全面に酸化膜を形成する酸化膜形成工程と、前記シリコンウェハの素子構造が形成される面の上に形成された前記酸化膜を除去し、開口部を形成する開口部形成工程と、非酸化性雰囲気において、熱処理を行い、前記開口部を除く前記シリコンウェハと前記酸化膜との界面において、当該酸化膜から当該シリコンウェハへ酸素原子を内方拡散させる拡散工程と、前記拡散工程の終了後に、前記酸化膜を除去する酸化膜除去工程と、を含むことを特徴とする。
また、請求項6の発明にかかるシリコンウェハの製造方法は、チョクラルスキー法により製造されたシリコンウェハの全面に酸化膜を形成する酸化膜形成工程と、前記シリコンウェハの素子構造が形成される面の上に形成された前記酸化膜を除去し、開口部を形成する開口部形成工程と、非酸化性雰囲気において、熱処理を行い、前記開口部を介して前記シリコンウェハから前記シリコンウェハ外へ酸素原子を外方拡散させる拡散工程と、前記拡散工程の終了後に、前記酸化膜を除去する酸化膜除去工程と、を含むことを特徴とする。
また、請求項7の発明にかかるシリコンウェハの製造方法は、請求項5または6に記載の発明において、前記非酸化性雰囲気は、不活性ガスと、前記不活性ガスに対して3%以下の水素ガスと、を混合させた混合ガスであることを特徴とする。
また、請求項8の発明にかかるシリコンウェハの製造方法は、請求項5〜7のいずれか一つに記載の発明において、前記酸化膜除去工程の後に、前記シリコンウェハに熱処理を行い、欠陥の析出核を形成する欠陥形成工程と、前記シリコンウェハに前記欠陥形成工程よりも高温の熱処理を行い、前記欠陥を成長させて、酸素析出物または結晶欠陥を形成する欠陥成長工程と、を含むことを特徴とする。
また、請求項9の発明にかかるシリコンウェハの製造方法は、請求項5〜7のいずれか一つに記載の発明において、前記酸化膜除去工程の後に、前記シリコンウェハの裏面側の全面を薄化する薄化工程を含むことを特徴とする。
また、請求項10の発明にかかるシリコンウェハの製造方法は、請求項8に記載の発明において、前記欠陥成長工程の後に、前記シリコンウェハの裏面側の全面を薄化する薄化工程を含むことを特徴とする。
ここで、請求項9または10の発明にかかるシリコンの製造方法において、裏面薄化工程は、前記ウェハの裏面側の全面を機械研削することで行ってもよい。
また、請求項11の発明にかかるシリコンウェハの製造方法は、請求項5〜7のいずれか一つに記載の発明において、前記酸化膜除去工程の後に、前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする。
また、請求項12の発明にかかるシリコンウェハの製造方法は、請求項8に記載の発明において、前記欠陥成長工程の後に、前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする。
また、請求項13の発明にかかるシリコンウェハの製造方法は、請求項9または10に記載の発明において、前記裏面研削工程の後に、前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする。
ここで、請求項11〜13の発明にかかるシリコンウェハの製造方法において、裏面側の中央部の薄化は、中央部のみを薄化することで行ってもよいし、中央部の薄化量を外周部の薄化量より大きくすることで行ってもよい。また、薄化にあたっては、機械研削で行ってもよい。
また、請求項14の発明にかかる半導体装置の製造方法は、請求項11または12に記載のシリコンウェハの製造方法における、前記酸化膜除去工程と前記リブ構造形成工程の間に、前記シリコンウェハの中央部のおもて面に、カソード構造を形成するカソード構造形成工程を含み、前記リブ構造形成工程の後に、記シリコンウェハの中央部の裏面に、アノード構造を形成するアノード構造形成工程を含むことを特徴とする。
また、請求項15の発明にかかる半導体装置の製造方法は、請求項13に記載のシリコンウェハの製造方法における、前記酸化膜除去工程と前記裏面研削工程の間に、前記シリコンウェハの中央部のおもて面に、カソード構造を形成するカソード構造形成工程を含み、前記リブ構造形成工程の後に、前記シリコンウェハの中央部の裏面にアノード構造を形成するアノード構造形成工程を含むことを特徴とする半導体装置の製造方法請求項13に記載のシリコンウェハの製造方法において、前記酸化膜除去工程と前記裏面研削工程の間に、前記シリコンウェハの中央部のおもて面に、カソード構造を形成するカソード構造形成工程を含み、前記リブ構造形成工程の後に、前記シリコンウェハの中央部の裏面にアノード構造を形成するアノード構造形成工程を含むことを特徴とする。
上記、各発明によれば、ウェハの中央部のおもて面側の素子構造を形成する領域の酸素濃度が低く、ウェハ中央部の裏面側の酸素濃度が高いので、金属汚染原子をイントリンシックゲッタリングによってウェハの中央部の裏面側に引きとめて、素子構造を形成する領域の金属汚染を低減することができる。また、素子構造を形成しない領域、すなわちウェハの中央部の裏面側、バルク領域および外周端部の酸素濃度が高いので、ウェハの脆性破壊を促進し、研削モーターの負荷を低減したり、チッピングや割れ欠けを低減することができる。
また、ウェハの裏面側を研削し、ウェハを薄層化した際に、ウェハの裏面側の酸素濃度が高い領域を除去することで、ウェハの裏面側にも素子構造を形成することができる。また、このとき、ウェハの外周端部の酸素濃度が高いので、ウェハのすべり変形や反りを低減することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、ウェハの割れ、欠けやチッピングを低減し、かつデバイスの良品率を向上することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
図1は、実施の形態1にかかるシリコンウェハの構造について示す断面図である。図1に示すように、実施の形態1にかかるシリコンウェハは、おもて面側の中央部が低酸素濃度シリコン層2であり、バルク領域、裏面側および外周端部が高酸素濃度シリコン層3である、シリコンウェハ1である。
低酸素濃度シリコン層2は、すくなくともウエハプロセスでの最高温度における固溶限界酸素濃度以下であることが望ましい。例えば、ウェハプロセスでの最高温度が1200℃の場合であれば固溶限界酸素濃度は4×1017atoms/cm3以下が望ましい。これ以上に酸素濃度が高いと、素子領域内での過飽和酸素原子の析出や酸素ドナーによる抵抗値の変動が強く懸念される。酸素濃度は低ければ低いほどよいが、通常のフローティングゾーン(FZ)法によって製造されたウェハでも1016atoms/cm3オーダーの酸素が不可避的に存在するので1016atoms/cm3オーダーを下限とする。
また、高酸素濃度層は、低酸素濃度層よりも大きければよいが、特にゲッタリングサイトとしての酸素析出物を促進させるためには1017atoms/cm3以上の濃度が望ましい。シリコン中の酸素濃度が高いほど析出する酸素析出物の数は大きくなり、ゲッタリング能力が向上する。例えば、チョクラルスキー(CZ)法によって製造されたシリコンと同程度の酸素濃度(〜1018atoms/cm3)でも問題ない。
つぎに、実施の形態1にかかるシリコンウェハの製造方法について説明する。図2〜図5は、実施の形態1にかかるシリコンウェハの製造方法について順に示す断面図である。まず、図2に示すように、FZウェハ11に熱酸化処理を行い、FZウェハ11の全面に熱酸化膜(SiO2)20を形成する。熱酸化膜20は、例えば数1000Å程度の厚さで形成すればよい。なお、図2においては、熱酸化膜20を、LP−CVD(LOW PRESSURE CHEMICAL VAPER DEPOSITION:減圧化学気相成長)によって形成してもよい。ついで、図3に示すように、フォトリソグラフィーおよびエッチングによって、FZウェハ11のおもて面側の中央部の上に形成された熱酸化膜20を除去し、開口部21を形成する。
ついで、図4に示すように、FZウェハ11を、例えばアルゴン(Ar)ガス等の不活性ガス(希ガス)や水素(H2)ガス、または希ガスと水素ガスの混合ガス等の非酸化性雰囲気において、高温で長時間の熱処理を行う。このように、非酸化性雰囲気において熱処理を行うことで、例えば図4において矢印で示すように、FZウェハ11と熱酸化膜20との界面において、熱酸化膜20の酸素原子がシリコンウェハ1へ入り、拡散される。この熱酸化膜20からシリコンへの酸素原子の拡散を、内方拡散と呼び、この内方拡散によってFZウェハ11の外周端部および裏面側から、バルク領域に向かって酸素原子が拡散するため、これらの領域が高酸素濃度シリコン層3となる。なお、内方拡散によって混入される酸素原子の量は、熱処理温度と熱処理時間を調整することで制御することができる。
一方、FZウェハ11のおもて面側の中央部には、開口部21が形成されており、熱酸化膜20が除去されているため、おもて面側の中央部からバルク領域には内方拡散が生じない。したがって、おもて面側の中央部は、元のFZウェハ11と同様の、低酸素濃度シリコン層2のままとなる。
ここで、非酸化性雰囲気内で熱処理を行う際に、非酸化性雰囲気の炉にシリコンウェハ1を入れるが、この炉に入れる前の洗浄工程や、炉に入れた際の大気の巻き込みにより、開口部21の形成されたシリコンウェハ1のおもて面側の中央部の表面に、薄い酸化膜が形成されることがある。このとき、非酸化性雰囲気としてArガス中にH2ガスを混合させた混合ガスを用いることで、シリコンウェハ1のおもて面側の中央部の表面に形成された酸化膜を還元、分解し、除去することができる。Arガス中に混合させるH2ガスの濃度は、例えば爆発限界以下でよく、Arガスに対して例えば3%程度の割合で混合させることで、酸化膜を除去することができる。したがって、H2ガスのみ、すなわち濃度が100%のH2ガスを用いる必要がないため、安全性が高まり、かつ簡便である。
ついで、図5に示すように、すべての熱酸化膜20を除去する。このようにすることで、おもて面側の中央部が低酸素濃度シリコン層2であり、外周端部、バルク領域、裏面側が高酸素濃度シリコン層3である、シリコンウェハ1が完成する。
さらに、例えばシリコンウェハ1内の裏面側に、酸素析出物等によってイントリンシックゲッタリングサイトを形成する場合、例えば650℃〜800℃程度の低温で熱処理を行い、欠陥の核を形成する。そして、例えば1000℃以上の高温で欠陥を成長させて、酸素析出物や結晶欠陥を形成することで、イントリンシックゲッタリングサイトを形成すればよい。
ついで、低酸素濃度シリコン層2、すなわちシリコンウェハ1のおもて面側の中央部の表面におもて面素子構造を形成することで、デバイスを形成することができる。
つぎに、実施の形態1にかかる半導体装置の中央部および外周端部における酸素濃度分布について説明する。図6は、図1の切断線A−A'における断面の酸素濃度分布の一例について示す図であり、図7は、図1の切断線B−B'における断面の酸素濃度分布の一例について示す図である。
図6および図7においては、Arガスに微量のH2ガスを混合させた混合ガス雰囲気内で、厚さが例えば500μmのFZウェハに、例えば1300℃で10時間の熱処理を行い、酸素原子を内方拡散させた。そして、このときの、シリコンウェハに混入される酸素原子の分布を、補誤差関数によって示している。
図6に示すように、実施の形態1にかかる半導体装置の中央部においては、素子構造の形成される、おもて面側から200μm程度の深さまでは、酸素濃度が1.0×1015atoms/cm3以下と低く、それより深い領域、すなわち半導体装置のバルク領域および中央部の裏面側は、酸素濃度が高くなっている。また、図7に示すように、実施の形態1にかかる半導体装置の外周端部においては、おもて面側から裏面側まですべての領域で、酸素濃度が1.0×1016atoms/cm3以上と高くなっている。このように、素子構造の形成される領域以外の領域は、酸素濃度が高く、ウェハの機械的強度が高いことがわかる。
実施の形態1によれば、素子構造を形成する領域以外の領域の酸素濃度が高いため、ウェハのすべり転位や反りのを抑制するという意味での機械的強度を高めることができる。さらに、イントリンシックゲッタリングによって、素子構造を形成する領域の汚染金属原子を除去し、清浄にすることができるため、例えばpn接合からの電流漏れを抑えることができる。
(実施の形態2)
つぎに実施の形態2にかかる半導体装置の製造方法について説明する。図8〜図11は、実施の形態2にかかる半導体装置の製造方法について順に示す断面図である。まず、図8に示すように、CZウェハ12に熱酸化処理を行い、CZウェハ12の全面に熱酸化膜22を形成する。ついで、図9に示すように、フォトリソグラフィーおよびエッチングによって、CZウェハ12のおもて面側の中央部の上に形成された熱酸化膜22を除去し、開口部23を形成する。
ついで、図10に示すように、CZウェハ12を、例えばArガス等の希ガスやH2ガス、または希ガスとH2ガスの混合ガス等の非酸化性雰囲気において、高温で長時間の熱処理を行う。このように、非酸化性雰囲気において熱処理を行うことで、例えば図10の矢印で示すように、開口部23において、CZウェハ12のおもて面側の中央部の表面から、酸素原子が非酸化性雰囲気内へ拡散する。そして、熱処理時間が長くなるに連れて、表面から酸素原子が拡散していき、中央部のおもて面側の酸素濃度が低下していく。このシリコン表面から非酸化雰囲気内への酸素原子の拡散を外方拡散と呼び、これによって、CZウェハ12のおもて面側の中央部が低酸素濃度シリコン層2となる。
一方、CZウェハ12の外周端部および裏面側においても外方拡散は生じるが、熱酸化膜22で覆われたこれらの領域では、CZウェハ11と熱酸化膜22との界面において同程度の内方拡散も生じるため、元のCZウェハ12と同様の、高酸素濃度シリコン層3のままとなる。
ついで、図11に示すように、すべての熱酸化膜を除去し、おもて面側の中央部が低酸素濃度シリコン層2であり、外周端部、バルク領域、裏面側が高酸素濃度シリコン層3である、シリコンウェハ1が形成される。その他の構成および製造方法は、実施の形態1と同様のため、説明を省略する。
実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、FZウェハを用いて作製される実施の形態1とは異なり、CZウェハを用いて作製することができるため、実施の形態1よりも大口径のウェハに適用することができる。したがって、一枚のウェハに製造するデバイスの数が増えるため、コストを低く抑えることができる。
(実施の形態3)
つぎに、実施の形態3にかかる半導体装置について説明する。図12は、実施の形態3にかかる半導体装置の構造について示す断面図である。図12に示すように、実施の形態3にかかる半導体装置においては、シリコンウェハ1の裏面側が除去されて、シリコンウェハ1の厚さが薄くなっている。したがって、実施の形態3にかかる半導体装置は、例えば低耐圧かつ低損失の縦型IGBTを製造する際に用いることができる。
つぎに、実施の形態3にかかる半導体装置の製造方法について説明する。まず、実施の形態1または実施の形態2にかかる半導体装置と同様の方法により、おもて面側の中央部が低酸素濃度シリコン層2であり、外周端部、バルク領域、裏面側が高酸素濃度シリコン層3である、シリコンウェハ1を形成する。ついで、図12に示すように、シリコンウェハ1のおもて面側の中央部におもて面素子構造4を形成する。おもて面素子構造4は、例えば縦型IGBTにおける、ゲートおよびエミッタ等のカソード構造である。そして、シリコンウェハ1の裏面側の全面に、研削、研磨またはエッチングを行い、シリコンウェハ1を薄層化させる。このとき、シリコンウェハ1の裏面側から、低酸素濃度シリコン層2に達するまで研削を行うことで、低酸素濃度シリコン層2が露出し、この領域が新たに中央部の裏面側およびバルク領域となる。したがって、新たなバルク領域および裏面側の酸素濃度が低くなるので、良質な裏面素子構造を形成することができるようになる。裏面素子構造は、例えば縦型IGBTのコレクタ等のアノード構造である。
ついで、薄層化されたシリコンウェハ1の裏面側の中央部に素子の裏面構造を形成することで実施の形態3にかかる半導体装置が完成する。その他の構成および製造方法は、実施の形態1または実施の形態2と同様のため説明を省略する。
実施の形態3によれば、実施の形態1または実施の形態2と同様の効果を得ることができる。また、ウェハの裏面側を削除することで新たにバルク領域や裏面側となる領域にも素子構造を形成することができるため、縦型IGBT等の低耐圧かつ低損失なデバイスを形成する際に用いることができる。
(実施の形態4)
つぎに、実施の形態4にかかる半導体装置について説明する。図13は、実施の形態4にかかる半導体装置の構造について示す断面図である。図13に示すように、実施の形態3にかかる半導体装置においては、シリコンウェハ1の外周端部に、中央部よりも厚いリブ構造が形成されている。したがって、実施の形態4にかかる半導体装置は、大口径のウェハに縦型IGBTを製造する際や、実施の形態3よりもさらに低耐圧かつ低損失の縦型IGBTを製造する際に、用いることができる。
つぎに、実施の形態4にかかる半導体装置の製造方法について説明する。まず、実施の形態1〜実施の形態3と同様の方法で、おもて面側の中央部が低酸素濃度シリコン層2であり、外周端部、バルク領域、裏面側が高酸素濃度シリコン層3である、シリコンウェハ1を形成する。ついで、図13に示すように、シリコンウェハ1のおもて面側におもて面素子構造4を形成した後に、裏面側の全面に、研削、研磨またはエッチングを行い、シリコンウェハ1を薄層化させる。ついで、シリコンウェハ1の裏面側の中央部のみに、研削、研磨またはエッチングを行い、中央部の厚さを、外周端部の厚さよりも薄くする。この外周端部がリブ構造となる。そして、薄層化した中央部の裏面側に素子の裏面素子構造を形成し、実施の形態4にかかる半導体装置が完成する。その他の構成および製造方法は、実施の形態1または実施の形態2と同様のため説明を省略する。
なお、実施の形態4にかかる半導体装置の製造方法においては、シリコンウェハの裏面側の全面を薄層化した後に、シリコンウェハの裏面側の中央部のみをさらに薄くする場合について説明したが、これに限るものではない。例えば、シリコンウェハの裏面側の全面を薄層化せずに、シリコンウェハの裏面側の中央部のみを薄くしてもよい。また、シリコンウェハの裏面側の中央部のみを薄くする際に、何段階かに分けて研削してもよい。
実施の形態4によれば、実施の形態1〜実施の形態3と同様の効果を得ることができる。また、実施の形態3よりもウェハの中央部を薄くすることができるため、実施の形態3よりも低耐圧かつ低損失のデバイスを形成する際に用いることができる。また、中央部の厚さが実施の形態3と同程度の場合、リブ構造が形成されているため、実施の形態3よりも大口径のウェハを用いることができる。さらに、外周端部が中央部よりも厚いリブウェハにおいて、リブ構造の酸素濃度が中央部の酸素濃度よりも高いため、リブ構造の反りや撓みが抑制され、シリコンウェハのロボット搬送信頼性が向上し、割れ、欠けやチッピング等を抑えることができる。
なお、本発明は、上述の実施の形態1〜実施の形態4に限らず、種々変更可能である。例えば、縦型IGBTに限らず、FWD(Free−Wheeling Diode)や逆阻止IGBT等、ウェハを薄層化する必要のあるデバイスを形成する場合、ウェハの表面の汚染金属原子を低減したい場合、大口径のウェハを用いてデバイスを形成したい場合等に適用することができる。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、デバイス厚の薄い半導体装置および表面の金属汚染のない半導体装置を製造するのに有用であり、特に、電力変換装置などに使用されるパワー半導体装置を製造するのに適している。
実施の形態1にかかるシリコンウェハの構造について示す断面図である。 実施の形態1にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態1にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態1にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態1にかかるシリコンウェハの製造方法について示す断面図である。 図1の切断線A−A'における断面の酸素濃度分布の一例について示す図である。 図1の切断線B−B'における断面の酸素濃度分布の一例について示す図である。 実施の形態2にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態2にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態2にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態2にかかるシリコンウェハの製造方法について示す断面図である。 実施の形態3にかかる半導体装置の構造について示す断面図である。 実施の形態4にかかる半導体装置の構造について示す断面図である。 イントリンシックゲッタリングについて示す説明図である。 CZウェハとFZウェハにおけるウェハ内の酸素濃度に対する、ウェハの反りについて示す図である。
符号の説明
1 シリコンウェハ
2 低酸素濃度シリコン層
3 高酸素濃度シリコン層
4 おもて面素子構造

Claims (15)

  1. シリコンウェハの中央部のおもて面側に設けられた低酸素濃度層と、
    前記シリコンウェハの中央部の裏面側、バルク領域および外周端部に設けられ、前記低酸素濃度層より酸素濃度が高い高酸素濃度層と、
    を備えることを特徴とするシリコンウェハ。
  2. シリコンウェハの中央部の全域に設けられた低酸素濃度層と、
    前記シリコンウェハの外周端部の全域に設けられ、前記低酸素濃度層より酸素濃度が高い高酸素濃度層と、
    を備えることを特徴とするシリコンウェハ。
  3. 前記シリコンウェハの外周端部は、前記中央部の裏面側の選択的な薄化処理によって形成された、前記中央部よりも厚いリブ構造であることを特徴とする請求項1または2に記載のシリコンウェハ。
  4. 前記低酸素濃度層に、素子構造が形成されていることを特徴とする請求項1〜3のいずれか一つに記載のシリコンウェハを用いた半導体装置。
  5. フローティングゾーン法により製造されたシリコンウェハの全面に酸化膜を形成する酸化膜形成工程と、
    前記シリコンウェハの素子構造が形成される面の上に形成された前記酸化膜を除去し、開口部を形成する開口部形成工程と、
    非酸化性雰囲気において、熱処理を行い、前記開口部を除く前記シリコンウェハと前記酸化膜との界面において、当該酸化膜から当該シリコンウェハへ酸素原子を内方拡散させる拡散工程と、
    前記拡散工程の終了後に、前記酸化膜を除去する酸化膜除去工程と、
    を含むことを特徴とするシリコンウェハの製造方法。
  6. チョクラルスキー法により製造されたシリコンウェハの全面に酸化膜を形成する酸化膜形成工程と、
    前記シリコンウェハの素子構造が形成される面の上に形成された前記酸化膜を除去し、開口部を形成する開口部形成工程と、
    非酸化性雰囲気において、熱処理を行い、前記開口部を介して前記シリコンウェハから前記シリコンウェハ外へ酸素原子を外方拡散させる拡散工程と、
    前記拡散工程の終了後に、前記酸化膜を除去する酸化膜除去工程と、
    を含むことを特徴とするシリコンウェハの製造方法。
  7. 前記非酸化性雰囲気は、不活性ガスと、前記不活性ガスに対して3%以下の水素ガスと、を混合させた混合ガスであることを特徴とする請求項5または6に記載のシリコンウェハの製造方法。
  8. 前記酸化膜除去工程の後に、
    前記シリコンウェハに熱処理を行い、欠陥の析出核を形成する欠陥形成工程と、
    前記シリコンウェハに前記欠陥形成工程よりも高温の熱処理を行い、前記欠陥を成長させて、酸素析出物または結晶欠陥を形成する欠陥成長工程と、
    を含むことを特徴とする請求項5〜7のいずれか一つに記載のシリコンウェハの製造方法。
  9. 前記酸化膜除去工程の後に、
    前記シリコンウェハの裏面側の全面を薄化する薄化工程を含むことを特徴とする請求項5〜7のいずれか一つに記載のシリコンウェハの製造方法。
  10. 前記欠陥成長工程の後に、
    前記シリコンウェハの裏面側の全面を薄化する薄化工程を含むことを特徴とする請求項8に記載のシリコンウェハの製造方法。
  11. 前記酸化膜除去工程の後に、
    前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする請求項5〜7のいずれか一つに記載のシリコンウェハの製造方法。
  12. 前記欠陥成長工程の後に、
    前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする請求項8に記載のシリコンウェハの製造方法。
  13. 前記裏面研削工程の後に、
    前記シリコンウェハの裏面側の中央部を薄化し、当該シリコンウェハの外周端部に当該中央部よりも厚いリブ構造を形成するリブ構造形成工程を含むことを特徴とする請求項9または10に記載のシリコンウェハの製造方法。
  14. 請求項11または12に記載のシリコンウェハの製造方法における、
    前記酸化膜除去工程と前記リブ構造形成工程の間に、
    前記シリコンウェハの中央部のおもて面に、カソード構造を形成するカソード構造形成工程を含み、
    前記リブ構造形成工程の後に、
    前記シリコンウェハの中央部の裏面に、アノード構造を形成するアノード構造形成工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項13に記載のシリコンウェハの製造方法における、
    前記酸化膜除去工程と前記裏面研削工程の間に、
    前記シリコンウェハの中央部のおもて面に、カソード構造を形成するカソード構造形成工程を含み、
    前記リブ構造形成工程の後に、
    前記シリコンウェハの中央部の裏面にアノード構造を形成するアノード構造形成工程を含むことを特徴とする半導体装置の製造方法。
JP2008161736A 2008-06-20 2008-06-20 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 Expired - Fee Related JP5428216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161736A JP5428216B2 (ja) 2008-06-20 2008-06-20 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161736A JP5428216B2 (ja) 2008-06-20 2008-06-20 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010003899A true JP2010003899A (ja) 2010-01-07
JP5428216B2 JP5428216B2 (ja) 2014-02-26

Family

ID=41585366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161736A Expired - Fee Related JP5428216B2 (ja) 2008-06-20 2008-06-20 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5428216B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928897B1 (ko) * 2008-03-14 2009-11-30 재단법인대구경북과학기술원 홉 카운트를 고려한, 무선 멀티홉 네트워크에서 데이터패킷을 전송하는 방법과 장치 및 무선 멀티홉 네트워크시스템
CN103384910A (zh) * 2012-02-23 2013-11-06 富士电机株式会社 半导体器件的制造方法
US8685801B2 (en) 2010-08-12 2014-04-01 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2014157861A (ja) * 2013-02-14 2014-08-28 Fuji Electric Co Ltd 半導体装置の製造方法
WO2015126980A1 (en) * 2014-02-18 2015-08-27 Rayton Solar Inc. Float zone silicon wafer manufacturing system
US9450070B2 (en) 2012-05-31 2016-09-20 Fuji Electric Co., Ltd. Method for manufacturing a silicon semiconductor substrate including a diffusion layer prior to forming a semiconductor device thereon
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
WO2019131074A1 (ja) * 2017-12-28 2019-07-04 信越半導体株式会社 再結合ライフタイムの制御方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPH06181334A (ja) * 1992-12-14 1994-06-28 Sharp Corp 半導体素子の製造方法
JPH0969526A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
JPH11111724A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 半導体装置の製造方法
JP2000124166A (ja) * 1998-10-20 2000-04-28 Denso Corp 半導体チップの薄肉加工方法および薄肉加工用エッチング装置
JP3620528B2 (ja) * 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP2007208074A (ja) * 2006-02-02 2007-08-16 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPH06181334A (ja) * 1992-12-14 1994-06-28 Sharp Corp 半導体素子の製造方法
JPH0969526A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
JPH11111724A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 半導体装置の製造方法
JP2000124166A (ja) * 1998-10-20 2000-04-28 Denso Corp 半導体チップの薄肉加工方法および薄肉加工用エッチング装置
JP3620528B2 (ja) * 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP2007208074A (ja) * 2006-02-02 2007-08-16 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928897B1 (ko) * 2008-03-14 2009-11-30 재단법인대구경북과학기술원 홉 카운트를 고려한, 무선 멀티홉 네트워크에서 데이터패킷을 전송하는 방법과 장치 및 무선 멀티홉 네트워크시스템
US8685801B2 (en) 2010-08-12 2014-04-01 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JPWO2013125014A1 (ja) * 2012-02-23 2015-05-21 富士電機株式会社 半導体装置の製造方法
CN103384910A (zh) * 2012-02-23 2013-11-06 富士电机株式会社 半导体器件的制造方法
US10115587B2 (en) 2012-02-23 2018-10-30 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US9450070B2 (en) 2012-05-31 2016-09-20 Fuji Electric Co., Ltd. Method for manufacturing a silicon semiconductor substrate including a diffusion layer prior to forming a semiconductor device thereon
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US10811245B2 (en) 2012-07-30 2020-10-20 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US10553550B2 (en) 2012-11-07 2020-02-04 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US9537005B2 (en) 2012-11-07 2017-01-03 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9379239B2 (en) 2012-11-07 2016-06-28 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
JP2014157861A (ja) * 2013-02-14 2014-08-28 Fuji Electric Co Ltd 半導体装置の製造方法
CN106133210A (zh) * 2014-02-18 2016-11-16 雷顿太阳能股份有限公司 浮区硅晶片制造系统
WO2015126980A1 (en) * 2014-02-18 2015-08-27 Rayton Solar Inc. Float zone silicon wafer manufacturing system
WO2019131074A1 (ja) * 2017-12-28 2019-07-04 信越半導体株式会社 再結合ライフタイムの制御方法
JP2019121657A (ja) * 2017-12-28 2019-07-22 信越半導体株式会社 再結合ライフタイムの制御方法
CN111512421A (zh) * 2017-12-28 2020-08-07 信越半导体株式会社 复合寿命的控制方法
CN111512421B (zh) * 2017-12-28 2023-08-29 信越半导体株式会社 复合寿命的控制方法

Also Published As

Publication number Publication date
JP5428216B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5428216B2 (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP5076326B2 (ja) シリコンウェーハおよびその製造方法
WO2002025716A1 (fr) Tranche de silicium et son procede de fabrication
JP2000272995A (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JPH10223640A (ja) 半導体基板およびその製造方法
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
TW201003746A (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
CN107564806A (zh) 降低半导体本体中的杂质浓度
JP2009259959A (ja) 薄厚シリコンウェーハおよびその製造方法
TW200945421A (en) Method of manufacturing silicon substrate
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
TWI442478B (zh) 矽基板及其製造方法
TW200936825A (en) Silicon substrate and manufacturing method thereof
TW200937530A (en) Silicon substrate and manufacturing method thereof
JP2010040588A (ja) シリコンウェーハ
TW201348532A (zh) 矽晶圓
JP6135666B2 (ja) 半導体装置の製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP2009212351A (ja) シリコン基板とその製造方法
JP2013089783A (ja) シリコンウェーハの製造方法
JP2005064256A (ja) エピタキシャルウエーハの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5428216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees