JP5076326B2 - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP5076326B2 JP5076326B2 JP2006022831A JP2006022831A JP5076326B2 JP 5076326 B2 JP5076326 B2 JP 5076326B2 JP 2006022831 A JP2006022831 A JP 2006022831A JP 2006022831 A JP2006022831 A JP 2006022831A JP 5076326 B2 JP5076326 B2 JP 5076326B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- atoms
- resistivity
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 182
- 229910052710 silicon Inorganic materials 0.000 title claims description 182
- 239000010703 silicon Substances 0.000 title claims description 182
- 238000004519 manufacturing process Methods 0.000 title claims description 81
- 238000010438 heat treatment Methods 0.000 claims description 171
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 169
- 239000001301 oxygen Substances 0.000 claims description 169
- 229910052760 oxygen Inorganic materials 0.000 claims description 169
- 235000012431 wafers Nutrition 0.000 claims description 157
- 238000000034 method Methods 0.000 claims description 78
- 239000013078 crystal Substances 0.000 claims description 73
- 230000007547 defect Effects 0.000 claims description 32
- 238000001556 precipitation Methods 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 26
- 230000006798 recombination Effects 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 description 70
- 229910001385 heavy metal Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000005247 gettering Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
従来、PINダイオードなどの高比抵抗層を有する高周波用ダイオードを作製する場合、基板として、高抵抗化が容易なFZ(フローティングゾーン)法によって製造されたFZ結晶からなるシリコンウェーハや、CZ(チョクラルスキー)法によって製造されたCZ結晶からなるシリコンウェーハに高抵抗エピ(<100Ωcm)を成長した基板などが用いられてきた。また、基板上に、Au、Ptなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりすることにより、高比抵抗層における再結合中心を形成している。
特許文献1には、CZ法により初期格子間酸素濃度が10〜25ppma(JEIDA:日本電子工業振興協会)[7.9×1017〜19.8×1017 atoms/cm3(Old-ASTM)]であるシリコン単結晶棒を抵抗率が100Ωcm以上になるように育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なう技術が記載されている。
特許文献2には、CZ法により、抵抗率が100Ωcm以上で初期格子間酸素濃度が10〜25ppma [7.9 ×1017〜19.8×1017atoms/cm3(Old-ASTM)]であり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なうことにより該ウェーハ中の残留格子間酸素濃度を8ppma(JEIDA:日本電子工業振興協会)[6.32 ×1017atoms/cm3(Old-ASTM)]以下とする技術が記載されている。
特許文献3には、CZ法により、抵抗率が100Ωcm以上で初期格子間酸素濃度が10〜25ppma [7.9 ×1017〜19.8 ×1017atoms/cm3(Old-ASTM)]であるシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに酸素析出熱処理を行なってウェーハ中の残留格子間酸素濃度を8ppma[6.32 ×1017atoms/cm3(Old-ASTM)]以下とする技術が記載されている。
また、熱処理時間が短く、熱処理炉内でのシリコンウェーハの重金属汚染が生じにくく、上述したシリコンウェーハを高品質で低コストで製造できる高抵抗率のシリコンウェーハの製造方法を提供することを目的とする。
さらに、上述したシリコンウェーハを用いた安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードに用いて好適なシリコンウェーハを提供することを目的とする。
また、高抵抗CZ結晶を育成した後、加工されたウェーハへ施す熱処理工程を短縮することにより経済性に優れ、しかもデバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、更にはバルクに形成される酸素析出起因欠陥(酸素析出核あるいは酸素析出物)が再結合中心となるため、従来技術で必要とされるAu、Ptなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりして再結合中心を形成する必要がなく、また、ゲッタリング能力、ウェーハの機械的強度が高く、ライフタイム制御可能で収率が高く低コストな高周波用ダイオードを製造可能な高抵抗率のシリコンウェーハおよびその製造方法を提供することを目的とする。
本発明のシリコンウェーハの製造方法は、炭素濃度が5×10 15 〜5×10 17 atoms/cm 3 、格子間酸素濃度が6.5×10 17 〜13.5×10 17 atoms/cm 3 、抵抗率が100Ωcm以上で、酸素析出起因欠陥を、高周波ダイオードにおけるP型領域とN型領域との間に配置される高比抵抗層における再結合中心として用いるシリコンウェーハの製造方法であって、
抵抗率が100Ωcm以上、初期格子間酸素濃度が8.0×10 17 〜16.0×10 17 atoms/cm 3 、炭素濃度が5×10 15 〜5×10 17 atoms/cm 3 のシリコン単結晶をCZ法により育成する単結晶育成工程と、
前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、700℃から1〜2℃/minの昇温速度で1000℃まで昇温する第1の熱処理工程とを備えることを特徴とする。
本発明のシリコンウェーハは、炭素濃度が5×1015〜5×1017atoms/cm3、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が100Ωcm以上であるシリコンウェーハであることを特徴とする。
上記のシリコンウェーハにおいては、格子間酸素濃度が6.5×1017〜10.0×1017atoms/cm3であるものとすることができる。
上記のシリコンウェーハにおいては、抵抗率が600〜1000Ωcmであるものとすることができる。
また、上記のシリコンウェーハにおいては、前記酸素析出起因欠陥を、高周波ダイオードにおけるP型領域とN型領域との間に配置される高比抵抗層における再結合中心として用いることができる。
また、本発明のシリコンウェーハの製造方法は、炭素濃度が5×1015〜5×1017atoms/cm3、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が100Ωcm以上であるシリコンウェーハの製造方法であって、抵抗率が100Ωcm以上、初期格子間酸素濃度が8.0×1017〜16.0×1017atoms/cm3、炭素濃度が5×1015〜5×1017atoms/cm3のシリコン単結晶をCZ法により育成する単結晶育成工程と、前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、700℃から1〜2℃/minの昇温速度で1000℃まで昇温する第1の熱処理工程とを備えることを特徴とする。
上記のシリコンウェーハの製造方法では、前記第1の熱処理工程において、1000℃で0〜6時間保持する製造方法としてもよい。
また、上記のシリコンウェーハの製造方法では、前記第1の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、1200℃で1〜2時間保持する第2の熱処理工程を備える製造方法とすることができる。
さらに、上記のシリコンウェーハの製造方法では、格子間酸素濃度が6.5×1017〜10.0×1017atoms/cm3である製造方法とすることができる。
また、本発明のシリコンウェーハにおいては、上記のいずれかに記載のシリコンウェーハの製造方法によって製造され、抵抗率が600〜1000Ωcmである方法とすることができる。
その結果、炭素が添加されたシリコンウェーハとすることが酸素析出起因欠陥の生成の促進に有効であり、なおかつ酸素ドナー、特にサーマルドナーの生成の抑制に有効であることを見出した。
第1の熱処理工程における昇温速度が1℃/min未満であると、シリコンウェーハ中の酸素析出起因欠陥が過多となり、好ましくない。また、昇温速度が2℃/minを越えると、Slipが生じやすくなるため好ましくない。
第1の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができないおそれがある。また、第1の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
また、第2の熱処理は、酸素の外方拡散によるDZ(Denuded zone)層(表面無欠陥領域)の形成および酸素析出起因欠陥の成長を目的としている。第2の熱処理工程により酸素ドナーが抑制される理由は、酸素クラスターであるサーマルドナーや、BMDが初期形態であるニュードナーが、1200℃以上の高温熱処理により溶解あるいは結合形態の変化により電気的に不活性化するためと推察される。
第2の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができない虞がある。さらに、第2の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
ここで、初期格子間酸素濃度が8.0×1017atoms/cm3未満であると、シリコンウェーハとなるシリコン単結晶を、MCZ法を用いることなくCZ法により育成することが困難となる場合があるため好ましくない。また、初期格子間酸素濃度が16.0×1017atoms/cm3を越える場合、デバイス製造熱処理工程による酸素ドナーの生成量(酸素ドナー密度の増加量)が1×1013cm−3以下となるシリコンウェーハが得られない場合があり好ましくない。
したがって、本発明においては、残存格子間酸素濃度は、400℃、1時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を1×1013cm−3以下に抑制できる濃度である13.5×1017atoms/cm3以下とされることが好ましい。しかし、残存格子間酸素濃度を、450℃、5時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を1×1013cm−3以下に抑制できる濃度である6.5×1017atoms/cm3未満にするとシリコンウェーハの機械的強度が劣化する。また、残存格子間酸素濃度を6.5×1017atoms/cm3未満にするには、上述したデバイス製造熱処理工程前の熱処理に加えてさらに、長時間の熱処理を行なわなければならなくなるおそれが生じ、熱処理炉内でのシリコンウェーハの重金属汚染の問題や、熱処理にともなう製造コストが高くなる問題が生じる。それゆえ、本発明においては、残存格子間酸素濃度は6.5×1017atoms/cm3以上とされる。
本発明のシリコンウェーハは、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものであるので、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードの作製に最適である。また、本発明のシリコンウェーハでは、格子間酸素濃度が6.5×1017〜10.0×1017atoms/cm3であるものとすることで、デバイス製造熱処理が例えば450℃と高い場合でも抵抗率が低下しないものとすることができる。
また、本発明のシリコンウェーハは、炭素濃度が5×1015〜5×1017atoms/cm3であり、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3以上であるので、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、しかも、過剰な酸素析出起因欠陥の生成が抑制されるので、十分な機械的強度を有するものとなる。
これに対し、例えば、MCZ法によって得られた格子間酸素濃度の低いCZ結晶からなるシリコンウェーハは、デバイス熱処理工程によって発生する酸素析出起因欠陥の密度が低いため、再結合中心として酸素析出起因欠陥を利用することができない。
さらに、上記のシリコンウェーハの製造方法では、第1の熱処理工程において1000℃で0〜6時間保持することにより、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
また、上記のシリコンウェーハの製造方法において、前記第1の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、1200℃で1〜2時間保持する第2の熱処理工程を備えることで、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
また、本発明のシリコンウェーハの製造方法によれば、CZ法により育成されたシリコン単結晶を用いるので、大口径化が容易である。また、初期格子間酸素濃度が8.0×1017〜16.0×1017atoms/cm3のシリコン単結晶を用いることができ、MCZ法を用いることなくシリコン単結晶が得られるので、磁場印加による製造コストを削減することが可能となる。
本発明のシリコンウェーハは、炭素濃度が5×1015〜5×1017atoms/cm3、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が100Ωcm以上であって、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものである。
本発明のシリコンウェーハを製造するには、まず、CZ法により、抵抗率が100Ωcm以上、初期格子間酸素濃度が8.0×1017〜16.0×1017atoms/cm3、炭素濃度が5×1015〜5×1017atoms/cm3のシリコン単結晶を育成する(単結晶育成工程)。このとき、ルツボの回転数、導入するガスの種類および流量、シリコン融液の温度分布および対流などの引き上げ条件を適宜調整することにより、上述した所望のシリコン単結晶を育成することができる。
その後、図2に示すように、得られたシリコンウェーハに対し、ランプ加熱方式を採用した熱処理炉などを用いて、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、700℃から1〜2℃/minの昇温速度で1000℃まで昇温し、1000℃で0〜6時間保持する第1の熱処理工程を行なう。さらに、図2に示すように、第1の熱処理工程後のシリコンウェーハを、第1の熱処理工程と同様のランプ加熱方式を採用した熱処理炉などを用いて1200℃まで昇温し、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、1200℃、1〜2時間保持する第2の熱処理工程を行ない、冷却することによって本発明のシリコンウェーハが得られる。
図3は、本発明のシリコンウェーハから製造される高周波用ダイオードの一例を説明するための概略断面図である。図3(a)に示す高周波用ダイオードは、PINダイオードであり、本発明のシリコンウェーハに、P型領域12と、N型領域11と、P型領域12とN型領域11との間に配置された高比抵抗層(I層)13とを形成したものである。図3(a)に示す高周波用ダイオードは、高比抵抗層における再結合中心としてシリコンウェーハ内のBMDを用いるものである。
まず、本発明のシリコンウェーハを用意し、表面から2μm程度の位置に1×1018atoms/cm3程度の濃度でボロン(B)を拡散する。ここでのボロンの拡散は、1000℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
次いで、ボロンが拡散されたシリコンウェーハの裏面に、裏面から2μm程度の位置に1×1018atoms/cm3程度の濃度でリン(P)を拡散する。ここでのリンの拡散は、850℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
続いて、シリコンウェーハの表面に電子ビーム蒸着によりAu電極を形成し、シリコンウェーハの裏面に電子ビーム蒸着によりのAl電極を形成する。
その後、シリコンウェーハからダイオードを切り出して、メサエッチングを行い、メサエッチング後のエッチング面にシリコン樹脂を塗布する(端面のパッシベーション処理)。
図3(b)に示す高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、p+層22と、n+層21と、高比抵抗層(I層)23と、p+層22と高比抵抗層(I層)23との間に配置されたn層24を形成したものである。インパットダイオードは、負性抵抗を用いた発進素子である。インパットダイオードでは、半導体中でのインパクトイオン化により生成されたキャリアを飽和ドリフト速度で移動させる。このとき、生成されたキャリアによる電流の位相と印加電圧との間にπ/2の位相差が現れ、実効的な抵抗成分が負、すなわち負性抵抗が現れる。
図3(b)に示す高周波用ダイオードは、上記のPINダイオードと同様の手法によりp+層22と、n+層21と、高比抵抗層(I層)23と、n層24とをシリコンウェーハに形成して製造することができる。
図3(c)に示す高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、p+層31と、n+層32と、高比抵抗層(I層)33と、p+層32と高比抵抗層(I層)33との間に配置されたp層34を形成したものである。
図3(c)に示す高周波用ダイオードは、上記のPINダイオードと同様の手法によりp+層31と、n+層32と、高比抵抗層(I層)33と、p層34とをシリコンウェーハに形成して製造することができる。
CZ法により、図13に示す結晶長1160mmのシリコン単結晶を育成してスライスし、図13に示すTop、Middle、Bottomの各結晶部位毎に50枚の鏡面加工したシリコンウェーハを得た。各結晶部位毎の抵抗率、初期格子間酸素濃度、炭素濃度の平均値を以下に示す。Topは、抵抗率が980Ωcm、初期格子間酸素濃度が15.9×1017atoms/cm3(OLD ASTM)、炭素濃度が4.8×1015atoms/cm3、Middleは、抵抗率が831Ωcm、初期格子間酸素濃度が14.6×1017atoms/cm3(OLD ASTM)、炭素濃度が1.5×1016atoms/cm3、Bottomは、抵抗率が599Ωcm、初期格子間酸素濃度が13.4×1017atoms/cm3(OLD ASTM)、炭素濃度が5.9×1016atoms/cm3であった。
このようにして得られた各結晶部位のシリコンウェーハを用いて、ランプ加熱方式を採用した熱処理炉で、Arガス雰囲気中、700℃から0.5℃/min、1.0℃/min、1.5℃/min、2.0℃/minの昇温速度で1000℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに4MPaの熱応力を付加し、Slipの発生状況を調べた。その結果を図5〜図8に示す。
Slipの発生状況は、X線写真を目視観察し、1mm以上のSlipが確認された場合をSlipが発生したと判断した。
CZ法により、抵抗率が1000Ωcm、初期格子間酸素濃度が14.5×1017atoms/cm3(OLD ASTM)のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、700℃から5℃/minの昇温速度で1000℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに4MPaの熱応力を付加し、実験例1〜実験例4と同様にしてSlipの発生状況を調べた。その結果を図9に示す。
CZ法により、抵抗率が1000Ωcm、初期格子間酸素濃度が14.5×1017atoms/cm3(OLD ASTM)、炭素濃度が1.5×1016atoms/cm3のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Arガス雰囲気中、700℃から1000℃までの昇温速度を1〜2℃/minの範囲で変化させて昇温し、1000℃での保持時間を0〜6時間の範囲で変化させて、それぞれ異なる熱処理条件の第1の熱処理工程を行ない、第1の熱処理における熱処理条件と残存格子間酸素濃度との関係を調べた。その結果を図10に示す。
CZ法により、抵抗率が1300Ωcm、初期格子間酸素濃度が14.5×1017atoms/cm3(OLD ASTM)、炭素濃度が1.5×1016atoms/cm3のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Arガス雰囲気中、700℃から1000℃まで昇温速度1℃/minで昇温し、1000℃で0時間、保持する第1の熱処理工程を行ない、第1の熱処理工程後、Arガス雰囲気中、1200℃で1時間保持する第2の熱処理工程を行なった。このようにして得られたシリコンウェーハは、炭素濃度が1.0×1016atoms/cm3、残存格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が1000Ωcmであった。また、シリコンウェーハの酸素ドナー密度と残存格子間酸素濃度(残存[Oi])を図11に示す。
実験例7で得られた残存格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3のシリコンウェーハに対し、デバイス製造熱処理工程として、温度を375℃〜450℃の範囲で変化させて、1時間保持するそれぞれ異なる熱処理を行ない、熱処理条件と酸素ドナー密度と残存格子間酸素濃度(残存[Oi])との関係を調べた。その結果を実験例7とともに図11に示す。
375℃〜450℃、1時間のデバイス製造熱処理工程後の実験例8〜実験例10のシリコンウェーハと、デバイス製造熱処理工程前の実験例7のシリコンウェーハとを比較すると、図11に示すように、残存格子間酸素濃度(残存[Oi])が6.5×1017〜10.0×1017atoms/cm3である場合、実験例8〜実験例10のいずれもデバイス製造熱処理工程による酸素ドナーの生成量(酸素ドナー密度の増加量)が1×1013cm−3以下となっている。よって、実験例8〜実験例10では、デバイス製造熱処理工程による抵抗率の変動が抑制でき、デバイス製造熱処理後においても高抵抗率が維持できることが分かった。また、図11より、375℃〜400℃、1時間のデバイス製造熱処理工程後の実験例9〜実験例10のシリコンウェーハは、残存格子間酸素濃度(残存[Oi])が6.5×1017〜11.5×1017atoms/cm3である場合、デバイス製造熱処理工程による酸素ドナーの生成量(酸素ドナー密度の増加量)が1×1013cm−3以下となった。
CZ法により、抵抗率が600〜1000Ωcm、初期格子間酸素濃度が13.0×1017〜16.0×1017atoms/cm3(OLD ASTM)、炭素濃度が5×1015〜6×1016atoms/cm3のシリコン単結晶を育成してスライスし、得られたシリコンウェーハについて、シリコン単結晶の結晶部位と抵抗率との関係を調べた。その結果を図12に示す。
図12に示すように、TopからBottomに向かって抵抗率が徐々に上昇していることが分かった。
実験例11で得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、700℃から1000℃まで昇温速度1℃/minで昇温し、1000℃で0時間保持する第1の熱処理工程を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が8.0×1017atoms/cm3、抵抗率が1000Ωcmであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例11と共に図12に示す。
図12に示すように、第1の熱処理工程の後である実験例12は、第1の熱処理工程の前である実験例11と比較して、シリコン単結晶の結晶部位に関わらず抵抗率が上昇していることが分かった。また、シリコン単結晶の結晶部位による抵抗率の差が少なくなった。
また、実験例12における第1の熱処理工程の熱処理時間の総時間を調べた結果、14.5時間であった。例えば、特許文献1や特許文献3に記載されている4段熱処理では、熱処理時間の総時間は最大47時間である。よって、従来技術と比較すると熱処理時間を60%程度短縮でき熱処理コストも大幅に低減できることが明らかとなった。
実験例12で得られたシリコンウェーハに対して、デバイス製造熱処理工程として、温度450℃で1時間保持する熱処理を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が8.0×1017atoms/cm3、抵抗率が1000Ωcmであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例11および実験例12と共に図12に示す。
図12に示すように、デバイス製造熱処理工程後である実験例13は、第1の熱処理工程の前である実験例11と比較して、抵抗率が上昇していることが分かった。また、実験例13の抵抗率は、Topでは第1の熱処理工程の後である実験例12と同等であり、MiddleおよびBottomでは実験例12とよりも上昇していることが分かった。
Claims (8)
- 炭素濃度が5×1015〜5×1017atoms/cm3、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が100Ωcm以上で、酸素析出起因欠陥を、高周波ダイオードにおけるP型領域とN型領域との間に配置される高比抵抗層における再結合中心として用いることを特徴とするシリコンウェーハ。
- 格子間酸素濃度が6.5×1017〜10.0×1017atoms/cm3であることを特徴とする請求項1に記載のシリコンウェーハ。
- 前記抵抗率が600〜1000Ωcmであることを特徴とする請求項1または請求項2に記載のシリコンウェーハ。
- 炭素濃度が5×1015〜5×1017atoms/cm3、格子間酸素濃度が6.5×1017〜13.5×1017atoms/cm3、抵抗率が100Ωcm以上で、酸素析出起因欠陥を、高周波ダイオードにおけるP型領域とN型領域との間に配置される高比抵抗層における再結合中心として用いるシリコンウェーハの製造方法であって、
抵抗率が100Ωcm以上、初期格子間酸素濃度が8.0×1017〜16.0×1017atoms/cm3、炭素濃度が5×1015〜5×1017atoms/cm3のシリコン単結晶をCZ法により育成する単結晶育成工程と、
前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、700℃から1〜2℃/minの昇温速度で1000℃まで昇温する第1の熱処理工程とを備えることを特徴とするシリコンウェーハの製造方法。 - 前記第1の熱処理工程において、1000℃で0〜6時間保持することを特徴とする請求項4に記載のシリコンウェーハの製造方法。
- 前記第1の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、1200℃で1〜2時間保持する第2の熱処理工程を備えることを特徴とする請求項4または請求項5に記載のシリコンウェーハの製造方法。
- 格子間酸素濃度が6.5×1017〜10.0×1017atoms/cm3であることを特徴とする請求項4〜請求項6のいずれかに記載のシリコンウェーハの製造方法。
- 請求項4〜請求項6のいずれかに記載のシリコンウェーハの製造方法によって製造され、前記抵抗率が600〜1000Ωcmであることを特徴とするシリコンウェーハ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022831A JP5076326B2 (ja) | 2006-01-31 | 2006-01-31 | シリコンウェーハおよびその製造方法 |
KR1020070007283A KR100877771B1 (ko) | 2006-01-31 | 2007-01-24 | 실리콘 웨이퍼 및 그 제조방법 |
TW096103019A TWI347379B (en) | 2006-01-31 | 2007-01-26 | Silicon wafer and method for producing same |
US11/699,894 US7560163B2 (en) | 2006-01-31 | 2007-01-29 | Silicon wafer and method for producing same |
US12/201,345 US7621996B2 (en) | 2006-01-31 | 2008-08-29 | Silicon wafer and method for producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022831A JP5076326B2 (ja) | 2006-01-31 | 2006-01-31 | シリコンウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207875A JP2007207875A (ja) | 2007-08-16 |
JP5076326B2 true JP5076326B2 (ja) | 2012-11-21 |
Family
ID=38320750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006022831A Active JP5076326B2 (ja) | 2006-01-31 | 2006-01-31 | シリコンウェーハおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7560163B2 (ja) |
JP (1) | JP5076326B2 (ja) |
KR (1) | KR100877771B1 (ja) |
TW (1) | TWI347379B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5076326B2 (ja) * | 2006-01-31 | 2012-11-21 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP5103745B2 (ja) * | 2006-01-31 | 2012-12-19 | 株式会社Sumco | 高周波ダイオードおよびその製造方法 |
JP2009164155A (ja) * | 2007-12-28 | 2009-07-23 | Siltronic Ag | シリコンウエハの製造方法 |
DE102009057590B4 (de) * | 2009-12-09 | 2013-08-29 | Siltronic Ag | Verfahren zur thermischen Behandlung eines Werkstücks |
IT1403137B1 (it) | 2010-06-28 | 2013-10-04 | Selex Sistemi Integrati Spa | Metodo di fabbricazione di diodi pin verticali |
GB2489923A (en) * | 2011-04-06 | 2012-10-17 | Isis Innovation | Processing a silicon wafer for a high frequency electronic circuit |
EP2695184B1 (en) * | 2011-04-06 | 2018-02-14 | Oxford University Innovation Limited | Processing a wafer for an electronic circuit |
JP2013129564A (ja) * | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
US20150294868A1 (en) * | 2014-04-15 | 2015-10-15 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms |
CN107154353B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 晶圆热处理的方法 |
JP6678549B2 (ja) * | 2016-09-27 | 2020-04-08 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法、並びに電力変換システム |
JP6844561B2 (ja) * | 2018-03-09 | 2021-03-17 | 信越半導体株式会社 | 酸素濃度評価方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175518A (ja) * | 1991-12-26 | 1993-07-13 | Sanyo Electric Co Ltd | Pinダイオード |
US6544656B1 (en) | 1999-03-16 | 2003-04-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
JP4605876B2 (ja) | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
JP4055358B2 (ja) * | 2000-12-12 | 2008-03-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
WO2004008521A1 (ja) * | 2002-07-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corporation | 高抵抗シリコンウエーハ及びその製造方法 |
WO2005038899A1 (ja) * | 2003-10-21 | 2005-04-28 | Sumco Corporation | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびsoiウェーハの製造方法 |
JP2005175390A (ja) * | 2003-12-15 | 2005-06-30 | Sumitomo Mitsubishi Silicon Corp | Simox基板及びその製造方法 |
JP5076326B2 (ja) | 2006-01-31 | 2012-11-21 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP5103745B2 (ja) * | 2006-01-31 | 2012-12-19 | 株式会社Sumco | 高周波ダイオードおよびその製造方法 |
-
2006
- 2006-01-31 JP JP2006022831A patent/JP5076326B2/ja active Active
-
2007
- 2007-01-24 KR KR1020070007283A patent/KR100877771B1/ko active IP Right Grant
- 2007-01-26 TW TW096103019A patent/TWI347379B/zh active
- 2007-01-29 US US11/699,894 patent/US7560163B2/en active Active
-
2008
- 2008-08-29 US US12/201,345 patent/US7621996B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200736423A (en) | 2007-10-01 |
KR20070078982A (ko) | 2007-08-03 |
US20090000537A1 (en) | 2009-01-01 |
JP2007207875A (ja) | 2007-08-16 |
TWI347379B (en) | 2011-08-21 |
US20070175385A1 (en) | 2007-08-02 |
KR100877771B1 (ko) | 2009-01-09 |
US7560163B2 (en) | 2009-07-14 |
US7621996B2 (en) | 2009-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5076326B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP5103745B2 (ja) | 高周波ダイオードおよびその製造方法 | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
JP5188673B2 (ja) | Igbt用のシリコンウェーハ及びその製造方法 | |
US8263484B2 (en) | High resistivity silicon wafer and method for manufacturing the same | |
WO2002025716A1 (fr) | Tranche de silicium et son procede de fabrication | |
JP2010532585A (ja) | 高ドープ基板の拡散制御 | |
KR101446846B1 (ko) | 실리콘 단결정 기판 및 이의 제조 방법 | |
JP2010532584A (ja) | 高ドープ単結晶シリコン基板の酸素析出物の抑制 | |
JP5428216B2 (ja) | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 | |
JP4529416B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
JP6597493B2 (ja) | pn接合シリコンウェーハの製造方法 | |
JP2010056316A (ja) | シリコンウェーハ及びその製造方法 | |
JP5922858B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
JP6913729B2 (ja) | pn接合シリコンウェーハ | |
JP2011054655A (ja) | 高周波デバイス向けシリコンウェーハおよびその製造方法 | |
JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
JP5922860B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
JP2012134517A (ja) | Igbt用のシリコンウェーハ及びその製造方法 | |
JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP2009164155A (ja) | シリコンウエハの製造方法 | |
JP6673183B2 (ja) | pn接合シリコンウェーハの製造方法 | |
JP5560546B2 (ja) | シリコンウェーハ及びその製造方法 | |
JP2005064405A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP5805843B2 (ja) | シリコン単結晶基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5076326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |