JP2010532585A - 高ドープ基板の拡散制御 - Google Patents

高ドープ基板の拡散制御 Download PDF

Info

Publication number
JP2010532585A
JP2010532585A JP2010515106A JP2010515106A JP2010532585A JP 2010532585 A JP2010532585 A JP 2010532585A JP 2010515106 A JP2010515106 A JP 2010515106A JP 2010515106 A JP2010515106 A JP 2010515106A JP 2010532585 A JP2010532585 A JP 2010532585A
Authority
JP
Japan
Prior art keywords
wafer
highly doped
silicon substrate
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010515106A
Other languages
English (en)
Other versions
JP2010532585A5 (ja
Inventor
ロバート・ジェイ・ファルスター
ウラジミール・ウー・ウォロンコフ
ルカ・モイラーニ
リ・ドンミュン
チョ・チャンレ
マルコ・ラヴァーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2010532585A publication Critical patent/JP2010532585A/ja
Publication of JP2010532585A5 publication Critical patent/JP2010532585A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249961—With gradual property change within a component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、概して、高ドープシリコン基板と低ドープシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハの基板／エピタキシャル層の界面近傍における自己格子間シリコン原子拡散を抑制する方法に関する。エピタキシャル層中への格子間原子拡散は、転位ループを含んだ自己格子間シリコン原子シンク層によって抑制される。

Description

＜本発明の背景技術＞
本発明は、概して、エピタキシャル半導体構造体、特に電子部品の製造に用いられるエピタキシャルシリコンウェーハと、それらを調製するための方法に関する。より具体的には、エピタキシャル構造体は、Ｎ型ドーパントを高ドープされた（Ｎ＋）またはＰ型ドーパントを高ドープされた（Ｐ＋）単結晶シリコン基板と、Ｎ型またはＰ型ドーパントを低ドープされたエピタキシャル層とを含み、高ドープ基板(heavily doped substrate)は、低ドープエピタキシャル層(lightly doped epitaxial layer)の近傍に、エピタキシャル層へのシリコン格子間原子(silicon interstitial)の拡散を抑制または防止できる高濃度構造(high concentration of structures)を有する領域を含み、それにより当該エピタキシャル層内へのシリコン格子間原子の拡散を減少する。
単結晶シリコンは、半導体電子部品の製造の大部分のプロセスにおける出発材料であり、一般的にはチョクラルスキー法で製造されている。その方法では、単一の種結晶を溶融シリコン中に浸漬し、そして引き上げることによって成長させる。溶融シリコンは石英ルツボに入れられるので、様々な不純物（そのうちでも主に酸素）によって汚染される。そのため、この方法によって成長させた単結晶シリコンから薄く切断された（sliced:
スライスされた）ウェーハには、過飽和濃度の酸素が存在している。
電子装置の製造に典型的に使用される熱間加工サイクルの間に、酸素析出物の核生成中心(oxygen precipitate nucleation centers)が形成され、最終的には大きな酸素クラスタあるいは酸素析出物に成長するだろう。その位置によって、そのような析出物は有利あるいは不利になりえる。ウェーハの能動装置領域中に存在する場合には、それらは装置の動作を害する可能性がある。能動装置領域の外側に存在する場合には、酸素析出物は金属のゲッターサイトとして機能するだろう。
ウェーハ中の酸素析出物挙動を管理するために、様々なアプローチが用いられてきた。例えば、Falsterらの米国特許US5994761には、高速熱アニール装置によりウェーハ中に空孔を不均一濃度で導入して、それにより、その後の酸素析出物の熱処理で、空孔の多い（空孔リッチ）領域に酸素析出物を形成させ、空孔の少ない領域には形成させない方法が開示されている。Falsterの米国特許US6336968には、酸素含有雰囲気中でウェーハを高速熱アニールすることにより、あるいは空孔が比較的移動する温度範囲の間でウェーハをアニールすることにより、酸素析出物のないウェーハを調製する方法が開示されている。
これまで、これらの技術が典型的なシリコンウェーハに対して有用であることは証明されているが、少し違う試みで、高ドープ基板を含むエピタキシャルウェーハ構造体を提供する。例えば、高ドープ基板中の制御されない酸素析出物は、高温下で比較的高濃度の自己格子間シリコン原子(silicon self-interstitials)の発生を引き起こし、それは酸素析出物の成長中のそれらの放出に起因する。比較的高濃度の自己格子間シリコン原子は、次に、高ドープ基板から低ドープデバイス層へのドーパント（あるいは他の不純物）の拡散を促進する傾向があり、それによって、いくつかのパワーデバイスでは、アバランシェ降伏電圧(avalanche breakdown voltage)などの臨界的特徴を潜在的に変更してしまう。そのため、もしエピタキシャル層近傍のシリコン格子間の数が減少すれば、デバイス層へのドーパントの拡散は阻害されるだろう。
本発明の様々な態様に共通するのは、エピタキシャルシリコン構造体中の高ドープ基板から低ドープエピタキシャル層への自己格子間シリコン原子の拡散を抑制する方法及び得られた構造体自身である。
したがって、簡潔にいえば、本発明の１つの態様は、Ｎ型ドーパント（Ｎ＋）またはＰ型ドーパント（Ｐ＋）を高ドープされた（すなわち、５ｍΩ・ｃｍ未満の抵抗率を有する）単結晶シリコン基板と、Ｎ型またはＰ型ドーパントを低ドープされた（すなわち、約１０ｍΩ・ｃｍより大きい抵抗率を有する）エピタキシャル層とを含むエピタキシャルシリコンウェーハである。高ドープ基板は、エピタキシャル層への自己格子間シリコン原子拡散を抑制できる転位ループの集団(population of dislocation loops)を有する自己格子間シリコン原子シンク層を含み、この転位ループ層は、基板とエピタキシャル層との界面から少なくとも深さ約２５０Åのところにある。
本発明はさらに、そのようなウェーハを製造する方法に関する。
本発明の他の目的および特徴は、一部分は明白であり、一部分は以下に指摘されるだろう。
図１は、低ドープエピタキシャル層ウェーハを備えた高ドープシリコン基板の概略図であり、ここでシリコン基板は、転位ループを含む自己格子間シリコン原子シンク層を含んでいる。この図は、正確な縮尺ではない。 図２は、イオン注入を受けている高ドープシリコン基板の概略図である。この図は、正確な縮尺ではない。 図３は、イオン注入と、転位ループの形成のためのアニールとを行った後の高ドープシリコン基板の概略図である。この図は、正確な縮尺ではない。 図４は、７５０００倍に拡大した自己格子間原子シンク層内の転位ループの平面図を示すＴＥＭ顕微鏡写真である。
図に関しては、図面のいくつかの図の全体を通して、対応する引用記号は対応する部分を示している。
＜好ましい実施形態の詳細な説明＞
本発明の１つの態様によれば、Ｎ／Ｎ＋、Ｐ／Ｐ＋、Ｎ／Ｐ＋あるいはＰ／Ｎ＋のエピタキシャルシリコンウェーハであって、エピタキシャル層の近傍に、自己格子間シリコン原子のシンクとして機能できる転位ループを含む領域を備えて、それによりエピタキシャル層への拡散を抑制したエピタキシャルシリコンウェーハを調製することができる。本願明細書において、この領域は「自己格子間シリコン原子シンク層」、「格子間原子シンク層」、あるいは単に「シンク層」と称されている。
図１を参照すると、エピタキシャルウェーハ１はシリコン基板１０、エピタキシャル層１１および自己格子間シリコン原子シンク層１４を含んでいる。シリコン基板１０にはＮ型またはＰ型ドーパントがドープされ、エピタキシャル層１１にはＮ型またはＰ型ドーパントがドープされており、シリコン基板１０は、エピタキシャル層１１に比べて高くドープされている。自己格子間シリコン原子シンク層１４は、高ドープ基板１０から低ドープのエピタキシャル層１１の中へと拡散しようとする自己格子間シリコン原子のシンク（sink：吸収源）として機能する転位ループ１５の集団を、例えば酸素析出物の成長の結果として含んでいる。
ある実施態様では、シリコン基板１０は酸素析出物の核が本質的に欠如しており、エピタキシャル層１１中へのドーパントおよび他の不純物の拡散の潜在力がさらに縮小される。すなわち、この実施形態では、酸素析出物熱処理（例えば、ウェーハを、温度８００℃で４時間、その後に温度１０００℃で１６時間のアニーリング）の間に、酸素析出物を生じないだろう。
I．シリコン基板
再び図１を参照すると、シリコン基板１０は、チョクラルスキー結晶成長法によって成長させた単結晶インゴットからスライスされた単結晶シリコンウェーハから得られる。単結晶シリコンウェーハは、中心軸と、中心軸に対してほぼ垂直な前面および裏面と、円周端面と、中心軸から円周端面まで延在する範囲(radius)とを有している。ウェーハは研磨されるか、あるいは代わりとして、研磨せずにラッピングおよびエッチングされる。さらに、ウェーハは、支配的な(predominant)固有の点欠陥として、空孔あるいは自己格子間原子の点欠陥を持っていてもよい。例えば、ウェーハは、中心から端面まで空孔が支配的でも、中心から端面まで自己格子間原子が支配的でもよく、あるいはウェーハは、自己格子間原子が支配的な材料(self-interstitial dominated material)の軸対称なリングに囲まれた空孔が支配的な材料(vacancy dominated material)の中心コアを含んでいてもよい。
チョクラルスキー法で成長させたシリコンの酸素濃度は、典型的には約５×１０１７〜約９×１０１７原子／ｃｍ３である（ASTM規格 F-121-83）。一般的に、単結晶シリコンウェーハは、チョクラルスキー法によって典型的に到達可能な範囲内あるいは範囲外の酸素濃度を有していてもよい。
ある実施態様では、単結晶シリコンウェーハは、半径方向の幅がウェーハ半径の長さの少なくとも約３０％で、３×１０３欠陥／ｃｍ３の検出限界で検知可能な塊状の固有の点欠陥を有していない軸対称な領域を含んでいる。軸対称な領域は、支配的な固有の点欠陥として、空孔あるいは自己格子間シリコン原子を含んでいてもよい。
シリコンの融点（約１４１０℃）から約７５０℃〜約３５０℃の範囲を通る単結晶シリコンインゴットの冷却速度に依存して、シリコンウェーハにスライスされる単結晶シリコンインゴット中に、酸素析出物の核生成中心が形成されてもよい。ある実施態様では、シリコンウェーハはそのような核生成中心を保有している。別の実施態様では、シリコンウェーハはそのような核生成中心を保有していない。
単結晶シリコンウェーハは、１つ以上のＮ型あるいはＰ型ドーパントを高ドープされる。典型的なＮ型のドーパントは、リン(phosphorous)、ヒ素およびアンチモンを含んでいる。ある実施態様では、ドーパントはリンである。別の実施態様では、ドーパントはヒ素であり、さらに別の実施形態では、ドーパントはアンチモンである。さらなる実施態様では、リン、ヒ素およびアンチモンの２つ以上がドーパントとして用いられる。典型的なＰ型ドーパントは、ホウ素、アルミニウムおよびガリウムを含んでいる。ある実施態様では、ドーパントはホウ素である。別の実施態様では、ドーパントはアルミニウムであり、さらに別の実施形態では、ドーパントはガリウムである。さらなる実施態様では、ホウ素、アルミニウムおよびガリウムの２つ以上がドーパントとして用いられる。ドーパントに関係なく、ドーパントの全濃度は、ウェーハの抵抗率が約５ｍΩ・ｃｍ未満になるような濃度にされており、そのような材料は典型的にはＮ＋またはＰ＋シリコンと呼ばれている。ある実施態様では、ドーパント濃度は、ウェーハに約３ｍΩ・ｃｍ未満の抵抗率を付与するのに十分な濃度にされている。ある実施態様では、抵抗率が約２ｍΩ・ｃｍ未満であるのが好ましい。まだ他の実施態様では、ドーパント濃度は、基板に約１ｍΩ・ｃｍ未満mΩの抵抗率を付与するのに十分な濃度にされている。
上述の抵抗率の値は、一般的に、約１．２４×１０１９原子／ｃｍ３(at/cm3)より大きいＮ型ドーパント濃度に相当する。例えば、高ドープウェーハは、約２．２５×１０１９原子／ｃｍ３より大きい濃度、例えば約３．４３×１０１９原子／ｃｍ３より大きい濃度でＮ型ドーパントが存在してもよい。ある好ましい実施態様では、高ドープウェーハは、約７．３６×１０１９原子／ｃｍ３より大きい濃度でＮ型ドーパントが存在する。同様に、上述の抵抗率の値は、一般的に、約２．１×１０１９原子／ｃｍ３より大きいＰ型ドーパント濃度に相当する。例えば、高ドープウェーハは、約３．７×１０１９原子／ｃｍ３より大きい濃度、例えば約５．７×１０１９原子／ｃｍ３より大きい濃度でＰ型ドーパントが存在してもよい。ある好ましい実施態様では、高ドープウェーハは、約１．２×１０２０原子／ｃｍ３より大きい濃度でＰ型ドーパントが存在する。
II．自己格子間シリコン原子シンク層
再び図１を参照すると、自己格子間シリコン原子シンク層１４は、転位ループ１５の集団を含んでいる。さらに、格子間原子シンク層１４はウェーハの実質的な半径方向の幅にわたって存在する。図１に示された実施態様では、格子間原子シンク層は、基板１０の全直径を横切って延在している。この実施態様は好ましいが、格子間原子シンク層は、全直径にわたって延在していなくてもよい。したがって、一般的に、格子間原子シンク層１４は、ウェーハ半径の長さの少なくとも約１０％の半径方向の幅を有しているだろう。典型的には、半径方向の幅はもっと大きくてもよく、例えばウェーハ半径の少なくとも約２５％、より典型的には少なくとも約３５％、さらに典型的には少なくとも約４５％であろう。さらに、格子間原子シンク層１４は、転位ループが表面１３に延在しなければ、可能な限り表面１３に近接して形成されてもよい。格子間原子シンク層１４は、表面１３（図２）からの深さ、あるいは基板１０とエピタキシャル層１１との対応する界面（図１）からの深さが、好ましくは少なくとも約１００Åであり、より好ましくは少なくとも２５０Å、少なくとも約６００Å、少なくとも約８５０Å、さらには少なくとも約１１００Åである。
一般的に、転位ループは、基板の結晶格子構造にダメージを引き起こしてアモルファス材料層を作成する工程と、ダメージを受けた構造をアニールする工程とを含む一連の工程で形成されてもよい。この処理は、典型的にはアモルファス材料層に近接して、格子間原子シンク層の転位ループを形成する。このように生み出された転位ループは、例えば、完全転位ループ、フランク転位ループ（不完全転位ループ）、あるいはその組合せであってもよい。再び図１を参照すると、自己格子間シリコン原子シンク層１４内の転位ループが、基板／エピタキシャル層の界面に接しないように、自己格子間シリコン原子シンク層１４はエピタキシャル層１１の真下に位置している。したがって、この一連の工程は、エピタキシャル層１１への、あるいは後にエピタキシャル層１１を成長させる表面へのいかなる悪影響も最小限にする方法で行われるのが好ましい。これは、例えば、基板表面を介してイオン注入する工程と、イオン注入後に続くエピタキシャル層の成長工程とによって達成されてもよい。転位ループはダメージ領域で生み出されているので、その後に、エピタキシャル析出工程前、析出工程中あるいは析出工程後の少なくとも１つで、アニーリング工程が行われてもよい。
それらが形成された手法にかかわらず、自己格子間シリコン原子シンク層中の転位ループの濃度は、少なくとも約１×１０８ループ／ｃｍ２である。好ましくは、自己格子間シリコン原子シンク層中の転位ループの濃度は、少なくとも約１×１０９ループ／ｃｍ２、例えば少なくとも５×１０９ループ／ｃｍ２、さらに少なくとも約１×１０１０ループ／ｃｍ２である。
次に図２を参照すると、本発明の好ましい実施態様による自己格子間シリコン原子シンク層の形成は、基板１０の表面１３を介したイオンＩ＋の注入工程を含む。基板１０の電子特性に対するいかなる影響も最小限にするために、注入イオンは、電気的に等電子、中性あるいは不活発であるのが好ましい。例えば、注入イオンは、シリコン、ゲルマニウム、ヘリウム、ネオン、アルゴン、キセノンおよびこれらの組合せから成る群から選ばれるのが好ましい。ある実施態様では、注入イオンは、シリコンイオン、ゲルマニウムイオンあるいはこれらの組合せである。特に好ましい実施態様では、注入イオンはシリコンイオンである。
図２では、イオンＩ＋は、表面１３からの目標深さＤに注入される。しかしながら、実際問題として、注入イオンのうちのいくつかはこの距離まで移動せず、他のものはこの距離以上を移動するだろう（つまり、表面１３からの深さがより深くまで達するだろう）。実際のイオン注入深さは、Ｄから約５％、１０％、１５％、２０％、２５％あるいはそれ以上異なってもよい。これにより、目標深さＤあるいはその近傍に比較的高濃度の注入イオンを含むアモルファス材料のゾーンまたは層を生成し、注入イオンの濃度は、目標深さＤから表面１３の方向およびそれと反対の方向に向かって減少する。目標深さＤは、注入イオンの投影飛程(projected range)と称してもよい。
一般的に、転位ループは、注入イオンの範囲の端部に形成され、そして範囲の端部は、基板内の投影飛程よりも深い位置にあるだろう。すなわち、転位ループは、表面１３から最も遠くにあるアモルファス材料層の端部に形成される。そのものとして、図３には、格子間原子シンク層１４（これは、後の工程でより完全に生み出される）が、表面１３から離れて、注入イオンに隣接したウェーハの領域内で生成されていることが示されている。格子間原子シンク層の転位ループが表面１３に延在したなら、それらは、丈夫で均一なエピタキシャル層の析出を脅かすか、あるいは、それらは、エピタキシャル層に貫通転位欠陥(threading dislocation defects)のような欠陥の伝達を誘発するだろう。
したがって、目標深さＤは、その後に形成された転位ループが、エピタキシャル層の形成される表面まで、あるいは基板／エピタキシャル層の対応する界面まで及ばないようにされている。この目標深さは、表面１３に非常に近い、あるいは表面１３のすぐ下であってもよいが、より典型的には、目標深さＤは少なくとも約２５０Åである。ある実施態様では、目標深さＤは少なくとも約５００Åである。別の実施態様では、目標深さＤは少なくとも約７５０Åである。さらに別の実施態様では、目標深さＤは約１０００Åである。さらに別の実施態様では、目標深さＤは約１０００Åより大きい。
軽いイオンほど、与えられた注入エネルギーによって基板１０により浸透する傾向があるので、注入深さは、少なくとも部分的には、注入イオンの種類に影響されるだろう。例えば、５０ｋｅＶの注入エネルギーのとき、シリコンイオンの平均注入深さは約７５０Åであるのに対し、ゲルマニウムイオンの平均注入深さは、４００Åであろう。一般的に、イオンは、少なくとも約３０ｋｅＶ、例えば少なくとも４０ｋｅＶ、さらには少なくとも約５０ｋｅＶのエネルギーを用いて注入されるのが好ましい。ある用途では、イオンは、少なくとも約４５ｋｅＶで、約５５ｋｅＶ未満のエネルギーを用いて注入される。
もし、十分な濃度のイオンを注入するために十分なエネルギーを用いて、シリコンのアモルファス層が形成されたならば、一般的に、転位ループは、後のアニールにより注入イオンの範囲の端部に形成される。正確な深さは程度の差はあるものの、転位ループは、典型的には注入イオンの下の約１００Å〜３００Åの深さに形成されるだろう。一般的に、より低質量の元素(lower mass element)を用いてアモルファス材料を形成するのは、さらに難しい。したがって、十分なダメージを引き起こすためには、より高濃度の低質量の元素を用いなければならないが、その一方、より低濃度の高質量の元素は、アモルファスシリコンを形成するのに十分である。例えば、注入イオンがシリコンイオンの場合、注入ドーズは、少なくとも約２×１０１４原子／ｃｍ２、例えば、少なくとも５×１０１４原子／ｃｍ２、さらには少なくとも約１×１０１５原子／ｃｍ２であるのが好ましい。ある好ましい実施態様では、注入イオンドーズは、少なくとも約２×１０１５原子／ｃｍ２である。比較すると、注入イオンが高質量のゲルマニウムイオンである場合、注入ドーズは、少なくとも約６×１０１３原子／ｃｍ２、例えば、少なくとも１×１０１４原子／ｃｍ２、さらには少なくとも約５×１０１４原子／ｃｍ２であるのが好ましい。ある好ましい実施態様では、注入イオンドーズは、少なくとも約１×１０１５原子／ｃｍ２である。
その後、図２に示すように、注入された基板(注入基板：implanted substrate)をある時間と温度とでアニールして、イオン注入中にもたらされた結晶学的ダメージを転位ループ１５に変換する。一般的に、アニーリング温度は少なくとも７５０℃である。好ましくは、アニール温度は約９５０℃未満である。したがって、好ましい実施態様では、注入基板１０は、約８００℃〜約９２５℃の温度でアニールされる。例えば、注入基板１０は、約９００℃でアニールされてもよい。一般的に、注入基板１０は、少なくとも数秒（つまり、少なくとも約３、４、５、さらには１０秒）、さらには数分（つまり、少なくとも約２、３、４、５、さらには１０分）でアニールされるだろう。より典型的には、注入基板１０は、少なくとも約３０分、例えば、少なくとも約６０分、さらには少なくとも約９０分アニールされるだろう。ある実施態様では、注入基板１０は、約１２０分アニールされるだろう。
ある実施態様では、イオン注入及びアニール処理の後に、典型的には同じイオンを連続的により低い注入エネルギーレベルで、あるいは異なるイオンを用いて、１つ以上の一連のイオン注入及びアニール処理が続く。この実施態様では、自己格子間シリコン原子シンク層は、転位ループの複数の層を含み、それにより、自己格子間シリコン原子の消費能力が高まるだろう。
III．エピタキシャル層
再び図１を参照すると、エピタキシャル層１１は、本技術分野で一般的に知られている手法によって、アニールされたシリコンウェーハの表面に堆積あるいは成長される。シリコンウェーハの表面には転位ループがないのが好ましい。ある実施態様では、エピタキシャル層の平均厚さは少なくとも約５ｃｍである。ある実施態様では、注入基板をアニールして転位ループを生み出した後に、エピタキシャル層１１を成長させる。別の実施態様では、注入基板をアニールして転位ループを生み出すとともに、エピタキシャル層１１を成長させる。さらに別の実施態様では、エピタキシャル層を成長させる前あるいは成長させた後に、注入ウェーハを部分的にアニールして転位ループを生み出す。したがって、有利には、アニーリング工程およびエピタキシャル成長工程は同じ装置中で行なわれるだろう。
いつ形成するかにかかわらず、エピタキシャル層１１は化学気相成長法によって成長させるのが好ましい。その方法は、例えば米国特許US5789309に記載されている。エピタキシャル層のドーピングは、エピタキシャル層の成長過程の後、あるいは成長過程の間に行うことができる。ドーピング方法にかかわらず、得られたエピタキシャル層は、抵抗率が少なくとも約１０ｍΩ・ｃｍ、例えば少なくとも約１００ｍΩ・ｃｍのエピタキシャル層を提供できるドーパント濃度を有している。例えば、エピタキシャル層は、典型的には約１００ｍΩ・ｃｍ〜約１００Ω・ｃｍの抵抗率を有しているだろう。ある用途では、エピタキシャル層は約３００ｍΩ・ｃｍ〜約１０Ω・ｃｍの抵抗率を有しているだろう。
エピタキシャル層を特徴づける代わりの方法としては、エピタキシャル層は、典型的には約４．８×１０１８原子／ｃｍ３未満、例えば約４．３×１０１３原子／ｃｍ３〜約７．８×１０１６原子／ｃｍ３のドーパント濃度を有しているだろう。ある用途では、エピタキシャル層は約４．４×１０１４原子／ｃｍ３〜約１．９×１０１６原子／ｃｍ３のドーパント濃度を有している。
記述されているように、エピタキシャル層は、Ｎ型またはＰ型ドーパントのいずれか１つ以上がドープされる。Ｎ型ドーピングが好ましい実施態様では、Ｎ型ドーパントは、例えばリン、ヒ素およびアンチモンからなる群から選ばれる。典型的には、Ｎ型ドーパントは、リン、ヒ素、あるいはリンとヒ酸の両方だろう。ある実施態様では、ドーパントはリンである。別の実施態様では、ドーパントはヒ素である。さらに別の実施態様では、リンとヒ酸の両方が、ドーパントとして用いられる。Ｐ型ドーピングが好ましい実施態様では、Ｐ型ドーパントは、例えばホウ素、アルミニウムおよびガリウムから成る群から選ばれる。ある実施態様では、Ｐ型ドーパントはホウ素である。
エピタキシャル堆積の利点の１つは、エピタキシャル成長中に、直接ドーパント供給と組み合わせて既存のエピタキシャル成長リアクターを使用できるということである。すなわち、ドーパントをキャリアガスに混合して、堆積されるエピタキシャル層にドープすることができる。
IV．酸素析出物の制御
ある実施態様では、基板中の酸素析出物のふるまいを改善するために、ウェーハにも酸素析出物の核溶解工程(oxygen precipitate nuclei dissolution step)を施す。言い換えれば、基板中の酸素析出物を制限あるいは防止することにより、低ドープエピタキシャル層へのドーパント(また他の不純物)の拡散に対する、さらに進んだ制御が得られるだろう。処理パラメータが転位ループの完全性(integrity)を危うくしない限り、溶解工程は、自己格子間シリコン原子シンク層の形成の前、後、あるいはその一部として行なってもよい。自己格子間シリコン原子シンク層が形成される前に、この工程を行なうのが好ましい。
高ドープウェーハに熱処理工程を施して、基板中にある既存の酸素クラスタおよび既存の酸化誘起積層欠陥（ＯＩＳＦ）の核の溶解をひきおこす。この熱処理工程は、高速熱アニール装置（ＲＴＡ）で行われるのが好ましく、その装置中で、ウェーハは目標温度まで高速加熱され、次いでその温度で比較的短い時間アニールされる。一般的に、ウェーハは、１１５０℃を越える温度、好ましくは少なくとも１１７５℃、典型的に少なくとも約１２００℃、そしていくつかの実施態様では約１２００℃〜１２７５℃の温度に高速加熱される。一般的に、ウェーハは、既存の欠陥の濃度、タイプ及びサイズに依存して、少なくとも１秒、典型的には少なくとも数秒（例えば少なくとも３秒）、および潜在的には数十秒（約１０〜約６０秒、例えば２０、３０、４０、あるいは５０秒）、この温度で維持されるだろう。
高速熱アニールは、炉内で高パワーランプ列によってウェーハを個々に加熱する、多数の市販ＲＴＡ炉のいずれかで行うことができる。高速熱アニール炉はシリコンウェーハを高速加熱することができ、例えば、それらはウェーハを数秒で室温から１２００℃まで加熱できる。そのような市販のＲＴＡ炉の１つは、Mattson Technology社（カリフォルニア州フレモント）から入手可能な３０００ＲＴＰである。
種々の既存の酸素クラスタおよび酸化誘起積層欠陥（ＯＩＳＦ）の核の溶解に加えて、アニーリング工程は、ウェーハ中の結晶格子空孔の数密度を増加させるだろう。現在までに得られた情報は、ある種の酸素に関連する欠陥（例えばリング状ＯＩＳＦなど）が、高濃度の空孔の存在によって触媒された高温核生成の酸素の塊(oxygen agglomerates)であることを示唆している。さらに、酸素析出物の核生成中心が不足している領域と類似のふるまいをする空孔濃度の低い領域とは対照的に、高い空孔領域では、酸素クラスタリングは昇温時に急速に発生すると考えられる。酸素析出物の性質が空孔濃度によって影響を受けるので、したがって、熱処理されたウェーハ中の空孔密度の制御は、その後の酸素析出物の熱処理における酸素析出物を制限し、さらには回避する。有利には、アニールされたウェーハ（アニールウェーハ）中の空孔の(数)密度は、アニール温度からの冷却速度を制限すること、アニーリング雰囲気中に十分な酸素分圧を含むこと、あるいはその両方を行うことにより、制御することができる。
アニールウェーハ中の空孔濃度は、熱処理が行われる雰囲気の制御によって、少なくとも部分的に制御されてもよい。現在までに得られた実験的証拠は、酸素が多量に存在すると、アニールウェーハ中の空孔濃度が抑制されることを示唆している。いずれかの特定の理論によることなしに、酸素存在下での高速熱アニーリング処理は、シリコン表面の酸化をもたらし、自己格子間シリコン原子の内部フラックス(inward flux)を形成すると考えられている。自己格子間原子におけるこのような内部フラックスは、フレンケル対再結合(Frankel pair recombinations)を発生させ、表面で始まり、次いで内部に移動することにより、空孔濃度プロファイルを徐々に変更する効果がある。
メカニズムにかかわらず、ある実施態様では、アニーリング工程は酸素含有雰囲気の存在下で行なわれる。すなわち、アニールは、露出したシリコン表面を酸化させることができる酸素ガス（Ｏ２）、水蒸気あるいは酸素含有化合物ガスを含む雰囲気中で行われる。このように、雰囲気は、全て酸素または酸素化合物ガスから成ってもよく、またはアルゴンのような非酸化性ガスをさらに含んでいてもよい。しかしながら、雰囲気が、全て酸素ではない場合、雰囲気は、少なくとも約０．００１気圧(atm)の酸素分圧、つまり１０００原子ｐｐｍ(parts per million atomic: ppma)を含んでいるのが好ましい。雰囲気中の酸素分圧は、より好ましくは少なくとも約０．００２気圧（２０００ｐｐｍａ）であり、さらに好ましくは０．００５気圧（５０００ｐｐｍａ）であり、さらにより好ましくは０．０１気圧（１００００ｐｐｍａ）である。
固有の点欠陥（空孔および自己格子間シリコン原子）は、温度に依存した拡散速度で単結晶シリコンを通して拡散することができる。したがって、固有の点欠陥の濃度プロファイルは、温度に応じた固有の点欠陥の拡散率と再結合速度との関数である。例えば、固有の点欠陥は、ウェーハが高速熱アニーリング工程でアニールされる温度に近い温度では、比較的移動性を有しているが、７００℃以下の温度で、商業的に実用的な期間ならば、それらは本質的に不動である。現在までに得られた実験的証拠は、空孔の有効拡散速度が相当に遅く、約７００℃未満、恐らく約８００℃未満、９００℃未満、あるいは１０００℃未満の温度で、商業的に実用的な期間ならば、空孔は不動であると見なすことができることを示唆している。
したがって、ある実施態様では、アニールウェーハ中の空孔濃度は、空孔が比較的移動性を有する温度領域を通るウェーハの冷却速度を制御することによって、少なくとも部分的に制御される。そのような制御は、空孔が比較的移動性を有する温度範囲よりも低い温度にウェーハを冷却する前に、冷却されたウェーハ中の結晶格子の空孔の数密度を減少するのに十分な時間だけ行使される。アニールウェーハの温度がこの範囲を通って下がると、空孔はウェーハ表面に拡散して消滅し、空孔濃度プロファイルの変化をもたらす。そのような変化の広がりは、アニールウェーハがこの範囲内の温度で維持される時間の長さ及び温度の大きさに依存し、一般的に、より大きい温度およびより長い拡散時間は、増加した拡散をもたらす。一般に、アニール温度から、空孔が実際に不動になる温度（例えば約９５０℃）までの平均冷却速度は、好ましくはわずか毎秒２０℃、より好ましくはわずか毎秒約１０℃、さらに好ましくはわずか毎秒約５℃である。
代わりに、高温アニールの後に、アニールウェーハの温度は、約１１５０℃よりは低いが約９５０℃よりは高い温度まで、急速に（例えば約２０℃／秒より大きな速度で）下げられ、そして保持温度に依存して、ある時間だけ保持する。例えば、十分に空孔濃度を減少するためには、１１５０℃近くの温度では数秒（例えば少なくとも約２、３、４、６秒あるいはそれ以上）で十分であり、一方、９５０℃近くの温度では数分（例えば少なくとも約２、３、４、６あるいはそれ以上）が必要であろう。
アニールウェーハが、結晶格子空孔が比較的移動性を有する温度範囲の外側の温度まで冷却されてしまえば、冷却速度はウェーハの析出物の特徴に著しい影響を及ぼすようには見えず、そのため切迫して重要である(narrowly critical)とは見えない。
都合のよいことに、冷却工程は、加熱工程が行なわれるのと同じ雰囲気中で行うことができる。適した雰囲気は、例えば、窒化性雰囲気（つまり、窒素ガス（Ｎ２）、またはアンモニアのように露出したシリコン表面を窒化することのできる窒素含有化合物ガスを含む雰囲気）、酸化性（酸素含有）雰囲気、非酸化性かつ非窒化性の雰囲気（例えばアルゴン、ヘリウム、ネオン、二酸化炭素）、またはその組合せを含んでいる。
本願明細書で使用される高速熱処理によって、ウェーハの前面および裏面の表面から、少量の酸素が外側に拡散するかもしれないが、得られたアニールウェーハは、シリコン表面からの距離の関数として実質的に均一な格子間酸素濃度を有している。例えば、アニールウェーハは、シリコンの中心から、シリコン表面から約１５ミクロン以内のウェーハ領域まで、より好ましくは、シリコンの中心から、シリコン表面から約１０ミクロン以内のウェーハ領域まで、さらに好ましくは、シリコンの中心から、シリコン表面から約５ミクロン以内のウェーハ領域まで、最も好ましくは、シリコンの中心から、シリコン表面から約３ミクロン以内のウェーハ領域まで、実質的に均一な格子間酸素濃度を持つだろう。この状況において、実質的に均一な酸素濃度とは、わずか約５０％、好ましくはわずか約２０％、より好ましくはわずか約１０％の酸素濃度の変化を意味するものとする。
ある実施態様では、エピタキシャル層は、上に詳細に述べたアニーリング工程と同時に生成される。この実施態様では、アニーリング工程は、エピタキシャルリアクターの中で行なわれる。アニーリング工程およびエピタキシャル層生成を終える際、上に詳細に述べたように、冷却雰囲気(cooling atmosphere)、冷却速度、あるいは冷却雰囲気および冷却速度の両方が制御される。すなわち、この実施態様の１つの変形によれば、アニールおよびエピタキシャル層生成後の雰囲気は、露出したシリコン表面を酸化させることのできる酸素含有雰囲気である。具体的には、雰囲気は、好ましくは少なくとも約０．００１気圧(atm)の酸素分圧、つまり１０００原子ｐｐｍ(ppma)を含むだろう。雰囲気中の酸素分圧は、より好ましくは少なくとも約０．００２気圧（２０００ｐｐｍａ）であり、さらに好ましくは０．００５気圧（５０００ｐｐｍａ）であり、さらにより好ましくは０．０１気圧（１００００ｐｐｍａ）である。
この実施態様の他の変形によれば、ウェーハの冷却速度は、冷却雰囲気の制御と共にあるいは制御なしに、制御される。具体的には、冷却速度は、アニール温度から、空孔が実際に不動になる温度（例えば約９５０℃）までの平均冷却速が、好ましくはわずか毎秒２０℃、より好ましくはわずか毎秒約１０℃、さらに好ましくはわずか毎秒約５℃になるように、制御される。代わりに、温度は、約１１５０℃よりは低いが約９５０℃よりは高い温度まで、急速に（例えば２０℃／秒より大きな速度で）下げられ、そして、保持温度に依存して、数秒〜数分保持する。例えば、１１５０℃近くの温度では、少なくとも約２、３、４、６秒あるいはそれ以上で十分であり、一方、９５０℃近くの温度では、少なくとも約２、３、４、６あるいはそれ以上が必要であろう。
V．ポリシリコン層
ある実施態様では、ポリシリコン層は、上に詳細に述べたアニーリング工程前に、高ドープ基板の裏面上に堆積される。ポリシリコン層の結晶粒界は、ドーパントのゲッターサイトとして機能する。一般的に、ポリシリコン層は、本技術分野で従来知られている任意の手法によって堆積されるだろう。米国特許US5792700またはUS5310698に全て記載されているように、例えばポリシリコン層は、シラン（ＳｉＨ４）ガスおよびヒ素ドーピングを用いた化学気相成長法によって堆積されてもよい。
本発明によって製造されたシリコン構造体は、様々な技術において用いられるだろう。例えば、本発明のシリコン構造体は、例えば、パワーダイオード、サイリスタ、そして特にパワーＭＯＳＦＥＴおよびＪＦＥＴなどのパワーデバイスの製造に使用するのに適している。このリストは、限定的または包括的になるとは全く意図されていない。
ＶＩ．実施例
以下の制限しない実施例は、本発明をさらに図示し説明するために提供される。本発明は本願明細書に提供される詳細のいずれにも制限されるべきでない。
約７．８６×１０１９リン原子／ｃｍ３をドープされた単結晶シリコンウェーハは、イオン注入処理にさらされ、そこで、シリコンイオンがウェーハの前面に注入される。基板が、前面からの平均距離で約１０００Åにおいて、約２×１０１５原子／ｃｍ２の濃度を有するように、シリコンイオンは５０ｋｅＶのエネルギーレベルで注入される。その後に、イオン注入された高濃度ドープ基板を約９００℃で約１２０分間アニールして、前面から約１０００Åにおいて１．３×１０１０転位ループ／ｃｍ２を形成する。その後、エピタキシャル層が基板の前面上に形成され、そのエピタキシャル層は、約４．８×１０１８リン原子／ｃｍ３未満でドープされている。図４に示すように、倍率７５０００倍での透過電子顕微鏡解析により、転位ループの存在が明らかになった。フランク転位ループ４１および完全転位ループ４２が観察される。
本発明または本発明の好ましい実施態様で元素を紹介するとき、冠詞の「a」、「an」「the」、「said」は、１つ又はそれ以上の元素があることを意図している。用語の「含む(comprising)」、「含む(including)」、「持っている(having)」は、含んで(inclusive)いることを意図しており、列挙された元素以外の追加の元素が存在してもよいことを意味している。さらに、明記されていない限り、高ドープ基板を「Ｎ＋」または「Ｐ＋」とする呼称は、Ｎ＋＋およびＮ＋＋＋、またはＰ＋＋およびＰ＋＋＋として従来称されていたドープレベルの基板のことも称している、と理解されるべきである。また、明記されていない限り、低ドープエピタキシャル層を「Ｎ」または「Ｐ」とする呼称は、Ｎ−またはＰ−として従来称されていたドープレベルの基板のことも称している、と理解されるべきである。
上述を考慮して、発明のいくつかの目的が達成され、そして他の有利な結果に到達したことが理解されるだろう。
発明の範囲から逸脱せずに、上述の製品および方法に様々な変更を行なうことができたように、上記の記載に含まれ且つ添付の図面の中で示された全ての事項は、例示的であり、制限する意味はないと解釈されるだろう。様々な実施態様の上記の記載は、単に、本発明、その原理、および実用的応用を当業者に知らせて、特定の使用の要求に最も適するように当業者が本発明を多数の形態に適応及び適用できるようにすることを意図している。

Claims (35)

  1. エピタキシャルシリコンウェーハを製造する方法であって、
    高ドープ単結晶シリコン基板中に転位ループ層を形成する工程であって、
    前記高ドープシリコン基板は、チョクラルスキー法によって成長させたインゴットからスライスされ、中心軸と、前記中心軸に対してほぼ垂直な前面および裏面と、前記前面と前記裏面とを接続する円周端面と、前記中心軸から前記円周端面まで延在する範囲と、約５ｍΩ・ｃｍ未満の抵抗率と、を有しており、
    転位ループは前面に延在しない、転位ループ層形成工程と、
    前記エピタキシャルシリコンウェーハを形成するために、前記高ドープシリコン基板の前記前面にエピタキシャルシリコン層を堆積する工程であって、前記エピタキシャル層は、約１０ｍΩ・ｃｍより大きな抵抗率を有する、堆積工程と、
    を含むことを特徴とする製造方法。
  2. 前記転位ループは、前記高ドープ単結晶シリコン基板へのイオン注入と、少なくとも約７５０℃でのアニールとによって形成されることを特徴とする請求項１に記載の製造方法。
  3. 前記注入イオンは、シリコン、ゲルマニウム、ヘリウム、ネオン、アルゴン、キセノンおよびそれらの組合せから成る群から選ばれることを特徴とする請求項２に記載の製造方法。
  4. 前記イオン注入は、少なくとも約３０ｋｅＶのエネルギーレベルで行われることを特徴とする請求項２に記載の製造方法。
  5. 前記イオン注入工程は、少なくとも約６×１０１３原子／ｃｍ２を注入することを特徴とする請求項２に記載の製造方法。
  6. 前記アニールは、少なくとも約３秒行われることを特徴とする請求項２に記載の製造方法。
  7. 前記高ドープシリコン基板はＮ型ドーパントを含むことを特徴とする請求項１に記載の製造方法。
  8. 前記高ドープシリコン基板は、Ｐ、Ａｓ、Ｓｂおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項７に記載の製造方法。
  9. 前記高ドープシリコン基板はＰ型ドーパントを含むことを特徴とする請求項１に記載の製造方法。
  10. 前記高ドープシリコン基板は、Ｂ、Ａｌ、Ｇａおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項９に記載の製造方法。
  11. 前記エピタキシャル層はＮ型ドーパントを含むことを特徴とする請求項１に記載の製造方法。
  12. 前記エピタキシャル層は、Ｐ、Ａｓおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項１１に記載の製造方法。
  13. 前記エピタキシャル層はＰ型ドーパントを含むことを特徴とする請求項１に記載の製造方法。
  14. 前記エピタキシャル層は、Ｂ、Ａｌ、Ｇａおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項１３に記載の製造方法。
  15. 前記エピタキシャル層は、少なくとも約５ｃｍの厚さで堆積されることを特徴とする請求項１に記載の製造方法。
  16. 前記アニーリング工程の前に、前記高ドープ単結晶シリコン基板の前記裏面にポリシリコン層を堆積する工程をさらに含むことを特徴とする請求項１に記載の製造方法。
  17. 前記層が、前記高ドープシリコン基板の前記前面から少なくとも約１００Åの深さにあることを特徴とする請求項１に記載の製造方法。
  18. 前記転位ループ層は、少なくとも約１×１０８ループ／ｃｍ２の濃度を有することを特徴とする請求項１に記載の製造方法。
  19. 前記転位ループ層が、半径の少なくとも約１０％の半径方向の幅を有していることを特徴とする請求項１に記載の製造方法。
  20. 既存の酸素析出物を溶解するために、少なくとも１１５０℃の温度で高ドープ単結晶シリコン基板をアニーリングするアニーリング工程と、
    前記高ドープシリコン基板を、アニーリング温度から室温まで冷却する冷却工程と、をさらに含み、
    Ｎ＋単結晶シリコン基板に均一濃度の空孔を導入するために、
    （i）前記アニーリング工程の雰囲気が制御されるか、
    （ii）前記冷却工程中に冷却速度が制御されるか、あるいは、
    （iii）前記アニーリング工程の前記雰囲気が制御され、且つ前記冷却工程中に前記冷却速度が制御され、
    前記均一濃度は、酸化析出物熱処理中に酸素析出物を触媒するのに不十分であることを特徴とする請求項１に記載の製造方法。
  21. 前記アニーリング工程と前記エピタキシャルシリコン層の前記堆積工程とが同じ装置の中で行なわれ、
    前記冷却工程は、前記エピタキシャルシリコン層の前記堆積工程の後に行なわれ、
    前記アニーリング温度から前記空孔が実際に不動になる温度までの前記冷却速度は、わずか毎秒２０℃であることを特徴とする請求項２０に記載の製造方法。
  22. 前記高ドープシリコン基板の冷却工程が、
    前記アニーリング温度から約１１５０℃よりは低いが約９５０℃よりは高い温度まで毎秒２０℃を超える冷却速度で冷却する過程と、
    その次に、その温度範囲内において少なくとも約２秒保持する過程と、
    を含むことを特徴とする請求項２０に記載の製造方法。
  23. チョクラルスキー法によって成長させたインゴットからスライスされた高ドープ単結晶シリコン基板であって、
    中心軸と、前記中心軸に対してほぼ垂直な前面および裏面と、前記前面と前記裏面とを接続する円周端面と、前記中心軸から前記円周端面まで延在する範囲と、約５ｍΩ・ｃｍ未満の抵抗率と、を有している前記高ドープ単結晶シリコン基板と、
    エピタキシャルシリコンウェーハを形成している前記高ドープシリコン基板の前記前面上のエピタキシャルシリコン層であって、
    前記エピタキシャルシリコン層は約１０ｍΩ・ｃｍより大きな抵抗率を有している、エピタキシャルシリコン層と、
    前記基板中の転位ループ層であって、転位ループは前記基板と前記エピタキシャル層との界面まで延在していない、転位ループ層と、
    を含むことを特徴とするエピタキシャルシリコンウェーハ。
  24. 前記高ドープシリコン基板はＮ型ドーパントを含むことを特徴とする請求項２３に記載のウェーハ。
  25. 前記高ドープシリコン基板は、Ｐ、Ａｓ、Ｓｂおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項２４に記載のウェーハ。
  26. 前記高ドープシリコン基板はＰ型ドーパントを含むことを特徴とする請求項２３に記載のウェーハ。
  27. 前記高ドープシリコン基板は、Ｂ、Ａｌ、Ｇａおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項２６に記載のウェーハ。
  28. 前記エピタキシャル層はＮ型ドーパントを含むことを特徴とする請求項２３に記載のウェーハ。
  29. 前記エピタキシャル層は、Ｐ、Ａｓおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項２８に記載のウェーハ。
  30. 前記エピタキシャル層はＰ型ドーパントを含むことを特徴とする請求項２３に記載のウェーハ。
  31. 前記エピタキシャル層は、Ｂ、Ａｌ、Ｇａおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項３０に記載のウェーハ。
  32. 前記高ドープシリコン基板は、酸素析出物の核が実質的にないことを特徴とする請求項２３に記載のウェーハ。
  33. 前記転位ループ層が、前記基板と前記エピタキシャル層との前記界面から少なくとも約１００Åの深さにあることを特徴とする請求項２３に記載のウェーハ。
  34. 前記転位ループ層は、少なくとも約１×１０８ループ／ｃｍ２の濃度を有することを特徴とする請求項２３に記載のウェーハ。
  35. 前記転位ループ層が、半径の少なくとも約１０％の半径方向の幅を有していることを特徴とする請求項２３に記載のウェーハ。
JP2010515106A 2007-06-29 2008-06-26 高ドープ基板の拡散制御 Pending JP2010532585A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/771,683 US20090004458A1 (en) 2007-06-29 2007-06-29 Diffusion Control in Heavily Doped Substrates
PCT/US2008/068287 WO2009006183A2 (en) 2007-06-29 2008-06-26 Diffusion control in heavily doped substrates

Publications (2)

Publication Number Publication Date
JP2010532585A true JP2010532585A (ja) 2010-10-07
JP2010532585A5 JP2010532585A5 (ja) 2011-05-26

Family

ID=40032451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010515106A Pending JP2010532585A (ja) 2007-06-29 2008-06-26 高ドープ基板の拡散制御

Country Status (7)

Country Link
US (3) US20090004458A1 (ja)
EP (1) EP2162902A2 (ja)
JP (1) JP2010532585A (ja)
KR (1) KR20100029778A (ja)
CN (1) CN101689487B (ja)
TW (1) TW200921763A (ja)
WO (1) WO2009006183A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP2021082789A (ja) * 2019-11-22 2021-05-27 株式会社アルバック 窒化物半導体基板および窒化物半導体基板の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP5609025B2 (ja) * 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR102050484B1 (ko) 2013-03-04 2019-12-02 삼성디스플레이 주식회사 안트라센 유도체 및 이를 포함하는 유기전계발광소자
KR102107106B1 (ko) 2013-05-09 2020-05-07 삼성디스플레이 주식회사 스티릴계 화합물 및 이를 포함한 유기 발광 소자
KR102269131B1 (ko) 2013-07-01 2021-06-25 삼성디스플레이 주식회사 화합물 및 이를 포함한 유기 발광 소자
CN103605388B (zh) * 2013-10-25 2017-01-04 上海晶盟硅材料有限公司 通过离子注入晶片检测外延炉台温场温度的方法及校正外延炉台温场方法
US10062850B2 (en) 2013-12-12 2018-08-28 Samsung Display Co., Ltd. Amine-based compounds and organic light-emitting devices comprising the same
US9269591B2 (en) * 2014-03-24 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Handle wafer for high resistivity trap-rich SOI
KR20150132795A (ko) 2014-05-16 2015-11-26 삼성디스플레이 주식회사 유기 발광 소자
KR102327086B1 (ko) 2014-06-11 2021-11-17 삼성디스플레이 주식회사 유기 발광 소자
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US11111602B2 (en) 2014-07-31 2021-09-07 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法
KR102343145B1 (ko) 2015-01-12 2021-12-27 삼성디스플레이 주식회사 축합환 화합물 및 이를 포함한 유기 발광 소자
US9711521B2 (en) 2015-08-31 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate fabrication method to improve RF (radio frequency) device performance
US9761546B2 (en) 2015-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Trap layer substrate stacking technique to improve performance for RF devices
DE112018002163B4 (de) * 2017-04-25 2022-12-15 Sumco Corporation Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
CN111733378B (zh) * 2020-05-15 2022-12-13 中国兵器科学研究院宁波分院 一种钢表面的涂层结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346460B1 (en) * 1999-03-30 2002-02-12 Seh-America Low cost silicon substrate with impurity gettering and latch up protection and method of manufacture
US20020084486A1 (en) * 1998-12-28 2002-07-04 Fairchild Semiconductor Corporation Metal gate double diffusion MOSFET with improved switching speed and reduced gate tunnel leakage
JP2003524874A (ja) * 1998-09-02 2003-08-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 非酸素析出性のチョクラルスキーシリコンウエハ
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP2005109474A (ja) * 2003-09-23 2005-04-21 Internatl Business Mach Corp <Ibm> 均一なミスフィット転位密度を含む緩和ＳｉＧｅ被膜上の引っ張り歪みシリコンおよびその形成方法
JP2006135319A (ja) * 2004-11-01 2006-05-25 Internatl Business Mach Corp <Ibm> ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
DE59010916D1 (de) * 1990-12-21 2000-11-30 Siemens Ag Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5789309A (en) * 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY137778A (en) * 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
DE69928434T2 (de) * 1998-09-02 2006-07-27 Memc Electronic Materials, Inc. Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
FR2812568B1 (fr) * 2000-08-01 2003-08-08 Sidel Sa Revetement barriere depose par plasma comprenant une couche d'interface, procede d'obtention d'un tel revetement et recipient revetu d'un tel revetement
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6669777B2 (en) * 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
WO2003088346A1 (en) * 2002-04-10 2003-10-23 Memc Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
US7749875B2 (en) * 2007-02-16 2010-07-06 Infineon Technologies Ag Method of manufacturing a semiconductor element and semiconductor element
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003524874A (ja) * 1998-09-02 2003-08-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 非酸素析出性のチョクラルスキーシリコンウエハ
US20020084486A1 (en) * 1998-12-28 2002-07-04 Fairchild Semiconductor Corporation Metal gate double diffusion MOSFET with improved switching speed and reduced gate tunnel leakage
US6346460B1 (en) * 1999-03-30 2002-02-12 Seh-America Low cost silicon substrate with impurity gettering and latch up protection and method of manufacture
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP2005109474A (ja) * 2003-09-23 2005-04-21 Internatl Business Mach Corp <Ibm> 均一なミスフィット転位密度を含む緩和ＳｉＧｅ被膜上の引っ張り歪みシリコンおよびその形成方法
JP2006135319A (ja) * 2004-11-01 2006-05-25 Internatl Business Mach Corp <Ibm> ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP2021082789A (ja) * 2019-11-22 2021-05-27 株式会社アルバック 窒化物半導体基板および窒化物半導体基板の製造方法
JP7312402B2 (ja) 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
US20090252974A1 (en) 2009-10-08
CN101689487B (zh) 2011-12-28
EP2162902A2 (en) 2010-03-17
US20090004458A1 (en) 2009-01-01
WO2009006183A3 (en) 2009-02-26
WO2009006183A2 (en) 2009-01-08
CN101689487A (zh) 2010-03-31
KR20100029778A (ko) 2010-03-17
TW200921763A (en) 2009-05-16
US20110250739A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP2010532585A (ja) 高ドープ基板の拡散制御
US20090004426A1 (en) Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
EP1493179B1 (en) Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
TWI246543B (en) High resistant silicon wafer and manufacturing method thereof
US7560163B2 (en) Silicon wafer and method for producing same
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
US7893434B2 (en) High frequency diode and method for producing same
WO2003060982A2 (en) Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
CN107154354B (zh) 晶圆热处理的方法
JP2011003806A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2009194220A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903