JP2011054656A

JP2011054656A - 高抵抗シリコンウェーハおよびその製造方法

Info

Publication number: JP2011054656A
Application number: JP2009200420A
Authority: JP
Inventors: Kazunari Kurita; 一成栗田
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2009-08-31
Filing date: 2009-08-31
Publication date: 2011-03-17

Abstract

【課題】ｐ／ｎ型反転の起きる領域を従来よりより深々度範囲に形成可能とする。
【解決手段】ｐ型ウェーハで、炭素がドープされ、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされるの熱処理により、表面から付加さ方向への抵抗分布が、０．１〜１０ｋΩｃｍ程度のｐ型表面領域と、深さ方向に抵抗値が上昇下降してピークを有するピーク領域と、酸素ドナーによるｐ／ｎ型反転深度領域とを有し、前記ピーク領域におけるピーク位置がウェーハ表面からの深度１０〜７０μｍの範囲とされる。
【選択図】図３

Description

本発明は、高周波用集積回路のデバイス等の基板に使用される高抵抗シリコンウェーハおよびその製造方法に用いて好適な技術に関する。

移動体通信用や近距離無線ＬＡＮなど、高周波のデバイスの普及あるいは微細化や信号量の増大から、高周波を用いる回路の需要が増大している。高周波回路の基板には高抵抗を要求される。このような用途に対し、非常に高価なＧａＡｓなどの化合物半導体ではなく、通常のチョクラルスキー法（ＣＺ法）によるシリコン単結晶から作製された基板によるＣＭＯＳ（Complementary Metal Oxide semiconductor ）を適応することもある。また、ＦＺ法（帯溶融法）は直径の大きい単結晶の製造が困難であり、品質の安定性やコストに問題があって、需要に対する十分な対応ができない。
ＣＺ基板によるＣＭＯＳでは、消費電力が大きく基板ノイズの発生が大であるため不適とされてきた。しかし、微細化の技術や設計などの改善が進められ、抵抗値の高いＣＺ法によるシリコンウェーハを用いることにより、これらの問題点が克服できるようになってきている。

ＣＺ法は石英るつぼを用いて原料を溶解し、その溶融液から直接引き上げ育成してシリコン単結晶が製造され、２．３×１０^５Ωｃｍとされる高純度シリコンの抵抗率を、ホウ素（Ｂ：ｐ型）やリン（Ｐ：ｎ型）などのドーパントを微量添加し、所望の抵抗率に調整する。ＣＺ法によるシリコン単結晶では、るつぼから溶け出した酸素を通常２０ｐｐｍａ（１６×１０^１８ａｔｏｍｓ／ｃｍ^３［ASTMF121-1979］）程度含有している。

シリコンに含有される相対的に高濃度の酸素は、シリコンウェーハに欠陥を生じさせデバイスの特性不良の原因となり得るが、一方ではデバイスの製造過程において、スリップ伸展の防止などウェーハの強度向上や変形抑止をしたり、デバイスの動作不良の原因となる混入重金属イオンをトラップするゲッタリングサイトとなる微小欠陥を、ウェーハ内部に形成させるなどの好ましい作用がある。

ＣＺ法によるシリコン単結晶を用いるとき必然的に混入してくる酸素によって、ドーパント量の低減により高抵抗に設定した抵抗率を大きく変化させる場合がある。シリコン中で酸素原子は通常電気的に中性であり、直接にはその電気抵抗などに影響を及ぼさない。
１時間程度以上とされる長時間、３００〜５００℃の低温域とされるような条件で熱処理されると、安定なＳｉＯ_２の析出物までにはいたらない複合物が形成され、これが電子を放出してドナーの性質を示すようになるので、酸素ドナーあるいはサーマルドナーと呼ばれている。

図１は、サーマルドナー発生量の多少とウェーハの抵抗率との関係を模式的に示す図である。通常の抵抗率が１０Ωｃｍ程度の低抵抗ウェーハの場合、サーマルドナーの発生量に比しドーパント量が十分多いので、サーマルドナーが生じても抵抗率への影響は軽微である。ところが、高抵抗のウェーハの場合、ドーパント量が少ないため、その抵抗率はサーマルドナーにより大きく影響される。特にｐ型の場合、アクセプターによる正孔でもたらされていた導電性は、ドナーによる電子の供給により消滅して抵抗率が著しく上昇して無限大にまで増大する。そして、ドナーが増して、酸素ドナー濃度がアクセプター濃度を超えるとｐ／ｎ型反転を生じ、ｎ型の半導体になってしまって抵抗率が減少する現象が起きる。このサーマルドナーの発生しやすい温度域での加熱は、デバイスの製造最終段階において、配線形成などの熱処理として必然的におこなわれる。

サーマルドナーの発生量は、酸素濃度を低くしたシリコンウェーハでは少なくなる。そこで酸素含有量低減のために、るつぼ中のシリコン融液に磁場を印加してその流れを制御しつつ単結晶引き上げをおこなう磁場印加引き上げ法（ＭＣＺ法）の適用や、内面にＳｉＣをコーティングしたるつぼを用いる方法など、低酸素の単結晶を製造する方法が提案されている。
しかしながら、これらの酸素の低減方法は、低酸素化に技術的な限界があって、コストも上昇し、その上、低酸素化によりウェーハの強度が低下して、デバイス製造過程で変形による不良品が発生しやすくなるという問題もある。

ＣＺ法によるシリコン単結晶を用い、サーマルドナーによる影響を排除した高抵抗率ウェーハとその製造方法に関する発明が特許文献１に開示されている。この発明は、抵抗率が１００Ωｃｍ以上で、初期格子間酸素（固溶酸素）濃度が１０〜２５ｐｐｍａ（７．９×１０^１７〜１９．８×１０^１７ａｔｏｍｓ／ｃｍ^３［ASTMF121-1979］）の、通常の酸素量を含むＣＺ法による単結晶をウェーハに加工し、これに酸素析出処理を施して、残留格子間酸素濃度を８ｐｐｍａ（６．４×１０^１７ａｔｏｍｓ／ｃｍ^３［ASTMF121-1979］）以下にするというものである。

しかし、残留格子間酸素濃度を８ｐｐｍａに低下させる熱処理方法が、結果的に酸素析出物が形成され残留格子間酸素濃度が８ｐｐｍａ以下になればよいので特別に限定されるものではない、と説明されるのみで、わずかに実施例において、酸素雰囲気または窒素雰囲気にて８００℃で４時間の加熱と酸素雰囲気中１０００℃で１６時間の加熱との二段熱処理、または酸素雰囲気中６５０℃で２時間、同じく８００℃で４時間および酸素雰囲気中１０００℃で１６時間、それぞれ加熱することによる三段熱処理が示されているだけであり、熱処理条件範囲等は明確にされていない。

デバイスを形成させるウェーハの、厚さ方向の酸素の存在状態を制御する方法として、ＤＺ−ＩＧ（IntrinsicGettering）処理が一般におこなわれている。これは、ウェーハ表面近傍のデバイスが形成される領域すなわち活性化領域は無欠陥層（ＤＺ：DenudedZone）とし、内部には、混入してくる重金属イオンなどを捕獲する作用のある、酸素析出物による欠陥を形成させようとする熱処理である。
通常、（１）表面のＤＺ形成のための高温での酸素外方拡散熱処理、（２）析出核形成のための低温熱処理（酸素析出核形成熱処理）、および（３）内部のゲッタリングサイトとなる酸素析出物による欠陥形成のための中温あるいは高温熱処理（酸素析出物成長熱処理）、の三段階の熱処理が施される。

特許文献２には、抵抗率が１００Ωｃｍ以上の高抵抗のウェーハに、このＤＺ−ＩＧ処理を施すウェーハおよびその条件の発明が開示されている。これは、特許文献１の発明と同様、ウェーハのいずれの部分でも格子間酸素濃度が８ｐｐｍ以下であって、表面近傍のＤＺとバルク部の酸素析出物層とを有し、その上でＤＺと酸素析出物層との遷移領域の幅が５μｍ以下であることとするものである。

上述の特許文献２の発明のウェーハ製造方法は、ＣＺ法により得た初期格子間酸素濃度が１０〜２５ｐｐｍａの単結晶から加工したウェーハを用い、（ａ）９５０〜１０５０℃で２〜５時間の第一熱処理、（ｂ）４５０〜５５０℃で４〜５時間の第二熱処理、（ｃ）７５０〜８５０℃で２〜８時間の第三熱処理および（ｄ）９５０〜１１００℃の第四熱処理、の四段階の熱処理を施し、上記のように格子間酸素濃度を８ｐｐｍ以下にする。
この場合、（ａ）の第一熱処理は表面のＤＺ形成のための酸素外方拡散処理で、（ｄ）の第四熱処理はゲタリングサイト形成のための酸素析出処理であるが、（ｂ）および（ｃ）は、析出核形成のための処理をより十分におこない、格子間酸素濃度を確実に８ｐｐｍ以下に低下させようとしていると思われる。

しかしながら、熱処理によりウェーハ厚み方向全域に亘り、固溶酸素濃度を８ｐｐｍａ以下に低下させることは必ずしも容易ではなく、多大な熱処理工数を要し製造コストの増加を招く。その上、固溶酸素濃度を減少させてしまうことはウェーハの強度を大きく低下させるので、酸素ドナーを低減できたとしても、デバイス形成工程で実施される高温熱処理においてウェーハに変形やスリップ転位を発生させ易い。

国際公開第００／５５３９７号パンフレット特開２００２−１００６３１号公報

最近のデバイス設計条件である高周波といわれる適用周波数範囲の上昇、消費電力低減要求とデザインルールの微細化要求から、ｐ／ｎ型反転でｎ型領域のできる深さ位置範囲を２０μｍ以上６０μｍ程度にまで、ｐ／ｎ型反転が起きない範囲を拡大するとともに、このような深々度での位置制御を正確におこないたいという要求が生じている。

本発明は、上記の事情に鑑みてなされたもので、ＣＺ法による単結晶を用いるｐ型の高抵抗ウェーハにおいて、表面の活性化領域に形成されたＣＭＯＳが動作不良やｎ−ｗｅｌｌ分離不十分などを生じることの少ない、優れた特性を有する高抵抗ウェーハを提供可能とし、さらに、以下の目的を達成しようとするものである。
１．単結晶を維持したまま、ｐ／ｎ型反転の起きる領域を１０μｍよりも深い、深々度範囲に形成可能とすること。
２．ｐ／ｎ型反転の起きる境界深度を制御可能とすること。
３．具体的には、この境界深度を少なくともウェーハ表面から１０μｍ〜７０μｍの範囲で深度制御可能に形成すること
４．高抵抗ウェーハにおいて、その全深度にわたってｐ型を維持可能とする、つまり、ｐ／ｎ型反転の発生を防止可能なウェーハおよびその製造方法を提供すること。

従来のｐ型の高抵抗ＣＺウェーハに、デバイス製造工程としてＣＭＯＳを製造しその特性を調査したところ、目的とする特性が十分得られないもの、あるいは隣り合ったｎ−ｗｅｌｌの分離が十分できないため、デバイス特性が悪化するものが生じる場合があり、問題を生じた高抵抗ウェーハについて種々調査した結果、次のようなことがあきらかになった。

まず、表面にデバイスを形成させる前のウェーハでは、表面層のＤＺ層あるいは内部のＢＭＤ（Bulk Micro Defect ）とも呼ばれる酸素析出物については、何ら問題はなく正常に分布しているが、ＣＭＯＳのデバイスが形成された後のウェーハを調べると、表面近くはｐ型半導体であるが、内部はｎ型半導体に反転しているものがあり、とくにこのｐ／ｎ型反転領域が表面に近い位置に存在した場合、ＣＭＯＳの特性が目標値に達していなかったり、ｎ−ｗｅｌｌの分離が不十分なものが生じていた。

ウェーハ内部で生じるｐ／ｎ型反転は、図１に示すように、デバイス形成の製造工程の熱処理によって生じるサーマルドナーが原因であると推定される。しかし、サーマルドナーが発生しないように、ウェーハ深さ方向全域にわたって固溶酸素を低減することは、熱処理を十分長くおこなう必要があり製造時間が長時間化して生産性が低下する上、ウェーハの強度低下を招くおそれがあるという問題がある。

さらに、このｐ／ｎ型反転現象は、より抵抗率の高いウェーハに屡々見られるが、ｐ／ｎ型反転が発生していたとしても、このｐ／ｎ型反転領域が十分深い位置にあれば、ＣＭＯＳの特性やｎ−ｗｅｌｌ分離にほとんど影響しないので、より深い位置にこのｐ／ｎ型反転領域が形成されて、それより浅い部分はｐ型を維持するよう位置制御をおこなえばデバイス特性に影響しない。つまり、サーマルドナーの発生する位置が表面に形成されるＣＭＯＳの作動に影響を及ぼさない深さであればウェーハ特性としては充分である。

つまり、ｐ型のウェーハ上にｎ−ｗｅｌｌを形成させたとき、ｗｅｌｌとウェーハ基板との間に空乏層が生じるが、その空乏層からｐ／ｎ型反転領域が十分離れているようにｐ／ｎ型反転発生を制御できればよい。ウェーハの抵抗率が高いとき、空乏層の領域は通常の抵抗率の低い場合よりも大きくなるので、高周波数帯に対応するデバイスに適用する高抵抗ウェーハの場合には、発生したｐ／ｎ型反転領域の表面からの深さを十分大きくする必要がある。

図２は、上述したｐ型ウェーハ上に形成されたＣＭＯＳの構成とｐ／ｎ型反転領域との関係を説明する図である。図示するＣＭＯＳはｔｗｉｎ−ｗｅｌｌ構造とし、ｐ、ｎ−ｗｅｌｌが補完し合う構造になっている。ｐ型ウェーハ３表面から基板深さ方向に、ｐ−ｗｅｌｌ並びにｎ−ｗｅｌｌおよび欠乏層１が形成されており、ｐ／ｎ型反転領域２の発生により、ｎ型ウェーハ４に反転している。
図２（ａ）ではｐ／ｎ型反転領域２が欠乏層領域に接しているため、ｎ−ｗｅｌｌの分離が十分でなく、所定の特性が得られない。一方、同（ｂ）に示すように、ｐ／ｎ型反転領域２を十分深い位置に発生させることによって、ＣＭＯＳの特性やｎ−ｗｅｌｌ分離に影響を及ぼすことがほとんどなくなることが分かる。

ｎ型への反転が生じるか生じないかは、サーマルドナーの発生量とウェーハのドーパント量により大きく影響される。サーマルドナーの発生量は、酸素量、ウェーハの熱処理条件、およびデバイス形成時の熱履歴により推測は可能であり、ドーパント量はウェーハの抵抗率によりほぼ決定され、抵抗率が高いウェーハほど少ない。

したがって、ｎ型への反転が生じるかどうかについては、上記の諸条件がわかれば予測は可能で、デバイス形成時の熱履歴を知ることができれば、ウェーハの熱処理条件を選定することにより、ｎ型への反転の発生を抑止することは可能と思われる。しかしながら、ｎ型への反転が生じたとしても、デバイスの形成領域はｐ型を維持し、ｎ型に反転した部分が十分深い位置であればデバイスの性能には影響しないので、ｎ型への反転の発生を制御するよりも、ｐ／ｎ型反転領域の発生位置、すなわち表面からの深さを制御できればよい。

ウェーハは、表面の活性領域の欠陥を低減する目的などのため、高温加熱処理が施される。ウェーハが高温加熱されると、多くの場合、酸素の外方拡散が生じて表面層の酸素濃度が低下する。したがって、デバイスの製造過程でサーマルドナーが発生する条件の処理を受けたとき、ウェーハ内部はｎ型へ反転したとしても、表面近くは酸素濃度が低いためサーマルドナーが少なくｐ型を維持できる。

このようにして、ウェーハ表面の酸素濃度の低下がｐ／ｎ型反転領域の位置を決定していると推測されるので、高温加熱処理により生じる酸素の外方拡散を制御すれば、ウェーハにｐ／ｎ型反転が生じたとしても、反転領域は表面のデバイスの作動に影響のない深さ位置に移行させることができる。

そこで、高抵抗のウェーハを用い、デバイス製造時のシンタリングプロセスなど最もサーマルドナーの生じやすい条件として、４５０℃、１時間の熱処理をおこなった後、深さ方向の抵抗分布を広がり抵抗の測定法にて調査して、デバイス特性に影響を及ぼさないのに必要なｐ／ｎ型反転領域の深さ位置を求めることとし、ウェーハに対し酸素外方拡散処理など種々の熱処理を施して、その条件の影響を調査した。

ここでｐ／ｎ型反転領域の境界深度位置は、深さ方向の抵抗値分布が実際の測定値としてピークを呈する深さ位置として定義する。これは、ｐ／ｎ型反転領域は、サーマルドナーからの電子供給がデバイス領域であるｐ型部分に影響を及ぼさない、つまり、ｐ／ｎ型反転領域のウェーハ表面側境界はｐ型領域のアクセプターによる正孔でもたらされていた導電性が、ドナーによる電子の供給により消滅して、理論的には、抵抗率無限大にまで増大する部分が、ｎ型の半導体の状態であるとの認識による。

このようなｐ／ｎ型反転領域の境界位置が、前述のように表面のデバイスが形成される領域、さらにはｎ−ｗｅｌｌに接して形成される空乏層に接しない深さにあればよい。この位置について調べてみると、表面から１０μｍ以上あることが好ましく、実際には２０μｍ〜５０μｍとすることが好ましい。ところが、従来のウェーハでは、ｐ／ｎ型反転領域の境界深度位置を１０μｍ程度より深くすることはできず、さらに、どんなに初期酸素濃度Ｏｉ、熱処理条件等を調整しても、２０μｍを超えて形成することはできない。

ところが、本発明者らは、従来、ＮｅｗＤｏｎｏｒといわれるドナーが発生するため、ｎ型反転が起こりやすいとされてきた、炭素をウェーハにドープすることで、これらの問題を解決できることを見出した。
つまり、従来は実現できなかった深深度にｐ／ｎ型反転領域の境界深度を設定可能とするとともに、さらに、ドープする窒素濃度を制御するだけで、このｐ／ｎ型反転境界の形成される深さ位置（境界深度）を制御可能とすることを可能としたものである。これにより、境界深度よりも表面側にはｐ／ｎ型反転領域を形成しないことができる。
しかも、特定の熱処理条件とした処理を施すことで、従来のＣＺウェーハでは改善できなかった抵抗値が深さ位置で低下してしまうことを防止する、つまり、ウェーハ深さ方向に抵抗値が一定の状態となるか、表面抵抗値よりも深さ方向に抵抗値が低下する部分がない高抵抗ウェーハを提供可能とすることができる。

本発明の高抵抗シリコンウェーハの製造方法は、ｐ／ｎ型反転領域が発生する表面からの深度範囲を調節するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、を有し、
ウェーハ表面側のｐ型領域と厚さ方向内側のｐ／ｎ型領域との境界となる抵抗値のピーク位置が、前記窒素濃度によってウェーハ表面からの境界深度１０〜７０μｍの範囲に設定されるよう調節することにより上記課題を解決した。
本発明は、前記酸素外方拡散熱処理工程後に、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することができる。

本発明の高抵抗シリコンウェーハの製造方法は、ｐ／ｎ型反転領域が発生せず、ウェーハ厚さ全域において抵抗分布が、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されるｐ型領域を有するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することにより上記課題を解決した。

さらに、前記酸素外方拡散熱処理が、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされる熱処理条件であることが可能である。

また、酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理が行われる際に、サーマルドナー発生に起因するｐ／ｎ型反転領域を、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さに発生させることができる。

また、前記酸素析出核形成熱処理が、処理温度６００〜８００℃、処理時間１〜２０時間とされる熱処理条件とされ、前記酸素析出物形成熱処理が、処理温度１０００〜１１００℃℃、処理時間１〜２０時間とされる熱処理条件であることがある。

本発明においては、前記酸素外方拡散熱処理を施した後、さらに酸素析出核形成熱処理および／または酸素析出物形成熱処理を施すことが望ましい。

本発明の高抵抗シリコンウェーハは、抵抗率が１００Ωｃｍ以上で、シリコンウェーハ表面に無欠陥層が形成されたｐ型のシリコンウェーハであって、
炭素がドープされ、デバイス製造の工程における熱処理が行われた際にサーマルドナー発生に起因するｐ／ｎ型反転領域がデバイスの活性領域およびそれに接して形成される空乏領域には接しない深さにあることにより上記課題を解決した。

本発明において、前記ｐ／ｎ型反転領域がウェーハ表面から１０μｍ〜７０μｍの範囲とされる深さにあることがより好ましい。
本発明には、前記ｐ／ｎ型反転領域が酸素析出物を含有することが可能である。

また、本発明において、ウェーハ内の炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）とされる手段を採用することもできる。

本発明においては、ｐ型ウェーハで、窒素がドープされ、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされる熱処理により、表面から深さ方向への抵抗分布が、０．１〜１０ｋΩｃｍ程度のｐ型表面領域と、深さ方向に抵抗値が上昇下降してピークを有するピーク領域と、酸素ドナーによるｐ／ｎ型反転深度領域とを有し、前記ピーク領域におけるピーク位置がウェーハ表面からの深度１０〜７０μｍの範囲とされることが好ましい。

本発明においては、ｐ型ウェーハで、炭素がドープされ、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされる熱処理に加えて、処理温度１０００〜１１００℃℃、処理時間１〜２０時間とされる熱処理により、表面から付加さ方向への抵抗分布が、厚さ全域において、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されることができる。

本発明の高抵抗シリコンウェーハの製造方法は、ｐ／ｎ型反転領域が発生する表面からの深度範囲を調節するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、を有し、
ウェーハ表面側のｐ型領域と厚さ方向内側のｐ／ｎ型領域との境界となる抵抗値のピーク位置が、前記窒素濃度によってウェーハ表面からの境界深度１０〜７０μｍの範囲に設定されるよう調節することにより、上記の範囲にピーク位置で表現されるｐ／ｎ型反転領域境界の深さ位置を制御し、同時にこの状態をウェーハ面内においてほぼ均一状態に全面で形成するとともに、同程度の熱処理時間により高いゲッタリング能を有し、かつ、より高いウェーハ変形防止およびスリップ・割れ発生防止を実現でき、さらに、同じ表面抵抗値に設定しても、より高周波のデバイスに対応可能なウェーハを提供することができる。

本発明は、前記酸素外方拡散熱処理工程後に、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することで、従来のウェーハに比べて深い位置にｐ／ｎ型反転領域境界を形成することができる。

本発明の高抵抗シリコンウェーハの製造方法は、ｐ／ｎ型反転領域が発生せず、ウェーハ厚さ全域において抵抗分布が、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されるｐ型領域を有するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することにより、ｐ／ｎ型反転領域が発生しない高抵抗ウェーハを実現することが可能となる。

また、前記酸素析出核形成熱処理が、処理温度６００〜８００℃、処理時間１〜２０時間とされる熱処理条件とされ、前記酸素析出物形成熱処理が、処理温度１０００〜１１００℃、処理時間１〜２０時間とされる熱処理条件であることがある。

本発明においては、前記酸素外方拡散熱処理を施した後、さらに酸素析出核形成熱処理および／または酸素析出物形成熱処理を施すことで、固溶している酸素を固定することで、酸素濃度を低減して、ドナーの影響を低減することができる。

本発明の高抵抗シリコンウェーハは、抵抗率が１００Ωｃｍ以上で、シリコンウェーハ表面に無欠陥層が形成されたｐ型のシリコンウェーハであって、
上記のいずれか記載の製造方法によって製造され、
炭素がドープされ、デバイス製造の工程における熱処理が行われた際にサーマルドナー発生に起因するｐ／ｎ型反転領域がデバイスの活性領域およびそれに接して形成される空乏領域には接しない深さにあることにより、サーマルドナーの影響をなくし、優れた特性
を発揮するＣＭＯＳなどのデバイスを製造できるウェーハを提供することが可能となる。

本発明において、前記ｐ／ｎ型反転領域がウェーハ表面から境界深度とされる１０μｍ〜７０μｍまでの範囲とされる深さにあることで、サーマルドナーの影響をより一層低減できる。なお、境界深度は好ましくは１５〜６０μｍ、２０〜５０μｍ、３０〜４５μｍ、３５〜５５μｍ、２５〜４０μｍ、４０〜６５μｍ、４５〜７０μｍとすることができる。

本発明には、前記ｐ／ｎ型反転領域が酸素析出物を含有することにより、ゲッタリング能を有し、かつ、変形・割れの防止を図ることができる。

また、本発明において、ウェーハ内の炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）とされるとともに、この範囲内において、濃度を調節することにより、高濃度の場合はｐ／ｎ型反転領域境界を深い深度位置に設定し、低濃度の場合には、ｐ／ｎ型反転領域境界を浅い深度位置に設定することができる。

本発明においては、８００℃３ｈｒ＋１０００℃１６ｈｒの熱処理した場合に発生する酸素析出物密度が、多結晶化（ＤＦ切れ）を起こさない最大限界濃度とされる３２×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1981）の炭素をドープしたウェーハに同一条件で熱処理した場合に発生する酸素析出物密度に比べて、２〜４×１０^１０個／ｃｍ^３多いことができる。

上記の熱処理条件として、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気中にて、高温で１時間以上の酸素外方拡散処理をおこなうのが、限られた時間ではｐ／ｎ型反転領域の位置をより深くできることがわかった。高温加熱により、酸素または酸素を含む雰囲気でも酸素外方拡散は可能であるが、非酸化性または弱酸化性雰囲気とする方が、表面近傍の酸素分圧を低くでき、酸素の離脱速度が大きくなると思われる。この非酸化性雰囲気中での高温加熱処理は、いわゆるＤＺ処理と同様ＣＯＰ（Crystal Originated Particle ）欠陥などの表面近傍の欠陥を消滅させる効果もある。

また、デバイス形成領域として使用される領域は、ウェーハ表面部から数μｍ程度の深さ領域に限定されている。このため、近年、デバイス形成領域として使用されないその他のウェーハの下層領域は、研磨処理などにより除去されることがある。このため、無理にウェーハ全域に亘り酸素濃度を低下させなくても、酸素外方拡散熱処理を行うことで、デバイス形成領域として使用されるウェーハ表層部が十分に低酸素化され、ｐ型で高抵抗率を有するデバイス形成領域を確保することができる。

上述の表面部の酸素を外方拡散により低減させた後、低温で加熱しさらに高温で加熱する熱処理、すなわち、酸素析出熱処理を施すのが望ましい。酸素析出熱処理により酸素析出が促進され、ウェーハ内部での残存酸素が低下し高抵抗化が図れる。さらに、ｐ／ｎ型反転領域をより深い位置で発生させることができる。

酸素析出熱処理では、酸素外方拡散のための高温加熱により消失あるいは収縮した、酸素析出のための核を再形成あるいは成長させるための低温加熱による酸素析出核形成熱処理と、この核をさらに成長させ酸素析出物とするための高温加熱による酸素析出物成長熱処理とによる。

デバイスの種類によっては、ウェーハ内部の抵抗率が低すぎると、デバイス使用領域よりも深い位置を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイス特性を著しく悪化させる。このため、デバイス使用領域より深い位置での高抵抗化が要求される場合がある。

この場合に、ウェーハに酸素外方拡散熱処理を施すだけでは、ウェーハ内部、すなわち、ウェーハ全域を低酸素化することは困難であり、ウェーハ内部の残存酸素濃度が高くならざるを得ない。これに対応するため、ウェーハ表面の酸素を外方拡散させた後、酸素析出熱処理を施すのが望ましい。

すなわち、ウェーハ内部の抵抗率が低いことによる、エネルギー損出や電流ノズル発生などの問題は、デバイス使用領域よりも深い位置での高抵抗化が達成されていればよく、その極性がｎ型であっても問題ないと考えられることから、酸素析出熱処理を施して、ｎ型に反転したウェーハ内部の高抵抗化を図ることが有効である。

以上、本発明においては、表面のＤＺ、ｐ／ｎ型反転領域の発生位置、内部のＢＭＤ形成について、より望ましい状態を得るための条件である酸素濃度が低い状態を実現し、高いＢＭＤ密度を実現するとともに、ｐ／ｎ型反転領域形成位置をより深くするか、ｐ／ｎ型反転領域が形成されず、抵抗値が付加さ方向で低減しない条件を求めたものである。

本発明は、高周波用ダイオード等のデバイス製造に供して最適な高抵抗なものであり、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、十分な機械的強度を有する高抵抗シリコンウェーハを提供する。
また、熱処理時間が短く、熱処理炉内でのシリコンウェーハの重金属汚染が生じにくく、上述したシリコンウェーハを高品質で低コストで製造できる高抵抗率のシリコンウェーハの製造方法を提供する。
さらに、上述したシリコンウェーハを用いた安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードに用いて好適なシリコンウェーハを提供する。
また、高抵抗ＣＺ結晶を育成した後、加工されたウェーハへ施す熱処理工程を短縮することにより経済性に優れ、しかもデバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、更にはバルクに形成される酸素析出起因欠陥（酸素析出核あるいは酸素析出物）が再結合中心となって再結合中心を形成する必要がなく、また、ゲッタリング能力、ウェーハの機械的強度が高く、ライフタイム制御可能で収率が高く低コストな高周波用デバイスを製造可能な高抵抗率のシリコンウェーハおよびその製造方法を提供する。

本発明の高抵抗シリコンウェーハによれば、ＣＭＯＳなどのデバイスを表面に形成させたとき、特性不良やｎ−ｗｅｌｌの分離不能などの問題発生が少ない。高抵抗シリコンウェーハにおいてこのような問題の多発する原因は、一つにはサーマルドナーの影響を強く受け易いことにある。このサーマルドナーの発生を抑止するため、ウェーハ中の固溶酸素濃度をできるだけ低く抑える方法があるが、固溶酸素の減少はウェーハ強度を低下させるので、デバイスの製造過程にて変形によるトラブルを生じさせるおそれがある。また、熱処理によってウェーハ中の固溶酸素濃度を低く抑えようとすると、多大な工数を要することになる。したがって、本発明の高抵抗シリコンウェーハでは、ウェーハ内部の固溶酸素は低減させないので、このような問題は生じることなく、効率的な処理によって、デバイス製造工程で種々の熱処理がおこなわれた場合でも、サーマルドナーの影響をなくし、優れた特性を発揮するＣＭＯＳなどのデバイスを製造できる。さらに、本発明においては、ｐ／ｎ型反転領域の発生位置の深度を制御して、しかもより深い位置に形成することが可能となる。

シリコンウェーハにおけるサーマルドナー発生量と抵抗率との関係を示す図である。ｐ型ウェーハ上に形成されたＣＭＯＳの構成とｐ／ｎ型反転領域との関係を説明する図である。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ深さ方向への抵抗値分布を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ面内における残存酸素濃度を示すグラフである。本発明のシリコンウェーハの製造方法の実施形態におけるアニール後のウェーハ面内におけるＢＭＤ（酸素析出物）密度を示すグラフである。サーマルドナー発生の影響を調べるために用いた、ＣＭＯＳがウェーハ上に形成される工程をシミュレートした熱処理条件を示す図である。本発明における熱処理レートを説明するための図である。デバイス製造工程における熱処理条件をパラメータとしたウェーハ中の残存酸素量と生成されるサーマルドナー密度との関係を模式的に示す図である。本発明のシリコンウェーハから製造される高周波用ダイオードの一例を説明するための概略断面図である。

以下、本発明に係るシリコンウェーハおよびその製造方法の一実施形態を、図面に基づいて説明する。

本発明のシリコンウェーハは、ｐ／ｎ型反転領域が発生する表面からの深度範囲を調節するシリコンウェーハであって、ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げられた単結晶からスライスされ、非酸化性雰囲気による酸素外方拡散熱処理工程を経ることで、図３に示すように、ウェーハ表面側のｐ型領域と厚さ方向内側のｐ／ｎ型領域との境界となる抵抗値のピーク位置が、前記窒素濃度によってウェーハ表面からの境界深度１０〜７０μｍの範囲に設定されており、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイスの製造工程において種々の熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ型反転領域が、デバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものである。

本発明のシリコンウェーハは、表面から深さ１０〜７０μｍに設定された境界深度以内の範囲には、サーマルドナーによるｐ／ｎ型反転領域が発生しないものである。ｐ／ｎ型反転領域をデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さに発生させることができる。

抵抗率が０．１〜１０ｋΩｃｍとするのは、デバイスの取り扱う周波数が高くなり、ことに２．５ＧＨｚを超えるあるいは目標として６０ＧＨｚ程度以上になってくると、従来の１０Ωｃｍ以下の低抵抗の基板ではノイズの発生や信号の減衰顕著になるが、高抵抗にするとこれらの影響を低減できるからである。また抵抗率が１００Ωｃｍ未満の低抵抗率ｐ型ウェーハでは、ドーパントが十分存在するため、ｎ型の反転は容易には生じない。

また、抵抗率が６００〜１０００Ωｃｍであるシリコンウェーハとすることで、高比抵抗層の抵抗率が非常に高く非常にノイズの少ない高品質な高周波用ダイオードを作製できるものとなる。

ウェーハを用いたデバイスの製造工程における熱処理にて、サーマルドナーによるｎ型反転が生じたとき、そのｐ／ｎ型反転領域はデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものとするのは、ｐ／ｎ型反転領域がこれらの領域と接すると、表面部に形成されたデバイスに影響を及ぼし、その特性不良を生じたり、ｎ−ｗｅｌｌ分離が不十分になったりするからである。

このｐ／ｎ型反転領域は、デバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さに生じさせることが必要である。例えば、ｐ／ｎ型反転領域が境界深度として１０〜７０μｍの範囲である設定値１０μｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍ、３５μｍ、４０μｍ、４５μｍ、５０μｍ、５５μｍ、６０μｍ、６５μｍより浅い位置に生じると、表面部に形成されたデバイスに影響を及ぼすからである。ｐ／ｎ型反転領域が表面から上記の境界深度を超える深さにあることは、言い換えれば、デバイスの製造過程における熱処理にてｎ型反転が生じたとしても、ｎ型反転した部分は深さ上記の境界深度を超える内部であることを意味している。

このデバイスの製造工程における熱処理は、例えば、４５０℃にて１時間加熱する、あるいは６５０℃３０ｍｉｎという、サーマルドナーを最も発生しやすい条件で代表させることができる。また、ｐ／ｎ型反転領域の位置は、広がり抵抗の測定法にてウェーハの深さ方向の抵抗率分布を計測し、抵抗率が極大になる深さで検出することができる。

ウェーハの酸素濃度は、通常のＣＺ法にて製造されたシリコン単結晶に含まれてくる範囲であればよく、とくには限定しない。しかし、ウェーハ内部の酸素は、ゲッタリング作用を有するＢＭＤを形成させる酸素析出物となって存在することが望ましく、このような酸素析出物を形成させるための熱処理が施されるのがよい。

さらに、炭素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させたり、熱処理により格子間酸素（固溶酸素）が低下してウェーハ強度が低下するときに、強度を維持する効果があるので炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）の範囲で含有させる。この場合、この範囲下限未満では、その効果が十分現れず、多すぎる含有はＣＺ法の単結晶育成時に多結晶化しやすくなるあるいは、抵抗率や欠陥密度のばらつきが大きくなりすぎるので、この範囲上限以下とするのがよい。

さらに、炭素に加えて、窒素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させたり、熱処理により格子間酸素（固溶酸素）が低下してウェーハ強度が低下するときに、強度を維持する効果があるので、０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1981）の範囲で含有させてもよい。

本発明のシリコンウェーハを製造するには、まず、引き上げ工程として、ＣＺ法により、抵抗率が０．１〜１０ｋΩｃｍ以上、初期格子間酸素濃度が５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）のｐ型シリコン単結晶を育成する（単結晶育成工程）。このとき、ルツボの回転数、導入するガスの種類および流量、印加する磁場条件、シリコン融液の温度分布および対流などの引き上げ条件を適宜調整することにより、上述した所望のシリコン単結晶を育成することができる。

次いで、加工工程として、得られたシリコン単結晶を、ワイヤーソーやスライサーなどの切断装置でスライスし、面取り、ラッピング、エッチング、研磨などの工程を必要に応じて行ないシリコンウェーハとする。

その後、得られたシリコンウェーハに対し、ランプ加熱方式を採用した熱処理炉などを用いて、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/ｍｉｎの昇温速度で１０００℃まで昇温し、１０００℃で０〜６時間保持する第１の熱処理工程を行ない、冷却することによって本発明のシリコンウェーハが得られる。

上述の第１の熱処理工程は、このシリコンウェーハがデバイスの製造工程における熱処理がおこなわれたとき、表面から１０〜７０μｍの範囲とされる境界深度以内の領域にはサーマルドナー発生によるｐ／ｎ型反転領域が発生しないように、ウェーハを調整雰囲気中にて１１００〜１２００℃で１〜５時間の酸素外方拡散熱処理を施すものである。

この加熱処理は、酸素の外方拡散を十分におこなわせて、表面層の酸素濃度を低下させ、後のデバイス製造過程にてサーマルドナーが発生し内部がｎ型半導体に転換したとしても、ｐ／ｎ型反転領域が表面から十分深い位置にあるようにさせるためである。

処理雰囲気は、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気にする。これらのガスを用いることにより、高温加熱時の酸素外方拡散を促進させ、上記ｐ／ｎ型反転領域を表面から十分深い位置にすることができる。まず、水素、アルゴン、あるいはこれらの混合ガスを用いる場合には、所期の酸素外方拡散効果に加え、ウェーハ表層のＣＯＰを消滅させる効果があり、表面品質に優れたウェーハを得ることができる。

窒素は、アルゴンおよび水素に比べて安価でありコスト的に有利であるが、窒素雰囲気中で処理すると、酸素外方拡散できるものの、ウェーハ表面に窒化膜が形成され、窒化膜を除去する工程が新たに必要となる。このため、調整雰囲気としては、窒素ガスに３％程度の酸素を含有させたものを使用することが望ましい。しかし、窒素を用いた雰囲気ではウェーハ表層のＣＯＰを消滅する効果がないことに留意する必要がある。

熱処理の加熱温度および時間は、１１００〜１２５０℃で１〜５時間とする。これは、１１００℃を下回る温度では酸素外方拡散そのものが起こり難く、効果が小さくなり、１２５０℃を超える温度ではウェーハにスリップ転位が発生し易くなると同時に、熱処理炉への負担が大きく炉内構造部品の寿命低下をきたすからである。また、熱処理が１時間未満の時間では、ｐ／ｎ型反転領域の深さを表面から境界深度以上の深さとすることができなくなるからであり、５時間を超える時間の加熱を行っても、酸素外方拡散の効果が飽和することによる。

本発明のウェーハでは、ｐ／ｎ型反転領域の深さをデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さ、例えば、表面から境界深度以上の深さとした上で、ウェーハ内部にゲタリング作用のある酸素析出物によるＢＭＤを十分形成させるとともに、ウェーハ内部での残存酸素が低下し高抵抗化を図るために、さらに酸素析出熱処理を施すのがよい。

この酸素析出処理としては、上述の酸素外方拡散の熱処理の後、第１の熱処理工程後のシリコンウェーハを、第１の熱処理工程と同様のランプ加熱方式を採用した熱処理炉などを用いて１２００℃まで昇温し、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃、１〜２時間保持する第２の熱処理工程を行ない、冷却することによって本発明のシリコンウェーハが得られる。また、第２の熱処理としては、酸素析出のための核を形成させるため６００〜８００℃で１〜２０時間の酸素析出核形成熱処理をおこない、次いで１０００〜１１００℃にて、１〜２０時間のＢＭＤ形成を目的とした酸素析出物成長熱処理をおこなうことができる。

これらの熱処理は加熱温度および加熱時間に依存し、使用する雰囲気条件に依存しないことから、アルゴン、水素、またはこれらの混合ガス、または窒素等いずれも使用することができる。前述の通り、コスト的に有利なことから、窒素ガスに３％程度の酸素を含有させた雰囲気にするのが望ましい。

酸素析出核形成熱処理において、加熱温度を６００〜８００℃とするのは、この範囲を外れると酸素析出核の形成そのものが起こり難くなり、効果が制限されるためである。また、加熱時間を１〜２０時間とするのは、１時間未満では効果が十分でなく、２０時間を超える加熱は、さらに時間を長くしても効果の大きな改善は見られず、無駄になるからである。

また、この熱処理は、シリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気（非酸化性雰囲気）中、７００℃から１〜２℃／ｍｉｎの昇温速度で１０００℃まで昇温し、１０００℃で０〜６時間保持する熱処理工程とすることができ、これにより、短い熱処理時間で、さらにニュードナーなどの酸素ドナーをより効果的に抑制できる。

核形成のための熱処理の後、１０００〜１１００℃にて、１〜２０時間の酸素析出物成長熱処理をおこなう。酸素析出物成長熱処理において、加熱温度を１０００〜１１００℃にするのは、１０００℃未満では酸素析出物の成長促進が行われず、１１００℃を超える温度では、酸素析出物の成長が進まないばかりでなく、できた析出物が再固溶により減少することもあるからである。加熱時間を１〜２０時間とするのは、１時間未満では酸素析出物の成長が十分でなく、２０時間を超える加熱は、さらに時間を長くしても効果が飽和するからである。

上述の通り、本発明の製造方法では、サーマルドナーに起因するｐ／ｎ型反転領域が発生しても、ＣＭＯＳが動作不良やｎ−ｗｅｌｌ分離不良をなくすため、ｐ／ｎ型反転領域をデバイス活性領域および空乏層領域には接しない深さに発生させることにしている。

このため、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施している。これらの処理条件として、酸素外方拡散熱処理では１１００〜１２５０℃で１〜５時間、酸素析出核形成熱処理では６００〜８００℃で１〜２０時間、さらに酸素析出物成長熱処理では１０００〜１１００℃で１〜２０時間と例示されている。

ところが、具体的な処理条件は、デバイス製造条件によって要求される、ウェーハ抵抗値、高抵抗層の深さ、および酸素濃度等に基づいて決定される。したがって、ｐ／ｎ型反転領域をデバイス活性領域や空乏層領域に接しない深さ位置に発生させるためには、次の手順で初期酸素濃度を決定し、それを前提として具体的な熱処理条件が決定される。

図１３は、デバイス製造工程における熱処理条件をパラメータとしたウェーハ中の残存酸素量と生成されるサーマルドナー密度との関係を模式的に示す図である。まず、マスターテーブルとして、図１１または図１２に示すような、デバイス製造工程における熱処理毎のウェーハ残存酸素量−サーマルドナー生成量の関係を整備する。このとき、デバイス製造工程における熱処理条件としては、例えば、加熱温度４００〜５００℃で加熱時間１〜１２時間の範囲内のものを用いればよい。

次に、デバイス製造工程における熱処理条件（熱処理シーケンス）に基づいて、マスターテーブルから、各残存酸素濃度から生成されるサーマルドナー密度を算出する。一方、デバイスの製造仕様から定まるウェーハ抵抗値および高抵抗層の深さから、許容できるサーマルドナー生成量を計算する。

得られたサーマルドナーの許容範囲の量から、目標（ターゲット）となるウェーハ深さ位置における残存酸素濃度を決定する。決定された残存酸素濃度を確保するため、ｐ型の単結晶から得られたウェーハの初期酸素濃度を決定し、それを前提として酸素析出熱処理シミュレータを用い、酸素外方拡散熱処理、および必要に応じて具体的な熱処理条件を決定する。

さらに、本発明の製造方法では、ｐ／ｎ型反転領域をデバイス活性領域および空乏層領域には接しない深さに発生させるとともに、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施すことによって、内部の酸素析出物をより一層確実にして、サーマルドナーの発生を低減するものである。

通常、酸素ドナーの発生が懸念されるデバイス製造熱処理工程は、配線シンタリング工程であり、一般的なシンタリング工程の熱処理条件は４００℃、１時間あるいは４５０℃、５時間であり、このようなデバイス工程における熱処理でも、サーマルドナーの発生を低減するものである。

このため、本発明の高抵抗シリコンウェーハにおいては、ｐ型ウェーハを用いた場合にｐ／ｎ型反転領域でｎ型反転するのみでなく、内部の酸素析出の促進によって再びｐ型反転する形態も発生し得るものである。

本発明によれば、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、シリコンウェーハ内における酸素析出起因欠陥を所望の状態に制御することが可能となるので、十分な機械的強度を有するとともに、酸素析出物自身がスリップ転位源となることを防止し、シリコンウェーハ内の酸素析出起因欠陥を高周波用ダイオードのＰ型領域とＮ型領域との間に配置される高比抵抗層における再結合中心として用いることができ、ライフタイム制御のための再結合中心（Ａｕ，Ｐｔ等による再結合中心、あるいは、電子線照射欠陥による再結合中心等）形成処理を必要とせずに処理工程数を減少し、充分なゲッタリング能力を有し、デバイス製造熱処理によっても抵抗率が所望の範囲から変化せず、処理時間を短縮して製造コストを低減し、高品質で安価で高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードの作製に好適なシリコンウェーハを提供できる。

以下、本発明に係るシリコンウェーハの他の実施形態を、図面に基づいて説明する。

本発明のシリコンウェーハは、ｐ／ｎ型型反転領域が発生せず、ウェーハ厚さ全域において抵抗分布が、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されるｐ型領域を有するシリコンウェーハであって、ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げられた単結晶からスライスされ、非酸化性雰囲気による酸素外方拡散熱処理工程と酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を経ることで、図４に示すように、ウェーハ表面側のｐ型領域と、このｐ型領域より深い部分が、このｐ型領域の抵抗値とほぼ等しい抵抗値を有する領域か、このｐ型領域の抵抗値よりも高抵抗な領域と、を有するものである。つまり、ウェーハ深度方向に、表面ｐ型領域の設定抵抗値よりも低抵抗な領域が存在しないウェーハである。

このように、本実施形態においては、酸素外方拡散熱処理工程に加えて、たとえば１０００℃１時間もしくはこれと相等しい熱効果を有する熱処理を加えることによって、従来よりも低抵抗となるｐ／ｎ型反転領域が存在しないウェーハを実現することができる。
これにより、ゲッタリング能力、ウェーハの機械的強度が高く、ライフタイム制御可能で収率が高く低コストな高周波用ダイオードを製造可能な高抵抗率のシリコンウェーハおよびその製造方法を提供することができる。

次に、本発明のシリコンウェーハを適用する高周波用ダイオードについて説明する。
図１４は、本発明のシリコンウェーハから製造される高周波用ダイオードの一例を説明するための概略断面図である。図１４（ａ）に示す高周波用ダイオードは、ＰＩＮダイオードであり、本発明のシリコンウェーハに、Ｐ型領域１２と、Ｎ型領域１１と、Ｐ型領域１２とＮ型領域１１との間に配置された高比抵抗層（Ｉ層）１３とを形成したものである。

図１４（ａ）に示す高周波用ダイオードは、以下のようにして製造することができる。
まず、本発明のシリコンウェーハを用意し、表面から２μｍ程度の位置に１×１０^１８ａｔｏｍｓ／ｃｍ^３程度の濃度でボロン（Ｂ）を拡散する。ここでのボロンの拡散は、１０００℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
次いで、ボロンが拡散されたシリコンウェーハの裏面に、裏面から２μｍ程度の位置に１×１０^１８ａｔｏｍｓ／ｃｍ^３程度の濃度でリン（Ｐ）を拡散する。ここでのリンの拡散は、８５０℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
続いて、シリコンウェーハの表面に電子ビーム蒸着によりＡｕ電極を形成し、シリコンウェーハの裏面に電子ビーム蒸着によりのＡｌ電極を形成する。その後、シリコンウェーハからダイオードを切り出して、メサエッチングを行い、メサエッチング後のエッチング面にシリコン樹脂を塗布する（端面のパッシベーション処理）。

図１４（ｂ）は、本発明のシリコンウェーハから製造される高周波用ダイオードの他の例を説明するための概略断面図である。
図に示す高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｐ＋層２２と高比抵抗層（Ｉ層）２３との間に配置されたｎ層２４を形成したものである。インパットダイオードは、負性抵抗を用いた発進素子である。インパットダイオードでは、半導体中でのインパクトイオン化により生成されたキャリアを飽和ドリフト速度で移動させる。このとき、生成されたキャリアによる電流の位相と印加電圧との間にπ／２の位相差が現れ、実効的な抵抗成分が負、すなわち負性抵抗が現れる。
図１４（ｂ）に示す高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｎ層２４とをシリコンウェーハに形成して製造することができる。

図１４（ｃ）は、本発明のシリコンウェーハから製造される高周波用ダイオードの他の例を説明するための概略断面図である。
図１４（ｃ）に示す高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ＋層３２と高比抵抗層（Ｉ層）３３との間に配置されたｐ層３４を形成したものである。
図１４（ｃ）に示す高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ層３４とをシリコンウェーハに形成して製造することができる。

本発明の実施例とするために、ボロンをドープしてＣＺ法にて引き上げたシリコン単結晶から異なる窒素濃度を有する部分を、それぞれ（Top）（Tail ）とするインゴットとして切り出して、この異なるインゴットからスライスして作製したウェーハサンプルをそれぞれ複数枚用意した。この酸素濃度、抵抗率、炭素濃度を表１に示す。また、窒素を表１に記載される濃度でドープしたものも用意した。ここで、酸素濃度、抵抗値、炭素濃度、窒素濃度は、ウェーハを切り出したそれぞれのインゴット中の上限値と下限値とを示している。

表１に示すウェーハサンプルＨＲ−１に、ＡＮ１として、１２００℃１ｈｒの熱処理をおこなった後、さらに、これらのウェーハに、ＡＮ２として、１２００℃１ｈｒ＋１０００℃６ｈｒの熱処理をおこない、深さ方向の抵抗率分布を広がり抵抗測定により求めた。その結果を図４に示す。
この結果から、サンプルＨＲ−１（２００Ωｃｍ）では、抵抗値ピークが４８μｍ付近にある。またサンプルＨＲ−１（５００Ωｃｍ）では、抵抗値ピークが３０μｍ付近あり、いずれも抵抗値が低減する領域が深さ方向には存在していないことがわかる。

次に、表１に示すウェーハサンプルＨＲ−２に、ＡＮ１として、１２００℃１ｈｒの熱処理をおこない、深さ方向の抵抗率分布を広がり抵抗測定により求めた。その結果を図５に示す。
また、さらに、これらのウェーハサンプルＨＲ−２に、ＡＮ２として、１２００℃１ｈｒ＋１０００℃６ｈｒの熱処理をおこない、深さ方向の抵抗率分布を広がり抵抗測定により求めた。その結果を図６に示す。
これらの結果から、抵抗値が低減する領域が深さ方向には存在していないことがわかる。

次に、互いに抵抗値の異なる６種類のサンプルのＢＭＤ密度を、ウェーハのエッジから中心方向に向けて１０〜１００ｍｍの範囲で測定した。この結果、サンプルＨＲ−１（５００Ωｃｍ）、サンプルＨＲ−２（２００Ωｃｍ）の順で高いＢＭＤ密度になることが分かった。一方で、抵抗値５０Ωｃｍ、１０Ωｃｍの従来品は、低いＢＭＤ密度しか得られていない。

次に、互いに抵抗値の異なる６種類のサンプルのＤＺ（無欠陥領域）の幅を、ウェーハのエッジから中心方向に向けて１０〜１００ｍｍの範囲で測定した。この結果、サンプルＨＲ−２（５００Ωｃｍ）、サンプルＨＲ−１（５００Ωｃｍ）、サンプルＨＲ−２（２００Ωｃｍ）が特にＤＺ幅を小さくすることができることが分かった。こうしたＤＺ幅は、ゲッタリング能力の観点に立つと、ＩＧ源はデバイス生成用の活性領域に極力近い方が望ましく、換言すればＤＺ幅は極力小さい方が望ましい。

次に、表１に示すウェーハサンプルＨＲ−１（２００Ωｃｍ），（５００Ωｃｍ）について、熱処理後の残存酸素濃度を測定した。その結果を図９に示す。酸素濃度の測定は、赤外吸収測定（FT-IR）によっておこなった。

同様に、表１に示すウェーハサンプルＨＲ−２（２００Ωｃｍ），（５００Ωｃｍ）について、熱処理後の残存酸素濃度を測定した。その結果を図１０に示す。

１１：Ｎ型領域、１２：Ｐ型領域、１３、２３、３３：高比抵抗層（Ｉ層）、２４：
ｎ層、２１、３２：ｎ＋層、２２、３１：ｐ＋層、３４：ｐ

Claims

ｐ／ｎ型反転領域が発生する表面からの深度範囲を調節するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５．０×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、を有し、
ウェーハ表面側のｐ型領域と厚さ方向内側のｐ／ｎ型領域との境界となる抵抗値のピーク位置が、前記窒素濃度によってウェーハ表面からの境界深度１０〜７０μｍの範囲に設定されるよう調節することを特徴とする高抵抗シリコンウェーハの製造方法。
前記酸素外方拡散熱処理工程後に、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することを特徴とする請求項１記載の高抵抗シリコンウェーハの製造方法。
ｐ／ｎ型反転領域が発生せず、ウェーハ厚さ全域において抵抗分布が、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されるｐ型領域を有するシリコンウェーハの製造方法であって、
ウェーハ表面抵抗値が０．１〜１０ｋΩｃｍとなるｐ型ドーパント濃度、炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）、酸素濃度Ｏｉが５×１０^１７〜２０×１０^１７ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）としてＣＺ法により単結晶を引き上げる引き上げ工程と、この単結晶からスライスしてウェーハに加工する加工工程と、非酸化性雰囲気による酸素外方拡散熱処理工程と、酸素析出核形成熱処理工程および／または酸素析出物形成熱処理工程と、を有することを特徴とする高抵抗シリコンウェーハの製造方法。
前記酸素外方拡散熱処理が、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされる熱処理条件であることを特徴とする請求項１ないし３いずれ１項か記載の高抵抗シリコンウェーハの製造方法。
酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理が行われる際に、サーマルドナー発生に起因するｐ／ｎ型反転領域を、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さに発生させることを特徴とする請求項４記載の高抵抗シリコンウェーハの製造方法。
前記酸素析出核形成熱処理が、処理温度６００〜８００℃、処理時間１〜２０時間とされる熱処理条件とされ、前記酸素析出物形成熱処理が、処理温度１０００〜１１００℃℃、処理時間１〜２０時間とされる熱処理条件であることを特徴とする請求項２または３記載の高抵抗シリコンウェーハの製造方法。
前記酸素外方拡散熱処理を施した後、さらに酸素析出核形成熱処理および／または酸素析出物形成熱処理を施すことを特徴とする請求項６記載の高抵抗シリコンウェーハの製造方法。
抵抗率が１００Ωｃｍ以上で、シリコンウェーハ表面に無欠陥層が形成されたｐ型のシリコンウェーハであって、
請求項１から７のいずれか１項記載の製造方法によって製造され、
窒素がドープされ、デバイス製造の工程における熱処理が行われた際にサーマルドナー発生に起因するｐ／ｎ型反転領域がデバイスの活性領域およびそれに接して形成される空乏領域には接しない深さにあることを特徴とする高抵抗シリコンウェーハ。
前記ｐ／ｎ型反転領域がウェーハ表面から１０μｍ〜７０μｍの範囲とされる深さにあることを特徴とする請求項８記載の高抵抗シリコンウェーハ。
前記ｐ／ｎ型反転領域が酸素析出物を含有することを特徴とする請求項８または９記載の高抵抗シリコンウェーハ。
ウェーハ内の炭素濃度が０．５×１０^１６〜１０×１０^１６ａｔｏｍｓ／ｃｍ^３（ASTM F123-1979）とされることを特徴とする請求項８から１０のいずれか１項記載の高抵抗シリコンウェーハ。
ｐ型ウェーハで、炭素がドープされ、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされる熱処理により、表面から深さ方向への抵抗分布が、０．１〜１０ｋΩｃｍ程度のｐ型表面領域と、深さ方向に抵抗値が上昇下降してピークを有するピーク領域と、酸素ドナーによるｐ／ｎ型反転深度領域とを有し、前記ピーク領域におけるピーク位置がウェーハ表面からの深度１０〜７０μｍの範囲とされることを特徴とする高抵抗シリコンウェーハ。
ｐ型ウェーハで、炭素がドープされ、アルゴンガス、水素ガス、あるいはそれらの混合ガス雰囲気中にて処理温度１１００〜１２５０℃、処理時間１〜５時間とされるの熱処理に加えて、処理温度１０００〜１１００℃℃、処理時間１〜２０時間とされる熱処理により、表面から付加さ方向への抵抗分布が、厚さ全域において、０．１〜１０ｋΩｃｍの範囲に設定される基準値に対し、そのバラツキが、０〜３０％以内に設定されることを特徴とする高抵抗シリコンウェーハ。