KR20220029585A - 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 - Google Patents

탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 Download PDF

Info

Publication number
KR20220029585A
KR20220029585A KR1020217042511A KR20217042511A KR20220029585A KR 20220029585 A KR20220029585 A KR 20220029585A KR 1020217042511 A KR1020217042511 A KR 1020217042511A KR 20217042511 A KR20217042511 A KR 20217042511A KR 20220029585 A KR20220029585 A KR 20220029585A
Authority
KR
South Korea
Prior art keywords
carbon
single crystal
silicon single
crystal wafer
doped silicon
Prior art date
Application number
KR1020217042511A
Other languages
English (en)
Inventor
웨이펭 쿠
시즈오 이가와
켄 스나카와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20220029585A publication Critical patent/KR20220029585A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/08—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state the diffusion materials being a compound of the elements to be diffused
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼를 준비하는 공정과, 상기 실리콘 단결정 웨이퍼에 대하여, 탄소원자함유 화합물가스를 포함하는 분위기에 있어서, 제1의 RTA처리를 행하는 공정과, 상기 제1의 RTA처리보다도 높은 온도에서, 상기 제1의 RTA처리에 연속하는 제2의 RTA처리를 행하는 공정과, 상기 제2의 RTA처리를 행한 후에, 상기 실리콘 단결정 웨이퍼를 냉각하는 공정과, 상기 냉각을 행한 후에, 제3의 RTA처리를 행하는 공정을 갖고, 이들 공정에 의해, 상기 실리콘 단결정 웨이퍼를, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 개질하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법이다. 이에 따라, 실리콘 단결정 웨이퍼의 표층의 탄소농도를 고농도로 하고, 또한 표면의 탄소농도분포를 균일하게 함으로써, 웨이퍼강도를 향상시킬 수 있는 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법이 제공된다.

Description

탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
본 발명은, 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법에 관한 것이다.
반도체 디바이스 제조용의 기판으로서, 실리콘 단결정 웨이퍼가 널리 이용되고 있다. 또한, 반도체 디바이스의 제조프로세스 중에 혼입하는 금속불순물을 게터링하기 위해, 실리콘 단결정 웨이퍼에 게터링능력을 부여하는 것은 잘 알려져 있다. 그런데, 최근, 최첨단 디바이스의 제조조건은 저온화가 진행되고 있다. 제조프로세스에 있어서 금속불순물의 게터링사이트로서 작용하므로, 저온프로세스 중에서도 산소석출에 의한 BMD(Bulk Micro Defect, 벌크미세결함)를 형성하기 쉬운, 탄소를 도프한 실리콘 단결정 웨이퍼가 사용되고 있다.
또한, 실리콘 단결정 웨이퍼는, 질소 또는 탄소를 도프함으로써 웨이퍼강도가 향상되는 것도 잘 알려져 있다. 단, 질소는 실리콘 단결정 중의 확산속도가 빠르기 때문에, 질소도프 실리콘 단결정 웨이퍼에서는, 디바이스 제작을 위한 열처리 중에 질소가 외방확산하여, 높은 표층강도를 얻는 것이 어렵다. 한편, 탄소는 확산계수가 작으므로, 탄소도프 실리콘 단결정 웨이퍼에서는, 표층강도를 향상시키는 것이 가능하다.
또한, 탄소도프한 고체촬상소자용 실리콘 단결정 웨이퍼는, 탄소가 전극으로부터의 캐리어의 주입을 억제하므로, 작은 암전류와 우수한 광감도를 달성하는 것이 알려져 있다(비특허문헌 1 참조).
또한, 실리콘 단결정 웨이퍼 중의 탄소는, 열처리 중에 발생하는 산소도너의 형성을 억제하는 효과를 갖는 것도 잘 알려져 있다(특허문헌 1 참조).
일본특허공개 2011-54656호 공보 일본특허공개 2018-190903호 공보
"Structural Elements of Ultrashallow Thermal Donors Formed in Silicon Crystals" A. Hara, T. Awano, Y. Ohno and I. Yonenaga: Jpn. J. Appl. Phys. 49 (2010) 050203.
실리콘 단결정 웨이퍼의 웨이퍼강도를 향상시키는 수법으로는, 실리콘 단결정 웨이퍼의 탄소도프나 질소도프, 웨이퍼를 고산소농도결정으로 하는 것, 웨이퍼 중에 산소석출을 시키는 것이 알려져 있다. 그러나, 초크랄스키법에 의해 실리콘 단결정(실리콘 단결정 잉곳)을 성장시키는 단계에서, 결정에 탄소나 질소를 도프하면, 편석현상에 의해, 단결정화된 결정의 위치에 따라 불순물농도가 변화하여, 결정위치의 차이로 인한 산소석출량의 차이가 발생한다.
또한, 산소농도만으로 실리콘 단결정 웨이퍼의 산소석출량을 제어하기에는 한도가 있어, 탄소나 질소를 도프하지 않고 고밀도의 산소석출량으로 제어하는 것은 곤란하였다.
게다가, 전술한 최근의 디바이스공정의 저온화프로세스의 진전에 의해, 실리콘 단결정 웨이퍼에 있어서 점점 산소석출을 하기 어려워지고 있으므로, 이러한 저온디바이스공정에 있어서도 원하는 산소석출량으로 제어할 수 있는 기술이 요망되고 있었다.
한편, 실리콘 단결정 웨이퍼를 탄소함유 가스분위기에서 열처리함으로써, BMD를 고밀도로 제어하는 것이 제안되어 있다(특허문헌 2 참조). 그러나, 특허문헌 2에서는, 저항가열에 의해 열처리를 행하고 있으므로, 강온 중에 탄소가 외방확산하여, 웨이퍼 표면의 탄소농도를 충분히 높일 수 없어, 웨이퍼강도의 점에서는 불충분하였다.
본 발명은 상기의 문제를 감안하여 이루어진 것으로, 실리콘 단결정 웨이퍼의 표층의 탄소농도를 고농도로 하고, 또한 표면의 탄소농도분포를 균일하게 함으로써, 웨이퍼강도를 향상시킬 수 있는 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼를 준비하는 공정과, 상기 실리콘 단결정 웨이퍼에 대하여, 탄소원자함유 화합물가스를 포함하는 분위기에 있어서, 제1의 RTA처리를 행하는 공정과, 상기 제1의 RTA처리보다도 높은 온도에서, 상기 제1의 RTA처리에 연속하는 제2의 RTA처리를 행하는 공정과, 상기 제2의 RTA처리를 행한 후에, 상기 실리콘 단결정 웨이퍼를 냉각하는 공정과, 상기 냉각을 행한 후에, 제3의 RTA처리를 행하는 공정을 갖고, 이들 공정에 의해, 상기 실리콘 단결정 웨이퍼를, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 개질하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이러한 탄소도프 실리콘 단결정 웨이퍼의 제조방법이면, 급속가열·급속냉각에 의한 RTA(Rapid Thermal Annealing, 급속열처리)처리단계에서, 탄소와 공공을 함께 주입함으로써, 단결정화한 결정위치의 영향을 받지 않고 공공의 작용에 의해 탄소의 확산계수를 크게 할 수 있다. 그 때문에, 탄소를 표면으로부터 균일하게 확산할 수 있고, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 할 수 있다. 본 발명은 탄소도프 실리콘 단결정 웨이퍼의 표면에 3C-SiC단결정층이 형성되므로, 그 아래의 탄소석출층에 있어서의 탄소농도를 용이하게 고농도로 할 수 있어, 높은 강도를 갖는 웨이퍼를 제공하는 것이 가능해진다.
또한, 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에 있어서는, 상기 제3의 RTA처리를 행하는 공정보다도 후에, 추가로, 상기 3C-SiC단결정층을 연마제거하는 공정을 갖는 것이 바람직하다.
이와 같이, 표면의 3C-SiC단결정층을 연마에 의해 제거함으로써, 디바이스제작시에 다시 3C-SiC단결정층을 제거할 필요가 없다.
나아가, 이 경우, 상기 탄소석출층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm의 범위에 있어서, 3×1017atoms/cm3 이상으로 제어하는 것이 바람직하다.
웨이퍼의 표면부의 탄소농도를 이와 같이 함으로써, 보다 높은 웨이퍼강도와 원하는 산소석출량으로 제어할 수 있다.
또한, 상기 격자간 탄소와 실리콘의 확산층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상으로 제어하는 것이 바람직하다.
또한, 상기 공공과 탄소의 확산층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상으로 제어하는 것이 바람직하다.
웨이퍼의 벌크부의 탄소농도를 이들과 같이 함으로써, 보다 높은 웨이퍼강도와 원하는 산소석출량으로 제어할 수 있다.
또한, 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에 있어서는, 상기 준비하는 실리콘 단결정 웨이퍼의 산소농도를 11ppma 이상으로 하는 것이 바람직하다.
이와 같이, 준비하는 웨이퍼의 산소농도를 11ppma 이상으로 함으로써, 탄소도프 실리콘 단결정 웨이퍼에 있어서의 산소석출이 보다 용이해진다. 한편, 본 발명의 설명에 있어서, 산소농도는 JEITA기준으로 표시된다.
또한, 상기 준비하는 실리콘 단결정 웨이퍼를 Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 실리콘 단결정 웨이퍼로 하는 것이 바람직하다.
본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에 의해 제조한 실리콘 단결정 웨이퍼 중에는 탄소가 존재하고 있으므로, 어떠한 결함영역이어도 산소석출을 형성할 수 있는데, 준비하는 웨이퍼를 이러한 결함영역의 웨이퍼로 함으로써, 보다 산소석출을 하기 용이해진다.
또한, 상기 제1 및 제2의 RTA처리에 있어서의 분위기를, 탄화수소가스를 포함하는 동시에, Ar 또는 H2 혹은 Ar과 H2 을 모두 포함하는 혼합분위기로 하는 것이 바람직하다.
이러한 분위기에서 열처리함으로써, 보다 효과적으로 탄소와 함께 공공을 주입할 수 있다.
또한, 상기 제1의 RTA처리를, 600℃ 이상 850℃ 이하의 온도에서, 5초 이상 60초 이하의 시간 유지함으로써 행하고, 상기 제2의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 행하고, 상기 제3의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 행하는 것이 바람직하다.
이러한 RTA처리의 조건에 의해, 보다 효과적으로 탄소와 함께 공공을 주입할 수 있다.
또한, 상기 제3의 RTA처리를, 1회 이상 반복하여 행하는 것이 바람직하다.
이와 같이, 제3의 RTA처리를 1회 이상 반복하여 행함으로써, 공공과 탄소를 표면으로부터 보다 깊게 확산시킬 수 있으므로, 제3의 RTA처리를 반복함으로써, 벌크부의 탄소농도를 원하는 값으로 제어할 수 있다.
또한, 본 발명은, 탄소가 도프된 실리콘 단결정 웨이퍼로서, 상기 실리콘 단결정 웨이퍼의 표면측으로부터, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼를 제공한다.
이러한 탄소도프 실리콘 단결정 웨이퍼는, 높은 웨이퍼강도를 얻을 수 있다.
또한, 상기 탄소석출층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm까지의 범위에 있어서, 3×1017atoms/cm3 이상인 것이 바람직하다.
웨이퍼의 표면부의 탄소농도를 이와 같이 함으로써, 보다 높은 웨이퍼강도와 원하는 산소석출량으로 제어할 수 있다.
또한, 상기 격자간 탄소와 실리콘의 확산층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상인 것이 바람직하다.
또한, 상기 공공과 탄소의 확산층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상인 것이 바람직하다.
웨이퍼의 벌크부의 탄소농도를 이들과 같이 함으로써, 보다 높은 웨이퍼강도와 원하는 산소석출량으로 제어할 수 있다.
또한, 본 발명의 탄소도프 실리콘 단결정 웨이퍼는, 상기 탄소석출층의 위에, 추가로, 3C-SiC단결정층을 갖고 있을 수도 있다.
이와 같이, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 웨이퍼는, 웨이퍼의 표면에 3C-SiC단결정층을 갖고 있으므로, 탄소석출층에 있어서 탄소농도를 용이하게 고농도로 할 수 있어, 매우 높은 강도를 갖는 웨이퍼를 제공하는 것이 가능해진다.
또한, 상기 탄소도프 실리콘 단결정 웨이퍼의 산소농도가 11ppma 이상인 것이 바람직하다.
이러한 산소농도이면, 탄소도프 실리콘 단결정 웨이퍼에 있어서의 산소석출이 보다 용이해진다.
또한, 상기 실리콘 단결정 웨이퍼가 Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 것이 바람직하다.
이러한 결함영역의 웨이퍼로 함으로써, 보다 산소석출을 하기 쉬워진다.
본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법이면, RTA처리단계에서, 탄소와 공공을 함께 주입함으로써, 단결정화한 결정위치의 영향을 받지 않고 공공의 작용에 의해 탄소의 확산계수를 크게 할 수 있다. 그 때문에, 탄소를 표면으로부터 균일하게 확산할 수 있고, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 할 수 있다. 그 결과, 높은 웨이퍼강도를 얻을 수 있다. 본 발명은 탄소도프 실리콘 단결정 웨이퍼의 표면에 3C-SiC단결정층이 형성되므로, 그 아래의 탄소석출층에 있어서의 탄소농도를 용이하게 고농도로 할 수 있어, 높은 강도를 갖는 웨이퍼를 제공하는 것이 가능해진다. 또한, 본 발명의 탄소도프 실리콘 단결정 웨이퍼는, 표면측으로부터, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 가지므로, 높은 웨이퍼강도를 얻을 수 있다.
도 1은 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법의 일례를 나타내는 흐름도이다.
도 2는 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에 있어서의 RTA처리의 온도프로파일의 개략을 나타내는 그래프이다.
도 3은 실시예에 있어서의 탄소도프 실리콘 단결정 웨이퍼의 탄소농도분포를 SIMS에 의해 측정한 결과를 나타내는 그래프이다.
도 4는 비교예에 있어서의 탄소도프 실리콘 단결정 웨이퍼의 탄소농도분포를 SIMS에 의해 측정한 결과를 나타내는 그래프이다.
상기와 같이, 최근의 디바이스공정의 저온화프로세스의 진전에 의해, 실리콘 단결정 웨이퍼에 있어서 점점 산소석출을 하기 어려워지고 있으므로, 이러한 저온디바이스공정에 있어서도 원하는 산소석출량으로 제어할 수 있는 기술이 요망되고 있었다. 본 발명자들은, 웨이퍼강도를 향상하기 위해서는, 실리콘 단결정 웨이퍼에 탄소를 고농도로 도프할 필요가 있는 것을 발견하였다. 또한, 본 발명자들은, 추가로, 열처리단계에서 탄소와 공공을 함께 주입함으로써, 단결정화한 결정위치의 영향을 받지 않고 공공의 작용에 의해 탄소의 확산계수를 크게 함으로써 산소석출을 균일하게 증속성장시킬 수 있는 것을 발견하여, 본 발명을 완성시켰다.
본 발명은, 탄소도프 실리콘 단결정 웨이퍼의 제조방법으로서, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼를 준비하는 공정과, 상기 실리콘 단결정 웨이퍼에 대하여, 탄소원자함유 화합물가스를 포함하는 분위기에 있어서, 제1의 RTA처리를 행하는 공정과, 상기 제1의 RTA처리보다도 높은 온도에서, 상기 제1의 RTA처리에 연속하는 제2의 RTA처리를 행하는 공정과, 상기 제2의 RTA처리를 행한 후에, 상기 실리콘 단결정 웨이퍼를 냉각하는 공정과, 상기 냉각을 행한 후에, 제3의 RTA처리를 행하는 공정을 갖고, 이들 공정에 의해, 상기 실리콘 단결정 웨이퍼를, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 개질하는 것을 특징으로 한다.
우선, 도 1(a)에 나타낸 바와 같이, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼를 준비한다(공정a). 여기서 준비하는 실리콘 단결정 웨이퍼는, 초크랄스키법에 의해 인상된 실리콘 단결정 잉곳으로부터 제작된 실리콘 단결정 웨이퍼로 하는 것이 바람직하다. 또한, 본 발명에 있어서 「탄소도프가 되어 있지 않다」란, 의도적으로 탄소를 실리콘 단결정 웨이퍼에 첨가하지 않는다는 의미이며, 의도하지 않은 불가피적인 불순물로서 탄소를 포함하는 실리콘 단결정 웨이퍼는 「탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼」에 포함된다.
여기서 준비하는 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼는, 예를 들어, 이하와 같이 하여 준비할 수 있다. 우선, 초크랄스키법(CZ법)에 의해, 실리콘 단결정 잉곳을 인상한다. 다음에, 실리콘 단결정 잉곳을, 슬라이스, 연삭, 연마, 에칭 등의 공지의 방법에 의해 실리콘 단결정 웨이퍼로 가공한다(CW가공).
여기서 준비하는 실리콘 단결정 웨이퍼의 산소농도는, 11ppma 이상으로 하는 것이 바람직하다. 이 산소농도는 인상시의 조건을 조정함으로써 달성할 수 있다. 또한, 여기서 준비하는 실리콘 단결정 웨이퍼는, Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 실리콘 단결정 웨이퍼로 하는 것이 바람직하다. 이들 결함영역으로 이루어지는 실리콘 단결정 웨이퍼는, 인상시의 조건, 특히 인상속도를 조정함으로써 얻을 수 있다. 또한, 전체면(全面)이 Nv영역으로 이루어지는 웨이퍼, 전체면이 Ni영역으로 이루어지는 웨이퍼, 전체면이 V영역으로 이루어지는 웨이퍼일 수도 있는데, 이들이 혼재하는 웨이퍼일 수도 있다. 한편, 초크랄스키법으로 인상된 실리콘 단결정에서는, 결정제조공정에 있어서 점결함(공공, 격자간 실리콘)이 도입되고, 이들이 응집하여 Grown-in결함을 형성하는 영역(V영역, I영역)과, 점결함이 응집하지 않은 완전결정영역(N영역) 등이 존재한다. 또한, N영역 중에도, 점결함의 응집은 일어나 있지 않지만, 공공이 우세한 Nv영역과, 격자간 실리콘이 우세한 Ni영역이 존재한다.
다음에, 도 1(b)에 나타낸 바와 같이, 상기와 같이 준비한 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼에 대하여, 탄소원자함유 화합물가스를 포함하는 분위기에 있어서, 제1의 RTA처리를 행한다(공정b).
다음에, 도 1(c)에 나타낸 바와 같이, 제1의 RTA처리보다도 높은 온도에서, 제1의 RTA처리에 연속하는 제2의 RTA처리를 행한다(공정c).
제1 및 제2의 RTA처리에 있어서의 분위기를, 탄화수소가스를 포함함과 함께, Ar 또는 H2 혹은 Ar과 H2 을 모두 포함하는 혼합분위기로 하는 것이 바람직하다. 이러한 분위기에서 열처리함으로써, 보다 효과적으로 탄소와 함께 공공을 주입할 수 있다.
다음에, 도 1(d)에 나타낸 바와 같이, 제2의 RTA처리를 행한 후에, 실리콘 단결정 웨이퍼를 냉각한다(공정d). 냉각 후의 온도는 통상의 RTA처리에 있어서의 반입·반출온도와 동일하게 해도 되고, 반드시 실온까지 냉각하지 않아도 된다. 냉각 후의 온도는, 예를 들어, 700℃ 이하로 할 수 있다.
다음에, 도 1(e)에 나타낸 바와 같이, 냉각을 행한 후에, 제3의 RTA처리를 행한다(공정e). 이때의 분위기는 탄소원자함유 화합물가스를 포함하는 분위기로 한정되지 않고, 예를 들어, Ar, N2여도 된다. 이 제3의 RTA처리에 의해, 웨이퍼의 벌크부의 탄소농도는 이때의 열처리온도의 고용도까지 탄소를 확산시킬 수 있다.
또한, 제3의 RTA처리를, 1회 이상 반복하여 행할 수도 있다. 그 경우, 제3의 RTA처리를 행한 후, 일단 냉각하고, 재차 제3의 RTA처리를 행하는 것을 반복한다. 제3의 RTA처리를 반복함으로써, 공공과 탄소를 표면으로부터 보다 깊게 확산시킬 수 있으므로, 제3의 RTA처리를 반복함으로써 벌크부의 탄소농도를 원하는 값으로 제어할 수 있다.
제1의 RTA처리, 제2의 RTA처리, 및 제3의 RTA처리에 대하여, RTA처리의 온도프로파일의 개략을 도 2에 나타냈다. 제1의 RTA처리는, 600℃ 이상 850℃ 이하의 온도에서, 5초 이상 60초 이하의 시간 유지함으로써 탄화수소가스를 탄화하지 않도록 실리콘 단결정 웨이퍼표면 전체에 부착시키는 것이 바람직하다. 또한, 제1의 RTA처리에 연속하는 제2의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 실리콘 단결정 웨이퍼표면에 부착한 탄소를 3C-SiC단결정층으로 하는 것이 바람직하다. 또한, 냉각 후의 제3의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 공공과 탄소를 내방확산시키는 것이 바람직하다. 이러한 RTA처리의 조건에 의해, 보다 효과적으로 탄소와 함께 공공을 주입할 수 있다.
제1의 RTA처리(공정b), 제2의 RTA처리(공정c) 및 제3의 RTA처리(공정e)에 의해, 실리콘 단결정 웨이퍼에 대하여, 공공을 주입함과 함께 탄소를 도프할 수 있다. 또한, 본 발명은, RTA처리단계에서, 탄소와 공공을 함께 주입함으로써, 단결정화한 결정위치의 영향을 받지 않고 공공의 작용에 의해 탄소의 확산계수를 크게 할 수 있다. 그 결과, 탄소를 표면으로부터 균일하게 확산할 수 있음과 함께, 실리콘 단결정 웨이퍼를, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 개질될 수 있다. 본 발명은 탄소도프 실리콘 단결정 웨이퍼의 표면에 3C-SiC단결정층이 형성되므로, 표면의 탄소농도를 용이하게 고농도로 할 수 있어, 높은 강도를 갖는 웨이퍼를 제공하는 것이 가능해진다.
또한, 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에서는, 제3의 RTA처리를 행하는 공정(공정e) 후에, 추가로, 3C-SiC단결정층을 연마제거하는 공정(공정f)을 가질 수 있다.
상기와 같이 제1, 제2 및 제3의 RTA처리에 의해 3C-SiC단결정층이 형성되므로, 이것을 제거하는 것이 바람직하다. 이 공정은 임의공정인데, 표면에 형성된 3C-SiC단결정층을 제거함으로써, 디바이스제작시에 다시 3C-SiC단결정층을 제거할 필요가 없다.
3C-SiC단결정층을 제거한 후의 탄소석출층의 탄소농도를, 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm의 범위에 있어서, 3×1017atoms/cm3 이상으로 제어하는 것이 바람직하다. 이 경우, 보다 높은 웨이퍼강도를 얻을 수 있다.
또한, 3C-SiC단결정층을 제거한 후의 격자간 탄소와 실리콘의 확산층의 탄소농도를, 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상으로 제어하는 것이 바람직하다. 또한, 3C-SiC단결정층을 제거한 후의 공공과 탄소의 확산층의 탄소농도를, 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상으로 제어하는 것이 바람직하다.
이러한 웨이퍼두께방향의 탄소농도분포를 제어한 탄소의 분포로 할 수 있는 것은, 실리콘 단결정의 다이아몬드구조는 간극이 많아, 불순물을 확산시키기 쉬운 구조이기 때문이다. 특히 공공우세의 상태에서는 공공의 작용에 의해 탄소가 매우 확산되기 쉬워진다. 그 때문에, 우선, 제1의 RTA에 의해, 실리콘 단결정 웨이퍼의 표면에 탄소를 균일하게 부착시킨다. 특히, 제1의 RTA처리가 600℃ 이상이면 탄소를 웨이퍼표면에 부착하기 쉬워진다. 제1의 RTA처리가 850℃ 이하이면, 제1의 RTA처리의 단계에 있어서의 웨이퍼표면의 탄화를 방지할 수 있고, 그 후의 제2의 RTA에서 3C-SiC단결정층을 형성하기 쉬워진다. 그 후의 제2의 RTA에서, 표면에 3C-SiC단결정층을 형성한다. 또한, 제2의 RTA에서 3C-SiC단결정층을 형성하기 위해서는, 상기와 같이 1100℃ 이상 실리콘융점 이하의 온도에서 열처리하는 것이 바람직하다. 이때의 분위기가스에 있어서의 탄소원자농도는 0.1% 이상으로 하는 것이 바람직하다. 또한, 상기와 같이, 제1 및 제2의 RTA처리의 분위기가스를, 탄화수소가스를 포함함과 함께, Ar 또는 H2 혹은 Ar과 H2의 양방을 포함하는 혼합분위기로 함으로써, 웨이퍼표면에 탄화규소의 단결정막(3C-SiC단결정층)이 형성되기 쉽다.
이러한 본 발명의 탄소도프 실리콘 단결정 웨이퍼의 제조방법에 의해 제조된 탄소도프 실리콘 단결정 웨이퍼는, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 것이다. 또한, 이 탄소도프 실리콘 단결정 웨이퍼로부터 3C-SiC단결정층을 제거함으로써, 표면측으로부터, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 것으로 할 수 있다. 한편, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 각각은, SIMS나 TEM(투과형 전자현미경)에 의해 판별할 수 있다.
이 경우, 탄소석출층의 탄소농도를, 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm의 범위에 있어서, 3×1017atoms/cm3 이상으로 제어하는 것이 바람직하다. 또한, 격자간 탄소와 실리콘의 확산층의 탄소농도를, 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상으로 제어하는 것이 바람직하다. 또한, 공공과 탄소의 확산층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상으로 제어하는 것이 바람직하다.
한편, 본 발명은, 표면측으로부터 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼이면 된다. 탄소석출층의 탄소농도는, 표면으로부터 0.14μm의 범위에서 3×1017atoms/cm3 이상의 탄소농도를 만족시키는 것이 바람직한데, 탄소석출층 자체가 표면으로부터 0.14μm의 범위 전체 전부를 구성하고 있는 것이 아니어도 된다. 예를 들어, 탄소석출층 자체는, 표면으로부터 0.1μm까지의 범위일 수도 있고, 이 경우, 탄소석출층 전체에서 3×1017atoms/cm3 이상의 탄소농도인 것이 바람직하다.
마찬가지로, 격자간 탄소와 실리콘의 확산층은, 탄소석출층보다도 웨이퍼 내측에 존재하고 있으면 되고, 표면으로부터 0.14μm 초과 1μm 이하의 범위가 아니어도 된다. 예를 들어, 격자간 탄소와 실리콘의 확산층 자체는, 웨이퍼표면으로부터 0.1μm 초과 1.5μm 이하의 범위에 존재하고 있어도 된다. 이 경우, 격자간 탄소와 실리콘의 확산층 중 표면으로부터 0.14μm 초과 1μm 이하의 범위에서 탄소농도 1×1017atoms/cm3 이상을 만족시키는 것이 바람직하다. 또한, 공공과 탄소의 확산층은 격자간 탄소와 실리콘의 확산층보다도 웨이퍼내측에 존재하고 있으면 되고, 표면으로부터 1μm보다 깊은 영역이 아니어도 된다. 예를 들어, 공공과 탄소의 확산층은 표면으로부터 1.5μm보다도 깊은 범위에 존재하고 있어도 된다. 이 경우, 공공과 탄소의 확산층에 있어서 탄소농도 1×1016atoms/cm3 이상을 만족시키는 것이 바람직하다.
또한, 탄소도프 실리콘 단결정 웨이퍼는, 산소농도가 11ppma 이상인 것이 바람직하고, Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 것이 바람직하다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하는데, 이들 실시예는 본 발명을 한정하는 것은 아니다.
(실시예)
우선, 초크랄스키법에 의해 실리콘 단결정 잉곳을 인상하고, 이것을 웨이퍼로 가공함으로써, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼로서, 직경 200mm, 결정면방위(100), P형, 통상저항, 산소농도 12ppma(JEITA), 탄소농도 2.5×1015atoms/cm3 미만, 결함영역이 Nv영역인 실리콘 단결정 웨이퍼를 준비하였다(공정a).
다음에, 제1, 제2 및 제3의 RTA처리를 다음과 같이 행하였다.
실리콘 단결정 웨이퍼를 RTA처리장치에 투입 후, 실온으로부터 800℃까지 승온한 후, 800℃에서 20초 유지하였다(공정b, 제1의 RTA). 이때의 분위기는 CH4+H2/Ar에서, 2%탄소농도로 하였다.
다음에, 1200℃까지 승온하고, 1200℃에서 10초 유지하였다(공정c, 제2의 RTA). 이때의 분위기는 제1의 RTA로부터 연속으로 CH4+H2/Ar에서, 2%탄소농도로 하였다. 그 후 실온까지 강온하였다.
다음에, 냉각(공정d) 후, 제3의 RTA처리(공정e)를 행하였다. 이 제3의 RTA처리는, 제2의 RTA처리와 동일한 조건으로 하였다.
다음에, 실리콘 단결정 웨이퍼의 표면에 형성된 3C-SiC단결정막(약 7nm)을 제거하였다(공정f). 이때, 3C-SiC단결정막을 확실히 제거하기 위해, 절삭량(取り代) 0.1μm를 목표로 연마가공을 행하였다.
마지막으로, SIMS(2차이온질량분석법)를 이용하여, 제조한 탄소도프 실리콘 단결정 웨이퍼의 탄소농도의 깊이분포를 측정하였다. 그 결과를 도 3에 나타낸다. 탄소도프 실리콘 단결정 웨이퍼의 표면에는 탄소석출층이 형성되어 있고, 표면으로부터 0.14μm의 범위의 탄소농도는 3×1017atoms/cm3 이상이고, 특히 표면부는 1×1021atoms/cm3였다. 또한, 탄소석출층보다도 웨이퍼내측에는 격자간 탄소와 실리콘의 확산층이 형성되어 있었다. 이 층의 형성범위는 표면으로부터 0.14μm 초과 1.5μm 이하의 범위이다. 또한, 이 중, 표면으로부터 0.14μm 초과 1μm 이하의 범위의 탄소농도는 1×1017atoms/cm3 이상이었다. 또한, 격자간 탄소와 실리콘의 확산층보다도 웨이퍼내측에는 공공과 탄소의 확산층이 형성되어 있었다. 이 층의 형성범위는 표면으로부터 1.5μm보다 깊은 범위이다. 공공과 탄소의 확산층의 탄소농도는 1×1016atoms/cm3 이상이며, 3×1016atoms/cm3 정도였다. 이는, 1200℃의 탄소고용도에 가까운 농도이다. 한편, SIMS에 의한 탄소농도의 검출하한은 약 7×1015atoms/cm3이다.
(비교예)
우선, 실시예와 마찬가지로, 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼로서, 직경 200mm, 결정면방위(100), P형, 통상저항, 산소농도 12ppma(JEITA), 탄소농도 2.5×1015atoms/cm3 미만, 결함영역이 Nv영역인 실리콘 단결정 웨이퍼를 준비하였다.
다음에, 종형 열처리로를 이용하여 탄소도프열처리를 행하였다. 우선, 종형 열처리로에 750℃에서 투입한 후 1000℃까지 10℃/min의 승온속도로 승온하였다. 그 후, 1000℃로부터 1200℃까지 3℃/min의 승온속도로 승온하고, 1200℃에서 60분 유지하고, -3℃/min의 강온속도로 강온하였다. 그 후, 700℃에서 종형 열처리로부터 취출하였다. 전체열처리공정의 가스분위기는 탄소 1%농도의 CO2+Ar로 하였다.
마지막으로, 열처리한 웨이퍼의 표면산화막을 제거하여, SIMS의 탄소프로파일을 평가하였다. 그 결과를 도 4에 나타낸다. 웨이퍼의 표면으로부터 0.1μm의 깊이의 범위의 탄소농도는 2×1016atoms/cm3이며, 깊이 2μm 부근의 탄소농도는 고용도에 가까운 3×1016atoms/cm3가 되어, 벌크방향으로 탄소농도가 저감되는 것이 확인되었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (17)

  1. 탄소도프가 되어 있지 않은 실리콘 단결정 웨이퍼를 준비하는 공정과,
    상기 실리콘 단결정 웨이퍼에 대하여, 탄소원자함유 화합물가스를 포함하는 분위기에 있어서, 제1의 RTA처리를 행하는 공정과,
    상기 제1의 RTA처리보다도 높은 온도에서, 상기 제1의 RTA처리에 연속하는 제2의 RTA처리를 행하는 공정과,
    상기 제2의 RTA처리를 행한 후에, 상기 실리콘 단결정 웨이퍼를 냉각하는 공정과,
    상기 냉각을 행한 후에, 제3의 RTA처리를 행하는 공정
    을 갖고,
    이들 공정에 의해, 상기 실리콘 단결정 웨이퍼를, 표면측으로부터, 3C-SiC단결정층, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 탄소도프 실리콘 단결정 웨이퍼로 개질하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 제3의 RTA처리를 행하는 공정보다도 후에, 추가로, 상기 3C-SiC단결정층을 연마제거하는 공정을 갖는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  3. 제2항에 있어서,
    상기 탄소석출층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm의 범위에 있어서, 3×1017atoms/cm3 이상으로 제어하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 격자간 탄소와 실리콘의 확산층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상으로 제어하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 공공과 탄소의 확산층의 탄소농도를, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상으로 제어하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 준비하는 실리콘 단결정 웨이퍼의 산소농도를 11ppma 이상으로 하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 준비하는 실리콘 단결정 웨이퍼를 Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 실리콘 단결정 웨이퍼로 하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 및 제2의 RTA처리에 있어서의 분위기를, 탄화수소가스를 포함하는 동시에, Ar 또는 H2 혹은 Ar과 H2 을 모두 포함하는 혼합분위기로 하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1의 RTA처리를, 600℃ 이상 850℃ 이하의 온도에서, 5초 이상 60초 이하의 시간 유지함으로써 행하고,
    상기 제2의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 행하고,
    상기 제3의 RTA처리를, 1100℃ 이상 실리콘융점 이하의 온도에서, 10초 이상 150초 이하의 시간 유지함으로써 행하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제3의 RTA처리를, 1회 이상 반복하여 행하는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼의 제조방법.
  11. 탄소가 도프된 실리콘 단결정 웨이퍼로서,
    상기 실리콘 단결정 웨이퍼의 표면측으로부터, 탄소석출층, 격자간 탄소와 실리콘의 확산층, 및 공공과 탄소의 확산층의 순으로 갖는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  12. 제11항에 있어서,
    상기 탄소석출층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm까지의 범위에 있어서, 3×1017atoms/cm3 이상인 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  13. 제11항 또는 제12항에 있어서,
    상기 격자간 탄소와 실리콘의 확산층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 0.14μm 초과 1μm 이하의 범위에 있어서, 1×1017atoms/cm3 이상인 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 공공과 탄소의 확산층의 탄소농도가, 상기 탄소도프 실리콘 단결정 웨이퍼의 표면으로부터 1μm보다 깊은 영역에 있어서, 1×1016atoms/cm3 이상인 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  15. 제11항에 있어서,
    상기 탄소석출층의 위에, 추가로, 3C-SiC단결정층을 갖는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  16. 제11항 내지 제15항 중 어느 한 항에 있어서,
    상기 탄소도프 실리콘 단결정 웨이퍼의 산소농도가 11ppma 이상인 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼가 Nv영역, Ni영역 및 V영역 중 어느 하나로 이루어지는 것을 특징으로 하는 탄소도프 실리콘 단결정 웨이퍼.
KR1020217042511A 2019-07-02 2020-06-30 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 KR20220029585A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019123917A JP7188299B2 (ja) 2019-07-02 2019-07-02 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JPJP-P-2019-123917 2019-07-02
PCT/JP2020/025694 WO2021002363A1 (ja) 2019-07-02 2020-06-30 炭素ドープシリコン単結晶ウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
KR20220029585A true KR20220029585A (ko) 2022-03-08

Family

ID=74101324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217042511A KR20220029585A (ko) 2019-07-02 2020-06-30 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법

Country Status (6)

Country Link
US (1) US11761118B2 (ko)
JP (1) JP7188299B2 (ko)
KR (1) KR20220029585A (ko)
CN (1) CN114174569A (ko)
TW (1) TW202113978A (ko)
WO (1) WO2021002363A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023121228A1 (ko) * 2021-12-20 2023-06-29 주식회사 에이치피에스피 웨이퍼의 박막에 대한 탄소 도핑 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054656A (ja) 2009-08-31 2011-03-17 Sumco Corp 高抵抗シリコンウェーハおよびその製造方法
JP2018190903A (ja) 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP2009038124A (ja) 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP2011096979A (ja) 2009-11-02 2011-05-12 Sumco Corp シリコンウェーハ及びその製造方法
CN104995340B (zh) 2013-02-22 2018-02-06 信越半导体株式会社 单晶硅棒的制造方法
JP6427946B2 (ja) 2014-05-13 2018-11-28 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054656A (ja) 2009-08-31 2011-03-17 Sumco Corp 高抵抗シリコンウェーハおよびその製造方法
JP2018190903A (ja) 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Structural Elements of Ultrashallow Thermal Donors Formed in Silicon Crystals" A. Hara, T. Awano, Y. Ohno and I. Yonenaga: Jpn. J. Appl. Phys. 49 (2010) 050203.

Also Published As

Publication number Publication date
US20220259767A1 (en) 2022-08-18
WO2021002363A1 (ja) 2021-01-07
US11761118B2 (en) 2023-09-19
JP7188299B2 (ja) 2022-12-13
TW202113978A (zh) 2021-04-01
CN114174569A (zh) 2022-03-11
JP2021008388A (ja) 2021-01-28

Similar Documents

Publication Publication Date Title
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR20150118037A (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2008166517A (ja) 半導体基板の製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
CN107154353B (zh) 晶圆热处理的方法
CN107154354B (zh) 晶圆热处理的方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal