JP6427946B2 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP6427946B2 JP6427946B2 JP2014099845A JP2014099845A JP6427946B2 JP 6427946 B2 JP6427946 B2 JP 6427946B2 JP 2014099845 A JP2014099845 A JP 2014099845A JP 2014099845 A JP2014099845 A JP 2014099845A JP 6427946 B2 JP6427946 B2 JP 6427946B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- defect
- cluster
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Description
すなわち、本発明の要旨構成は以下のとおりである。
本発明の第1実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、図1に示すように、シリコンウェーハ10に非酸化性雰囲気で熱処理を行って、シリコンウェーハ10の表層部に無欠陥層11を形成する無欠陥層形成工程(図1(A),(B))と、該無欠陥層形成工程の後、シリコンウェーハ10の無欠陥層11側の表面10Aにクラスターイオン16を照射するクラスターイオン照射工程(図1(C)〜(D))と、上記照射工程を経たシリコンウェーハ10の照射側の表面10Aに、エピタキシャル層20を形成する工程(図1(E))と、を有する。図1(E)は、この製造方法によって得られたエピタキシャルシリコンウェーハ100の模式断面図である。なお、エピタキシャル層20は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。以下、各工程の詳細を順に説明する。
シリコンウェーハ10に、例えばボロン(B)のモノマーイオン17を注入する場合、図2(B)に示すように、モノマーイオン17は、シリコンウェーハ10を構成するシリコン原子を弾き飛ばし、シリコンウェーハ10中の所定深さ位置に注入されることによりボロンが固溶した第2固溶領域19が形成される。モノマーイオンの飛程距離、すなわち注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存するが、シリコンウェーハ10の厚み方向におけるボロンの濃度プロファイルは、クラスターイオン照射の場合に比べて比較的ブロードになり、注入されたボロンの存在領域は概ね0.5〜1μm程度の厚みとなる。
本発明の第2実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、図3に示すように、シリコンウェーハ10に非酸化性雰囲気で熱処理を行って、前記シリコンウェーハの表層部に無欠陥層11を形成する無欠陥層形成工程(図3(A),(B))と、シリコンウェーハ10の無欠陥層11側の表面10Aにクラスターイオン16を照射するクラスターイオン照射工程(図3(C)〜(D))と、シリコンウェーハ10の無欠陥層11側の表面10Aに、ドーパント元素からなるモノマーイオン17を注入するモノマーイオン注入工程(図3(E),(F))と、上記照射工程および上記注入工程を経たシリコンウェーハ10の照射および注入側の表面10Aに、エピタキシャル層20を形成する工程(図3(G))と、を有する。図3(G)は、この製造方法によって得られたエピタキシャルシリコンウェーハ100の模式断面図である。なお、エピタキシャル層20は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
まず、クラスターイオン16は一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができ、シリコンウェーハの結晶へ与えるダメージは小さい。そのため、後述するエピタキシャル層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハの結晶性を十分回復させることができる。なお、水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハを炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハの結晶性を十分回復させることができる。もちろん、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。
これまで説明してきた第2実施形態においては、クラスターイオン照射工程の後、モノマーイオン注入工程を行ったが、モノマーイオン注入工程の後、クラスターイオン照射工程を行ってもよい。すなわち、本発明の第3実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、図4に示すように、シリコンウェーハ10に非酸化性雰囲気で熱処理を行って、前記シリコンウェーハの表層部に無欠陥層11を形成する無欠陥層形成工程(図4(A),(B))と、シリコンウェーハ10の無欠陥層11側の表面10Aに、ドーパント元素からなるモノマーイオン17を注入するモノマーイオン注入工程(図4(C),(D))と、シリコンウェーハ10の無欠陥層11側の表面10Aにクラスターイオン16を照射するクラスターイオン照射工程(図4(E),(F))と、上記照射工程および上記注入工程を経たシリコンウェーハ10の表面10Aに、エピタキシャル層20を形成する工程(図4(G))と、を有する。上記モノマーイオン注入工程において、シリコンウェーハ10の表面10Aから該ウェーハの厚み方向に300nm以上離間した位置に、モノマーイオン17の構成元素であるドーパント元素の濃度プロファイルのピークを定めて注入を行い、かつ、上記クラスターイオン照射工程において、シリコンウェーハ10の表面10Aから該ウェーハの厚み方向の深さが150nmまでの範囲に、クラスターイオン16の構成元素の濃度プロファイルのピークを定めて照射を行うことが好ましいのは、第2実施形態と同様である。なお、第2実施形態において既述のとおり、モノマーイオン注入工程の後、結晶性回復のための回復熱処理をクラスターイオン照射工程に先立ち行うことが好ましい。
次に、上記製造方法により得られるエピタキシャルシリコンウェーハ100について説明する。エピタキシャルシリコンウェーハ100は、図1(E),図3(G)または図4(G)に示すように、シリコンウェーハ10の表面10A上にエピタキシャル層20が形成されたエピタキシャルシリコンウェーハ100であって、シリコンウェーハ10は、エピタキシャル層20側の表層部における無欠陥層11と、該無欠陥層11内に所定元素が固溶した第1固溶領域18′と、を有する。第1固溶領域18′における所定元素のウェーハ厚み方向の濃度プロファイルは、半値幅が100nm以下、かつ、シリコンウェーハ10の表面10Aから該ウェーハの厚み方向の深さが150nmまでの範囲にピークを有し、シリコンウェーハ10の無欠陥層11以外の領域におけるBMDの密度が1×105個/cm2以上であることを特徴とする。
また、第2固溶領域19′に固溶したドーパント元素はボロンであることがより好ましいのは既述のとおりである。また、所定元素としては、シリコンウェーハの主材料(すなわちシリコン)以外の元素であれば特に限定されないが、炭素または炭素を含む2種以上の元素とすることが好ましいのも既述のとおりである。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルシリコンウェーハまたは上記のエピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ100の表面に位置するエピタキシャル層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
CZ単結晶シリコンインゴットから得た、酸素濃度が15×1017atoms/cm3(ASTM F121−1979)であるp−型シリコンウェーハ(直径:300mm、厚み:775μm、ドーパント種類:ボロン、抵抗率:20Ω・cm)を用意した。次に、縦型熱処理装置(日立国際電気製)を使用して、アルゴンガス雰囲気下で、1200℃,1時間の条件で熱処理をシリコンウェーハに施して無欠陥層(厚さ:10μm)を形成した。次いで、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサン(C6H12)をクラスターイオン化したC3H5のクラスターイオンを、加速電圧80keV/Cluster(炭素1原子あたりの加速電圧23.4keV/atomであり、飛程距離は80nmである)の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量は炭素原子数に換算して、1.7×1015atoms/cm2とした。
クラスターイオンのドーズ量を炭素原子数に換算して、2.1×1015atoms/cm2とした以外は、実施例1−1と同じ条件で実施例1−2に係るエピタキシャルシリコンウェーハを作製した。
クラスターイオンのドーズ量を炭素原子数に換算して、2.3×1015atoms/cm2とした以外は、実施例1−1と同じ条件で実施例1−2に係るエピタキシャルシリコンウェーハを作製した。
クラスターイオンのドーズ量を炭素原子数に換算して、2.5×1015atoms/cm2とした以外は、実施例1−1と同じ条件で実施例1−2に係るエピタキシャルシリコンウェーハを作製した。
無欠陥層を形成する熱処理を行わなかった以外は、実施例1−1と同じ条件で比較例1−1に係るエピタキシャルシリコンウェーハを作製した。
無欠陥層を形成する熱処理を行わなかった以外は、実施例1−2と同じ条件で比較例1−2に係るエピタキシャルシリコンウェーハを作製した。
無欠陥層を形成する熱処理を行わなかった以外は、実施例1−3と同じ条件で比較例1−3に係るエピタキシャルシリコンウェーハを作製した。
無欠陥層を形成する熱処理を行わなかった以外は、実施例1−4と同じ条件で比較例1−4に係るエピタキシャルシリコンウェーハを作製した。
各エピタキシャルウェーハに対して、Surfscan SP1(KLA−Tencor社製)にてNormalモードにて測定を行い、LPD−Nとしてカウントされた個数を確認した。各エピタキシャルウェーハのエピタキシャル欠陥の個数を表1と図5に示す。
表1および図5から、無欠陥層を形成することにより、クラスターイオンのドーズ量を増大させても、エピタキシャル欠陥の発生を顕著に抑制することができることがわかった。
実施例1−2において、クラスターイオン照射後、かつ、エピタキシャル層の形成の前に、大電流型イオン注入装置を用いて、ドーズ量:1.0×1015atoms/cm2、加速電圧:280keV/atom(飛程700nm)でボロンのモノマーイオンをシリコンウェーハの表面から注入し、窒素雰囲気下1000℃、10分間の条件で回復熱処理を施した。それ以外は、実施例1−2と同じ条件で、実施例2−1にかかるエピタキシャルウェーハを作製した。
モノマーイオンの注入条件を、加速電圧:130keV/atom(飛程300nm)とした以外は、実施例2−1と同じ条件で、実施例2−2にかかるエピタキシャルウェーハを作製した。
モノマーイオンの注入条件を、加速電圧:20keV/atom(飛程80nm)とした以外は、実施例2−1と同じ条件で、実施例2−3にかかるエピタキシャルウェーハを作製した。
上記実施例2−1〜2−3とは異なり、モノマーイオンを注入せずに、実施例1−2と同じエピタキシャルウェーハを作製した。
実施例2−1〜2−4の各エピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液(1.0×1013atoms/cm2)を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において700℃で10分間の熱処理を施した。その後、各エピタキシャルウェーハについてSIMS測定を行い、ウェーハ厚み方向における炭素濃度、ボロン濃度およびNi濃度のプロファイルをそれぞれ測定した。実施例2−1〜2−4の濃度プロファイルを図6(A)〜(D)にそれぞれ示す。ここで、図6の横軸の深さはエピタキシャルウェーハのエピタキシャル層表面をゼロ(図示せず)としている。図6においては、深さ4.2μmまでがエピタキシャル層に相当し、深さ4.2μm以深がシリコンウェーハに相当する。図中に、エピタキシャル層とシリコン基板との境界を示す破線を参考のために付す。ただし、SIMS測定した際に、エピタキシャル層の厚みには±0.1μm程度の測定誤差が生じ得る。また、第1固溶領域および第2固溶領域も併せて図6に示す。各エピタキシャルウェーハの、Niの故意汚染濃度1.0×1013atoms/cm2に対する捕獲量の割合を、表2に併せて示す。
実施例2−1〜2−4で作製したエピタキシャルシリコンウェーハついて、イントリンシックゲッタリング能力をそれぞれ評価した。具体的には、顕微鏡観察を行うためにBMDを顕在化させ、かつ、BMDの検出性を高めるために、まず、実施例2−1〜2−4のエピタキシャルシリコンウェーハを800℃,4時間の熱処理を行った後、引き続き1000℃,16時間の熱処理を行う。その後、各エピタキシャルシリコンウェーハを劈開し、劈開断面を2μmエッチングするようにWrightエッチング溶液により選択エッチングを行った。その後、光学顕微鏡を用いて、基板であるシリコンウェーハ断面の酸素析出物密度を測定した。得られたBMD密度はいずれも5×105個/cm2であった。結果を表2に示す。
前述の実施例1と同様に、実施例2−1〜2−4で作製したエピタキシャルシリコンウェーハついてエピタキシャル欠陥の評価を行った。結果を表2に示す。
以上の結果から、クラスターイオン照射およびモノマーイオン注入により、クラスター照射のみの場合に比べてゲッタリング能力が向上することが確認できる。なお、モノマーイオンの飛程距離を、シリコンウェーハの表面からシリコンウェーハの厚み方向に300nm以上離間させると、同じモノマーイオンのドーズ量であっても、ゲッタリング能力をより向上できることがわかった。なお、実施例2−3と実施例2−4とを比較すると、クラスターイオン照射領域およびモノマーイオン注入領域によりゲッタリング能力が向上することが確認できるものの、クラスターイオンの照射飛程およびモノマーイオンの注入飛程が同程度であると、エピタキシャル欠陥発生につながることもわかった。
10A シリコンウェーハの表面
11 無欠陥層
16 クラスターイオン
17 モノマーイオン
18 第1固溶領域
19 第2固溶領域
20 エピタキシャル層
100 エピタキシャルシリコンウェーハ
Claims (9)
- シリコンウェーハに非酸化性雰囲気で熱処理を行って、前記シリコンウェーハの表層部に無欠陥層を形成する無欠陥層形成工程と、
前記シリコンウェーハの前記無欠陥層側の表面にクラスターイオンを照射するクラスターイオン照射工程と、
前記照射工程を経たシリコンウェーハの前記照射側の表面に、エピタキシャル層を形成するエピタキシャル層形成工程と、
を有し、
前記クラスターイオンが、構成元素として炭素を含み、炭素原子のドーズ量が1.7×10 15 atoms/cm 2 以上1×10 16 atoms/cm 2 以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記無欠陥層形成工程において、前記非酸化性雰囲気はアルゴンおよび/または水素であり、熱処理温度1100℃以上1300℃以下にて、1分以上5時間以下の熱処理を行い、1μm以上10μm以下の前記無欠陥層を形成する請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記無欠陥層形成工程を行う前の前記シリコンウェーハの酸素濃度が8×1017atoms/cm3以上18×1017atoms/cm3以下(ASTM F121−1979)である請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記無欠陥層形成工程と、前記エピタキシャル層形成工程との間に、前記シリコンウェーハの表面に、ドーパント元素からなるモノマーイオンを注入するモノマーイオン注入工程をさらに有し、
前記クラスターイオン照射工程において、前記シリコンウェーハの表面から該ウェーハの厚み方向の深さが150nmまでの範囲に、前記クラスターイオンの構成元素の濃度プロファイルのピークを定めて照射を行い、
前記モノマーイオン注入工程において、前記シリコンウェーハの表面から該ウェーハの厚み方向に300nm以上離間した位置に、前記ドーパント元素の濃度プロファイルのピークを定めて注入を行う請求項1〜3のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。 - 前記ドーパント元素がボロンである請求項4に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項1〜4のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記クラスターイオン照射工程では、前記クラスターイオンの加速電圧100keV/Cluster以下、ドーズ量1×1016atoms/cm2以下の条件で照射する請求項1〜6いずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記モノマーイオン注入工程では、前記モノマーイオンの加速電圧500keV/atom以下、ドーズ量1×1016atoms/cm2以下で注入する請求項4〜7のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。
- 請求項1〜8のいずれか1項に記載の製造方法で製造されたエピタキシャルシリコンウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099845A JP6427946B2 (ja) | 2014-05-13 | 2014-05-13 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099845A JP6427946B2 (ja) | 2014-05-13 | 2014-05-13 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216327A JP2015216327A (ja) | 2015-12-03 |
JP6427946B2 true JP6427946B2 (ja) | 2018-11-28 |
Family
ID=54752932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099845A Expired - Fee Related JP6427946B2 (ja) | 2014-05-13 | 2014-05-13 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6427946B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6614066B2 (ja) * | 2016-08-22 | 2019-12-04 | 株式会社Sumco | シリコン接合ウェーハの製造方法 |
JP6862129B2 (ja) * | 2016-08-29 | 2021-04-21 | キヤノン株式会社 | 光電変換装置および撮像システム |
US10522367B2 (en) * | 2017-03-06 | 2019-12-31 | Qualcomm Incorporated | Gettering layer formation and substrate |
JP7188299B2 (ja) | 2019-07-02 | 2022-12-13 | 信越半導体株式会社 | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 |
WO2023054334A1 (ja) | 2021-09-30 | 2023-04-06 | 信越半導体株式会社 | エピタキシャルウェーハ及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130731A (ja) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH10242153A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 |
JP2002012496A (ja) * | 1999-10-19 | 2002-01-15 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウエーハ及びその製造方法 |
JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
JP2009038124A (ja) * | 2007-07-31 | 2009-02-19 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
DE112012002072B4 (de) * | 2011-05-13 | 2023-11-16 | Sumco Corp. | Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung |
-
2014
- 2014-05-13 JP JP2014099845A patent/JP6427946B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015216327A (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065848B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6278591B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5799936B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
KR101687525B1 (ko) | 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법 | |
JP5776669B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6427946B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
TWI611482B (zh) | 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 | |
JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6280301B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6221928B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP2014099457A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6289805B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6361779B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP2017123477A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6318728B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2017076712A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP2017175143A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180723 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6427946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |