JP2017076712A - 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2017076712A
JP2017076712A JP2015203746A JP2015203746A JP2017076712A JP 2017076712 A JP2017076712 A JP 2017076712A JP 2015203746 A JP2015203746 A JP 2015203746A JP 2015203746 A JP2015203746 A JP 2015203746A JP 2017076712 A JP2017076712 A JP 2017076712A
Authority
JP
Japan
Prior art keywords
epitaxial
signal intensity
cluster
wafer
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015203746A
Other languages
English (en)
Other versions
JP6485315B2 (ja
Inventor
武 門野
Takeshi Kadono
武 門野
栗田 一成
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015203746A priority Critical patent/JP6485315B2/ja
Publication of JP2017076712A publication Critical patent/JP2017076712A/ja
Application granted granted Critical
Publication of JP6485315B2 publication Critical patent/JP6485315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】本発明の半導体エピタキシャルウェーハ100の製造方法は、半導体ウェーハ10の表面10Aにクラスターイオン12を照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層14を形成する第1工程と、前記半導体ウェーハの改質層14上にエピタキシャル層20を形成する第2工程と、を有し、前記第1工程では、予め求めた、前記表面部のサーマルウェーブ信号強度と前記エピタキシャル層の表面のエピタキシャル欠陥数との関係に基づき、前記クラスターイオンの照射条件を調整することを特徴とする。【選択図】図1

Description

本発明は、半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献1には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第2012/157162号
特許文献1では、クラスターイオンを照射して形成した改質層は、モノマーイオン(シングルイオン)を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。ここで、特許文献1における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。特許文献1では、ゲッタリング能力の向上にのみ着目しており、エピタキシャル欠陥の発生を抑制することは考慮されておらず、この点において改善の余地があった。
そこで本発明は、上記課題に鑑み、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
本発明者らは、上記課題を解決するために如何にしてクラスター照射条件を設定するかを検討するべく、種々の照射条件でクラスターイオンを照射したシリコンウェーハ上に、エピタキシャル層を形成する試験を行った。その結果、本発明者らは、クラスターイオンの照射後に測定したシリコンウェーハの表面部のサーマルウェーブ信号強度と、その後形成されたエピタキシャル層の表面のエピタキシャル欠陥数とに相関があることを見出した。そして、このサーマルウェーブ信号強度が所定の値以下(後述する目標サーマルウェーブ信号強度)となるように、クラスターイオンを照射することにより、その後形成するエピタキシャル層でのエピタキシャル欠陥の発生を抑制することができることを見出し、本発明を完成するに至った。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)試験用半導体ウェーハの表面に第1クラスターイオンを照射して、該試験用半導体ウェーハの表面部に、前記第1クラスターイオンの構成元素が固溶した第1改質層を形成する第1試験工程と、
前記試験用半導体ウェーハの第1改質層上に第1エピタキシャル層を形成する第2試験工程と、
前記第1エピタキシャル層の表面のエピタキシャル欠陥数を検出する第3試験工程と、
前記第2試験工程の前または後に、前記表面部のサーマルウェーブ信号強度を測定する第4試験工程と、
を含む試験を複数のクラスターイオン照射条件下でくり返し、
前記試験により得たサーマルウェーブ信号強度と前記エピタキシャル欠陥数との関係に基づき、前記エピタキシャル欠陥数が目標値以下となる目標サーマルウェーブ信号強度を求め、
前記試験用半導体ウェーハと同種の半導体ウェーハの表面に、第2クラスターイオンを照射して、該半導体ウェーハの表面部に、前記第2クラスターイオンの構成元素が固溶した第2改質層を形成する第1工程と、
前記半導体ウェーハの第2改質層上に第2エピタキシャル層を形成する第2工程と、
を有し、前記第1工程は、前記半導体ウェーハの表面部のサーマルウェーブ信号強度が前記目標サーマルウェーブ信号強度となる照射条件下で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
(2)前記試験は、前記第1クラスターイオンを同一クラスターイオン種で固定して、複数のドーズ量にてくり返し、
前記ドーズ量と前記試験により得た前記サーマルウェーブ信号強度との関係に基づき、前記目標サーマルウェーブ信号強度が実現できる目標ドーズ量を求め、
前記第1工程は、前記第2クラスターイオンを前記第1クラスターイオンと同一クラスターイオン種として、ドーズ量を前記目標ドーズ量とした照射条件下で行う、上記(1)に記載の半導体エピタキシャルウェーハの製造方法。
(3)前記試験は、前記第1クラスターイオンを同一クラスターイオン種で固定して、複数のドーズ量にてくり返し、これを複数のクラスターイオン種について行い、
前記複数のクラスターイオン種ごとに、前記ドーズ量と前記試験により得たサーマルウェーブ信号強度との関係に基づき、前記目標サーマルウェーブ信号強度が実現できる目標ドーズ量を求め、
前記第1工程は、前記第2クラスターイオンのクラスターイオン種に対応する前記目標ドーズ量の照射条件下で行う、上記(1)に記載の半導体エピタキシャルウェーハの製造方法。
(4)前記サーマルウェーブ信号強度を測定する際に用いる励起用レーザー光および検出用レーザー光を赤外光とし、前記第4試験工程を前記第2試験工程の後に行う、上記(1)〜(3)のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
(5)前記クラスターイオンが、構成元素として炭素を含む上記(1)〜(4)のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
(6)前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む上記(5)に記載の半導体エピタキシャルウェーハの製造方法。
(7)前記クラスターイオンの炭素数が16個以下である上記(5)または(6)に記載の半導体エピタキシャルウェーハの製造方法。
(8)半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程では、予め求めた、前記表面部のサーマルウェーブ信号強度と前記エピタキシャル層の表面のエピタキシャル欠陥数との関係に基づき、前記クラスターイオンの照射条件を調整することを特徴とする半導体エピタキシャルウェーハの製造方法。
(9)前記第1工程では、予め求めた、前記表面部のサーマルウェーブ信号強度と前記エピタキシャル層の表面のエピタキシャル欠陥数との関係、および、前記表面部のサーマルウェーブ信号強度と前記クラスターイオンのドーズ量との関係に基づき、前記クラスターイオンの照射条件としてドーズ量を調整する、上記(8)に記載の半導体エピタキシャルウェーハの製造方法。
(10)上記(1)〜(9)のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明の半導体エピタキシャルウェーハの製造方法によれば、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハを得ることができる。
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。 炭素のドーズ量と、クラスターイオン照射後のシリコンウェーハ表面部のサーマルウェーブ信号強度との関係を示すグラフである。 クラスターイオン照射後のシリコンウェーハ表面部のサーマルウェーブ信号強度と、その後形成されたエピタキシャル層の表面のエピタキシャル欠陥数との関係を示すグラフである。 炭素のドーズ量と、エピタキシャル層形成後のシリコンウェーハ表面部のサーマルウェーブ信号強度との関係を示すグラフである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して改質層14およびエピタキシャル層20の厚さを誇張して示す。
(半導体エピタキシャルウェーハの製造方法)
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法は、図1に示すように、半導体ウェーハ10の表面10Aにクラスターイオン12を照射して、半導体ウェーハ10の表面部に、このクラスターイオン12の構成元素が固溶した改質層14を形成する第1工程(図1(A),(B))と、半導体ウェーハ10の改質層14上にエピタキシャル層20を形成する第2工程(図1(C))と、を有する。図1(C)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。エピタキシャル層20は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ10に炭素および/または窒素を添加してもよい。さらに、半導体ウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
また、半導体ウェーハ10としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。エピタキシャル層は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。
ここで、本実施形態の特徴的工程は、図1(A)に示すクラスターイオン照射工程である。本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
シリコンウェーハに、例えば炭素と水素からなるクラスターイオンを照射する場合、クラスターイオン12は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素および水素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面部の結晶の格子間位置または置換位置に固溶した層を意味する。二次イオン質量分析法(SIMS:Secondary Iron Mass Spectrometry)によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域(すなわち、改質層)の厚みは、概ね500nm以下(例えば50〜400nm程度)となる。この改質層14がゲッタリングサイトとなる。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川 順三:ISBN978-4-339-00734-3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4-88686-217-9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
このようにクラスターイオン照射により、高いゲッタリング能力を得られるが、本実施形態では、さらに、サーマルウェーブ(Thermal Wave:TW)測定法による測定結果に基づいて、クラスターイオン照射条件を適切に設定することにより、その後形成するエピタキシャル層20におけるエピタキシャル欠陥の発生を十分に抑制することを指向するものである。以下に、本発明を完成に導いた実験例を説明する。なお以下では、サーマルウェーブ信号強度を「TW信号強度」と表記する。
(実験例1−1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、C1610ガスよりCクラスターを生成して、炭素のドーズ量を1.0×1014〜2.5×1015atoms/cmの範囲の種々の値として、シリコンウェーハの表面に照射し、改質層を形成した。クラスター当りの加速電圧は80keV/Cluster、ビーム電流値は2.5mAで固定した。
その後、イオン注入量モニターPMR-3000(日本セミラボ株式会社製)を用いて、シリコンウェーハの表面部のTW信号強度を測定した。励起用レーザー光源には、赤外レーザー(波長:830nm)を用いた。また、検出用レーザー光源には、赤外レーザー(波長:980nm)を用いた。なお、TW測定法の原理については後述する。
その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハの改質層上にシリコンエピタキシャル層(厚さ:8μm、ドーパント:リン、ドーパント濃度:1.0×1015atoms/cm)をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。
SIMS測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から80nmの範囲において、急峻なピークが確認されたことから、改質層が特定できた。
また、シリコンエピタキシャルウェーハのシリコンエピタキシャル層の表面を、光散乱方式のパーティクルカウンター(Surfscan SP1,KLA−Tencor社製)にてNormalモード条件にて測定し、90nm以上のLPDとしてカウントされるもののうち、LPD−Nとしてカウントされるものをエピタキシャル欠陥と定義し、その数を求めた。
(実験例1−2)
さらに、クラスターイオン種を、シクロヘキサンより生成したCクラスターとした以外は、上記と同じ手順で実験を行った。
(実験結果および考察)
図2に、炭素のドーズ量と測定したTW信号強度との関係を示す。図3に、測定したTW信号強度とエピタキシャル欠陥数との関係を示す。
図3を参照して、測定したTW信号強度とエピタキシャル欠陥数とには相関があることがわかった。実験例1−1(クラスター種:Cクラスター、クラスター当りの加速電圧:80keV/Cluster、ビーム電流値:2.5mA)の場合、TW信号強度が6500以下ではエピタキシャル欠陥が発生せず、9000以上でエピタキシャル欠陥が発生した。つまり、エピタキシャル欠陥数を確実にゼロとするための目標TW信号強度は、6500以下であることがわかった。
また、実験例1−2(クラスター種:Cクラスター、クラスター当りの加速電圧:80keV/Cluster、ビーム電流値:2.5mA)の場合、TW信号強度が8500以下ではエピタキシャル欠陥が発生せず、12000以上でエピタキシャル欠陥が発生した。つまり、エピタキシャル欠陥数を確実にゼロとするための目標TW信号強度は、8500以下であることがわかった。
次に図2を参照して、実験例1−1の場合では、黒いプロットをつないだ検量線に基づいて、上記目標TW信号強度6500以下を実現するための炭素ドーズ量を求めることができる。また、実験例1−2の場合では、白いプロットをつないだ検量線に基づいて、上記目標TW信号強度8500以下を実現するための炭素ドーズ量を求めることができる。このように、炭素ドーズ量以外のクラスター照射条件を固定した場合、炭素ドーズ量とTW信号強度との間にも相関があることがわかった。
よって、ドーズ量以外のクラスターイオン照射条件を実験例1−1または実験例1−2の条件とする場合には、図2より求めた目標炭素ドーズ量で、クラスターイオンを照射すれば、エピタキシャル欠陥の発生を抑えることができる。
このように、炭素のドーズ量が1×1014〜2.5×1015atoms/cm以上という広い範囲において、TW測定法により測定したTW信号強度とエピタキシャル欠陥数との間に相関が取れることがわかった。
(実験例2−1)
実験例1−1と同じn型シリコンウェーハを用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりCクラスターを生成して、炭素のドーズ量を1.0×1015atoms/cmとして、シリコンウェーハの表面に照射し、改質層を形成した。クラスター当りの加速電圧は80keV/Cluster、ビーム電流値は2.5mAとした。
その後、実験例1−1と同様にして、改質層上に厚さ5.0μmのエピタキシャル層を形成し、シリコンエピタキシャルウェーハを得た。
その後、イオン注入量モニターPMR-3000(日本セミラボ株式会社製)を用いて、シリコンウェーハの表面部のTW信号強度を測定した。励起用レーザー光源には、赤外レーザー(波長:830nm)を用いた。また、検出用レーザー光源には、赤外レーザー(波長:980nm)を用いた。また、実験例1−1と同様にして、エピタキシャル欠陥数を求めた。
この実験を、炭素のドーズ量を5.0×1014atoms/cmとした場合、および、クラスターイオンを照射しなかった場合についても行った。
(実験例2−2)
エピタキシャル層の厚さを7.0μmとした以外は、実験例2−1と同様の実験を行った。
(実験結果および考察)
図4に、炭素のドーズ量と、エピタキシャル層形成後のシリコンウェーハ表面部のサーマルウェーブ信号強度との関係を示す。このように、エピタキシャル層を形成した後に、シリコンウェーハ表面部のサーマルウェーブ信号強度を測定した場合であっても、炭素ドーズ量とTW信号強度とに相関が取れることがわかった。これは、励起用レーザー光の波長が830nmであり、シリコンエピタキシャルウェーハの表面からの侵入長が約10μmとなるため、シリコンウェーハの表面部(すなわち改質層)の全体を含む十分な深さ領域において、サーマルウェーブを発生させることができるからであると考えられる。
(サーマルウェーブ測定法)
TW測定法の原理を簡潔に説明する。第1のレーザー光(励起用レーザー光)を半導体ウェーハ表面の所定位置に照射すると、当該ウェーハ内に過剰な電子(キャリア)が形成される。形成された電子は、ウェーハ内の欠陥と再結合し、その際に熱振動(サーマルウェーブ)が発生し、これが基板表面の反射率を変化させる。第2のレーザー光(検出用レーザー光)を上記所定位置に入射させ、反射光をCCD等の光検出器により検出する。イオン注入量が大きいほど、発生する熱振動も大きくなるため、検出されるTW信号強度も大きくなる。
TW測定法は、半導体ウェーハに半導体デバイスを作製する過程でイオン注入を行う場合の、イオン注入量の測定方法・モニター方法としては知られている。しかしながら、半導体ウェーハの表面にクラスターイオンを照射した後に測定したTW信号強度と、その後形成されたエピタキシャル層の表面のエピタキシャル欠陥数とに相関があることは、本発明者らが初めて見出した知見である。この知見に基づき、本発明では、半導体ウェーハ表面部にクラスターイオン照射によって形成された改質層を形成し、その後改質層上にエピタキシャル層を形成して、半導体エピタキシャルウェーハを得るにあたり、当該エピタキシャル層でのエピタキシャル欠陥の発生を抑制できるクラスターイオン照射条件を、TW測定によって決定するのである。
本実施形態において、TW信号強度を測定する際に用いる励起用レーザー光は、赤外光(750〜1400nm)とすることが好ましい。例えば、励起用レーザー光の波長が830nmの場合、その光の侵入長は約10μmとなる。そのため、エピタキシャル層を形成した後にTW信号強度の測定を行っても、励起用レーザー光が改質層の全体を含む十分な深さ領域に到達するため、TW信号強度とエピタキシャル欠陥数との相関は得ることができる。
本実施形態において、TW信号強度を測定する際に用いる検出用レーザー光は、赤外光(750〜1400nm)とすることが好ましい。励起用レーザー光の場合と同様に、検出用レーザー光の侵入長をエピタキシャル層の厚み以上として、エピタキシャル層の形成後にTW信号強度の測定を行っても、上記相関を得られるようにするためである。
このように、その後に形成するエピタキシャル層の厚さを考慮して、励起用レーザー光および検出用レーザー光が、改質層の全体を含む十分な深さ領域に到達するように、励起用レーザー光および検出用レーザー光の波長を設定することが好ましい。これにより、エピタキシャル層を形成した後にTW信号強度の測定を行っても、TW信号強度とエピタキシャル欠陥数との相関は得ることができる。
(クラスターイオンの照射条件)
上記実験例に示したように、本実施形態ではまず、試験用半導体ウェーハの表面に第1クラスターイオンを照射して、該試験用半導体ウェーハの表面部に、前記第1クラスターイオンの構成元素が固溶した第1改質層を形成する第1試験工程と、前記試験用半導体ウェーハの第1改質層上に第1エピタキシャル層を形成する第2試験工程と、前記第1エピタキシャル層の表面のエピタキシャル欠陥数を検出する第3試験工程と、前記第2試験工程の前または後に、前記表面部のTW信号強度を測定する第4試験工程と、を含む試験を複数のクラスターイオン照射条件下でくり返す。
そして、この試験により得たTW信号強度と前記エピタキシャル欠陥数との関係に基づき、前記エピタキシャル欠陥数が目標値以下となる目標TW信号強度を求める。上記実験例1−1,1−2では、図3に基づいて目標TW信号強度を定めることができる。
そして、図1で説明したとおりに、試験用半導体ウェーハと同種の半導体ウェーハ10の表面10Aにクラスターイオン12(第2クラスターイオン)を照射して、半導体ウェーハ10の表面部に、クラスターイオン12の構成元素が固溶した改質層14(第2改質層)を形成する第1工程と、半導体ウェーハの改質層14上にエピタキシャル層20(第2エピタキシャル層)を形成する第2工程と、を行う。この際、第1工程は、半導体ウェーハ10の表面部のTW信号強度が前記目標TW信号強度となる照射条件下で行う。このようにすることで、エピタキシャル層20におけるエピタキシャル欠陥の発生を十分に抑制することができる。
上記実験例1−1,1−2のように、この試験は、クラスターイオン種(すなわちクラスターサイズ)を固定して、複数のドーズ量にてくり返し、ドーズ量と試験により得たTW信号強度との関係に基づき、目標TW信号強度が実現できる目標ドーズ量を求めることが好ましい。しかも、これを複数のクラスターイオン種について行い、複数のクラスターイオン種ごとに、ドーズ量と試験により得たTW信号強度との関係に基づき、目標TW信号強度が実現できる目標ドーズ量を求めることが好ましい。上記実験例1−1,1−2では、図2に基づいて目標ドーズ量を定めることができる。
そして、図1における第1工程を、照射するクラスターイオン12のクラスターイオン種に対応する目標ドーズ量の照射条件下で行う。このようにすることで、エピタキシャル層20におけるエピタキシャル欠陥の発生を十分に抑制することができる。このとき、ドーズ量以外のクラスターイオン照射条件(加速電圧、ビーム電流値)およびエピタキシャル層の成長条件は、目標ドーズ量を算出するための試験における条件と同じとする。
このように、ドーズ量以外のクラスターイオン照射条件を任意の条件に固定して、上記実験例1−1,1−2のように、複数のドーズ量にてくり返せば、当該照射条件における、エピタキシャル欠陥の発生を十分に抑制できるドーズ量を求めることができるのである。
以下で、考慮すべき代表的なクラスター照射条件について説明する。
まず、照射する元素はゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。
また、照射元素としては炭素を含む2種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された1または2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
クラスターイオンを照射した半導体ウェーハの表面部のTW信号強度は、クラスターイオンのドーズ量、クラスターサイズ、クラスターイオンの加速電圧、およびビーム電流値などにより制御される。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができる。上記実験例では、クラスターサイズ8個のCと、クラスターサイズ10個のCを用いた。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態において、炭素のドーズ量は概ね1×1014atoms/cm以上1×1016atoms/cm以下の範囲内において、前記目標ドーズ量が設定される。
クラスターイオンの加速電圧は、クラスターサイズとともに、TW信号強度に影響を与える。クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下とすることが好ましい。
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
半導体ウェーハ10の表面部のTW信号強度が目標TW信号強度となる条件で行うためには、ビーム電流値は概ね0.3mA以上3.0mA以下とすることが好ましい。
(回復熱処理)
クラスターイオンは一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができ、半導体ウェーハの結晶へ与えるダメージは小さい。そのため、一実施形態では、上記第1工程の後、半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、半導体ウェーハをエピタキシャル成長装置に搬送して上記第2工程を行うことができ、高いゲッタリング能力を有する半導体エピタキシャルウェーハ100を効率的に製造することができる。すなわち、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。
それは、以下に述べるエピタキシャル層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度で半導体ウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークにより半導体ウェーハ10の結晶性を十分回復させることができる。
もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。この回復熱処理は、例えば、半導体ウェーハ10をエピタキシャル成長装置内に搬送する前に、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。
(エピタキシャル成長工程)
改質層14上に形成するエピタキシャル層20としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散によりエピタキシャル層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハ100の表面に位置するエピタキシャル層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
本発明により製造された半導体エピタキシャルウェーハは、固体撮像素子などの各種半導体デバイスの作製に用いることができる。
100 半導体エピタキシャルウェーハ
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 クラスターイオン
14 改質層
20 エピタキシャル層

Claims (10)

  1. 試験用半導体ウェーハの表面に第1クラスターイオンを照射して、該試験用半導体ウェーハの表面部に、前記第1クラスターイオンの構成元素が固溶した第1改質層を形成する第1試験工程と、
    前記試験用半導体ウェーハの第1改質層上に第1エピタキシャル層を形成する第2試験工程と、
    前記第1エピタキシャル層の表面のエピタキシャル欠陥数を検出する第3試験工程と、
    前記第2試験工程の前または後に、前記表面部のサーマルウェーブ信号強度を測定する第4試験工程と、
    を含む試験を複数のクラスターイオン照射条件下でくり返し、
    前記試験により得たサーマルウェーブ信号強度と前記エピタキシャル欠陥数との関係に基づき、前記エピタキシャル欠陥数が目標値以下となる目標サーマルウェーブ信号強度を求め、
    前記試験用半導体ウェーハと同種の半導体ウェーハの表面に、第2クラスターイオンを照射して、該半導体ウェーハの表面部に、前記第2クラスターイオンの構成元素が固溶した第2改質層を形成する第1工程と、
    前記半導体ウェーハの第2改質層上に第2エピタキシャル層を形成する第2工程と、
    を有し、前記第1工程は、前記半導体ウェーハの表面部のサーマルウェーブ信号強度が前記目標サーマルウェーブ信号強度となる照射条件下で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記試験は、前記第1クラスターイオンを同一クラスターイオン種で固定して、複数のドーズ量にてくり返し、
    前記ドーズ量と前記試験により得た前記サーマルウェーブ信号強度との関係に基づき、前記目標サーマルウェーブ信号強度が実現できる目標ドーズ量を求め、
    前記第1工程は、前記第2クラスターイオンを前記第1クラスターイオンと同一クラスターイオン種として、ドーズ量を前記目標ドーズ量とした照射条件下で行う、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記試験は、前記第1クラスターイオンを同一クラスターイオン種で固定して、複数のドーズ量にてくり返し、これを複数のクラスターイオン種について行い、
    前記複数のクラスターイオン種ごとに、前記ドーズ量と前記試験により得たサーマルウェーブ信号強度との関係に基づき、前記目標サーマルウェーブ信号強度が実現できる目標ドーズ量を求め、
    前記第1工程は、前記第2クラスターイオンのクラスターイオン種に対応する前記目標ドーズ量の照射条件下で行う、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記サーマルウェーブ信号強度を測定する際に用いる励起用レーザー光および検出用レーザー光を赤外光とし、前記第4試験工程を前記第2試験工程の後に行う、請求項1〜3のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記クラスターイオンが、構成元素として炭素を含む請求項1〜4のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項5に記載の半導体エピタキシャルウェーハの製造方法。
  7. 前記クラスターイオンの炭素数が16個以下である請求項5または6に記載の半導体エピタキシャルウェーハの製造方法。
  8. 半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
    を有し、
    前記第1工程では、予め求めた、前記表面部のサーマルウェーブ信号強度と前記エピタキシャル層の表面のエピタキシャル欠陥数との関係に基づき、前記クラスターイオンの照射条件を調整することを特徴とする半導体エピタキシャルウェーハの製造方法。
  9. 前記第1工程では、予め求めた、前記表面部のサーマルウェーブ信号強度と前記エピタキシャル層の表面のエピタキシャル欠陥数との関係、および、前記表面部のサーマルウェーブ信号強度と前記クラスターイオンのドーズ量との関係に基づき、前記クラスターイオンの照射条件としてドーズ量を調整する、請求項8に記載の半導体エピタキシャルウェーハの製造方法。
  10. 請求項1〜9のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2015203746A 2015-10-15 2015-10-15 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Active JP6485315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015203746A JP6485315B2 (ja) 2015-10-15 2015-10-15 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203746A JP6485315B2 (ja) 2015-10-15 2015-10-15 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017076712A true JP2017076712A (ja) 2017-04-20
JP6485315B2 JP6485315B2 (ja) 2019-03-20

Family

ID=58549656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203746A Active JP6485315B2 (ja) 2015-10-15 2015-10-15 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP6485315B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223907A (zh) * 2018-03-01 2019-09-10 胜高股份有限公司 半导体外延晶片的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479231A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd 半導体装置の製造方法
JPH09326428A (ja) * 1996-06-05 1997-12-16 Toshiba Corp 半導体基板の結晶欠陥評価方法
JPH10154699A (ja) * 1996-11-25 1998-06-09 Anelva Corp リモートプラズマ型プラズマ処理装置
JP2007043019A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体評価装置および半導体処理装置
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479231A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd 半導体装置の製造方法
JPH09326428A (ja) * 1996-06-05 1997-12-16 Toshiba Corp 半導体基板の結晶欠陥評価方法
JPH10154699A (ja) * 1996-11-25 1998-06-09 Anelva Corp リモートプラズマ型プラズマ処理装置
JP2007043019A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体評価装置および半導体処理装置
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223907A (zh) * 2018-03-01 2019-09-10 胜高股份有限公司 半导体外延晶片的制造方法
CN110223907B (zh) * 2018-03-01 2023-05-02 胜高股份有限公司 半导体外延晶片的制造方法

Also Published As

Publication number Publication date
JP6485315B2 (ja) 2019-03-20

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6459948B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2014076921A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6137165B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6485315B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6729447B2 (ja) エピタキシャルシリコンウェーハの製造方法および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250