JP2017123477A - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents
半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2017123477A JP2017123477A JP2017037374A JP2017037374A JP2017123477A JP 2017123477 A JP2017123477 A JP 2017123477A JP 2017037374 A JP2017037374 A JP 2017037374A JP 2017037374 A JP2017037374 A JP 2017037374A JP 2017123477 A JP2017123477 A JP 2017123477A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- atoms
- epitaxial
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
1×1017〜1×1022atoms/cm3の範囲内がより好ましく、1×1019〜1×1021atoms/cm3の範囲内がさらに好ましい。
以下、本発明の実施例について説明する。
まず、CZ法により、表1に示す濃度の炭素または窒素の少なくとも一方を含む単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットから採取されたn型のシリコンウェーハ(直径:300mm、厚さ:775μm、ドーパント種類:リン、ドーパント濃度:4×1014atoms/cm3、酸素濃度15×1017atoms)を用意した。次いで、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、クラスターイオンとしてC5H5クラスターを生成し、ドーズ量9.00×1013Clusters/cm2(炭素のドーズ量4.5×1014atoms/cm2)、炭素1原子当たりの加速電圧14.77keV/atomの条件で、各シリコンウェーハの表面に照射した。続いて、各シリコンウェーハをHF洗浄した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:6μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm3)をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハとした。
クラスターイオン照射工程に替えて、CO2を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.00×1013atoms/cm2、加速電圧300keV/atomの条件でモノマーイオン注入工程を行った以外は、本発明例1〜5と同様にして、比較例にかかるエピタキシャルシリコンウェーハを製造した。
クラスターイオンの照射を行わなかった以外は、本発明例1と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
クラスターイオンの照射を行わなかった以外は、本発明例3と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
クラスターイオンの照射を行わず、また、炭素および窒素のいずれも添加しなかった以外は、本発明例1と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
まず、クラスターイオンの照射直後と、モノマーイオンの注入直後における、炭素の分布の相違を明らかにするため、本発明例1および比較例1について、エピタキシャル層形成の前のシリコンウェーハについて、SIMS測定を行った。得られた炭素濃度プロファイルを図4に参考に示す。ここで、図4の横軸の深さはシリコンウェーハの表面をゼロとしている。
本発明例および比較例で作製した各サンプルのエピタキシャルシリコンウェーハ表面を、Ni汚染液(1.0×1012/cm2)で、それぞれスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。本発明例および比較例について、ゲッタリング能力の評価は、Ni濃度のピーク値で評価を行った。この評価は、評価基準をNi濃度プロファイルのピーク濃度の値によって以下のとおりに分類して行った。得られた評価結果を表1に示す。
◎:1×1017atoms/cm3以上
○:7.5×1016atoms/cm3以上1×1017atoms/cm3未満
△:7.5×1016atoms/cm3未満
本発明例および比較例で作製した各エピタキシャルシリコンウェーハに対して、800℃×4時間及び1000℃×16時間の熱処理を施した後、シリコンウェーハ(バルクウェーハ)におけるBMDの密度を求めた。これは、シリコンウェーハを劈開し、劈開断面に対してライトエッチング(エッチング量:2μm)処理を施した後に、光学顕微鏡を用いてウェーハ劈開断面を観察して求めた。
本発明例および比較例で作製した各サンプルのエピタキシャルウェーハの表面を、KLA−Tenchor社製:Surfscan SP−2を用いて観察評価し、LPDの発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(SF:Stacking Fault)であるか否かを評価した。
その結果、本発明例1〜5および比較例6〜8の各エピタキシャルシリコンウェーハは、いずれもエピタキシャル層表面で観察されたSFの個数は5個/ウェーハ以下であったのに対し、モノマーイオンの注入を行った比較例1〜5の各エピタキシャルシリコンウェーハは、いずれも10個/ウェーハ以上のSFが観察された。これは比較例1〜5において、エピタキシャル成長処理前に回復熱処理を施していないことから、モノマーイオンの注入によりウェーハ表面部の結晶性が乱れたままでエピタキシャル成長することに起因するものと考えられる。
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 バルク半導体ウェーハ
14 第2エピタキシャル層
16 クラスターイオン
18 改質層
20 第1エピタキシャル層
Claims (21)
- 炭素および窒素の少なくとも一方を含む半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第1工程と、
前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程と、
を有することを特徴とする半導体エピタキシャルウェーハの製造方法。 - 前記半導体ウェーハはシリコンウェーハである、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
- 前記半導体ウェーハが、シリコンウェーハの表面に第2エピタキシャル層が形成されたエピタキシャルウェーハであり、前記第1工程において前記改質層は前記第2エピタキシャル層の表面に形成される、請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。
- 前記半導体ウェーハ中の炭素濃度は1×1015atoms/cm3以上1×1017atoms/cm3以下(ASTM F123 1981)であり、窒素濃度は5×1012atoms/cm3以上5×1014atoms/cm3以下である、請求項1〜3のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記半導体ウェーハ中の酸素濃度は9×1017atoms/cm3以上18×1017atoms/cm3以下(ASTM F121 1979)である、請求項1〜4のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1工程の後かつ前記第2工程の前に、前記半導体ウェーハに対して、酸素析出物の形成を促進するための熱処理を施す、請求項1〜5のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記クラスターイオンが構成元素として炭素を含む、請求項1〜6のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記クラスターイオンが構成元素として炭素を含む2種以上の元素を含む、請求項7に記載の半導体エピタキシャルウェーハの製造方法。
- 前記クラスターイオンが、さらにドーパント元素を含み、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた1以上の元素である、請求項7または8に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1工程は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1×1016atoms/cm2以下の条件で行う、請求項9に記載の半導体エピタキシャルウェーハの製造方法。
- 炭素および窒素の少なくとも一方を含む半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に所定元素が固溶してなる改質層と、該改質層上の第1エピタキシャル層と、を有し、
前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が100nm以下であることを特徴とする半導体エピタキシャルウェーハ。 - 前記半導体ウェーハがシリコンウェーハである、請求項11に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハが、シリコンウェーハの表面に第2エピタキシャル層が形成されたエピタキシャルウェーハであり、前記改質層は前記第2エピタキシャル層の表面に位置する、請求項11または12に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハ中の炭素濃度は1×1015atoms/cm3以上1×1017atoms/cm3以下(ASTM F123 1981)であり、窒素濃度は5×1012atoms/cm3以上5×1014atoms/cm3以下である、請求項11〜13のいずれか一項に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハ中の酸素濃度は9×1017atoms/cm3以上18×1017atoms/cm3以下(ASTM F121 1979)である、請求項11〜14のいずれか一項に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する、請求項11〜15のいずれか一項に記載の半導体エピタキシャルウェーハ。
- 前記改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm3以上である、請求項11〜16のいずれか一項に記載の半導体エピタキシャルウェーハ。
- 前記所定元素が炭素を含む、請求項11〜17のいずれか一項に記載の半導体エピタキシャルウェーハ。
- 前記所定元素が炭素を含む2種以上の元素を含む、請求項18に記載の半導体エピタキシャルウェーハ。
- 前記所定元素がさらにドーパント元素を含み、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた1以上の元素である、請求項18または19に記載の半導体エピタキシャルウェーハ。
- 請求項1〜10のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項11〜20のいずれか一項に記載の半導体エピタキシャルウェーハの、表面に位置する第1エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017037374A JP2017123477A (ja) | 2017-02-28 | 2017-02-28 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017037374A JP2017123477A (ja) | 2017-02-28 | 2017-02-28 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012249335A Division JP6278591B2 (ja) | 2012-11-12 | 2012-11-13 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017123477A true JP2017123477A (ja) | 2017-07-13 |
Family
ID=59306007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017037374A Withdrawn JP2017123477A (ja) | 2017-02-28 | 2017-02-28 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017123477A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113454756A (zh) * | 2019-02-22 | 2021-09-28 | 胜高股份有限公司 | 半导体外延晶片及其制造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
WO2007146394A2 (en) * | 2006-06-13 | 2007-12-21 | Semequip, Inc. | Ion beam apparatus and method for ion implantation |
JP2008294245A (ja) * | 2007-05-25 | 2008-12-04 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
JP2008311418A (ja) * | 2007-06-14 | 2008-12-25 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
JP2009038124A (ja) * | 2007-07-31 | 2009-02-19 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
JP2009518869A (ja) * | 2005-12-09 | 2009-05-07 | セムイクウィップ・インコーポレーテッド | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
JP2009231429A (ja) * | 2008-03-21 | 2009-10-08 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010062529A (ja) * | 2008-08-04 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
JP2011151318A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2011125305A1 (ja) * | 2010-04-08 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 |
JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
-
2017
- 2017-02-28 JP JP2017037374A patent/JP2017123477A/ja not_active Withdrawn
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
JP2009518869A (ja) * | 2005-12-09 | 2009-05-07 | セムイクウィップ・インコーポレーテッド | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
JP2009540531A (ja) * | 2006-06-13 | 2009-11-19 | セムイクウィップ・インコーポレーテッド | イオンビーム装置およびイオン注入方法 |
WO2007146394A2 (en) * | 2006-06-13 | 2007-12-21 | Semequip, Inc. | Ion beam apparatus and method for ion implantation |
JP2008294245A (ja) * | 2007-05-25 | 2008-12-04 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
JP2008311418A (ja) * | 2007-06-14 | 2008-12-25 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
JP2009038124A (ja) * | 2007-07-31 | 2009-02-19 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
JP2009231429A (ja) * | 2008-03-21 | 2009-10-08 | Covalent Materials Corp | シリコンウェーハの製造方法 |
JP2010062529A (ja) * | 2008-08-04 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
JP2011151318A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2011125305A1 (ja) * | 2010-04-08 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 |
JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113454756A (zh) * | 2019-02-22 | 2021-09-28 | 胜高股份有限公司 | 半导体外延晶片及其制造方法 |
CN113454756B (zh) * | 2019-02-22 | 2024-03-15 | 胜高股份有限公司 | 半导体外延晶片及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278591B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5673811B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6065848B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5799936B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5799935B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
TWI611482B (zh) | 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 | |
JP2014099451A (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6427946B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6280301B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP2015216296A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP2017123477A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6289805B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6361779B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6318728B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2017175143A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180516 |