JP2003163216A - エピタキシャルシリコンウエハおよびその製造方法 - Google Patents

エピタキシャルシリコンウエハおよびその製造方法

Info

Publication number
JP2003163216A
JP2003163216A JP2002141165A JP2002141165A JP2003163216A JP 2003163216 A JP2003163216 A JP 2003163216A JP 2002141165 A JP2002141165 A JP 2002141165A JP 2002141165 A JP2002141165 A JP 2002141165A JP 2003163216 A JP2003163216 A JP 2003163216A
Authority
JP
Japan
Prior art keywords
epitaxial
silicon
ion
silicon substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141165A
Other languages
English (en)
Inventor
Koichi Kitahara
功一 北原
Yasumitsu Ota
泰光 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic Japan Corp
Original Assignee
Wacker NSCE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker NSCE Corp filed Critical Wacker NSCE Corp
Priority to JP2002141165A priority Critical patent/JP2003163216A/ja
Publication of JP2003163216A publication Critical patent/JP2003163216A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】 デバイス活性領域に近い場所において、つま
り、エピタキシャル層直下のイオン注入による結晶欠陥
と高濃度注入原子層により、ゲッタリングサイトとして
設けることで、エピタキシャルウエハのゲッタリング能
力を付与するとともに表面のエピタキシャル成長層に結
晶欠陥を発生させないシリコンウエハの提供を目的とす
る。 【解決手段】 下地シリコン基板の主表面側から深さ3
0nm以上1.2μm以下の領域に、イオン注入により
形成された結晶欠陥層と高濃度注入原子層を有し、該シ
リコン基板が特に結晶中に炭素が添加されているもの、
窒素が添加されているもの、もしくは炭素と窒素が両方
添加されているものを用いることで、エピタキシャル成
長面上に、結晶欠陥のないシリコンエピタキシャル層を
堆積してなることを特徴とするエピタキシャルシリコン
ウエハおよびその製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路に用
いられるシリコンウエハ及びその製造方法に関するもの
である。
【0002】
【従来の技術】半導体デバイスの電気特性を劣化させる
要因として、金属汚染が挙げられる。金属汚染によるデ
バイスの特性劣化を防ぐ方法として、シリコンの内部ま
たは裏面にゲッタリングサイトを設け、そのゲッタリン
グサイトに金属を集める手法が知られている。ゲッタリ
ングの方法は、熱処理によりシリコンウエハの内部へ酸
素析出物や転位などを導入し、その結晶欠陥を利用して
金属汚染元素をゲッタリング(IG:Internal
Gettering)する方法とシリコンウエハの裏
面にポリシリコン等の不完全結晶膜を形成する方法や裏
面にイオン注入、サンドブラストなどにより欠陥を導入
し、その欠陥を利用して金属汚染元素をゲッタリング
(EG:External Gettering)する
方法が一般的である。
【0003】デバイスの高集積化に伴い、デバイスプロ
セスの熱処理温度は低温化され、シリコンウエハはさら
に大口径化している。大口径化シリコンウエハでは、I
Gによるゲッタリングサイト(酸素析出物)を内部に作
った場合、そりやスリップなどの問題が発生する。また
裏面でのゲッタリングはそのウエハ厚みの増加と低温化
プロセスの影響により、金属元素の十分な拡散距離が得
られず、ゲッタリングサイトにまで到達しないことも考
えられる。特に、エピタキシャルウエハにおいては一般
的に高温のエピプロセスを経るため基板のIG能力は弱
い。そのため金属元素がエピタキシャル膜近傍のデバイ
ス活性領域に存在することが考えられ、デバイスの電気
特性の劣化を引き起こす可能性がある。
【0004】エピタキシャルウエハに施されるゲッタリ
ング能力付与の方法としては、エピデポ前にIGの核を
形成するための熱処理を施したものやポリシリコンを裏
面にデポする方法がある。上記問題点を鑑みるとエピタ
キシャルウエハのゲッタリング方法として最も有効な方
法は、エピタキシャル膜直下のシリコンウエハ基板にゲ
ッタリングサイトを設けることである。その方法とし
て、エピタキシャル成長前にシリコンウエハのエピタキ
シャル成長面(主表面)側にイオン注入する技術がいく
つか公開されている。その中で、特開2001−771
19公報において、イオン注入を用いたエピタキシャル
ウエハのゲッタリング技術が公開されており、注入イオ
ン種や注入条件を最適化しないと、注入によるダメージ
によりエピタキシャル層に結晶欠陥が入ることを示して
いる。この公報において、注入欠陥は注入する深さや注
入量などに依存していることを示し、エピタキシャル層
直下のイオン注入による結晶欠陥をゲッタリングサイト
として設けることで、エピタキシャルウエハのゲッタリ
ング能力を付与するとともに表面のエピタキシャル成長
層に結晶欠陥を発生させないシリコンウエハとその製造
方法が提案されている。
【0005】
【発明が解決しようとする課題】特開2001−771
19公報では、イオン種によって欠陥発生のドーズ量条
件が変わることが記載されている。特に、ボロンイオ
ン、フッ化ボロンイオン、アルゴンイオンについてはド
ーズ量が1E15/cmより大きいとエピ層に結晶欠
陥が発生することが記載されている。エピタキシャルウ
エハの下地シリコン基板に強いゲッタリング能力を持た
せるためにはドーズ量を増加させることが重要である
が、ドーズ量を増加させると上記公報のように、エピ層
に結晶欠陥が発生するという課題があり、増加させるこ
とができない。
【0006】さらに、ドーズ量が少ないとデバイスプロ
セスによってはプロセスの後半でゲッタリング能力が弱
くなる懸念がある。
【0007】本発明の目的は、デバイス活性領域に近い
場所において、つまり、エピ層直下のイオン注入による
ゲッタリングサイトとして設けることで、エピタキシャ
ルウエハのゲッタリング能力を付与するとともに、その
ゲッタリング能力を強化するために、従来よりも注入量
を増大させても、注入起因によるエピ層の結晶欠陥を発
生させない製造方法の提供である。また、デバイスプロ
セスの前段から後段にわたって強いゲッタリング能力を
維持するための技術の提供である。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明者らは前記エピタキシャルシリコンウエハに
おいて、主表面側に注入する下地シリコン基板によって
エピ層表面の結晶欠陥の発生しないドーズ量条件は拡大
することを見出した。通常のミラーウエハにおいて、エ
ピ層欠陥が発生しない注入条件は特開2001−771
19公報となるが、下地シリコン基板に炭素もしくは窒
素、または窒素と炭素を同時に添加したシリコン基板を
用いることで、エピ層への結晶欠陥の発生が抑制される
と共に、欠陥が発生しない注入量が増大することを見出
した。この注入量はどのイオンについても同じであり欠
陥発生は注入深さと注入時の注入原子のピーク体積濃度
で記載することができることを見出した。注入ピーク濃
度は注入ドーズ量とほぼ正比例の関係にあるが注入深さ
が深いときは浅いときよりも多くの注入量が必要にな
る。おおよそ1E17/cmは1E13/cmであ
り、1E21/cmは1E17/cmの注入ドーズ
量が対応する。また、もしもプロセスの後段で注入欠陥
によるゲッタリング能力が低下した場合でも、炭素およ
び窒素が添加されたシリコン基板もしくは窒素と炭素が
同時に添加されたシリコン基板を使うことにより、プロ
セス前段は注入欠陥、プロセス後段ではIG効果で、デ
バイス活性領域はプロセスの前段から後段まで強いゲッ
タリングの能力を持った基板で保証される。
【0009】これにより、特開2001−77119公
報に記載の注入イオン種によりエピ層への欠陥発生の条
件は、注入イオン種によらず注入ドーズ量の範囲が飛躍
的に拡大することが分かった。これまでエピ層に結晶欠
陥が発生していた条件においても、エピ層の結晶欠陥の
発生がなくなった。また、特開2001−77119公
報においては、酸化膜の形成が必要であった。しかし、
注入機の性能に依存してアルミ、鉄などの金属汚染が発
生するが、金属汚染が少ない場合は必ずしも酸化膜は必
要ないことを見出した。つまりアルミおよび鉄が2×1
10/cm以下である場合、酸化膜は必要ないこと
を見出した。
【0010】すなわち、本発明は、下記(1)〜(2
1)により達成される。
【0011】(1) 下地シリコン基板の主表面側から
深さ30nm以上1.2μm以下の領域に、イオンを注
入することにより結晶欠陥層を含む注入原子の高濃度層
を形成し、その後下地シリコン基板の主表面側にエピタ
キシャル成長させて作製するエピタキシャルシリコンウ
エハにおいて、該下地シリコン基板が特に、結晶中に炭
素が添加された基板を用いることを特徴とする、注入起
因による結晶欠陥がシリコンエピタキシャル層に発生し
ないエピタキシャルシリコンウエハ。
【0012】(2) 下地シリコン基板の主表面側から
深さ30nm以上1.2μm以下の領域に、イオンを注
入することにより結晶欠陥層を含む注入原子の高濃度層
を形成し、その後下地シリコン基板の主表面側にエピタ
キシャル成長させて作製するエピタキシャルシリコンウ
エハにおいて、該下地シリコン基板が特に、結晶中に窒
素が添加された基板を用いることを特徴とする、注入起
因による結晶欠陥がシリコンエピタキシャル層に発生し
ないエピタキシャルシリコンウエハ。
【0013】(3) 下地シリコン基板の主表面側から
深さ30nm以上1.2μm以下の領域に、イオンを注
入することにより結晶欠陥層を含む注入原子の高濃度層
を形成し、その後下地シリコン基板の主表面側にエピタ
キシャル成長させて作製するエピタキシャルシリコンウ
エハにおいて、該下地シリコン基板が特に、結晶中に窒
素と炭素が両方添加された基板を用いることを特徴とす
る、注入起因による結晶欠陥がシリコンエピタキシャル
層に発生しないエピタキシャルシリコンウエハ。
【0014】(4) 請求項1から3記載のエピタキシ
ャルシリコンウエハにおいて、注入イオン種がヘリウム
イオン(He)、ボロンイオン(+)、フッ化ボロ
ンイオン(BF )、炭素イオン(C)、一酸化炭
素イオン(CO)、窒素イオン(N)、酸素イオン
(O)、フッ素イオン(F)、ネオンイオン(Ne
)、シリコンイオン(Si)、リンイオン
(P)、アルゴンイオン(Ar)、ゲルマニウムイ
オン(Ge)、砒素イオン(As)およびアンチモ
ンイオン(Sb+)よりなる群から選ばれた少なくとも
1種のイオンを注入することを特徴としたシリコンエピ
タキシャルウエハ。
【0015】(5) 請求項1から3記載のエピタキシ
ャルシリコンウエハにおいて、該下地シリコン基板にイ
オン注入する前に、該下地シリコン基板上に50nm以
下の厚みのシリコン酸化膜を形成し、請求項1から3記
載の下地シリコン基板中のイオンが請求項1から3記載
の深さとなるように加速エネルギーを制御したイオンを
該下地シリコン基板の上記酸化膜を通して主表面側から
注入した後、前記シリコン酸化膜を除去してから該下地
シリコン基板の主表面側にシリコンエピタキシャル層を
堆積することを特徴とするエピタキシャルシリコンウエ
ハ。
【0016】(6) 請求項1から3記載のエピタキシ
ャルシリコンウエハにおいて、該下地シリコン基板にイ
オン注入する前に、該下地シリコン基板上にシリコン酸
化膜を形成せず、請求項1から3記載の下地シリコン基
板中のイオンが請求項1から3記載の深さとなるように
加速エネルギーを制御したイオンを主表面側から注入し
た後、該下地シリコン基板の主表面側にシリコンエピタ
キシャル層を堆積することを特徴とするエピタキシャル
シリコンウエハ。
【0017】(7) 請求項1記載のエピタキシャルシ
リコンウエハにおいて、該下地シリコン基板の結晶中に
添加された炭素濃度が5×1015〜5×1017at
oms/cmであることを特徴とするエピタキシャル
シリコンウエハ。
【0018】(8) 請求項2記載のエピタキシャルシ
リコンウエハにおいて、該下地シリコン基板の結晶中に
添加された窒素濃度が1×1013〜2×1015at
oms/cmであることを特徴とするエピタキシャル
シリコンウエハ。
【0019】(9) 請求項3記載のエピタキシャルシ
リコンウエハにおいて、該下地シリコン基板の結晶中に
添加された窒素濃度と炭素濃度が、窒素濃度が1×10
13〜1×1016atoms/cm、炭素濃度が5
×1015〜5×1017atoms/cmであるこ
とを特徴とするエピタキシャルシリコンウエハ。
【0020】(10) 請求項1から9記載のエピタキ
シャルシリコンウエハにおいて、イオン注入された注入
原子の高濃度層のピーク体積濃度が1×1017ato
ms/cm以上1×1021atoms/cm以下
であることを特徴とするエピタキシャルシリコンウエ
ハ。
【0021】(11) 下地シリコン基板の主表面側か
ら深さ30nm以上1.2μm以下の領域に、イオンを
注入することにより結晶欠陥層を含む注入原子の高濃度
層を形成し、その後下地シリコン基板の主表面側にエピ
タキシャル成長させて作製するエピタキシャルシリコン
ウエハにおいて、該下地シリコン基板が特に、結晶中に
炭素が添加された基板を用いることを特徴とする、注入
起因による結晶欠陥がシリコンエピタキシャル層に発生
しないエピタキシャルシリコンウエハの製造方法。
【0022】(12) 下地シリコン基板の主表面側か
ら深さ30nm以上1.2μm以下の領域に、イオンを
注入することにより結晶欠陥層を含む注入原子の高濃度
層を形成し、その後下地シリコン基板の主表面側にエピ
タキシャル成長させて作製するエピタキシャルシリコン
ウエハにおいて、該下地シリコン基板が特に、結晶中に
窒素が添加された基板を用いることを特徴とする、注入
起因による結晶欠陥がシリコンエピタキシャル層に発生
しないエピタキシャルシリコンウエハの製造方法。
【0023】(13) 下地シリコン基板の主表面側か
ら深さ30nm以上1.2μm以下の領域に、イオンを
注入することにより結晶欠陥層を含む注入原子の高濃度
層を形成し、その後下地シリコン基板の主表面側にエピ
タキシャル成長させて作製するエピタキシャルシリコン
ウエハにおいて、該下地シリコン基板が特に、結晶中に
窒素と炭素が両方添加された基板を用いることを特徴と
する、注入起因による結晶欠陥がシリコンエピタキシャ
ル層に発生しないエピタキシャルシリコンウエハの製造
方法。
【0024】(14) 請求項1から3記載のエピタキ
シャルシリコンウエハにおいて、注入イオン種がヘリウ
ムイオン(He)、ボロンイオン(B)、フッ化ボ
ロンイオン(BF )、炭素イオン(C)、一酸化
炭素イオン(CO)、窒素イオン(N)、酸素イオ
ン(O)、フッ素イオン(F)、ネオンイオン(N
)、シリコンイオン(Si)、リンイオン
(P)、アルゴンイオン(Ar)、ゲルマニウムイ
オン(Ge)、砒素イオン(As)およびアンチモ
ンイオン(Sb)よりなる群から選ばれた少なくとも
1種のイオンを注入することを特徴としたシリコンエピ
タキシャルウエハの製造方法。
【0025】(15) 請求項1から3記載のエピタキ
シャルシリコンウエハにおいて、該下地シリコン基板に
イオン注入する前に、該下地シリコン基板上に50nm
以下の厚みのシリコン酸化膜を形成し、請求項1から3
記載の下地シリコン基板中のイオンが請求項1から3記
載の深さとなるように加速エネルギーを制御したイオン
を該下地シリコン基板の上記酸化膜を通して主表面側か
ら注入した後、前記シリコン酸化膜を除去してから該下
地シリコン基板の主表面側にシリコンエピタキシャル層
を堆積することを特徴とするエピタキシャルシリコンウ
エハの製造方法。
【0026】(16) 請求項1から3記載のエピタキ
シャルシリコンウエハにおいて、該下地シリコン基板に
イオン注入する前に、該下地シリコン基板上にシリコン
酸化膜を形成せず、請求項1から3記載の下地シリコン
基板中のイオンが請求項1から3記載の深さとなるよう
に加速エネルギーを制御したイオンを主表面側から注入
した後、該下地シリコン基板の主表面側にシリコンエピ
タキシャル層を堆積することを特徴とするエピタキシャ
ルシリコンウエハの製造方法。
【0027】(17) 請求項1記載のエピタキシャル
シリコンウエハにおいて、該下地シリコン基板の結晶中
に添加された炭素濃度が5×1015〜5×1017
toms/cmであることを特徴とするエピタキシャ
ルシリコンウエハ。
【0028】(18) 請求項2記載のエピタキシャル
シリコンウエハにおいて、該下地シリコン基板の結晶中
に添加された窒素濃度が1×1013〜2×1015
toms/cmであることを特徴とするエピタキシャ
ルシリコンウエハの製造方法。
【0029】(19) 請求項3記載のエピタキシャル
シリコンウエハにおいて、該下地シリコン基板の結晶中
に添加された窒素濃度と炭素濃度が、窒素濃度が1×1
〜1×1016atoms/cm、炭素濃度が
5×1015〜5×1017atoms/cmである
ことを特徴とするエピタキシャルシリコンウエハの製造
方法。
【0030】(20) 請求項1から9記載のエピタキ
シャルシリコンウエハにおいて、イオン注入された注入
原子の高濃度層のピーク体積濃度が1×1017ato
ms/cm以上1×1021atoms/cm以下
であることを特徴とするエピタキシャルシリコンウエハ
の製造方法。
【0031】(21) シリコンエピタキシャル層を堆
積する方法が、1000℃以上1200℃以下による常
圧エピタキシャル成長法である請求項1〜10に記載の
エピタキシャルシリコンウエハの製造方法。
【0032】
【発明の実施の形態】以下、本発明を、図面を参照しつ
つ実施形態に基づき説明する。
【0033】上記目的を達成するために、以下の手順で
実施する(図1参照)。
【0034】注入イオン種と加速エネルギーで決まる飛
程距離の最頻値(濃度ピーク)が下地シリコン基板1の
エピタキシャル成長面3(以下、「エピタキシャル層堆
積用基板表面」と称する。)(図1(A)参照)から3
0nm以上1.2μm以下の深さとなるように、イオン
注入する。また、注入装置による注入時に金属汚染があ
る場合には、該エピタキシャル層堆積用基板表面3にシ
リコン酸化膜2を形成させる(図1(B)参照)。該酸
化膜2を形成する場合には50nm以下で形成しておく
ことが重要である。酸化膜形成の理由は、上記したよう
にイオン注入による金属汚染が多い場合、その混入の防
止のためである。金属汚染の混入により、後に形成され
るエピタキシャル層5に結晶欠陥が入る可能性があり、
その場合には少なくとも10nm以上あることが望まし
い。金属汚染が少ない場合には酸化膜を形成する必要は
ない。ただし、洗浄により形成される自然酸化膜はパー
ティクル付着などの防止に有効である。よって注入前の
洗浄にて、表面を親水性にすることは有効である。フッ
酸による疎水性でも問題はない。飛程距離の最頻値がエ
ピタキシャル層堆積用基板表面3から30nmよりも深
い位置になるようにする理由は、30nm未満ではエピ
タキシャル成長中に表面に残留した欠陥が転写もしくは
それが起因でエピ層に欠陥が発生するためである。加速
エネルギーは、少なくとも30keV以上で注入を行な
う(図1(C)参照)。注入加速エネルギーが低すぎる
と金属をゲッタリングする結晶欠陥の発生率が低下する
ため、ゲッタリング能力が低下する。また、数MeVも
の高い加速エネルギーで作製すると、深さが深い分だけ
注入欠陥領域は表面から遠ざかるものの、エピタキシャ
ル層堆積用基板表面のダメージも大きくエピ層への欠陥
が発生してしまう。さらにイオン注入装置能力とデバイ
ス活性領域から遠ざかるために、最適製造条件が規定さ
れる。ドーズ量も同様に、低すぎるとイオン注入結晶欠
陥6の量が低下する(図1(D)参照)。高すぎるとエ
ピタキシャル層に結晶欠陥が転写されるため、その最適
領域が存在する。注入ドーズ量のピーク濃度は、SIM
S(二次イオン質量分析)により同定できる。注入量は
各イオンすべてにおいて、ピーク体積濃度が1E17〜
1E21/cmの範囲にあれば問題ないが、特に1E
18〜1E21/cmの範囲のものが最もゲッタリン
グに効果があり、下地シリコン基板に炭素、もしくは窒
素、または窒素および炭素が添加されたものを用いるこ
とで、結晶欠陥が発生しない。
【0035】上記内容で、エピタキシャル層の結晶欠陥
はライトエッチングと光学顕微鏡により観察できる。こ
れをウエハの面内全体を評価する場合、高感度のパーテ
ィクルカウンターを用いる。結晶欠陥が発生しないこと
の定義は、0.2μm以上の欠陥が零であることであ
る。0.2μm未満の計測もできるが、その場合は結晶
欠陥とごみとの区別が難しく、その場合でも0.5個/
cm以下である。
【0036】これまでの何も添加しない通常の下地シリ
コン基板では、注入によってダメージを受けた下地シリ
コン基板はそのドーズ量を増加させて注入欠陥を大量に
導入した場合、エピ層に欠陥を発生させてしまった。し
かし、炭素単独、もしくは窒素単独、または窒素と炭素
を同時に添加した下地シリコン基板では、従来のエピ層
欠陥が発生するドーズ量よりも1〜2桁以上もの注入ド
ーズ量を導入しても結晶欠陥はエピ層に発生しない。こ
の効果とは別に、炭素添加、窒素添加および窒素と炭素
同時添加基板は、デバイスプロセスの初期段階は基板全
体の析出が遅れるが、デバイスプロセスが進むにつれ
て、その密度および量は徐々に増加するため、デバイス
プロセス初期でもゲッタリング能力を発揮するイオン注
入と炭素や窒素および窒素と炭素同時添加したシリコン
ウエハを使用することで、全デバイスプロセスを通して
金属ゲッタリングに有効なエピ層が無欠陥のエピタキシ
ャルシリコンウエハとなる。
【0037】炭素添加量は低すぎると転位などの欠陥抑
制効果は少なく、5E15/cm以上が良い。さらに
確実にその効果を狙うには1E16/cm以上が望ま
しい。また炭素濃度が5E17/cmを超えると炭素
によるエピ層劣化も考えられ、5E17/cm以下が
望ましい。また、窒素単独添加では、窒素の添加量が1
E13/cm以上あることで、炭素持たない高温析出
効果を生じるが、1E15/cmを超えるとエピ層自
体に結晶欠陥が発生してしまう。しかしながらイオン注
入することでエピ層へ転位が発生する窒素の限界濃度が
増加し、2E15/cmまで引き上げることができ
る。さらに窒素と炭素同時添加では、両方の析出の効果
で十分析出するとともに、エピ層欠陥が発生させない範
囲を拡大させられる。転位が発生する窒素の限界濃度は
窒素単独添加の2E15/cmから1E16/cm
まで増加させることができる。しかしながら窒素が1E
16/cmを超えると結晶育成自体の制御しにくくな
る。
【0038】また、下地シリコン基板がp型である場合
は、ボロンイオン(B)やフッ化ボロンイオン(BF
)などを注入することで同型の注入原子層を形成す
ることができる。これにより、p/pと同様の効果を
もつ構造を形成できる。もちろん、p型においても、ヘ
リウムイオン(He)、炭素イオン(C)、一酸化
炭素イオン(CO)、窒素イオン(N)、酸素イオ
ン(O)、フッ素イオン(F)、ネオンイオン(N
)、シリコンイオン(Si)、アルゴンイオン
(Ar)、ゲルマニウムイオン(Ge)等を注入し
ても強いゲッタリング能力が得られる。n型の基板であ
る場合は、リンイオン(P)、砒素イオン(As
やアンチモンイオン(Sb)などを注入することで欠
陥層と同型の注入原子層を形成することができる。これ
により、n/nと同様の効果をもつ構造を形成でき
る。もちろん、n型においても、ヘリウムイオン(He
)、炭素イオン(C)、一酸化炭素イオン(C
)、窒素イオン(N)、酸素イオン(O)、フ
ッ素イオン(F)、ネオンイオン(Ne)、シリコ
ンイオン(Si)、アルゴンイオン(Ar)、ゲル
マニウムイオン(Ge)等を注入しても強いゲッタリ
ング能力が得られる。
【0039】酸化膜形成は、熱酸化膜や化学酸化膜等、
金属汚染の少ないクリーンな環境において形成された緻
密な酸化膜であることが重要である。
【0040】イオン注入後、酸化膜をフッ酸にて除去
し、金属除去、パーティクル除去に有効な洗浄を行う。
酸化膜がない場合においても上記洗浄を実施することで
表面に付着した金属やパーティクルの除去が可能とな
る。これは、エピタキシャル成長前の基板洗浄と兼ねる
ことができる。
【0041】その後、酸化膜が除去されたエピタキシャ
ル層堆積用基板表面上にエピタキシャル成長法によりシ
リコンエピタキシャル層を堆積する。エピタキシャル成
長における1000〜1200℃では、飛程付近でのイ
オン種による転位等の結晶欠陥は消滅せず、逆に二次欠
陥等の生成が起こる。ここで、常圧エピタキシャル成長
装置によるランプ加熱を用いたエピタキシャル成長の方
がより作用効果を発揮できる。
【0042】なお、本発明に係るエピタキシャルシリコ
ンウエハにおいては、前記したイオン注入により、エピ
タキシャル層堆積用基板表面から深さ30nm以上1.
2μm以下の領域に、結晶欠陥層6が形成されるが、
(図1(D)参照)、この「深さ」は該基板表面3から
結晶欠陥層6の中心までの距離を指すものである。そし
てこの結晶欠陥層は、上記数値領域内にその中心を有す
るものであれば、その厚みはいかなるものであっても良
い。
【0043】
【実施例】以下本発明を実施例によりさらに具体的に説
明する。これは単なる例示に過ぎず、本発明はこれらの
実施例の記載によって制限されるものではない。
【0044】(実施例1)抵抗率10Ωcm程度のp型
(100)の8インチシリコン基板を準備した。以下の
手順で、各種エピタキシャルシリコンウエハを作製し
た。まず、炭素濃度が5×1015atoms/cm
のものと5×1017atoms/cmの2種類、窒
素濃度が1×1013atoms/cmのものと2×
1015atoms/cmの2種類、窒素と炭素添加
基板は、窒素が1×1013atoms/cmで炭素
が5×1015atoms/cmのものと窒素が1×
10 atoms/cmで炭素が5×1017at
oms/cmのものまた窒素が1×1016atom
s/cmで炭素が5×1015atoms/cm
窒素が1×1016atoms/cmで炭素が5×1
17atoms/cm のものを準備した。これらの
試料について、以下の手順で行なった。なお、ゲッタリ
ング評価にはニッケルを故意汚染した試料を用いて評価
している。イオン種は注入欠陥が発生する請求項記載の
どのイオンについてでも構わないが、この中からボロン
イオン、カーボンイオン、アルゴンイオン、シリコンイ
オンについて示すことにする。
【0045】1) まず、上記イオンが透過し、酸化膜
50nmおよび酸化膜を作成しない試料に飛程距離がそ
れぞれ30nmおよび1.2μmとなるように加速エネ
ルギーを設定して、試料を作成した。その注入原子のピ
ーク濃度が、約1×1017、1×1018、1×10
20および1×1021/cmの4水準を作成した。
【0046】2) 次に、酸化膜を形成したものは0.
5%の希フッ酸により酸化膜を除去し、アンモニア過酸
化水素水洗浄、塩酸過酸化水素水洗浄等による金属やパ
ーティクルの除去を行い、ランプ加熱の常圧エピタキシ
ャル成長装置にて、1100〜1150℃の温度で5μ
mのシリコンエピタキシャル成長を行った。
【0047】3) 続いて、得られたエピタキシャルシ
リコンウエハ表面に、ニッケルをそれぞれスピンコート
汚染により5×1012atoms/cm2の故意汚染
を施した。この場合も汚染していなものも比較として用
意した。
【0048】4) 1000℃で60分、窒素雰囲気で
拡散熱処理を施した後、ゲート酸化膜を300Å形成し
た。この試料の酸化膜中およびエピタキシャル層および
注入欠陥層を含む注入原子層でのニッケルの濃度をフッ
酸およびフッ硝酸液を用い段階エッチングと原子吸光分
析にて回収量の評価を行なった。モニターによる汚染量
をあらかじめ原子吸光分析により求めておき、その量を
100%とする。酸化膜、エピタキシャル層、注入原子
層および欠陥層、基板からのニッケルの濃度を求めた。
【0049】5) 各種イオン注入と下地シリコン基板
によるのニッケル回収量結果を表1〜5に示す。注入し
たサンプルすべてにおいて注入欠陥付近で90%以上の
ニッケルが回収され、飛程距離がそれぞれ30nmおよ
び1.2μmの試料において各イオン注入のピーク体積
濃度1×1017〜1×1021/cmの範囲でゲッ
タリング能力が優れている。酸化膜があってもなくても
そのゲッタリング能力はほとんど変わらず、ライトエッ
チング液により3μmエッチングして光学顕微鏡観察し
たが、エピ層表面の結晶欠陥はなかった。
【0050】なお、本実施例ではニッケルについてのゲ
ッタリング能力を示しているが、鉄や銅等の金属につい
てもイオン注入による注入欠陥は有効なゲッタリングサ
イトになる。
【0051】(比較例1)上記実施例の4つのイオン種
において、注入ピーク体積濃度が2E21/cm で1
E21/cmを超えた場合のエピ層欠陥の発生を表3
3に示す。欠陥観察方法はライトエッチング液により3
μmエッチングして光学顕微鏡観察した。どのイオン種
もエピ層に欠陥が発生している。
【0052】(比較例2)炭素も窒素も添加していない
基板に、上記の条件で試料を作成した場合、ゲッタリン
グ能力はあるものの、注入ピークが1E20および1E
21/cmではすべて結晶欠陥が発生してしまった。
【0053】なお、各表について、表1〜表8は、炭素
添加した基板を用いた場合の各層におけるニッケル回収
量、表9〜表16は、窒素添加した基板を用いた場合の
各層におけるニッケル回収量、表17〜表32は、窒素
と炭素を添加した基板を用いた場合の各層におけるニッ
ケル回収量、表33は、注入ピーク体積濃度が2E21
/cmの場合の各イオン種のエピ層欠陥発生状況、表
34〜表37は、炭素も窒素および炭素を添加していな
い基板を用いた場合の各層におけるニッケル回収量を表
わす。
【0054】
【表1】
【0055】
【表2】
【0056】
【表3】
【0057】
【表4】
【0058】
【表5】
【0059】
【表6】
【0060】
【表7】
【0061】
【表8】
【0062】
【表9】
【0063】
【表10】
【0064】
【表11】
【0065】
【表12】
【0066】
【表13】
【0067】
【表14】
【0068】
【表15】
【0069】
【表16】
【0070】
【表17】
【0071】
【表18】
【0072】
【表19】
【0073】
【表20】
【0074】
【表21】
【0075】
【表22】
【0076】
【表23】
【0077】
【表24】
【0078】
【表25】
【0079】
【表26】
【0080】
【表27】
【0081】
【表28】
【0082】
【表29】
【0083】
【表30】
【0084】
【表31】
【0085】
【表32】
【0086】
【表33】
【0087】
【表34】
【0088】
【表35】
【0089】
【表36】
【0090】
【表37】
【0091】
【発明の効果】以上の通り本発明によれば、デバイス活
性領域に近い、エピタキシャル層直下に、イオンを注入
することで、エピタキシャル層直下には結晶欠陥および
高濃度注入原子層を導入し、エピタキシャル層にはスタ
ッキングフォールトや転位の発生のない、高いゲッタリ
ング能力を持ったエピタキシャルシリコンウエハの提供
が可能となる。
【図面の簡単な説明】
【図1】 本発明のエピタキシャルシリコンウエハの製
造工程図。
【符号の説明】
1…シリコン基板、 2…シリコン酸化膜(必要ない場合もある)、 3…シリコン基板のエピタキシャル成長面、 4…シリコン基板の表面層(注入欠陥回復)、 5…エピタキシャル層、 6…イオン注入結晶欠陥層。

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 下地シリコン基板の主表面側から深さ3
    0nm以上1.2μm以下の領域に、イオンを注入する
    ことにより結晶欠陥層を含む注入原子の高濃度層を形成
    し、その後下地シリコン基板の主表面側にエピタキシャ
    ル成長させて作製するエピタキシャルシリコンウエハに
    おいて、該下地シリコン基板が特に、結晶中に炭素が添
    加された基板を用いることを特徴とする、注入起因によ
    る結晶欠陥がシリコンエピタキシャル層に発生しないエ
    ピタキシャルシリコンウエハ。
  2. 【請求項2】 下地シリコン基板の主表面側から深さ3
    0nm以上1.2μm以下の領域に、イオンを注入する
    ことにより結晶欠陥層を含む注入原子の高濃度層を形成
    し、その後下地シリコン基板の主表面側にエピタキシャ
    ル成長させて作製するエピタキシャルシリコンウエハに
    おいて、該下地シリコン基板が特に、結晶中に窒素が添
    加された基板を用いることを特徴とする、注入起因によ
    る結晶欠陥がシリコンエピタキシャル層に発生しないエ
    ピタキシャルシリコンウエハ。
  3. 【請求項3】 下地シリコン基板の主表面側から深さ3
    0nm以上1.2μm以下の領域に、イオンを注入する
    ことにより結晶欠陥層を含む注入原子の高濃度層を形成
    し、その後下地シリコン基板の主表面側にエピタキシャ
    ル成長させて作製するエピタキシャルシリコンウエハに
    おいて、該下地シリコン基板が特に、結晶中に窒素と炭
    素が両方添加された基板を用いることを特徴とする、注
    入起因による結晶欠陥がシリコンエピタキシャル層に発
    生しないエピタキシャルシリコンウエハ。
  4. 【請求項4】 請求項1から3記載のエピタキシャルシ
    リコンウエハにおいて、注入イオン種がヘリウムイオン
    (He)、ボロンイオン(B)、フッ化ボロンイオ
    ン(BF )、炭素イオン(C)、一酸化炭素イオ
    ン(CO)、窒素イオン(N)、酸素イオン
    (O)、フッ素イオン(F)、ネオンイオン(Ne
    )、シリコンイオン(Si)、リンイオン
    (P)、アルゴンイオン(Ar)、ゲルマニウムイ
    オン(Ge)、砒素イオン(As)およびアンチモ
    ンイオン(Sb)よりなる群から選ばれた少なくとも
    1種のイオンを注入することを特徴としたシリコンエピ
    タキシャルウエハ。
  5. 【請求項5】 請求項1から3記載のエピタキシャルシ
    リコンウエハにおいて、該下地シリコン基板にイオン注
    入する前に、該下地シリコン基板上に50nm以下の厚
    みのシリコン酸化膜を形成し、請求項1から3記載の下
    地シリコン基板中のイオンが請求項1から3記載の深さ
    となるように加速エネルギーを制御したイオンを該下地
    シリコン基板の上記酸化膜を通して主表面側から注入し
    た後、前記シリコン酸化膜を除去してから該下地シリコ
    ン基板の主表面側にシリコンエピタキシャル層を堆積す
    ることを特徴とするエピタキシャルシリコンウエハ。
  6. 【請求項6】 請求項1から3記載のエピタキシャルシ
    リコンウエハにおいて、該下地シリコン基板にイオン注
    入する前に、該下地シリコン基板上にシリコン酸化膜を
    形成せず、請求項1から3記載の下地シリコン基板中の
    イオンが請求項1から3記載の深さとなるように加速エ
    ネルギーを制御したイオンを主表面側から注入した後、
    該下地シリコン基板の主表面側にシリコンエピタキシャ
    ル層を堆積することを特徴とするエピタキシャルシリコ
    ンウエハ。
  7. 【請求項7】 請求項1記載のエピタキシャルシリコン
    ウエハにおいて、該下地シリコン基板の結晶中に添加さ
    れた炭素濃度が5×1015〜5×1017atoms
    /cmであることを特徴とするエピタキシャルシリコ
    ンウエハ。
  8. 【請求項8】 請求項2記載のエピタキシャルシリコン
    ウエハにおいて、該下地シリコン基板の結晶中に添加さ
    れた窒素濃度が1×1013〜2×1015atoms
    /cmであることを特徴とするエピタキシャルシリコ
    ンウエハ。
  9. 【請求項9】 請求項3記載のエピタキシャルシリコン
    ウエハにおいて、該下地シリコン基板の結晶中に添加さ
    れた窒素濃度と炭素濃度が、窒素濃度が1×1013
    1×1016atoms/cm、炭素濃度が5×10
    15〜5×1017atoms/cmであることを特
    徴とするエピタキシャルシリコンウエハ。
  10. 【請求項10】 請求項1から9記載のエピタキシャル
    シリコンウエハにおいて、イオン注入された注入原子の
    高濃度層のピーク体積濃度が1×1017atoms/
    cm以上1×1021atoms/cm以下である
    ことを特徴とするエピタキシャルシリコンウエハ。
  11. 【請求項11】 下地シリコン基板の主表面側から深さ
    30nm以上1.2μm以下の領域に、イオンを注入す
    ることにより結晶欠陥層を含む注入原子の高濃度層を形
    成し、その後下地シリコン基板の主表面側にエピタキシ
    ャル成長させて作製するエピタキシャルシリコンウエハ
    において、該下地シリコン基板が特に、結晶中に炭素が
    添加された基板を用いることを特徴とする、注入起因に
    よる結晶欠陥がシリコンエピタキシャル層に発生しない
    エピタキシャルシリコンウエハの製造方法。
  12. 【請求項12】 下地シリコン基板の主表面側から深さ
    30nm以上1.2μm以下の領域に、イオンを注入す
    ることにより結晶欠陥層を含む注入原子の高濃度層を形
    成し、その後下地シリコン基板の主表面側にエピタキシ
    ャル成長させて作製するエピタキシャルシリコンウエハ
    において、該下地シリコン基板が特に、結晶中に窒素が
    添加された基板を用いることを特徴とする、注入起因に
    よる結晶欠陥がシリコンエピタキシャル層に発生しない
    エピタキシャルシリコンウエハの製造方法。
  13. 【請求項13】 下地シリコン基板の主表面側から深さ
    30nm以上1.2μm以下の領域に、イオンを注入す
    ることにより結晶欠陥層を含む注入原子の高濃度層を形
    成し、その後下地シリコン基板の主表面側にエピタキシ
    ャル成長させて作製するエピタキシャルシリコンウエハ
    において、該下地シリコン基板が特に、結晶中に窒素と
    炭素が両方添加された基板を用いることを特徴とする、
    注入起因による結晶欠陥がシリコンエピタキシャル層に
    発生しないエピタキシャルシリコンウエハの製造方法。
  14. 【請求項14】 請求項1から3記載のエピタキシャル
    シリコンウエハにおいて、注入イオン種がヘリウムイオ
    ン(He)、ボロンイオン(B)、フッ化ボロンイ
    オン(BF )、炭素イオン(C)、一酸化炭素イ
    オン(CO)、窒素イオン(N)、酸素イオン(O
    )、フッ素イオン(F)、ネオンイオン(N
    )、シリコンイオン(Si)、リンイオン
    (P)、アルゴンイオン(Ar)、ゲルマニウムイ
    オン(Ge)、砒素イオン(As)およびアンチモ
    ンイオン(Sb)よりなる群から選ばれた少なくとも
    1種のイオンを注入することを特徴としたシリコンエピ
    タキシャルウエハの製造方法。
  15. 【請求項15】 請求項1から3記載のエピタキシャル
    シリコンウエハにおいて、該下地シリコン基板にイオン
    注入する前に、該下地シリコン基板上に50nm以下の
    厚みのシリコン酸化膜を形成し、請求項1から3記載の
    下地シリコン基板中のイオンが請求項1から3記載の深
    さとなるように加速エネルギーを制御したイオンを該下
    地シリコン基板の上記酸化膜を通して主表面側から注入
    した後、前記シリコン酸化膜を除去してから該下地シリ
    コン基板の主表面側にシリコンエピタキシャル層を堆積
    することを特徴とするエピタキシャルシリコンウエハの
    製造方法。
  16. 【請求項16】 請求項1から3記載のエピタキシャル
    シリコンウエハにおいて、該下地シリコン基板にイオン
    注入する前に、該下地シリコン基板上にシリコン酸化膜
    を形成せず、請求項1から3記載の下地シリコン基板中
    のイオンが請求項1から3記載の深さとなるように加速
    エネルギーを制御したイオンを主表面側から注入した
    後、該下地シリコン基板の主表面側にシリコンエピタキ
    シャル層を堆積することを特徴とするエピタキシャルシ
    リコンウエハの製造方法。
  17. 【請求項17】 請求項1記載のエピタキシャルシリコ
    ンウエハにおいて、該下地シリコン基板の結晶中に添加
    された炭素濃度が5×1015〜5×10 atom
    s/cmであることを特徴とするエピタキシャルシリ
    コンウエハ。
  18. 【請求項18】 請求項2記載のエピタキシャルシリコ
    ンウエハにおいて、該下地シリコン基板の結晶中に添加
    された窒素濃度が1×1013〜2×10 atom
    s/cmであることを特徴とするエピタキシャルシリ
    コンウエハの製造方法。
  19. 【請求項19】 請求項3記載のエピタキシャルシリコ
    ンウエハにおいて、該下地シリコン基板の結晶中に添加
    された窒素濃度と炭素濃度が、窒素濃度が1×1013
    〜1×1016atoms/cm、炭素濃度が5×1
    15〜5×1017atoms/cmであることを
    特徴とするエピタキシャルシリコンウエハの製造方法。
  20. 【請求項20】 請求項1から9記載のエピタキシャル
    シリコンウエハにおいて、イオン注入された注入原子の
    高濃度層のピーク体積濃度が1×1017atoms/
    cm以上1×1021atoms/cm以下である
    ことを特徴とするエピタキシャルシリコンウエハの製造
    方法。
  21. 【請求項21】 シリコンエピタキシャル層を堆積する
    方法が、1000℃以上1200℃以下による常圧エピ
    タキシャル成長法である請求項1〜10に記載のエピタ
    キシャルシリコンウエハの製造方法。
JP2002141165A 2001-09-12 2002-05-16 エピタキシャルシリコンウエハおよびその製造方法 Pending JP2003163216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002141165A JP2003163216A (ja) 2001-09-12 2002-05-16 エピタキシャルシリコンウエハおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-276205 2001-09-12
JP2001276205 2001-09-12
JP2002141165A JP2003163216A (ja) 2001-09-12 2002-05-16 エピタキシャルシリコンウエハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2003163216A true JP2003163216A (ja) 2003-06-06

Family

ID=26622053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141165A Pending JP2003163216A (ja) 2001-09-12 2002-05-16 エピタキシャルシリコンウエハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2003163216A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654354B1 (ko) 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP2007027170A (ja) * 2005-07-12 2007-02-01 Nec Corp 半導体装置及びその製造方法
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099465A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015130402A (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015216327A (ja) * 2014-05-13 2015-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2016189435A (ja) * 2015-03-30 2016-11-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101808685B1 (ko) * 2012-11-13 2017-12-13 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN111508819A (zh) * 2013-09-04 2020-08-07 胜高股份有限公司 硅晶片及其制造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027170A (ja) * 2005-07-12 2007-02-01 Nec Corp 半導体装置及びその製造方法
KR100654354B1 (ko) 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7935614B2 (en) 2005-09-22 2011-05-03 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099465A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20150066598A (ko) 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20170026669A (ko) 2012-11-13 2017-03-08 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101964937B1 (ko) * 2012-11-13 2019-04-02 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101837454B1 (ko) 2012-11-13 2018-03-12 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101808685B1 (ko) * 2012-11-13 2017-12-13 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN111508819A (zh) * 2013-09-04 2020-08-07 胜高股份有限公司 硅晶片及其制造方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN107452603A (zh) * 2014-01-07 2017-12-08 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
US10153323B2 (en) 2014-01-07 2018-12-11 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US10629648B2 (en) 2014-01-07 2020-04-21 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
JP2015130402A (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US11211423B2 (en) 2014-01-07 2021-12-28 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
JP2015216327A (ja) * 2014-05-13 2015-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2016189435A (ja) * 2015-03-30 2016-11-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Similar Documents

Publication Publication Date Title
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
US4053335A (en) Method of gettering using backside polycrystalline silicon
US6140213A (en) Semiconductor wafer and method of manufacturing same
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR20070100119A (ko) Simox 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진simox 웨이퍼
EP0817248A2 (en) Method of manufacturing SOI substrate
US6339011B1 (en) Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
JP2998330B2 (ja) Simox基板及びその製造方法
US7799660B2 (en) Method for manufacturing SOI substrate
KR102129190B1 (ko) 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
US6518150B1 (en) Method of manufacturing semiconductor device
JP3579069B2 (ja) 半導体装置の製造方法
JP2010109141A (ja) 半導体基板の製造方法
JPH06216137A (ja) 半導体装置およびその製造方法
JP5544805B2 (ja) 半導体基板の製造方法
JPH1174276A (ja) エピタキシャルシリコン半導体基板とその製造方法
JPH05235005A (ja) 半導体基板及びその製造方法
JP2005026644A (ja) Soi基板と半導体基板及びその製造方法
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JP2001077119A (ja) エピタキシャルシリコンウエハおよびその製造方法
JP2007149799A (ja) アニールウェーハの製造方法およびアニールウェーハ
JP4711484B2 (ja) 電子デバイスの製造方法
JP2735079B2 (ja) ホウ素ドーピング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081224