CN111508819A - 硅晶片及其制造方法 - Google Patents

硅晶片及其制造方法 Download PDF

Info

Publication number
CN111508819A
CN111508819A CN202010073976.7A CN202010073976A CN111508819A CN 111508819 A CN111508819 A CN 111508819A CN 202010073976 A CN202010073976 A CN 202010073976A CN 111508819 A CN111508819 A CN 111508819A
Authority
CN
China
Prior art keywords
wafer
silicon wafer
epitaxial
hydrogen
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010073976.7A
Other languages
English (en)
Inventor
古贺祥泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111508819A publication Critical patent/CN111508819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Abstract

本发明目的在于提供一种具有吸杂能力的硅晶片，并且提供使用该硅晶片制作外延晶片或键合晶片时不发生电阻波动的硅晶片的制造方法。本发明的硅晶片的制造方法的特征在于，从硅晶片的正面以1.0×1013~3.0×1016atoms/cm2的剂量注入氢离子，形成上述氢离子固溶而成的吸杂层。

Description

硅晶片及其制造方法
本申请是国际申请日为2014年9月2日、国家申请号为201480046679.6（国际申请号为PCT/JP2014/073596）、发明名称为“硅晶片及其制造方法”的申请的分案申请。
技术领域
本发明涉及硅晶片及其制造方法。另外，本发明涉及使用该硅晶片的外延晶片及其制造方法。而且，本发明涉及使用该硅晶片的键合晶片及其制造方法。
背景技术
作为使半导体器件的特性劣化的主要原因，可列举出金属污染。金属在半导体晶片中的混入主要发生在半导体晶片的制造工序和器件制造工序中。例如，作为半导体晶片的外延晶片通过在硅晶片上形成外延层而得到。其中，外延层是与成为衬底的硅晶片的单晶连续的单晶层，可以制成杂质浓度与衬底不同的层。通过将该外延层作为器件区域，外延晶片广泛用于存储器类元件、逻辑类元件、摄像元件等用途。
作为外延晶片制造工序中的金属污染，被认为是由来自外延生长炉构成材料的重金属微粒产生的金属污染，或者被认为是由于使用氯类气体作为外延生长时的炉内气体，因此其配管材料发生金属腐蚀而产生的重金属微粒所造成的金属污染。例如，在铜、镍这样的重金属混入晶片中的情况下，对暂停时间(pause time)不良、保持(retention)不良、结漏(junction leakage)不良、以及氧化膜的绝缘击穿等器件特性产生显著的不良影响。
另外，在高集成CMOS元件或高耐压元件、进而图像传感器领域中，具有SOI(绝缘体上的硅，Silicon on Insulator)结构的SOI晶片作为半导体晶片而受到关注。该SOI晶片具有在支撑衬底上依次形成氧化硅(SiO2)等绝缘膜以及用作器件活性层的单晶硅层的结构。与使用常规硅晶片作为衬底的情况相比，元件与衬底之间产生的寄生电容降低，因此SOI晶片可以实现器件的高速化、高耐压化、低功耗化等。
该SOI晶片例如可通过键合法得到。该键合法是通过在支撑衬底用晶片和活性层用晶片中的至少一方上形成氧化膜(SiO2)等绝缘膜，接着，将这些晶片隔着绝缘膜键合后，在1200℃左右的高温下实施热处理来制造SOI晶片的方法(以下将采用键合法制成的SOI晶片称为“键合晶片”)。
由此得到的键合晶片具有电气特性优异、能够形成均质硅层等优点，但另一方面金属污染成为使半导体器件特性劣化的主要原因。
作为键合晶片制造工序中的金属污染，被认为是由键合后的热处理中来自热处理装置构成材料的重金属微粒造成的金属污染、或者为了使键合晶片的厚度薄膜化而进行磨削、抛光时造成的金属污染等。
另外，除了半导体晶片制造工序中的金属污染以外，还担忧例如在摄像元件或高集成CMOS元件等器件制造工序中，在离子注入、扩散及氧化热处理等各处理中，半导体晶片的重金属污染。
因此，通常在硅晶片、外延晶片和键合晶片上形成用于捕获金属的吸杂汇点(gettering sink)，以避免对器件形成面的金属污染。
作为形成吸杂汇点的方法，已知在半导体晶片的内部形成晶体缺陷即氧沉淀物(硅氧化物沉淀物的通称，也称为BMD：Bulk Micro Defect，体微缺陷)、位错的本征吸杂(IG，intrinsic gettering)法。另外，通常还有在半导体晶片的背面形成吸杂汇点的非本征吸杂(EG，extrinsic gettering)法。
此处，作为重金属吸杂法的一种方式，有通过向半导体晶片中注入碳离子形成吸杂部位(gettering site)的技术。专利文献1记载了从硅晶片的一面注入碳离子，形成碳离子注入区域之后，在该表面上形成硅外延层，制成硅外延晶片的制造方法。在该技术中，碳离子注入区域作为吸杂部位起作用，其剂量适宜为5×1013~5×1015atoms/cm2。
现有技术文献
专利文献
专利文献1：日本特开平6-338507号公报。
发明内容
发明要解决的技术问题
如专利文献1的记载所示，以往硅晶片的碳离子注入中，作为适宜的剂量优选为5×1013~5×1015atoms/cm2。但是，今后期待寻求更高品质的硅晶片，需要具有更强吸杂能力的硅晶片。
因此，为了得到具有更强吸杂能力的硅晶片，本发明人确认在进行碳离子注入时使碳离子的剂量为5.0×1014atoms/cm2以上，结果注入后的硅晶片具有充分的吸杂能力。以下，在本说明书中，硅晶片的表面中，将离子注入侧的面称为硅晶片的“正面”，其相反侧的面称为硅晶片的“背面”。
经确认，如果使用该硅晶片，在硅晶片的正面形成外延层，制作外延晶片，则该外延晶片维持充分的吸杂能力。而且经确认，如果将该硅晶片作为活性层用晶片，将该活性层用晶片与具有绝缘膜的支撑衬底用晶片隔着绝缘膜进行键合而制作键合晶片，则该键合晶片也维持充分的吸杂能力。应予说明，上述键合晶片中，碳离子注入侧的正面位于绝缘膜侧。
然而，向由此得到的外延晶片和键合晶片中过量注入碳后，结果表明碳注入区域中过量产生氧供体。该结果明确了，在外延晶片中，在外延层与作为底层衬底(下地基板)的硅晶片的界面附近产生电阻率与外延层和硅晶片各自的电阻率相比显著降低的区域(参照在后述实施例中详细描述的图11(B)、(C))。在以低浓度注入碳离子时的外延晶片、或者不注入碳离子而仅在硅晶片上形成外延层的外延晶片中，不存在这样的区域(参照在后述实施例中详细描述的图11(C))，以往未成为问题。另外，还明确了在键合晶片中，在活性层用晶片与绝缘膜的界面附近产生电阻率与活性层用晶片和绝缘膜的电阻率相比显著降低的区域。以下，在本说明书中，将这样在界面附近产生电阻率显著降低的区域(简称为“电阻变化区域”)的情况称为“电阻变化”。
因此，本发明的目的在于提供一种具有吸杂能力的硅晶片，并且提供使用该硅晶片制作外延晶片或键合晶片时维持吸杂能力且不发生电阻变化的硅晶片的制造方法。
用于解决技术问题的方案
本发明人鉴于上述课题，深入研究了获得即使向硅晶片注入高浓度离子也维持吸杂能力且外延晶片和键合晶片中不发生电阻变化的硅晶片的方法。其结果是，本发明人着眼于注入迄今为止作为用于赋予吸杂能力的注入元素完全未被关注的原子半径小的氢离子来代替以往使用的原子半径大的碳离子的注入。本发明人发现，若是氢离子注入则即使注入高浓度的离子，在成为吸杂部位的氢注入区域也不会捕获氧，因此不产生氧供体。此外还发现，即使是氢离子注入也能对硅晶片赋予充分的吸杂能力。进而，本发明人发现，如果向硅晶片注入氢离子，在该硅晶片上形成外延层而制作外延晶片，则可得到维持吸杂能力且不发生电阻变化的外延晶片。另外，本发明人还发现，即使制作以该硅晶片作为活性层用晶片的键合晶片，也仍然能得到维持吸杂能力且不发生电阻变化的键合晶片。
即，本发明的主要构成如下所示。
本发明的硅晶片的制造方法的特征在于，从硅晶片的正面以1.0×1013~3.0×1016atoms/cm2的剂量注入氢离子，形成上述氢离子固溶而成的吸杂层。
另外，本发明的硅晶片的制造方法中，优选的是，注入上述氢离子，以使上述硅晶片深度方向上的上述氢的浓度分布的峰位于距离上述正面不足1.0μm的范围内。
另外，本发明的外延晶片的制造方法的特征在于，在通过上述方法得到的硅晶片的上述正面上形成外延层。
另外，本发明的键合晶片的制造方法的特征在于，将通过上述方法得到的硅晶片的上述正面隔着绝缘膜与支撑衬底用晶片键合。
在此情况下，优选的是，在上述键合之前，在上述支撑衬底用晶片上形成上述绝缘膜。
进而，本发明的硅晶片的特征在于，其是具有吸杂层的硅晶片，所述吸杂层是形成于硅晶片正面侧的、在该硅晶片中氢固溶而成的吸杂层，
其中，上述硅晶片深度方向上的上述氢的浓度分布的峰浓度为1.0×1018~1.0×1021atoms/cm3。
另外，本发明的硅晶片优选上述氢的浓度分布的峰位于从上述硅晶片的正面起深度为1.0μm以下的范围内。
另外，本发明的外延晶片的特征在于，其是在上述硅晶片的上述正面上形成外延层而成的外延晶片，
其中，在形成上述外延层之后，上述氢的浓度分布的峰浓度为7.0×1017atoms/cm3以下，且上述吸杂层内具有捕获金属杂质的晶体缺陷。
另外，本发明的键合晶片的特征在于，其是将上述硅晶片的上述正面隔着绝缘膜与支撑衬底用晶片键合而成的键合晶片，
其中，在上述键合之后，上述氢的浓度分布的峰浓度为7.0×1017atoms/cm3以下，且上述吸杂层内具有捕获金属杂质的晶体缺陷。
发明的效果
根据本发明，由于向硅晶片注入氢离子，因此是具有吸杂能力的硅晶片，即便使用该硅晶片制作外延晶片或键合晶片，也能够制造维持吸杂能力且不发生电阻变化的硅晶片。
附图说明
图1是对按照本发明的第一实施方式的硅晶片的制造方法进行说明的模式剖面图；
图2是本发明的一个实施方式中使用的等离子体离子照射装置的模式图；
图3是对按照本发明的第二实施方式的外延晶片的制造方法进行说明的模式剖面图；
图4是对按照本发明的第三实施方式的键合晶片的制造方法进行说明的模式剖面图；
图5是表示实施例1中硅晶片深度方向上的浓度分布的图，(A)是发明例1-1的图，(B)是比较例1-1的图；
图6是评价实施例2中外延晶片的吸杂能力的图，(A)是发明例2-1的图，(B)是比较例2-1的图；
图7是外延晶片的外延层表面的光学显微镜照片，(A)是发明例2-1的显微镜照片，(B)是比较例2-1的显微镜照片，(C)是现有例的显微镜照片；
图8是通过DLTS法评价发明例2-1所述的外延晶片的晶体缺陷的图；
图9是通过CL光谱法评价发明例2-1所述的外延晶片的晶体缺陷的图；
图10是表示外延晶片的表面缺陷的LPD图；
图11是表示外延晶片深度方向上的电阻率分布的图，(A)是发明例2-1的图，(B)是比较例2-1的图，(C)是现有例的图。
具体实施方式
以下，参照附图对本发明进行具体说明。应予说明，图1~图4中为便于说明，与实际厚度比例不同，对于晶片厚度和层厚度进行了夸大表示。另外，同一构成要素原则上标注同一附图标记，其说明省略。
(第一实施方式：硅晶片的制造方法)
首先，利用图1对按照本发明的第一实施方式的硅晶片的制造方法进行详细说明。按照本发明的第一实施方式的硅晶片的制造方法的特征在于，从硅晶片10的正面10A以1.0×1013~3.0×1016atoms/cm2的剂量注入氢离子20，形成氢离子20固溶而成的吸杂层11。图1(C)是该制造方法的结果得到的硅晶片100的模式剖面图。
首先，如图1(A)所示，准备硅晶片10。作为硅晶片10，使用由硅单晶构成的单晶硅晶片。单晶硅晶片可以使用将通过直拉法(CZ法，Czochralski method)、悬浮区熔法(FZ法)生长的单晶硅锭用线锯(wire saw)等切片而成的晶片。另外，可以添加任意的杂质掺杂剂元素，形成n型或p型。
接着，如图1(B)所示，从硅晶片10的正面10A以1.0×1013~3.0×1016atoms/cm2的剂量注入氢离子20。如图1(C)所示，通过以该范围的剂量注入氢离子20，能够在硅晶片10上形成氢离子20固溶而成的吸杂层11，制作具有吸杂层11的硅晶片100。另外，通过以该范围的剂量进行氢离子20的注入，能够使硅晶片100厚度方向上的氢的浓度分布的峰浓度为1.0×1018~1.0×1021atoms/cm3。
此处，使氢离子20的剂量为1.0×1013~3.0×1016atoms/cm2的原因如下。即，如果剂量为1.0×1013atoms/cm2以上，则硅晶片100具有充分的吸杂能力。另一方面，如果剂量为3.0×1016atoms/cm2以下，则可抑制硅晶片的正面10A的结晶性的紊乱(乱れ)。另外，还可以防止硅晶片100的翘曲量变得过大。而且，如果氢离子的剂量为3.0×1016atoms/cm2以下，则可以使用该硅晶片100来制作后述的外延晶片和键合晶片。在这点上，如果剂量超过例如5.0×1016atoms/cm2，则硅晶片内形成微小气泡层(脆化区域)，由于此后外延层的制造过程或键合晶片的制造过程中实施的热处理，从而微小气泡层成为裂开面导致硅晶片的表层部剥落，外延晶片或键合晶片产品本身的制造无法进行。
应予说明，为了得到更高的吸杂能力，优选剂量为5.0×1014~3.0×1016atoms/cm2，更优选为5.0×1015~3.0×1016atoms/cm2。
由此所得的硅晶片100在正面10A侧的表层部具有吸杂层11，因此可具有吸杂能力。另外，在以下第二实施方式中进行详细描述，该硅晶片100适宜作为外延晶片中的底层衬底用硅晶片。另外，在以下第三实施方式中进行详细描述，该硅晶片100适宜作为键合晶片中的活性层用晶片。使用该硅晶片100制成的外延晶片和键合晶片维持吸杂能力且不发生电阻变化。
此处，在向硅晶片10注入氢离子20时，可以使用任意的离子注入法。例如，通过使用现有公知的离子注入装置的单体离子(monomer ion)注入法，可以将氢离子20注入硅晶片10。在此情况下，如果使氢离子的加速电压为10~300keV/atom左右进行离子注入，则从吸杂层11的正面10A起的深度位置取决于氢离子的加速电压。
应予说明，“单体离子”是指不同于下述“团簇离子”，由单独的原子或分子离子化而成的离子。“团簇离子”是指对多个原子或分子集合成块的簇团施加正电荷或负电荷，离子化而成的离子。簇团是多个(通常2~2000个左右)原子或分子相互结合而成的块状集团。
本实施方式中，从吸杂层11的正面10A起的深度位置可以根据能够防止对器件形成面的重金属污染的深度位置适当决定。作为从吸杂层11的正面10A起的深度位置的指标，采用硅晶片100的深度方向上的氢的浓度分布的峰位置。只要将离子氢离子20的加速电压适当设定在上述范围内，使氢的浓度分布的峰位于从硅晶片100的正面10A起深度为例如3μm以下的范围内即可。
但是，更优选注入氢离子20，使氢的浓度分布的峰位于从硅晶片10的正面10A起深度小于1.0μm的范围内。其原因是，在正面10A侧成为器件形成区域的情况下，通过在更靠近正面10A的位置形成吸杂层11，吸除金属杂质的能力提高。从正面10A起的深度若在小于0.5μm的范围内，则可进一步获得上述效果，若在小于0.3μm的范围内，则可更进一步获得上述效果。
应予说明，在该第一实施方式中，对于吸杂层11，采用二次离子质谱法(SIMS：Secondary Ion Mass Spectrometry)测定硅晶片深度方向上的氢的浓度分布时，规定为氢比背景更多地被检出的范围。
氢离子注入可通过团簇离子注入法进行。如上所述，团簇离子是指，多个原子或分子相互结合而成的块状集团。若是团簇离子注入，则与单体离子注入相比，可以在硅晶片10的正面10A侧的表层部中在更靠近正面10A的一侧形成吸杂层11。另外，可以更加局部且高浓度地注入氢。在采用团簇离子注入的情况下，可以降低每1原子或每1分子的能量进行打入，因此加速电压为0.1~100KeV/Cluster(簇团)左右，能够注入氢离子20以使吸杂层11中氢在深度方向上的浓度分布的峰位于从硅晶片10的正面10A起深度为1.0μm以下的范围内。进而，由于以低能量照射团簇离子，因此能够抑制硅晶片100的正面10A的结晶性紊乱。
在注入氢的团簇离子的情况下，可以采用例如以下文献中记载的公知方法来生成团簇离子。作为气体团束的生成方法，采用(1)日本特开平9-41138号公报、(2)日本特开平4-354865号公报记载的方法；作为离子束的生成方法，采用(1) 带电粒子束工学(荷電粒子ビーム工学)：石川顺三：ISBN978-4-339-00734-3：コロナ社、(2)电子-离子束工学(電子・イオンビーム工学)：电气学会：ISBN4-88686-217-9：オーム社、(3) 离化团束基础与应用(クラスターイオンビーム基礎と応用)：ISBN4-526-05765-7：日刊工业新闻社记载的方法。另外，通常正电荷的团簇离子的产生使用尼尔森(Nielsen)型离子源或考夫曼(Kaufman)型离子源，负电荷的团簇离子的产生使用采用了体积产生法(volumeproduction)的大电流负离子源。
另外，作为按照本发明的一个实施方式，可以采用等离子体离子注入法(plasmaion implantation)来注入氢离子20。等离子体离子注入法可以使用例如图2所示的等离子体离子注入装置50进行。该等离子体离子注入装置50具备例如等离子体室(plasmachamber)51、气体导入口52、真空泵53、脉冲电压施加装置54、以及晶片固定台55。通过等离子体离子注入装置50，可以生成含氢的气体的等离子体，并且将生成的等离子体中所含的氢离子注入设置于晶片固定台55上的硅晶片10中。
应予说明，含氢的气体的等离子体的生成具体可以采用以下方式进行。首先，使用真空泵53将等离子体室51内减压成真空，接着，将氢气从气体导入口52导入腔室51内，使用脉冲电压施加装置54对晶片固定台55(硅晶片10)施加脉冲负电压，由此生成含氢的等离子体。脉冲电压的频率适当规定为10Hz~10kHz左右，脉冲电压的脉宽适当规定为1μsec~1000μsec左右即可。为了维持等离子体状态，只要气体导入后的等离子体室51内的真空度为1.0×10-1Pa以下即可。由此生成的氢离子为单体离子和团簇离子的混合物。
如果采用等离子体离子注入法将氢离子20注入硅晶片10中，则与前文所述的采用单体离子注入法和团簇离子注入法进行的离子注入相比，可使吸杂层11的深度位置更靠近正面10A侧。吸杂层11的深度位置取决于所施加的脉冲电压的大小，在20V~20kV左右的范围内适当规定即可。可以注入氢离子20，以使氢的浓度分布的峰位于从硅晶片10的正面10A起深度小于0.1μm的范围内。应予说明，在采用等离子体离子注入法的情况下，根据脉冲电压，有时氢最大浓度出现的位置位于硅晶片10的正面10A侧的最表面。在此情况下，虽然与严格意义上的“峰”不同，但本说明书中将硅晶片10的最表面作为氢浓度的峰位置。此时，虽然注入深度为0，但如上所述氢比背景更多地被检出的范围为吸杂层11。
(第二实施方式：外延晶片的制造方法)
接着，利用图3对按照本发明的第二实施方式的外延晶片200的制造方法进行说明。外延晶片200的制造方法的特征在于，在利用第一实施方式得到的硅晶片100的正面10A上形成外延层12。
首先，如图3(A)所示，通过第一实施方式中前文所述的方法制作硅晶片100。该硅晶片100具有前文所述的吸杂层11。
接着，如图3(B)所示，在硅晶片100的正面10A上形成外延层12，则得到外延晶片200。作为在硅晶片100的正面10A上形成的外延层12，可列举出硅外延层，可以采用常规条件形成。例如，将氢作为载气，向腔室内导入二氯甲硅烷、三氯甲硅烷等源气(source gas)，生长温度根据所用的源气而不同，可在大致1000~1200℃温度范围的温度下通过CVD法在硅晶片100上外延生长。外延层12的厚度可为1~15μm左右，更优选为4~8μm左右。
此处，如果在以例如5.0×1014atoms/cm3以上的高浓度剂量注入碳离子形成吸杂层的硅晶片上形成外延层制作外延晶片，则虽然该外延晶片具有吸杂能力，但会产生前文所述的电阻变化(例如参照后述图11(B))。与此相对，本发明人发现，根据本发明的第二实施方式，在具有由氢离子注入形成的吸杂层11的硅晶片100上形成了外延层12的外延晶片200维持硅晶片100的吸杂能力且不会发生电阻变化(例如参照后述图11(A))。
本发明人认为，在具有氢离子固溶而成的吸杂层11的硅晶片100上形成外延层12来制作外延晶片200的情况下，外延晶片200不发生电阻变化的原因如下。
以1.0×1013~3.0×1016atoms/cm2的剂量将氢离子注入硅晶片10之后，对于形成外延层12之前的硅晶片100，如果采用SIMS测定氢浓度，则可明确以下内容。即，硅晶片100中，测定硅晶片深度方向上的氢的浓度分布时，存在氢比背景更多地被检出的范围，该区域成为吸杂层11(例如参照后述图5(A))。此处，本说明书中，氢的浓度分布中，将7.0×1017atoms/cm3设为采用SIMS的氢的检测限。
另一方面，在该硅晶片100上形成外延层12制作外延晶片200之后，对于该外延晶片200，如果采用SIMS测定氢浓度，则可明确以下内容。即，硅晶片100中的吸杂层11的区域内，不存在氢比背景更多地被检出的范围。但是，确认该外延晶片200具有吸杂能力(在后述实施例2中详细描述)。本发明人进行了进一步研究，结果是如果采用DLTS法(Deep LevelTransient Spectroscopy、深能级瞬态谱)对该外延晶片进行分析，则可明确以下内容。即，根据采用DLTS法进行的分析，确认外延晶片200的吸杂层12中产生晶体缺陷，该晶体缺陷推测是由空位和氧引起的缺陷(V-O)(参照在后述实施例中详细描述的图8)。由该结果认为，在外延晶片200中，作为氢离子注入区域的吸杂层11中以高密度存在空位，该空位起到吸杂汇点的作用。认为在外延层形成时，氢离子注入区域中氢与硅(Si)的结合解离而向外扩散，结果残留空位。因此，外延晶片200可具有吸杂能力。进而，不同于碳离子注入，若是氢离子注入，则成为吸杂层的氢注入区域中氧供体的产生被抑制，几乎不会发生由氧供体引起的电阻变化。其原因推测为，注入硅晶片100内的氢在外延层形成时向外扩散，形成注入区域内难以存在氧的状況。
本发明未被理论所束缚，根据本发明的第二实施方式，发挥出可获得具有吸杂能力且不会发生电阻变化的外延晶片200这样的显著效果。
应予说明，本实施方式中，向硅晶片10注入氢离子20优选采用单体离子注入法或团簇离子注入法。从近距离吸杂的观点考虑，氢的浓度峰位置优选尽量靠近最表面。但是，从易于形成外延层12的观点考虑，优选氢的峰位置位于与最表面相比更深层侧(0.1μm~1μm左右)。
应予说明，如上所述，在该第二实施方式中，形成外延层12后的外延晶片200的吸杂层11中的氢浓度在SIMS测定的检测限以下。因此，本实施方式中，规定外延晶片200的吸杂层11满足下列(1)和(2)，
(1)由SIMS测定的氢浓度在检测限以下(氢浓度为7.0×1017atoms/cm3以下)；
(2)形成外延层12之前的吸杂层11所处的部分存在捕获金属杂质的晶体缺陷。
(第三实施方式：键合晶片的制造方法)
接着，利用图4对按照本发明的第三实施方式的键合晶片300的制造方法进行说明。键合晶片300的制造方法的特征在于，将利用第一实施方式得到的硅晶片100的正面10A隔着绝缘膜31与支撑衬底用晶片30键合。
首先，如图4(A)所示，通过第一实施方式中前文所述的方法制作硅晶片100。该硅晶片100具有前文所述的吸杂层11。应予说明，如后所述，该硅晶片100在键合晶片300中成为活性层，用作SOI晶片的器件区域。
另外，如图4(B)所示，在上述硅晶片100之外，另行准备支撑衬底用晶片30。支撑衬底用晶片30是用作键合晶片300的支撑衬底的晶片，可以使用任意晶片作为该支撑衬底用晶片30。
接着，如图4(C)所示，通过例如氧化氛围下的热处理等，在支撑衬底用晶片30上形成绝缘膜31。可以在支撑衬底用晶片30的两面上形成绝缘膜31，也可以仅在键合侧的面上形成绝缘膜31。图4(C)是在支撑衬底用晶片30的两面上形成了绝缘膜31的情况的图。
接着，如图4(D)所示，通过将硅晶片100的正面10A隔着绝缘膜31与支撑衬底用晶片30键合，得到键合晶片300。该键合可以采用任意的晶片键合装置进行。该键合晶片300中，硅晶片100为活性层(SOI层)。更具体而言，硅晶片100的背面10B用作器件区域。
该键合晶片300是与第二实施方式中的外延晶片200同样具有吸杂能力且不会发生电阻变化的键合晶片。
此处，在上述实施方式中，如图4(C)所示，在支撑衬底用晶片30上形成绝缘膜31。与在硅晶片100上形成绝缘膜的情况相比，由于能够抑制对硅晶片100的吸杂层11的加热机会和加热时间，因此容易维持键合晶片300的吸杂能力。这样的绝缘膜31可以是例如硅氧化膜(SiO2)，可以使用常用的热氧化膜制作装置进行制作。绝缘膜31的厚度可以在能够将硅晶片100作为键合晶片中的SOI使用的范围内适当设定。硅晶片100与支撑衬底用晶片30之间的绝缘膜的厚度可为例如0.1~10μm，也可为10~30μm，但并不限于此。
但是，可以在硅晶片100的正面10A上形成绝缘膜31。在此情况下，可以在形成吸杂层11之前形成绝缘膜31，也可以在形成吸杂层11之后形成绝缘膜31。但是，从抑制对硅晶片100的吸杂层11的加热机会和加热时间的观点考虑，优选在形成吸杂层11之前形成绝缘膜31。
另外，图4(D)中在将硅晶片100与支撑衬底用晶片30键合之后，为了强化该键合，可以进行热处理，对硅晶片100与支撑衬底用晶片30之间的键合面的接合进行强化。应予说明，该键合强化热处理例如可以在氧化性气体或惰性气体氛围中，在800℃以上且1200℃以下、10分钟以上且6小时以下的条件下进行。
应予说明，如图4(E)所示，可以通过进行薄膜化处理将成为活性层(SOI)区域的硅晶片100的厚度薄膜化。由此，可以得到具有所需厚度的活性层(SOI)的键合晶片300’。该薄膜化工序例如可适用公知的平面磨削和镜面抛光法。另外，还可以使用公知的智能剥离法等其他薄膜化技术进行薄膜化处理。进而，可以将支撑衬底用晶片30薄膜化，还可以在该薄膜化时对键合面以外的面的绝缘膜进行磨削、抛光。
与第二实施方式同样，在该第三实施方式中，键合晶片300的吸杂层11中的氢浓度在SIMS测定的检测限以下。因此，本实施方式中，规定键合晶片300中的吸杂层11满足下列(1)和(2)，
(1)由SIMS测定的氢浓度在检测限以下(氢浓度为7.0×1017atoms/cm3以下)；
(2)键合前吸杂层11所处的部分存在捕获金属杂质的晶体缺陷。
接着，对通过按照上述第一、第二和第三实施方式的制造方法所得的硅晶片100、外延晶片200和键合晶片300分别进行说明。
(硅晶片)
如图1(C)所示，按照本发明的硅晶片100的特征在于，其是具有吸杂层11的硅晶片100，所述吸杂层11是形成于硅晶片10的正面10A侧的、在硅晶片10中氢固溶而成的吸杂层11，其中，硅晶片深度方向上的氢的浓度分布的峰浓度为1.0×1018~1.0×1021 atoms/cm3。
即，通过按照前文所述的本发明第一实施方式的硅晶片的制造方法，硅晶片100可具有吸杂能力。另外，该硅晶片100适宜作为外延晶片中的底层衬底用硅晶片。另外，该硅晶片100还适宜作为键合晶片中的活性层用晶片。其原因是，使用该硅晶片100制成的外延晶片和键合晶片维持吸杂能力且不会发生电阻变化。
应予说明，为了得到更高的吸杂能力，优选氢的浓度分布的峰浓度为1.0×1019~1.0×1021atoms/cm3，更优选为1.0×1020~1.0×1021atoms/cm3。
另外，为了得到更高的吸杂能力，在硅晶片10的表面附近形成吸杂层11较佳，优选氢的浓度分布的峰位于从硅晶片10的正面10A起深度小于1.0μm的范围内。
(外延晶片)
按照本发明的外延晶片200如图3(B)所示。该外延晶片200的特征在于，其是在前文所述的硅晶片100的正面10A上形成外延层12而成的外延晶片，其中，在形成外延层12之后，硅晶片100深度方向上的氢的浓度分布的峰浓度为7.0×1017atoms/cm3以下，且吸杂层11内具有捕获金属杂质的晶体缺陷。
该外延晶片200具备“具有吸杂能力且不会发生电阻变化”这样的显著特征。
另外，通过使氢的浓度分布的峰位于从硅晶片的正面10A起深度为1.0μm以下的范围内，甚至对Co等扩散速度较慢的金属杂质也能充分吸除，故优选。
(键合晶片)
按照本发明的键合晶片300如图4(D)所示。该键合晶片300的特征在于，其是将前文所述的硅晶片100的正面10A隔着绝缘膜31与支撑衬底用晶片30键合而成的键合晶片，其中，在上述键合之后，硅晶片深度方向上的氢的浓度分布的峰浓度为7.0×1017atoms/cm3以下，且吸杂层11内具有捕获金属杂质的晶体缺陷。
该键合晶片300具备“具有吸杂能力且不会发生电阻变化”这样的显著特征。
以下，利用实施例对本发明进行进一步详细说明，但本发明不受以下实施例的任何限制。
实施例1
(硅晶片：发明例1-1)
准备由CZ单晶所得的n型硅晶片(直径：300mm，厚度：775μm，掺杂剂种类：磷，电阻率：15Ω·cm，氧浓度：1.2×1018atoms/cm3)。接着，使用大电流型离子注入装置，以剂量：5.0×1015atoms/cm2、加速电压：17keV/atom将氢的单体离子注入硅晶片表面，制成硅晶片。
(比较例1-1)
除了以加速电压：60keV/atom注入碳离子来代替注入氢离子以外，采用与发明例1-1相同的方式制成硅晶片。
(评价1-1：SIMS测定)
对发明例1-1和比较例1-1的硅晶片进行SIMS测定，分别得到氢和碳的浓度分布。结果分别示于图5(A)、(B)。应予说明，横轴的深度将硅晶片的正面(离子注入侧的面)设为0。从图5(A)、(B)可知，发明例1-1和比较例1-1中，注入离子的峰浓度产生在约0.2μm的深度位置。
(评价1-2：吸杂能力评价)
采用旋涂污染法使用Ni污染液(1.0×1013/cm2)故意污染发明例1-1和比较例1-1的硅晶片表面，接着，在氮气氛中900℃下实施30分钟热处理。
然后，利用SIMS测定硅晶片中的Ni浓度，评价各硅晶片的吸杂性能，结果确认发明例1-1和比较例1-1的硅晶片均观察到1.0×1017atoms/cm3以上的Ni的峰浓度，具有充分的吸杂能力。
实施例2
(外延晶片：发明例2-1)
采用与上述实施例1的发明例1-1相同的方法，制成硅晶片作为外延晶片的底层衬底。接着，将该硅晶片搬送至外延生长装置(应用材料公司(Applied Materials, Inc.)制)内，在装置内、1120℃的温度下实施30秒的氢烘烤处理(hydrogen bake treatment)之后，将氢作为载气、三氯甲硅烷作为源气、磷化氢作为掺杂剂气体，在1000~1150℃的生长温度下，利用CVD法在硅晶片上使硅的外延层(目标厚度：8μm、掺杂剂种类：磷、目标电阻率：65Ω·cm)进行外延生长，制成按照本发明的外延晶片。
(比较例2-1)
除了以加速电压：60keV/atom向硅晶片注入碳离子来代替注入氢离子以外，采用与发明例2-1相同的方式制成外延晶片。
(现有例)
除了不对硅晶片注入氢离子以外，采用与发明例2-1相同的方式制成外延晶片。即，现有例的外延晶片中未形成离子注入区域。
(评价2-1：由SIMS测定进行的吸杂能力评价)
采用旋涂污染法使用Ni污染液(1.0×1013atoms/cm2)故意污染发明例2-1和比较例2-1的外延晶片的外延层的表面，接着，在氮气氛中900℃下实施30分钟热处理。然后，利用SIMS测定外延晶片中的Ni浓度，评价各外延晶片的吸杂性能。结果分别示于图6(A)，(B)。应予说明，横轴的深度将外延层表面设为0。
(评价2-2：由光学显微镜进行的吸杂能力评价)
对发明例2-1、比较例2-1和现有例中制成的外延晶片进行上述评价2-1中的Ni的故意污染，在赖特试剂(ライト液)中浸渍3分钟后，用光学显微镜观察故意污染后的外延层表面，考察在外延层表面是否观察到凹坑(pit)(镍硅化物引起的表面凹坑：Ni凹坑)的产生。结果分别示于图7(A)~(C)。
(评价2-3：由SIMS测定进行的底层衬底的评价)
对发明例2-1和比较例2-1的外延晶片进行SIMS测定，分别测定底层衬底的氢浓度和碳浓度的分布。
在发明例2-1中，硅衬底的氢浓度在检测限(7.0×1017atoms/cm3)以下，氢离子注入区域中无法测定氢浓度。另一方面，在比较例2-1中，在硅衬底中注入了碳离子的区域中，确认到碳浓度的峰的存在，碳的峰浓度为3.0×1020atoms/cm3。
(评价2-4：由DLTS法进行的吸杂层评价)
对发明例2-1中制成的外延晶片进行DLTS测定(Deep Level TransientSpectroscopy，深能级瞬态谱)。测定条件为反向电压4V、脉冲电压8V，对从外延层与硅晶片正面的界面起硅衬底侧的深度方向约0~1μm的区域进行测定。结果示于图8。应予说明，DLTS测定是指，对肖特基结或pn结施加反向电压而将结部的耗尽层扩大，测定施加电压改变时的电容(capacitance)变化的方法。根据电容变化的温度依赖性，可测定较深能级(陷阱，trap)，其结果可以测定晶体缺陷。
(评价2-5：由CL法进行的吸杂层评价)
对发明例2-1中制成的外延晶片经斜抛光加工后的样品从剖面方向进行CL(CathodeLuminescence、阴极发光)法的测定，得到CL光谱。测定条件为在33K下以20keV照射电子束。结果示于图9。应予说明，CL法是指，检测对试样照射电子束时释放出的光的方法，是对从导带的底部附近向价电子带的顶端附近的跃迁进行检测，从而测定晶体缺陷的方法。
(评价2-6：表面缺陷评价)
对于发明例2-1、比较例2-1和现有例中制成的外延晶片，使用晶片表面检测装置(ケーエルテンコール公司制，SP-1)，评价在外延层表面观察到的尺寸0.16μm以上的表面缺陷(LPD：Light Point Defect，光点缺陷)。检测出的LPD图示于图10。
(评价2-7：电阻率的评价)
使用电阻率测定装置(型号：SSM2000，日本SSM株式会社制)，通过扩展电阻法(SR法，Spreading Resistance Analysis)对发明例2-1、比较例2-1和现有例中制成的外延晶片的深度方向上的电阻率分布进行测定。结果分别示于图11(A)~(C)。应予说明，图11的横轴的深度将外延层表面设为0。
(评价结果)
首先，从评价2-1所得的图6(A)、(B)可知，发明例2-1的外延晶片和比较例2-1的外延晶片均在外延层形成后在底层衬底的硅晶片内观察到高浓度的Ni的峰浓度，维持了对Ni的充分的吸杂能力。另外，从评价2-2所得的图7(A)、(B)还可知，发明例2-1和比较例2-1中未观察到Ni凹坑，二者均具有充分的吸杂能力。另一方面，从图7(C)可知，现有例中观察到多个Ni凹坑，吸杂能力低。
如评价2-3所述，发明例2-1的外延晶片中，在检测限7.0×1017atoms/cm3的SIMS测定中未观测到作为吸杂汇点的氢注入区域。另一方面，从评价2-4所得的图8可知，发明例2-1中，在相当于产生由空位和氧引起的缺陷(V-O)的能级(level)的位置(90K)、以及相当于产生由空位和磷引起的缺陷(V-P)的能级的位置(220K)分别观察到浓度峰，观察到可推断为缺陷(V-O)的晶体缺陷和可推断为缺陷(P-O)的晶体缺陷。另外，从评价2-5所得的图9还可确认，氢离子注入区域中，在波段1400~1500nm下存在晶体缺陷。从这些结果可知，发明例2-1的外延晶片中，对底层衬底注入氢离子的区域中以高密度存在空位，该空位被认为起到吸杂汇点的作用。虽然在外延层形成前存在氢的固溶区域(氢离子注入区域)，在外延层形成后无法检测出氢，但存在由空位和氧引起的缺陷以及由空位和磷引起的缺陷(V-P)。考虑其原因认为是，在外延层形成时，在氢离子注入区域中氢与硅(Si)的结合解离而向外扩散的结果导致空位残存。
另外，从评价2-6所得的图10可知，与比较例2-1和现有例相比，注入了氢离子的发明例2-1的外延晶片的外延层表面的表面缺陷(LPD)与比较例2-1和现有例为同等程度。即，未出现由氢离子注入引起的、表面缺陷对外延层的影响。
进而，由评价2-7所得的图11(A)、(C)表明，发明例2-1和现有例中的深度方向上的电阻率分布显示出同样的分布。外延层与硅衬底的界面附近区域中的电阻率从硅衬底的电阻率开始朝着外延层的目标电阻率缓慢增加。这样，发明例2-1和现有例中，在外延层与硅衬底的界面附近不存在电阻率显著降低的区域(电阻变化区域)。即，发明例2-1和现有例中未发生电阻变化。另一方面，由图11(B)表明，注入了高浓度碳离子的比较例2-1中，在外延层与硅衬底的界面附近区域中产生电阻率急剧接近0的区域。该区域是显著背离硅衬底的电阻率：15Ω·cm以及外延层的目标电阻率：65Ω·cm的区域，是电阻变化区域。从这些结果可知，发明例2-1和现有例的外延晶片中未发生电阻变化，但比较例2-1的外延晶片中发生了电阻变化。
从以上可知，发明例2-1的外延晶片与注入了碳离子的比较例2-1具有同等程度的吸杂能力。此外，以5.0×1015atoms/cm2的高浓度剂量注入了碳离子的比较例2-1中，尽管电阻变化的发生不可避免，但注入了氢离子的发明例2-1的外延晶片中未发生电阻变化。即，发明例2-1的外延晶片具有高吸杂能力且不会发生电阻变化。
实施例3
(外延晶片)
进而，为了确认由注入离子种类和剂量的变化所产生的影响，除了将硅晶片中的离子注入条件设定为表1所述的条件以外，在与实施例2中的发明例2-1相同的条件下制作发明例2-2、2-3和比较例2-2~2-6的外延晶片。与发明例2-1和比较例2-1中制作的外延晶片一并示于表1。
[表1]
Figure DEST_PATH_IMAGE001
。
(评价3-1：由SIMS测定进行的吸杂能力评价)
与评价2-1同样，进一步评价发明例2-2、2-3和比较例2-2~2-4的外延晶片对1×1013atoms/cm2的Ni故意污染的吸杂能力。结果示于表1。应予说明，作为代表例示出前文所述的图6(A)、(B)。对于发明例2-2、2-3和比较例2-2~2-4，将Ni的浓度分布的峰浓度分别如下所述进行分类，作为评价标准，
◎：1.0×1017atoms/cm3以上
○：1.0×1016atoms/cm3以上~小于1.0×1017atoms/cm3
×：小于1.0×1016atoms/cm3
此处，在捕获1×1011atoms/cm2的Ni的情况下，Ni的峰浓度为1.0×1016atoms/cm3以上，可以说外延晶片具有充分的吸杂能力。
(评价3-2：表面缺陷评价)
与评价2-6同样，对发明例2-2、2-3和比较例2-2~2-4的外延晶片的表面缺陷(LPD)进行评价，结果任何外延晶片均为5个以下，未见因离子注入引起的LPD数量的增加。
(评价3-3：电阻率的评价)
与评价2-7同样，采用扩展电阻法进一步评价发明例2-2、2-3和比较例2-2~2-4的外延晶片的深度方向上的电阻率分布。结果示于表1。应予说明，作为代表例示出前文所述的图11(A)、(B)。对于发明例2-2、2-3和比较例2-2~2-4，外延层与底层衬底的硅晶片的界面的电阻率从外延层的目标电阻率：65Ω·cm起发生变化的比率(即，电阻变化率)分别如下所述进行分类，作为评价标准。
◎：70%以下
○：大于70%~80%以下
×：大于80%
应予说明，本实施例中，如果是80%以下的电阻变化率，则可判断为未发生电阻变化。
应予说明，比较例2-5和比较例2-6中，在外延层形成中晶片在注入层区域发生晶片的剥离，无法制作外延晶片。因此，上述评价3-1~3-3的评价用记号“-”(不能评价)记载于表1中。
(评价结果)
从表1可知，满足本发明条件的实施例2-1~2-3的外延晶片均具有吸杂能力，并且未发生电阻变化。另一方面，本发明条件至少有一个以上不满足的比较例2-1~2-4的外延晶片无法兼顾吸杂能力和不发生电阻变化这两者。另外，在比较例2-5、2-6的离子注入条件下，在注入层区域发生晶片的剥离，无法制作外延晶片。
实施例4
(外延晶片)
进而，为了确认由注入深度和剂量的变化所产生的影响，除了将硅晶片中的氢离子注入条件设定为表2所述的条件以外，在与实施例2中的发明例2-1相同的条件下制作发明例2-4~2-6的外延晶片。应予说明，注入深度是外延层形成前的氢浓度的峰位置(将硅晶片的正面设为0)。与发明例2-1中制成的外延晶片一并示于表2。
[表2]
Figure 362637DEST_PATH_IMAGE002
。
(评价3：由SIMS测定进行的吸杂能力评价)
与评价2-1同样，评价发明例2-4~2-6的外延晶片对Ni的吸杂能力。评价标准与评价2-1相同，结果示于表2。
进而，为了确认Ni以外的金属元素的吸杂效果，使用Co污染液，通过旋涂污染法进行故意污染，使发明例2-1和2-4~2-6的外延晶片的外延层表面达到1.0×1012atoms/cm2的浓度，接着，在氮气氛中1000℃下实施30分钟热处理。然后，利用SIMS测定外延晶片中的Co浓度，评价各外延晶片对Co的吸杂性能。另外，在Co污染液之外，另行使用Fe污染液，通过旋涂污染法进行故意污染，使发明例2-1和2-4~2-6的外延晶片的外延层表面达到1.0×1012atoms/cm2的浓度，同样实施热处理后，利用SIMS测定外延晶片中的Fe浓度，评价各外延晶片对Fe的吸杂性能。结果示于表2。应予说明，将利用SIMS测定所得的Co和Fe的浓度分布的峰浓度分别如下所述进行分类，作为评价标准，
◎：1.0×1017atoms/cm3以上
○：1.0×1016atoms/cm3以上~小于1.0×1017atoms/cm3
×：小于1.0×1016atoms/cm3
进而，表2中，吸杂能力的综合评价如下所述进行评价。结果示于表2，
◎：对Ni、Fe、Co全都能够进行吸杂；
○：对扩散速度快的Ni能够进行吸杂；
×：对Ni、Fe、Co的任一者均不能进行吸杂。
此处，“能够进行吸杂”是指，对Ni、Fe、Co各金属的评价水平为◎或○，“不能进行吸杂”是指评价水平为×。
(评价结果)
从表2可知，通过在小于1.0μm、例如0.2μm的深度位置注入氢离子，从而外延晶片对Fe、Co等重金属也能具有充分的吸杂能力。
实施例5
(键合晶片；发明例3-1)
作为活性层用晶片，准备从由CZ法所得的单晶硅锭中选取的n型硅晶片(直径：200mm，厚度：725μm，氧浓度：3.0×1017atoms/cm3，掺杂剂种类：磷，目标电阻率：65Ω·cm，掺杂剂浓度：6.6×1013atoms/cm3)。另外，作为支撑衬底用晶片，准备从由CZ法所得的单晶硅锭中选取的p型硅晶片(直径：200mm，厚度：725μm，氧浓度：1.2×1018atoms/cm3，掺杂剂种类：硼，目标电阻率：1.5Ω·cm，掺杂剂浓度：1.0×1016atoms/cm3)。
接着，使用与实施例1相同的离子注入装置，以剂量：5.0×1015atoms/cm2、加速电压：17keV/atom将氢的单体离子注入硅晶片的表面。将支撑衬底用晶片放入热氧化膜制作装置，在氢气和氧气的混合气体氛围中在1050℃下进行氧化膜形成处理，在支撑衬底用晶片上形成厚度2.5μm的硅氧化膜。
在将实施了以上处理的活性层用晶片与支撑衬底用晶片键合时，将活性层用晶片的注入了氢离子一侧的面(正面)键合于支撑衬底用晶片的氧化膜侧。接着，将键合后的晶片搬送到氧气氛围下的纵型热处理装置内，将装置内升温至800℃并保持2小时后，升温至1000℃并保持1小时，实施强化键合的热处理，制成一片键合晶片。
然后，从键合晶片中的活性层用晶片表面侧(氢离子注入的相反侧的面)进行磨削处理，将活性层用晶片的厚度薄膜化后，对其表面进行镜面抛光，制成具有厚度6μm的活性层的键合晶片。
(发明例3-2~3-3和比较例3-1~3-7)
进而，为了确认由注入离子种类和剂量的变化所产生的影响，除了将活性层用晶片中的离子注入条件设定为表3所述的条件以外，在与发明例3-1相同的条件下，制作发明例3-2~3-3和比较例3-1~3-7的键合晶片。与发明例3-1一并示于表3。
[表3]
Figure 748619DEST_PATH_IMAGE003
。
(评价5-1：电阻率的评价)
与评价2-7同样，采用扩展电阻法评价发明例3-1~3-3和比较例3-1~3-4的键合晶片的深度方向上的电阻率分布。结果示于表3。活性层与硅氧化膜(BOX层)的界面的电阻率从活性层用晶片的目标电阻率：65Ω·cm起发生变化的比率(即，电阻变化率)分别如下所述进行分类，作为评价标准，
◎：5%以下
○：大于5%~10%以下
×：大于10%
应予说明，本实施例中，如果是10%以下的电阻变化率，则可判断为未发生电阻变化。
(评价5-2：由SIMS测定进行的吸杂能力评价)
与评价2-1同样，评价发明例3-1~3-3和比较例3-1~3-4的键合晶片对Ni的吸杂能力。应予说明，对键合晶片的活性层表面进行Ni故意污染，来代替评价2-1中的对外延层表面的Ni故意污染。结果示于表3。评价标准与评价2-1相同。
应予说明，比较例3-5~3-7中，在将活性层用晶片与支撑衬底用晶片键合之际进行的接合强化热处理时，在活性层用晶片内的注入区域中，晶片发生剥离，无法制作键合晶片。因此，上述评价5-1、5-2中的评价用记号“-”(不能评价)记载于表3中。
(评价结果)
从表3可知，满足本发明条件的实施例3-1~3-3的键合晶片均具有吸杂能力，并且未发生电阻变化。另一方面，本发明条件至少有一个以上不满足的比较例3-1~3-4的键合晶片无法兼顾吸杂能力和不发生电阻变化这两者。另外，在比较例3-5~3-7的离子注入条件下，无法制作键合晶片。
产业适用性
根据本发明，由于向硅晶片注入氢离子，因此是具有吸杂能力的硅晶片，即便使用该硅晶片制作外延晶片或键合晶片，也能够制造维持吸杂能力且不发生电阻变化的硅晶片。
符号说明
10 硅晶片
10A 硅晶片的正面
10B 硅晶片的背面
11 吸杂层
12 外延层
20 氢离子
30 支撑衬底用晶片
31 绝缘膜(硅氧化膜)
50 等离子体离子注入装置
51 等离子体室
52 气体导入口
53 真空泵
54 脉冲电压施加装置
55 晶片固定台
100 硅晶片
200 外延晶片
300 键合晶片。

Claims (9)

1.外延晶片的制造方法，其特征在于，从硅晶片的正面以1.0×1013~3.0×1016 atoms/cm2的剂量注入氢离子，形成所述氢离子固溶而成的氢离子注入区域，接着在所述硅晶片的所述正面上在1000~1200℃的生长温度下形成外延层，同时所述氢离子注入区域中的所述氢解离而向外扩散，形成氢离子注入区域中残存的空位。
2.键合晶片的制造方法，其特征在于，从硅晶片的正面以1.0×1013~3.0×1016 atoms/cm2的剂量注入氢离子，形成所述氢离子固溶而成的氢离子注入区域，接着在800~1200℃下实施将硅晶片的所述正面隔着绝缘膜与支撑衬底用晶片键合的键合强化热处理。
3.根据权利要求2所述的键合晶片的制造方法，其中，在所述键合之前，在所述支撑衬底用晶片上形成所述绝缘膜。
4.外延晶片，其是在硅晶片的正面上形成外延层而成的外延晶片，其特征在于，在所述硅晶片的所述正面侧的表层部具有氢离子注入区域中残存的空位，其中，所述氢离子注入区域中残存的空位如下形成：从所述硅晶片的所述正面以1.0×1013~3.0×1016 atoms/cm2的剂量注入氢离子，形成所述氢离子固溶而成的氢离子注入区域，接着在所述硅晶片的所述正面上在1000~1200℃的生长温度下形成所述外延层，同时所述氢离子注入区域中的所述氢解离而向外扩散。
5.权利要求4所述的外延晶片，其中，在所述吸杂层中，在产生由空位和氧引起的缺陷的能级、和产生由空位和磷引起的缺陷的能级，采用DLTS法观察浓度峰。
6.权利要求4或5所述的外延晶片，其中，在所述吸杂层中，采用CL法在波段1400~1500nm处检测峰。
7.键合晶片，其是将硅晶片的正面隔着绝缘膜与支撑衬底用晶片键合而成的键合晶片，其特征在于，从所述硅晶片的所述正面以1.0×1013~3.0×1016 atoms/cm2的剂量注入氢离子，形成所述氢离子固溶而成的氢离子注入区域，接着在800~1200℃下实施将所述硅晶片的所述正面隔着绝缘膜与支撑衬底用晶片键合的键合强化热处理。
8.权利要求7所述的键合晶片，其中，在所述吸杂层中，在产生由空位和氧引起的缺陷的能级、和产生由空位和磷引起的缺陷的能级，采用DLTS法观察浓度峰。
9.权利要求7或8所述的键合晶片，其中，在所述吸杂层中，采用CL法在波段1400~1500nm处检测峰。
CN202010073976.7A 2013-09-04 2014-09-02 硅晶片及其制造方法 Pending CN111508819A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013183149A JP6516957B2 (ja) 2013-09-04 2013-09-04 エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP2013-183149 2013-09-04
CN201480046679.6A CN105659367A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480046679.6A Division CN105659367A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法

Publications (1)

Publication Number Publication Date
CN111508819A true CN111508819A (zh) 2020-08-07

Family

ID=52628534

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010073976.7A Pending CN111508819A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法
CN201480046679.6A Pending CN105659367A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480046679.6A Pending CN105659367A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法

Country Status (5)

Country Link
JP (1) JP6516957B2 (zh)
KR (3) KR20150027711A (zh)
CN (2) CN111508819A (zh)
TW (1) TWI540618B (zh)
WO (1) WO2015034075A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN105742243A (zh) * 2016-02-26 2016-07-06 上海华力微电子有限公司 三维集成电路切割方法以及三维集成电路结构
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6485406B2 (ja) * 2016-05-31 2019-03-20 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6792412B2 (ja) * 2016-10-28 2020-11-25 太平洋セメント株式会社 炭化珪素粉末の製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
JP6812962B2 (ja) 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6451881B1 (ja) * 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN109559982A (zh) * 2018-10-23 2019-04-02 开封大学 一种n型晶体硅太阳电池的硼扩散工艺
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111785729B (zh) * 2020-06-11 2021-10-26 长江存储科技有限责任公司 一种三维存储器的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JP2002241194A (ja) * 2001-02-15 2002-08-28 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
CN101427347A (zh) * 2006-04-24 2009-05-06 信越半导体股份有限公司 Soi晶片的制造方法
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
JPS63271942A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd シリコン表面の欠陥低減方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH1167682A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004282093A (ja) * 2004-05-17 2004-10-07 Yamaha Corp 半導体ウエハの欠陥低減法
JP4910275B2 (ja) * 2004-09-21 2012-04-04 ソニー株式会社 固体撮像素子及びその製造方法
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
JP2010010578A (ja) * 2008-06-30 2010-01-14 Canon Inc 半導体装置及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JP2002241194A (ja) * 2001-02-15 2002-08-28 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
CN101427347A (zh) * 2006-04-24 2009-05-06 信越半导体股份有限公司 Soi晶片的制造方法
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
CN105659367A (zh) 2016-06-08
KR20150027711A (ko) 2015-03-12
JP2015050425A (ja) 2015-03-16
TWI540618B (zh) 2016-07-01
KR20170077099A (ko) 2017-07-05
WO2015034075A1 (ja) 2015-03-12
KR102082191B1 (ko) 2020-02-27
KR20160030915A (ko) 2016-03-21
TW201515069A (zh) 2015-04-16
JP6516957B2 (ja) 2019-05-22

Similar Documents

Publication Publication Date Title
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR101916931B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
WO2012157162A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
CN107431018B (zh) 半导体外延晶片的制造方法及固体摄像元件的制造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR102156727B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
CN111902911A (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
CN113454756A (zh) 半导体外延晶片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination