CN111902911A - 半导体外延晶片的制造方法以及半导体器件的制造方法 - Google Patents

半导体外延晶片的制造方法以及半导体器件的制造方法 Download PDF

Info

Publication number
CN111902911A
CN111902911A CN201980015684.3A CN201980015684A CN111902911A CN 111902911 A CN111902911 A CN 111902911A CN 201980015684 A CN201980015684 A CN 201980015684A CN 111902911 A CN111902911 A CN 111902911A
Authority
CN
China
Prior art keywords
hydrogen
peak
semiconductor
wafer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980015684.3A
Other languages
English (en)
Other versions
CN111902911B (zh
Inventor
奥山亮辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111902911A publication Critical patent/CN111902911A/zh
Application granted granted Critical
Publication of CN111902911B publication Critical patent/CN111902911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体外延晶片的制造方法，其即使在被供于低温的器件形成工艺中的情况下，也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。本发明的半导体外延晶片(100)的制造方法的特征在于，包括：第1工序，对半导体晶片(10)的表面(10A)照射含有碳、磷及氢作为构成元素的簇离子(12)，在该半导体晶片的表层部形成所述簇离子的构成元素固溶而成的改性层(14)；以及第2工序，在所述半导体晶片的改性层(14)上形成外延层(18)，在将所述簇离子(12)中的碳、磷及氢的原子数以CxPyHz标记时，磷原子数y相对于碳原子数x的比y/x满足0.5以上且2.0以下，其中，x、y、z为1以上的整数。

Description

半导体外延晶片的制造方法以及半导体器件的制造方法
技术领域
本发明涉及一种半导体外延晶片的制造方法以及半导体器件的制造方法。
背景技术
在以硅晶片作为代表例的半导体晶片上形成有外延层的半导体外延晶片被用作用以制作MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)、DRAM(Dynamic Random Access Memory，动态随机存取存储器)、功率晶体管(power transistor)及背面照射型固体摄像元件等各种半导体器件的器件基板。
例如背面照射型固体摄像元件通过将布线层等配置于比传感器部更靠下层的位置而将来自外部的光直接引入到传感器中，在暗处等也能够拍摄更清晰的图像或动画。因此，背面照射型固体摄像元件近年来被广泛地用于数码摄影机(digital videocamera)或智能手机(smartphone)等移动电话中。
近年来半导体器件的微细化或高性能化愈发进步，在该状况下，为了使器件特性高品质化，期望被用作器件基板的半导体外延晶片的高品质化。
因此，本案申请人在专利文献1中提出了一种半导体外延晶片的制造方法，其包括：第1工序，对半导体晶片的表面照射例如C3H5离子等含有氢作为构成元素的簇离子；以及第2工序，在所述第1工序后，在所述半导体晶片的表面上形成外延层，在所述第1工序中，将所述簇离子的束电流值设为50μA以上。该专利文献1中记载的技术的概要为如下所述。
在如下半导体外延晶片中，即使利用二次离子质量分析法(SIMS：Secondary IonMass Spectrometry)测定表层部中的深度方向的氢浓度分布，氢浓度为检测下限以下，也未观察到氢的浓度峰，关于该半导体外延晶片，首先以单体离子(单原子离子)的形态向半导体晶片中注入氢离子，并在半导体晶片的表层部形成氢离子注入区域，其后在该表层部上形成外延层。所述情况的原因在于：由于氢为轻元素，因此通过外延层形成时的加热而氢向外扩散，氢几乎不会残留在半导体晶片中。
在专利文献1中，如C3H5离子那样以簇离子的形态注入氢并将束电流值设为50μA以上，由此，即使在形成外延层后，也能够使氢高浓度地残留在半导体晶片的表层部，能够制造在该表层部的深度方向的氢浓度分布中存在峰的半导体外延晶片。残留在半导体晶片的表层部(即外延层的正下方)的氢因在外延层形成半导体器件的器件形成工艺时的热处理而扩散于外延层，使外延层内的缺陷钝化。因此，若将专利文献1的半导体外延晶片供于器件形成工艺中，则外延层的结晶性提高，可期待器件特性的提高。
现有技术文献
专利文献
专利文献1：国际公开第2016/031328号公报
发明内容
发明所要解决的技术问题
残留在半导体晶片的表层部的氢在器件形成工艺时使外延层内的界面能级缺陷惰性化，有助于泄漏电流的减少等器件特性的提高。然而，本发明人进一步进行研究，判断专利文献1中在以下方面存在改善的余地。即，专利文献1中，在将半导体外延晶片供于模拟1100℃、30分钟这样的高温的器件形成工艺的热处理中时，显示出外延层具有高结晶性。然而，可知在700℃以下这样的低温的热处理中，无法使表层部中捕捉的氢充分地扩散·供给于外延层。近年来，推进器件形成工艺的低温化，即使在进行低温的器件形成工艺的情况下，也期望使表层部中捕捉的氢充分地扩散于外延层，从而能够使外延层内的缺陷钝化。
因此，本发明鉴于上述问题，目的在于提供一种半导体外延晶片的制造方法以及使用半导体外延晶片的制造方法的半导体器件的制造方法，关于该半导体外延晶片的制造方法，即使在供于低温的器件形成工艺的情况下，也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。
用于解决技术问题的方案
为了解决上述问题，本发明人进行了努力研究，获得了以下见解。即，在使用含有碳、磷及氢作为构成元素且磷原子数相对于碳原子数的比满足0.5以上且2.0以下的簇离子的情况下，外延层形成后的半导体晶片表层部的深度方向的氢浓度分布成为通过洛伦兹函数的峰分离处理能够分离成两个峰的形状。而且，可知构成接近外延层的第1峰的氢如先前那样通过高温的热处理而扩散，在低温的热处理中几乎不扩散，但构成远离外延层的第2峰的氢即使在比先前低的温度即700℃的热处理中也充分扩散。
基于上述见解而完成的本发明的主旨方案为如下。
(1)一种半导体外延晶片的制造方法，其特征在于，包括：
第1工序，对半导体晶片的表面照射含有碳、磷及氢作为构成元素的簇离子，在所述半导体晶片的表层部形成所述簇离子的构成元素固溶而成的改性层；以及
第2工序，在所述半导体晶片的改性层上形成外延层，
在将所述簇离子中的碳、磷及氢的原子数以CxPyHz(x、y、z为1以上的整数。)标记时，磷原子数y相对于碳原子数x的比y/x满足0.5以上且2.0以下。
(2)如上述(1)所述的半导体外延晶片的制造方法，其中，x为1以上且3以下，y为1以上且3以下，z为1以上且12以下。
(3)如上述(1)或(2)所述的半导体外延晶片的制造方法，其中，在所述第1工序中，将所述簇离子的束电流值设为50A以上且5000A以下。
(4)如上述(1)～(3)中任一项所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
(5)一种半导体器件的制造方法，其特征在于：在利用如上述(1)～(4)中任一项所述的制造方法所制造的半导体外延晶片的所述外延层，形成半导体器件。
发明效果
根据本发明的半导体外延晶片的制造方法，即使在供于低温的器件形成工艺的情况下，也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。根据本发明的半导体器件的制造方法，即使在器件形成工艺为低温的情况下，也能够在外延层中充分获得氢的钝化效果。
附图说明
图1是对本发明的一实施方式所涉及的半导体外延晶片100的制造方法进行说明的示意剖面图。
图2是表示由作为原料气体的三甲基膦(C3H9P)获得的各种簇离子的质量片段的曲线图。
图3(A)是表示实验例1中的外延硅晶片的氢浓度分布的曲线图，图3(B)是进行(A)的氢浓度分布的峰分离的曲线图。
图4(A)是表示实验例1中对外延硅晶片在700℃下实施30分钟的热处理后的外延硅晶片的氢浓度分布的曲线图，图4(B)是进行(A)的氢浓度分布的峰分离的曲线图。
图5(A)是表示实验例1中对外延硅晶片在各种温度及时间下实施热处理时的第1峰成分的峰浓度的减少的曲线图，图5(B)是表示实验例1中对外延硅晶片在各种温度及时间下实施热处理时的第2峰成分的峰浓度的减少的曲线图。
图6(A)是表示实验例1中的第1峰成分的阿瑞尼氏图(Arrhenius plot)的曲线图，图6(B)是表示实验例1中的第2峰成分的阿瑞尼氏图的曲线图。
图7(A)是实验例2的No.1(发明例)中的外延硅晶片的硅晶片与硅外延层的界面附近的剖面TEM图像，图7(B)是实验例2的No.5(比较例)中的外延硅晶片的硅晶片与硅外延层的界面附近的剖面TEM图像。
具体实施方式
以下，一边参考图式，一边详细说明本发明的实施方式。另外，图1中便于说明而与实际的厚度的比例不同，相对于半导体晶片10而夸张地示出改性层14及外延层18的厚度。
(半导体外延晶片的制造方法)
如图1所示，本发明的一实施方式所涉及的半导体外延晶片100的制造方法包括：第1工序(图1步骤A、步骤B)，对半导体晶片10的表面10A照射含有碳、磷及氢作为构成元素的簇离子12，在该半导体晶片10的表层部形成所述簇离子12的构成元素固溶而成的改性层14；以及第2工序(图1步骤C)，在所述半导体晶片10的改性层14上形成外延层18。外延层18成为用以制造背面照射型固体摄像元件等半导体元件的器件层。
[第1工序]
作为半导体晶片10，例如可列举包含硅、化合物半导体(GaAs、GaN、SiC)且表面不具有外延层的块状的单晶晶片，但在制造背面照射型固体摄像元件的情况下，通常使用块状的单晶硅晶片。并且，作为半导体晶片10，能够使用利用线锯(wire saw)等将通过提拉法(Czochralski，CZ法)或悬浮区熔法(Floating Zone，FZ法)所培育出的单晶硅锭切片(slice)而得的晶片。并且，为了获得更高的吸杂能力，也可以在半导体晶片10中添加碳及/或氮。而且，也可以在半导体晶片10中添加既定浓度的任意的掺杂剂，制成所谓n+型或者p+型、或n-型或者p-型的基板。
并且，作为半导体晶片10，也可以使用在块状半导体晶片表面上形成有半导体外延层的外延晶片。例如为在块状的单晶硅晶片的表面上形成有硅外延层的外延硅晶片。硅外延层能够通过CVD(Chemical Vapor Deposition，化学气相沉积)法在通常的条件下形成。外延层优选为将厚度设为0.1μm～20μm的范围内，更优选设为0.2μm～10μm的范围内。该情况下，半导体外延晶片100具有包含外延层18及未图示的半导体晶片的外延层的多个外延层。
第1工序中，对半导体晶片10的表面10A照射含有碳、磷及氢作为构成元素的簇离子12。本说明书中，所谓「簇离子」是以如下方式获得，即，通过利用电子撞击法使电子碰撞气体状分子而使气体状分子的键解离而形成各种原子数的原子集合体，产生片段并使该原子集合体离子化，进行经离子化的各种原子数的原子集合体的质量分离，并提取出特定质量数的经离子化的原子集合体。即，簇离子是对由多个原子集合而成块的簇赋予正电荷或负电荷并离子化而成，与碳离子等单原子离子或一氧化碳离子等单分子离子明确区分。簇离子的构成原子数通常为5个～100个左右。作为使用这种原理的簇离子注入装置，例如能够使用日新离子机器公司制造的克瑞斯(CLARIS)(注册商标)。
若对作为半导体晶片10的硅晶片照射含有碳、磷及氢的簇离子12，则因其照射能量硅瞬间成为1350℃～1400℃左右的高温状态，从而熔解。其后，硅经急速冷却，碳、磷及氢在硅晶片中的表面附近固溶。即，本说明书中的「改性层」是指，作为所照射的簇离子的构成元素的碳、磷及氢在半导体晶片表层部的结晶的晶格间位置或替换位置固溶而成的层。而且，改性层被特定为在半导体晶片的深度方向上的碳、磷及氢的浓度分布中至少一种元素的浓度被检测到高于背景(background)的区域，且为从半导体晶片的表面起大致500nm以下的表层部。
详细内容在实施例中基于实验结果进行说明，但本实施方式中，重要的是使用如下簇离子：在将簇离子12中的碳、磷及氢的原子数以CxPyHz(x、y、z为1以上的整数。)标记时，磷原子数y相对于碳原子数x的比y/x满足0.5以上且2.0以下。由此，即使在后述的外延生长(第2工序)后使氢充分地残留在改性层14中并且进行模拟低温的器件形成工艺的热处理的情况下，也能够使改性层14中捕捉的氢扩散于外延层18。从更可靠地获得这种效果的观点而言，簇离子12优选为含有碳、磷及氢作为构成元素的簇离子，即簇尺寸以CxPyHz(x、y、z为1以上的整数。)标记的簇离子。
并不限定本发明，但本发明人以如下方式考虑可获得这种效果的机制。
首先，如背景技术栏中也记载，在以单体离子(单原子离子)的形态向半导体晶片中注入氢离子的情况下，即使在刚注入后的半导体晶片表层部中的深度方向的氢浓度分布中可获得1×1020atoms/cm3左右的峰浓度，在外延生长后在该氢浓度分布中峰也会消失，氢浓度为检测下限以下。另外，在利用目前的SIMS的检测技术中，氢浓度的检测下限为7.0×1016atoms/cm3。
相对于此，本实施方式中，通过以簇离子的形态对半导体晶片照射氢，能够在半导体晶片的表层部形成大量的缺陷(损伤)。其结果，虽然因外延生长时的热处理而大量的氢向外扩散，但补充表层部的缺陷的氢在外延生长后也残留在表层部。其结果，在刚照射簇离子后以成为1×1020atoms/cm3左右的峰浓度的程度注入氢的情况下，即使在外延生长后的氢浓度分布中也检测到1×1018atoms/cm3左右的峰浓度的峰。残留在该改性层中的氢因后面的器件形成工艺时的热处理而扩散于外延层，从而使外延层内的缺陷钝化。
而且，本实施方式中，通过使用簇尺寸CxPyHz中满足y/x为0.5以上且2.0以下的簇离子，即使器件形成工艺时的热处理为低温，也能够使残留在改性层中的大量的氢扩散于外延层，从而在外延层中充分地获得氢的钝化效果。推测为这是如下机制。即，在使用如上述那样特定的簇离子的情况下，残留在改性层中的氢分为以C-H2键的状态残留在改性层中的氢、以及以P-H键的状态残留在改性层中的氢。前者的氢脱离C-H2键时的活化能量大，因此前者的氢在高温的器件形成工艺的情况下从C-H2键脱离而扩散于外延层，但在低温的器件形成工艺的情况下不会从C-H2键脱离。相对于此，后者的氢脱离P-H键时的活化能量小，因此，后者的氢即使在低温的器件形成工艺中也从P-H键脱离而扩散于外延层。实际上，实施例(参考图3(B))中，如后所述，本实施方式中，外延生长后的氢浓度分布能够通过利用洛伦兹函数的峰分离处理而分离为C-H2键状态的氢所引起的第1峰、以及P-H键状态的氢所引起的第2峰。而且，进行模拟700℃、30分钟的低温器件形成工艺的热处理的结果，相对于第1峰的峰浓度仅下降一些，第2峰的峰浓度大幅下降(参考图4(B))。
在使用y/x小于0.5的簇离子的情况下，磷相对于碳的比例过低，P-H键状态的氢几乎不残留在改性层中，其结果，低温的器件形成工艺时扩散的氢浓度并不充分。因此，在低温的器件形成工艺时，无法在外延层中充分获得氢的钝化效果。并且，在使用y/x大于2.0的簇离子的情况下，磷相对于碳的比例过高，磷所引起的位错环(dislocation loop)等注入缺陷形成于改性层中。该情况下，在注入缺陷中捕捉氢，所捕捉的氢在低温下的器件形成工艺时不会扩散。其结果，在低温的器件形成工艺时在外延层中仍然无法充分获得氢的钝化效果。因此，实施方式中，使用y/x满足0.5以上且2.0以下的簇离子。。
作为簇离子的照射条件，可列举簇离子的簇尺寸、剂量、簇离子的加速电压及束电流值等。
簇尺寸能够在2个～100个、优选为60个以下、更优选为50个以下适当设定。本说明书中，所谓「簇尺寸」是指构成1个簇的原子的个数。簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力及真空容器的压力、离子化时对灯丝(filament)施加的电压等而进行。另外，簇尺寸能够通过以下方式求出：通过利用四极高频电场的质谱分析或飞行时间(time-of-flight)质谱分析而求出簇个数分布，取得簇个数的平均值。
其中，本实施方式中，更优选为将簇尺寸CxPyHz中的x设为1以上且3以下、y设为1以上且3以下、z设为1以上且12以下。所述簇尺寸优选的原因在于容易控制小尺寸的簇离子束。并且，若P的原子数变得过多，则促进有助于氢捕捉的缺陷形成。因此，优选为使用在上述记载的原子数的范围内y/x满足0.5以上且2.0以下的簇离子。
作为簇离子的原料的气体状分子只要能够获得上述簇尺寸的簇离子，则并无特别限定，例如能够列举三甲基膦(C3H9P)、磷光体(C4H5P)、双-二甲基膦基乙烷(C6H16P2)、二甲基膦基丙基(C15H36P4)、三苯基膦(C18H15P)、二苯基膦基甲基乙烷(C41H39P3)等。其中，能够由这些原料气体分别生成各种尺寸的簇离子。例如，如图2所示那样，由三甲基膦(C3H9P)能够获得CPHz、C2PHz及C3PHz(z为1～7)这三种片段。本实施方式中，从这些各种尺寸的簇离子中提取y/x满足0.5以上且2.0以下的簇离子，并照射到半导体晶片的表面。
簇离子的剂量能够通过控制离子照射时间而调整。构成簇离子的各元素的剂量是由簇离子种类及簇离子的剂量(Cluster/cm2)来决定。本实施方式中，为了使氢在第2工序后也高浓度地残留，优选为将氢的剂量设为1×1013atoms/cm2～1×1016atoms/cm2，更优选设为5×1013atoms/cm2以上。其原因在于：在小于1×1013atoms/cm2的情况下，可能在形成外延层时氢扩散，在大于1×1016atoms/cm2的情况下，有对外延层18的表面造成大的损伤的危险。
并且，优选为将碳的剂量设为1×1013atoms/cm2～1×1017atoms/cm2，更优选设为5×1013atoms/cm2以上且5×1016atoms/cm2以下。在碳的剂量小于1×1013atoms/cm2的情况下，有时无法获得充分的吸杂能力，在碳的剂量大于1×1016atoms/cm2的情况下，有对半导体晶片10的表面10A造成的损伤大，且在第2工序后在外延层18的表面上形成大量的缺陷的危险。
关于磷的剂量，由于y/x为0.5以上且2.0以下，因此成为碳的剂量的0.5倍以上且2.0倍以下。
簇离子的加速电压与簇尺寸一同对改性层中的构成元素的深度方向的浓度分布的峰位置造成影响。本实施方式中，能够将簇离子的加速电压设为大于0keV/Cluster且小于200keV/Cluster，优选设为100keV/Cluster以下，进一步优选设为80keV/Cluster以下。另外，关于加速电压的调整，通常采用(1)静电加速、(2)高频加速这两种方法。作为前者的方法，有等间隔地排列多个电极，在这些电极间施加相等的电压，在轴方向上制作等加速电场的方法。作为后者的方法，有一边使离子以直线状行进一边使用高频进行加速的线性直线加速器(linac)法。
如上所述，由于氢离子为轻元素，因此通过形成外延层18时等的热处理而容易扩散，有难以停留在形成外延层后的半导体晶片中的倾向。因此，优选为除了通过簇离子照射而使氢的析出区域为局部且高浓度以外，将簇离子12的束电流值设为50μA以上，以较短时间对半导体晶片10的表面10A照射氢离子而使表层部的损伤增大。通过将束电流值设为50μA以上而损伤变大，在后续的外延层18形成后，氢也容易高浓度地残留在半导体晶片10的外延层18侧的表层部。为了该目的，优选为将簇离子12的束电流值设为100μA以上，更优选设为300μA以上。另一方面，若束电流值变得过大，则有在外延层18中过剩地产生外延缺陷的危险，因此优选为将束电流值设为5000μA以下。另外，簇离子12的束电流值例如能够通过变更离子源的原料气体的分解条件而调整。
[第2工序]
作为形成于改性层14上的外延层18，可列举硅外延层，能够通过一般的条件来形成。例如能够将氢作为载气，将二氯硅烷、三氯硅烷等源气体导入至腔室内，虽然生长温度也根据所使用的源气体而不同，但能够在大致1000℃～1200℃的范围的温度下通过CVD法在半导体晶片10上进行外延生长。外延层18优选为将厚度设为1μm～15μm的范围内。其原因在于：在厚度小于1μm的情况下，可能因掺杂剂从半导体晶片10向外扩散而导致外延层18的电阻率变化，并且，在大于15μm的情况下，有可能对固体摄像元件的光谱灵敏度特性产生影响。
在以所述方式获得的半导体外延晶片100中，改性层14中的深度方向的氢浓度分布典型而言优选为如图3(A)所示具有一个峰，比该峰的峰位置更靠左侧(接近外延层/半导体晶片的界面的方向)为按照高斯分布的形状，比该峰的峰位置更靠右侧(远离外延层/半导体晶片的界面的方向)成为具有比按照高斯分布的形状还鼓出的肩部的形状。这种形状的氢浓度分布典型而言如图3(B)所示能够通过利用洛伦兹函数的峰分离处理而分离成具有按照高斯分布的形状的两个峰。
峰分离前的氢浓度分布中的峰浓度优选为1.0×1017atoms/cm3以上且6.0×1018atoms/cm3以下，峰宽度优选为20nm～200nm的范围内。另外，所谓峰宽度是指将氢的检测下限以上的部分视为峰时的宽度。
接近峰分离后的外延层/半导体晶片的界面的第1峰的峰浓度优选为1.0×1017atoms/cm3以上且5.0×1018atoms/cm3以下。第1峰的峰宽度优选为10nm～150nm的范围内。
远离峰分离后的外延层/半导体晶片的界面的第2峰成为峰分离前的氢浓度分布中的肩部的原因，其峰浓度优选为1.0×1017atoms/cm3以上且4.0×1018atoms/cm3以下。第2峰的峰宽度优选为10nm～150nm的范围内。
第1峰的峰位置存在于从外延层/半导体晶片的界面起深度为60nm～100nm的范围内，第2峰的峰位置优选为比第1峰的峰位置深20nm～60nm的位置。
另外，也优选为在第1工序之后，第2工序之前，对半导体晶片10进行用以恢复结晶性的恢复热处理。关于该情况的恢复热处理，例如只要在氮气或氩气等环境下，在900℃以上且1100℃以下的温度下，将半导体晶片10保持10分钟以上且60分钟以下的期间即可。并且，还能够使用RTA(Rapid Thermal Annealing，快速热退火)或RTO(Rapid ThermalOxidation，快速热氧化)等与外延装置不同的急速升降温热处理装置等来进行恢复热处理。
以上，在本实施方式所涉及的半导体外延晶片的制造方法中，P-H键状态的氢例如在400℃以上且700℃以下这样的低温的器件形成工艺时也扩散于外延层，C-H2键状态的氢例如在大于700℃的高温的器件形成工艺时扩散于外延层。因此，对应于温度范围广的器件形成工艺，能够在外延层中充分获得氢的钝化效果。
(半导体器件的制造方法)
本发明的一实施方式所涉及的半导体器件的制造方法的特征在于：在位于利用上述制造方法所制造的半导体外延晶片100的表面的外延层18，形成半导体器件。根据该制造方法，即使在器件形成工艺为低温的情况下，也可在外延层中充分获得氢的钝化效果。
实施例
(实验例1)
准备了由CZ单晶硅锭而得的n-型硅晶片(直径：300mm，厚度：775μm，掺杂剂种类：磷，电阻率：20Ω·cm)。接着，使用簇离子产生装置(日新离子机器公司制造，克瑞斯(CLARIS)(注册商标))，使用三甲基膦(C3H9P)作为原料气体，生成并提取CPH2簇离子(CxPyHz中y/x＝1.0)，在加速电压80keV/Cluster(每一氢原子的加速电压为1.74keV/atom，每一碳原子的加速电压为20.9keV/atom，每一磷原子为53.9keV/atom)的照射条件下照射了硅晶片的表面。另外，将照射簇离子时的剂量设为1.0×1015c1uster/cm2。若换算成氢原子数则为2.0×1015atoms/cm2，若换算成碳原子数则为1.0×1015atoms/cm2，若换算成磷原子数则为1.0×1015atoms/cm2。并且，将簇离子的束电流值设为550μA。
接着，将簇离子照射后的硅晶片搬送至单片式外延生长装置(AppliedMaterials，Inc.制造)内，在装置内以1120℃的温度实施30秒钟的氢烘烤处理后，以氢作为载气，以三氯硅烷作为源气体，在1120℃下通过CVD法在硅晶片的形成有改性层之侧的表面上使硅外延层(厚度：4.9μm，掺杂剂种类：磷，电阻率：10Ω·cm)进行外延生长，获得了外延硅晶片。
[利用SIMS的氢浓度分布评价]
关于在上述制造条件下获得的外延硅晶片，通过SIMS测定对从硅外延层表面起的深度方向上的碳、磷及氢的浓度分布进行了测定。其结果，在硅晶片的表层部120nm(即，从硅外延层/硅晶片的界面起120nm)处特定为改性层。
在图3(A)中示出所获得的氢浓度分布。如图3(A)所示，氢浓度分布具有一个峰，比该峰的峰位置更靠左侧为按照高斯分布的形状，比该峰的峰位置更靠右侧成为具有比按照高斯分布的形状还鼓出的肩部的形状。峰浓度为1.8×1018atoms/cm3，峰宽度为110nm。该氢浓度分布如图3(B)所示通过利用洛伦兹函数的峰分离处理而能够分离成具有按照高斯分布的形状的两个峰。接近外延层/半导体晶片的界面的第1峰的峰浓度为1.2×1018atoms/cm3，第1峰的峰宽度为50nm。远离外延层/半导体晶片的界面的第2峰的峰浓度为8.2×1017atoms/cm3，第2峰的峰宽度为100nm。第1峰的峰位置存在于从外延层/半导体晶片的界面起深度为80nm处，第2峰的峰位置存在于比第1峰的峰位置深30nm的位置。
其次，对在上述制造条件下获得的外延硅晶片，在氮气环境下实施700℃、30分钟的热处理，其后同样地测定了氢浓度分布。在图4(A)中示出所获得的氢浓度分布。该氢浓度分布如图4(B)所示，能够通过利用洛伦兹函数的峰分离处理而分离成具有按照高斯分布的形状的两个峰。第1峰的峰浓度为9.8×1017atoms/cm3，第2峰的峰浓度为4.4×1017atoms/cm3。根据该结果，第1峰通过热处理而峰浓度仅减少至82％，相对于此，第2峰通过热处理而峰浓度减少至53％。
因此，对在上述制造条件下获得的外延硅晶片，在氮气环境下，实施将热处理温度设为700℃、900℃及1100℃且各自的热处理时间设为10分钟、30分钟或60分钟的热处理，其后同样地利用SIMS测定了氢浓度分布。而且，对前述第1峰及第2峰进行峰分离，求出热处理后的各峰的峰浓度的减少率。将第1峰的结果示在图5(A)中，将第2峰的结果示在图5(B)中。另外，将热处理前的氢峰浓度设为C0、热处理后的氢峰浓度设为CH，使用C0相对于CH的比CH/C0作为各峰的峰浓度的减少率。如图5(A)所示，关于第1峰，在热处理温度为900℃及1100℃的情况下峰浓度大幅减少，相对于此，在热处理温度为700℃的情况下，即使热处理时间为60分钟峰浓度也仅减少不足20％。由此可知，构成第1峰的氢虽然在900℃及1100℃的热处理中大部分扩散于外延层，但在700℃的热处理中向外延层中的扩散并不充分。另一方面，如图5(B)所示，关于第2峰，即使在热处理温度为700℃的情况下，在仅10分钟的热处理中峰浓度也减少约50％。由此可知，构成第2峰的氢即使在700℃的热处理中向外延层中的扩散也充分。即，构成第2峰的氢的氢脱离的反应速度比构成第1峰的氢的反应速度快。
因此，为了求出氢脱离的活化能量，假设了以下的反应模式。关于各峰的氢，假设了产生氢的脱离及作为逆反应的氢的吸附(捕捉)的反应速度式(1)。
[数式1]
Figure BDA0002652498320000141
上述式(1)中，[HD]表示吸附在改性层上的氢的浓度，[H]表示从改性层脱离并扩散的氢的浓度，k1表示氢脱离反应的速度常数，k2表示氢吸附反应的速度常数。另外，t是指时间。
上述式(1)中，若在初始条件(t＝0)时设为[HD]＝C0、[H]＝0，在热处理后设为[HD]＝CH，则C0相对于CH的比为如下述式(2)所示。
[数式2]
Figure BDA0002652498320000142
根据通过图5(A)及图5(B)所获得的各结果制成基于阿瑞尼氏的式子(k＝exp(-Ea/kBT)；k为反应速度常数、Ea为活化能量、kB为波尔兹曼常数，T为热处理温度)的阿瑞尼氏图。将结果示在图6(A)及图6(B)中。进行了资料拟合的结果为基于图6(A)第1峰下的氢脱离的活化能量为0.77eV，氢吸附的活化能量为0.008eV。并且，基于图6(B)，第1峰下的氢脱离的活化能量为0.47eV，氢吸附的活化能量为0.016eV。
第1峰下的氢脱离的活化能量0.77eV与C-H2键能的0.80eV大致相同，因此推测构成第1峰的氢为C-H2键状态的氢。并且，由于存在于改性层中的元素为碳、磷、氢及硅，因此作为形成氢的键状态的可能性，除此以外可考虑到P-H键。P-H键能为0.3eV～0.4eV。若P-H键解离，则成为单原子氢。单原子氢下的扩散的活化能量0.48eV与第2峰下的氢脱离的活化能量0.47eV大致相同。因此，推测构成第2峰的氢为P-H键状态的氢。而且，构成第2峰的氢以比构成第1峰的氢低的能量脱离，因此能够理解为在更低的热处理温度下脱离并扩散于外延层。
(实验例2)
实验例1中，使用三甲基膦(C3H9P)作为原料气体，生成并提取CPH2簇离子且对硅晶片进行照射，但本实验例2中，由表1所示的各种原料气体生成各种簇离子种类且对硅晶片进行照射。与实验例1同样地，将加速电压设为80keV/Cluster，将剂量设为1.0×1015cluster/cm2，将簇离子的束电流值设为550μA。接着，在与实验例1相同的条件下形成硅外延层，获得了外延硅晶片。另外，实验例1的簇离子条件相当于表1中的No.1。
[表1]
Figure BDA0002652498320000161
[利用TEM观察评价位错环的有无]
关于以各水准获得的外延硅晶片，利用TEM(Transmission Electron Microscope：穿透式电子显微镜)来观察改性层周边的剖面。作为代表，将No.1(发明例)的剖面TEM图像示在图7(A)中，将No.5(比较例)的剖面TEM图像示在图7(B)中。如图7(B)所示，在y/x为3.0的No.5中，确认到被认为是由磷所引起的位错环形成于改性层中的较深的区域中。另一方面，如图7(A)所示，在y/x为1.0的No.1中，未确认到这种位错环。其他水准下也同样未确认到位错环。将该结果汇总在表1中。
[低温热处理时的氢扩散量的评价]
作为低温热处理时的氢扩散量的评价方法，求出了进行低温热处理，即700℃、30分钟的热处理时的第2峰的减少量。求法是对700℃、30分钟的热处理前的第2峰进行SIMS测定的检测下限值的7.0×1016atoms/cm3以上的区域的积分，计算面积浓度。其后，700℃、30分钟的热处理后的第2峰的面积浓度也同样地进行计算，将其差作为低温热处理时的氢扩散量。作为低温热处理时的氢扩散量的评价基准，Si(100)/SiO2界面的界面能级密度为1.0×1010atoms/cm2～1.0×1011atoms/cm2，因此在1.0×1010atoms/cm2以下的情况下，可能无法期待器件工艺中的钝化效果。因此，设定1.0×1010atoms/cm2作为低温热处理时的氢扩散量的评价基准。
根据表1明确，在使用了y/x为0.5以上且2.0以下的簇离子的发明例中，低温热处理时的氢扩散量多，相对于此，在y/x小于0.5或大于2.0的比较例中，低温热处理时的氢扩散量并不充分。
产业上的可利用性
根据本发明的半导体外延晶片的制造方法，即使在供于低温的器件形成工艺中的情况下，也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。
附图标记说明
100-半导体外延晶片，10-半导体晶片，10A-半导体晶片的表面，12-簇离子，14-改性层，18-外延层。

Claims (5)

1.一种半导体外延晶片的制造方法，其特征在于，包括：
第1工序，对半导体晶片的表面照射含有碳、磷及氢作为构成元素的簇离子，在所述半导体晶片的表层部形成所述簇离子的构成元素固溶而成的改性层；以及
第2工序，在所述半导体晶片的改性层上形成外延层，
在将所述簇离子中的碳、磷及氢的原子数以CxPyHz标记时，磷原子数y相对于碳原子数x的比y/x满足0.5以上且2.0以下，其中，x、y、z为1以上的整数。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，
x为1以上且3以下，y为1以上且3以下，z为1以上且12以下。
3.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
在所述第1工序中，将所述簇离子的束电流值设为50μA以上且5000μA以下。
4.根据权利要求1至3中任一项所述的半导体外延晶片的制造方法，其中，
所述半导体晶片为硅晶片。
5.一种半导体器件的制造方法，其特征在于，
在利用权利要求1至4中任一项所述的制造方法所制造的半导体外延晶片的所述外延层，形成半导体器件。
CN201980015684.3A 2018-02-27 2019-01-08 半导体外延晶片的制造方法以及半导体器件的制造方法 Active CN111902911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-033818 2018-02-27
JP2018033818A JP6801682B2 (ja) 2018-02-27 2018-02-27 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
PCT/JP2019/000239 WO2019167430A1 (ja) 2018-02-27 2019-01-08 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN111902911A true CN111902911A (zh) 2020-11-06
CN111902911B CN111902911B (zh) 2023-09-19

Family

ID=67805718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015684.3A Active CN111902911B (zh) 2018-02-27 2019-01-08 半导体外延晶片的制造方法以及半导体器件的制造方法

Country Status (7)

Country Link
US (1) US11195716B2 (zh)
JP (1) JP6801682B2 (zh)
KR (1) KR102382500B1 (zh)
CN (1) CN111902911B (zh)
DE (1) DE112019001022T5 (zh)
TW (1) TWI683350B (zh)
WO (1) WO2019167430A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923562B2 (en) * 2016-08-19 2021-02-16 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semicondcutor device
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540535A (ja) * 2006-06-12 2009-11-19 セムイクウィップ・インコーポレーテッド イオン源および蒸発装置とともに用いられる蒸気運搬システム
JP2012505550A (ja) * 2008-10-08 2012-03-01 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 分子イオンのイオン注入技術
JP2016051729A (ja) * 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
US20160181313A1 (en) * 2012-11-12 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20160181311A1 (en) * 2012-11-13 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
WO2017104584A1 (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112338A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5484578B2 (ja) * 2010-11-30 2014-05-07 京セラ株式会社 複合基板および製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6750351B2 (ja) * 2016-07-05 2020-09-02 株式会社Sumco クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2017175145A (ja) 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540535A (ja) * 2006-06-12 2009-11-19 セムイクウィップ・インコーポレーテッド イオン源および蒸発装置とともに用いられる蒸気運搬システム
JP2012505550A (ja) * 2008-10-08 2012-03-01 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 分子イオンのイオン注入技術
US20160181313A1 (en) * 2012-11-12 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20160181311A1 (en) * 2012-11-13 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP2016051729A (ja) * 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
WO2017104584A1 (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112338A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
US11195716B2 (en) 2021-12-07
KR20200074964A (ko) 2020-06-25
TWI683350B (zh) 2020-01-21
CN111902911B (zh) 2023-09-19
DE112019001022T5 (de) 2020-11-12
WO2019167430A1 (ja) 2019-09-06
JP2019149486A (ja) 2019-09-05
KR102382500B1 (ko) 2022-04-01
US20200373158A1 (en) 2020-11-26
TW201937562A (zh) 2019-09-16
JP6801682B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
KR101669603B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN108496239B (zh) 半导体外延晶片的制造方法以及固体摄像元件的制造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
CN111771265B (zh) 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
CN113454756B (zh) 半导体外延晶片及其制造方法
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant