JP2017157613A - 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2017157613A
JP2017157613A JP2016037338A JP2016037338A JP2017157613A JP 2017157613 A JP2017157613 A JP 2017157613A JP 2016037338 A JP2016037338 A JP 2016037338A JP 2016037338 A JP2016037338 A JP 2016037338A JP 2017157613 A JP2017157613 A JP 2017157613A
Authority
JP
Japan
Prior art keywords
layer
wafer
semiconductor
epitaxial
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016037338A
Other languages
English (en)
Other versions
JP6504082B2 (ja
Inventor
諒 廣瀬
Ryo Hirose
諒 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016037338A priority Critical patent/JP6504082B2/ja
Priority to TW106106283A priority patent/TWI652737B/zh
Priority to CN201710112267.3A priority patent/CN107134404B/zh
Priority to KR1020170026807A priority patent/KR101917347B1/ko
Publication of JP2017157613A publication Critical patent/JP2017157613A/ja
Application granted granted Critical
Publication of JP6504082B2 publication Critical patent/JP6504082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】本発明は、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制できる半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面に、構成元素として炭素、水素および酸素を含むクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、該第1工程の後、前記半導体ウェーハの前記改質層上にエピタキシャル層を形成する第2工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法に関する。
半導体ウェーハ上にエピタキシャル層が形成された半導体エピタキシャルウェーハは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、DRAM(Dynamic Random Access Memory)メモリ、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。
ここで、半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
本願出願人は、特許文献1において、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する半導体エピタキシャルウェーハの製造方法を提案している。
国際公開第2012/157162号
特許文献1では、クラスターイオンを照射して形成した改質層は、モノマーイオン(シングルイオン)を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることが示されている。ここで、特許文献1における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、改質層でのその後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。このように、ドーズ量増加によるゲッタリング能力の改善には限界がある。
そこで本発明は、上記課題に鑑み、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制できる半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
本発明者らは、上記課題を解決するために鋭意検討した。ところで、半導体エピタキシャルウェーハ、特にエピタキシャルシリコンウェーハを作製する際に、ベース基板となるシリコンウェーハ内に含まれる酸素は、エピタキシャル層形成時の熱処理によってエピタキシャル層内へ拡散してしまう。酸素濃度が比較的高濃度なエピタキシャル層は、用途によっては半導体デバイス品質に悪影響を及ぼす懸念がある。そのため、従来技術では半導体エピタキシャルウェーハを作製する際に、ベース基板への酸素イオン注入は好ましくないと考えられていた。また、酸素イオン注入によりベース基板に酸素の高濃度層を形成した場合、エピタキシャル層形成時の熱処理に起因してシリコンウェーハ内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)が形成されるおそれがあり、ひいては、エピタキシャル層表面にBMD起因のエピタキシャル欠陥が発生するおそれもある。
ここで、クラスターイオンの形態で酸素を炭素および水素と共に半導体ウェーハに照射した場合は、炭素が局所的に固溶した改質層を形成することができる。本発明者の検討によると、この改質層は酸素もトラップすることができるため、エピタキシャル層に与える影響は小さいのではないかと考えた。また、酸素原子は炭素原子よりも質量数が大きく、原子半径も大きいため、炭素ドーズ量が少なくても照射ダメージを大きくでき、ゲッタリング能力を高くできるのではないかと考えた。さらに、炭素と酸素は原子量が比較的近いため、両者をクラスターイオンの形態で照射した場合の炭素の注入飛程が酸素の注入飛程よりも浅くなって、エピタキシャル層への酸素拡散を抑制できるのではないかとも考えた。そこで本発明者は、構成元素として炭素、水素および酸素を含むクラスターイオンの照射を着想し、従来のクラスターイオン照射と炭素のドーズ量が同程度であっても、より高いゲッタリング能力が得られ、かつ、エピタキシャル欠陥の発生を抑制できることを知見し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。
(1)半導体ウェーハの表面に、構成元素として炭素、水素および酸素を含むクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
該第1工程の後、前記半導体ウェーハの前記改質層上にエピタキシャル層を形成する第2工程と、を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
(2)前記クラスターイオンの炭素原子数が16個以下であり、かつ、前記クラスターイオンの酸素原子数が16個以下である、前記(1)に記載の半導体エピタキシャルウェーハの製造方法。
(3)前記クラスターイオンの照射による炭素のドーズ量が1.0×1013atoms/cm2以上1.0×1017atoms/cm2以下である、前記(1)または(2)に記載の半導体エピタキシャルウェーハの製造方法。
(4)前記半導体ウェーハがシリコンウェーハである、前記(1)〜(3)のいずれかに記載の半導体エピタキシャルウェーハの製造方法。
(5)半導体ウェーハと、該半導体ウェーハの表面部に形成された、該半導体ウェーハ中に炭素、水素および酸素が固溶した改質層と、該改質層上のエピタキシャル層と、を有し、
前記改質層における前記炭素の深さ方向の炭素濃度プロファイルの炭素ピーク濃度が、1.0×1015atoms/cm以上1.0×1020atoms/cm以下であり、
前記改質層における前記水素の深さ方向の水素濃度プロファイルの水素ピーク濃度が、1.0×1017atoms/cm以上であり、
前記改質層における前記酸素の深さ方向の酸素濃度プロファイルの酸素ピーク濃度が、5.0×1018atoms/cm以上であることを特徴とする半導体エピタキシャルウェーハ。
(6)前記酸素ピーク濃度が、1.0×1019atoms/cm以上である、前記(5)に記載の半導体エピタキシャルウェーハ。
(7)前記炭素濃度プロファイル、前記水素濃度プロファイルおよび前記酸素濃度プロファイルの少なくともいずれかが双峰型の濃度プロファイルである、前記(5)または(6)に記載の半導体エピタキシャルウェーハ。
(8)前記改質層に第1の黒点状欠陥を含む第1層と、第2の黒点状欠陥を含む第2層とが存在し、
前記深さ方向において前記第1層は、前記第2層よりも前記エピタキシャル層側に位置する、前記(5)〜(7)に記載の半導体エピタキシャルウェーハ。
(9)前記第1の黒点状欠陥の密度が1.0×1016個/cm以上1.0×1018個/cm以下であり、
前記第2の黒点状欠陥の密度が1.0×1014個/cm以上1.0×1016個/cm以下である、前記(8)に記載の半導体エピタキシャルウェーハ。
(10)前記改質層において、前記第1の黒点状欠陥は、前記半導体ウェーハと前記エピタキシャル層との界面から深さ方向に30nm以上150nm以下の深さ位置に存在し、
前記第2の黒点状欠陥は、前記界面から深さ方向に60nm以上150nm以下の深さ位置に存在する、前記(8)または(9)に記載の半導体エピタキシャルウェーハ。
(11)前記半導体ウェーハはシリコンウェーハからなる、前記(5)〜(10)のいずれかに記載の半導体エピタキシャルウェーハ。
(12)前記(1)〜(4)のいずれか1項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは前記(5)〜(11)のいずれかに記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明によれば、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制できる半導体エピタキシャルウェーハの製造方法を提供することができる。
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。 本発明の好適実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。 参考実験例1において、クラスターイオンを照射した後のシリコンウェーハの炭素、水素および酸素の濃度プロファイルを示すグラフである。 参考実験例1における、クラスターイオンを照射した後のシリコンウェーハのTEM断面写真であり、(A)参考例1のTEM断面写真であり、(B)は参考例2のTEM断面写真であり、(C)は参考例3のTEM断面写真である。 発明例1に係るエピタキシャルシリコンウェーハの炭素、水素および酸素の濃度プロファイルを示すグラフである。 発明例1および比較例1に係るエピタキシャルシリコンウェーハの酸素の濃度プロファイルを示すグラフである。 実験例1におけるエピタキシャルウェーハのエピタキシャル欠陥を示すLPDマップであり、(A)は発明例1のLPDマップであり、(B)は比較例1のLPDマップである。 実験例1における、エピタキシャルシリコンウェーハのTEM断面写真であり、(A)は発明例1のTEM断面写真であり、(B)は比較例2のTEM断面写真である。 図7(A)とは別の条件で取得した発明例1のTEM断面写真である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1,2では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して改質層14、アモルファス層16、およびエピタキシャル層18の厚さを誇張して示す。
(半導体エピタキシャルウェーハの製造方法)
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法は、図1に示すように、半導体ウェーハ10の表面10Aに、構成元素として炭素、水素および酸素を含むクラスターイオン12を照射して、半導体ウェーハ10の表面部に、このクラスターイオン12の構成元素が固溶した改質層14を形成する第1工程(図1(A),(B))と、該第1工程の後、半導体ウェーハ10の改質層14上にエピタキシャル層18を形成する第2工程(図1(C))と、を有する。図1(C)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。また、エピタキシャル層18は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられる。裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ10に炭素および/または窒素を添加してもよい。さらに、半導体ウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
また、半導体ウェーハ10としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。このシリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。エピタキシャル層は、厚さが0.1〜20μmの範囲内とすることが好ましく、0.2〜10μmの範囲内とすることがより好ましい。
ここで、本実施形態の特徴的工程の一つは、図1(A)に示す第1工程である。本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
半導体ウェーハの一種であるシリコンウェーハにクラスターイオンを照射する場合、クラスターイオン12は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍にクラスターイオン12の構成元素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面部の結晶の格子間位置または置換位置に固溶した層を意味する。二次イオン質量分析法(SIMS:Secondary Iron Mass Spectrometry)によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された元素の局所的に存在する領域(すなわち、改質層)の厚みは、概ね500nm以下(例えば50〜400nm程度)となる。なお、本明細書における炭素、水素および酸素の各元素の「深さ方向の濃度プロファイル」は、SIMSにて測定した深さ方向の水素の濃度分布を意味する。
クラスターイオンの形態で照射された元素は、元素種によっても挙動は異なるが、後述のエピタキシャル層18の形成過程で多少の熱拡散が起こる。クラスターイオンの構成元素に炭素が含まれる場合、エピタキシャル層18形成後の炭素の濃度プロファイルは、炭素元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚み(すなわち、ピークの幅)は大きく変化しない。その結果、炭素の析出領域を局所的にかつ高濃度にすることができる。そして、この炭素の局所的な析出領域が強力なゲッタリングサイトとなる。これは、格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子の収縮場が形成され、格子間の不純物を引き付けるためである。また、改質層14はシリコンウェーハの表面近傍、すなわちエピタキシャル層18の直下に形成されるため、近接ゲッタリングが可能となる。このように、炭素が改質層内に局所的に固溶することにより、高いゲッタリング能力が得られると考えられている。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978-4-339-00734-3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4-88686-217-9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
ここで、本実施形態において照射するクラスターイオン12の構成元素は既述のように、炭素、水素および酸素である。本実施形態において、炭素以外に水素および酸素をクラスターイオン12の構成元素に用いる技術的意義について以下に説明する。
参考実験例1において実験条件の詳細を後述するが、クラスターイオンをCHOとしてシリコンウェーハに照射した参考例1(炭素のドーズ量:1.0×1015atoms/cm2)のTEM断面図(図4(A))では、アモルファス領域が形成されていることが確認できる。一方、クラスターイオンをCとした以外は、参考例1と同様にクラスターイオン照射を行った参考例2(炭素のドーズ量:1.0×1015atoms/cm2)のTEM断面図(図4(B))では、アモルファス領域が形成されていないことが確認できる。なお、図4(A),(B)において破線で囲んだ淡色部分がアモルファス領域である。アモルファス領域が形成された場合、アモルファス領域が形成されない場合に比べてゲッタリング能力が高まる。
上述の参考例1,2により実験的に示されるように、炭素のドーズ量が同じであっても、クラスターイオンが構成元素として酸素を含む方が、アモルファス領域を形成しやすくなることが実験的に明らかとなった。参考例2と同様のCをクラスターイオンとして用いる場合、アモルファス領域を形成するためには、詳細を後述する参考例3(炭素のドーズ量:1.5×1015atoms/cm2)のTEM断面図(図4(C))のように、炭素のドーズ量を増大する必要がある。前述のとおり、炭素のドーズ量を増大させすぎると、高いゲッタリング能力が得られるものの、エピタキシャル欠陥の発生のおそれが生じる。
そして、実験例1において実験条件の詳細を後述するが、構成元素として炭素、水素および酸素を含むクラスターイオンを照射し、次いでエピタキシャル層を形成した発明例1に係るエピタキシャルシリコンウェーハにおいて、ベース基板となるシリコンウェーハ内に酸素を局所的に固溶させても、エピタキシャル層表面に及ぼす影響はほとんどないか、影響があったとしても限定的であることが確認された。
これらの実験結果からもわかるように、構成元素として炭素、水素および酸素を含むクラスターイオン12を照射することで、改質層14内にアモルファス領域が形成されやすくなり(すなわち、照射ダメージが大きくなる。)、ひいては半導体エピタキシャルウェーハ100のゲッタリング能力を高められるのである。そして、酸素注入による悪影響も、クラスターイオン照射の形態であれば限定的となる。
本実施形態に従う発明は理論に束縛されるものではないが、このような効果が得られる理由について、本発明者は現時点では以下のように考えている。すなわち、酸素原子は炭素原子よりも原子半径が大きいために、クラスターイオンによる照射ダメージを大きくすることができる。そして、酸素の方が炭素よりも原子量が大きいために、クラスターイオンの形態で注入された場合には、酸素の注入飛程は炭素の注入飛程よりも若干大きくなり、より深い側に酸素濃度ピークが位置することなる。したがって、形成される改質層14の幅が広がることで、ゲッタリング能力が増大することが考えられる。また、照射された酸素およびシリコンウェーハ基板内に照射前から存在する酸素は、エピタキシャル層形成時の熱処理により拡散するが、炭素の局所的な析出領域にトラップされ、エピタキシャル層への酸素拡散は限定的である。一方、同時に注入される水素はエピタキシャル層の形成時に相当量拡散し空孔を生成する。このとき、酸素が空孔結合することで、従来には存在しなかった新たなゲッタリングシンクが形成されるのではないかとも考えられる。実際に、炭素、水素および酸素を構成元素に含むクラスターイオンの照射により、酸素を含まないクラスターイオンに含まないクラスターイオンを照射した場合に比べてゲッタリング能力が飛躍的に増大する。このような従来にないゲッタリングシンクの形成は、実験条件の詳細を後述する図7(A)、図8のTEM断面写真に存在する大きさの異なる2種の黒点状欠陥からも推認される。エピタキシャル層との界面に近い側の小サイズの黒点状欠陥は炭素起因であり、エピタキシャル層との界面から遠い側の大サイズの黒点状欠陥は酸素を含む三元素を注入したことによる格子間シリコン起因であると推定される。このような黒点状の欠陥が観察されるのは、クラスターイオン照射により形成されたアモルファス領域がエピタキシャル層形成時に再結晶化する際に、再結晶領域が複合クラスター化した欠陥形態をとるためではないかと考えられる。さらに、炭素と酸素の同時照射により、同一の加速電圧による照射条件では、炭素の方が酸素よりも加速エネルギーの分配が小さいために浅く注入されることから、近接ゲッタリングの点でも有利であると考えられる。以上のような、炭素、水素および酸素の三元素をクラスターイオンの形態での同時照射による相乗効果により、明確なゲッタリング能力の増大が得られたのではないか、と本発明者は考えている。
なお、イオン化させる化合物は特に限定されないが、イオン化が可能な化合物としては、例えばジエチルエーテル(C10O)、エタノール(CO)、ジエチルケトン(C10O)などを用いることができる。特に、ジエチルエーテル、エタノール、などより生成したクラスターC(l,m,nは互いに独立で有り、1≦n≦16,1≦m≦16,1≦l≦16)を用いることが好ましい。特に、クラスターイオンの炭素原子数が16個以下であり、かつ、クラスターイオンの酸素原子数が16個以下であることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
また、既述の炭素、水素および酸素の三元素が含まれれば、他の構成元素がクラスターイオン12に含まれていてもよい。これら三元素以外のクラスターイオン12の構成元素として、例えばボロン、リン、ヒ素などのドーパント元素を挙げることができる。すなわち、炭素、水素および酸素に加えて、ボロン、リン、ヒ素およびアンチモンからなる群より選択された1または2以上のドーパント元素をクラスターイオンの形態で照射することも好ましい。固溶する元素の種類により効率的にゲッタリング可能な不純物金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル(Ni)を効率的にゲッタリングすることができ、ボロンの場合、銅(Cu)、鉄(Fe)を効率的にゲッタリングすることができる。なお、本明細書において、ドーパント元素とは、シリコン結晶の格子位置に置換され、シリコン結晶の電気伝導性を変化させることができる元素を指す。具体的にはp型ドーパントとしてはボロン、n型ドーパントとしてはリン、砒素、アンチモンなどが挙げられる。
クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができる。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
なお、クラスターイオンの加速電圧は、クラスターサイズとともに、クラスターイオンの構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、0keV/Cluster超え200keV/Cluster未満とすることができ、100keV/Cluster以下とすることが好ましく、80keV/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。炭素、水素および酸素の各元素のドーズ量は、クラスターイオン種と、クラスターイオンのドーズ量(Cluster/cm)で定まる。本実施形態では、炭素のドーズ量を1×1013〜1×1017atoms/cmとすることができ、好ましくは5×1013atoms/cm以上5×1016atoms/cm以下とする。炭素のドーズ量が1×1013atoms/cm未満の場合、十分なゲッタリング能力が得られない場合があり、炭素のドーズ量が1×1016atoms/cm超えの場合、エピタキシャル層18の表面に大きなダメージを与えるおそれがあるからである。
さて、本実施形態では、前述の第1工程の後、半導体ウェーハ10の改質層14上にエピタキシャル層18を形成する第2工程を行う(図1(C))。エピタキシャル層18としては、例えばシリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。この場合、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層18は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散によりエピタキシャル層18の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
以上のとおり、本実施形態により、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制できる半導体エピタキシャルウェーハ100の製造方法を提供することができる。
なお、第1工程の後、第2工程に先立ち、半導体ウェーハ10に対して結晶性回復のための回復熱処理を行ってもよい。この場合の回復熱処理としては、例えば窒素ガスまたはアルゴンガスなどの雰囲気下、900℃以上1100℃以下の温度で、10分以上60分以下の間、半導体ウェーハ10をエピタキシャル装置内で保持すればよい。また、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。
ただし、本実施形態において上述の回復熱処理は行わなくてもよい。モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入し、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。一方、クラスターイオンは一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができ、半導体ウェーハの結晶へ与えるダメージは小さい。そのため、本実施形態では、上記第1工程の後、半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、半導体ウェーハをエピタキシャル成長装置に搬送して上記第2工程を行うことができ、高いゲッタリング能力を有する半導体エピタキシャルウェーハ100を効率的に製造することができる。
この理由は、前述のエピタキシャル層18を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度で半導体ウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークにより半導体ウェーハ10の結晶性を十分回復させることができる。
次に、本発明による好適実施形態を、図2(A)〜(C)を用いて説明する。図1を用いて既述の実施形態と重複する内容については、同一の符号を参照して重複する説明を省略する。本好適実施形態において、クラスターイオン12を照射する第1工程(図2(A))において、クラスターイオン12の構成元素である炭素のドーズ量を1.0×1015atoms/cm3以上とすることが好ましい。エピタキシャル層18の形成後において、改質層14内に第1の黒点状欠陥Sを含む第1層と、第2の黒点状欠陥Sを含む第2層とを形成することができるためである。この条件下での改質層14について、以下、より詳細に説明する。
図2(B)に示すように、前述の条件下でクラスターイオン照射を行うことで、改質層14における深さ方向の一部がアモルファス層16となる。改質層14中にアモルファス層16がある場合に、前述の改質層14によるゲッタリング能力をより確実に得ることができる。なお、アモルファス領域16の表面16Aの平均深さDが半導体ウェーハ表面10Aから20nm以上であることによって、その後形成するエピタキシャル層18におけるエピタキシャル欠陥の発生を十分に抑制することができる。
エピタキシャル欠陥の発生をより十分に抑制する観点から、アモルファス領域16の表面16Aの平均深さが半導体ウェーハ表面10Aから20nm以上200nm以下となるようにすることが好ましい。
また、アモルファス領域16の平均厚さは100nm以下であることが好ましく、60nm以下であることがより好ましい。100nm超えの場合、表面16Aの平均深さを半導体ウェーハ表面10Aから20nm以上にするためのクラスター照射条件の選定が困難となるおそれがあるからである。
なお、図2(B)や詳細を後述する図4(A)に見られるように、アモルファス領域16の表面16Aは、横方向の位置によって深さがばらつくが、本発明における「アモルファス領域の半導体ウェーハ表面側の表面の平均深さ」は、アモルファス層の断面を透過型電子顕微鏡(TEM: Transmission Electron Microscope)により観察し、得られたTEM画像中の表面の平均深さによって定義される。「平均深さ」は、アモルファス領域と結晶領域との境界線の最も浅い位置と深い位置の中間の深さとする。また、「アモルファス領域の平均厚さ」も、TEM画像中のアモルファス層の平均厚さ、すなわちアモルファス層の2つの表面の平均深さの差によって定義される。TEM画像の倍率は、アモルファス層が明瞭に観察できる程度であればよく、図4(A)に示す参考例1では50万倍とした
また、図2(C)に示すように、上述のようにしてアモルファス領域16を形成し、その後エピタキシャル層18を形成すると、エピタキシャル層18の形成後において、改質層14内に第1の黒点状欠陥Sを含む第1層と、前記第1の黒点状欠陥のサイズよりも大きい第2の黒点状欠陥Sを含む第2層とを形成することができる。黒点状欠陥Sおよび黒点状欠陥Sは、深さ方向において所定の厚みで分散してもよい。図2(C)では、黒点状欠陥Sが所定の厚みで分散していることを示す模式図である。そして、半導体エピタキシャルウェーハ100の深さ方向において第1層は第2層よりもエピタキシャル層18側に位置する。なお、前述のように黒点状欠陥Sおよび黒点状欠陥Sのいずれか一方または両方が深さ方向において所定の厚みで分散している場合には、各層の深さ方向の平均の深さ位置を基準とし第1層と第2層の位置関係を定める。黒点状欠陥S,Sの平均の深さ位置までの距離を図2(C)に示すようにそれぞれD,Dと表す場合、D<Dであれば、第1層が第2層よりもエピタキシャル層18側に位置することとなる。なお、第1層の深さ方向の厚みの範囲内に第2層が含まれていてもよい。
本明細書において「黒点状欠陥」とは、半導体エピタキシャルウェーハ100の劈開断面をTEMにて明モードで観察した場合に、改質層14内に黒点として観察される欠陥を意味するものである。本発明者の検討によれば、黒点状欠陥は、クラスターイオン12の照射後に改質層14中にアモルファス層16が形成される場合にのみ、エピタキシャル層18の形成後に改質層14中に発生するものである。なお、改質層中にアモルファス層が形成されない場合は、エピタキシャル層の形成後の改質層中に黒点状欠陥S,Sのいずれも発生しないと考えられる。また、クラスターイオン種にもよるが、例えば炭素のドーズ量が1.0×1015atoms/cm3未満と、クラスターイオン12のドーズ量が低い場合は、黒点状欠陥Sは形成されず、黒点状欠陥Sのみが形成される。
本発明者の検討によれば、第1の黒点状欠陥Sおよび第2の黒点状欠陥Sが存在する半導体エピタキシャルウェーハ100は、より高いゲッタリング能力が得られることが確認された。このような半導体エピタキシャルウェーハ100は、黒点状欠陥Sのみが形成される場合に比べても、より高いゲッタリング能力が得られる。
(半導体エピタキシャルウェーハ)
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100について説明する。半導体エピタキシャルウェーハ100は、図1(C)に示すように、半導体ウェーハ10と、この半導体ウェーハ10の表面部に形成された、半導体ウェーハ10中に所定元素が固溶した改質層14と、この改質層14上のエピタキシャル層18と、を有する。
そして、本実施形態において、改質層14における炭素の深さ方向の炭素濃度プロファイルの炭素ピーク濃度が、1.0×1015atoms/cm以上1.0×1020atoms/cm以下であり、改質層14における水素の深さ方向の水素濃度プロファイルの水素ピーク濃度が、1.0×1017atoms/cm以上であり、改質層14における前記酸素の深さ方向の酸素濃度プロファイルの酸素ピーク濃度が、5.0×1018atoms/cm以上である。このような半導体エピタキシャルウェーハ100は、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生が抑制されている。ゲッタリング能力をより高めるためには、酸素ピーク濃度は、1.0×1019atoms/cm以上であることがより好ましい。
ここで、炭素濃度プロファイル、水素濃度プロファイルおよび酸素濃度プロファイルの少なくともいずれかが双峰型の濃度プロファイルとなることがより好ましい。後述の図5Aにより実験的に明らかとなったように、本発明者の検討によると、改質層14を形成する際のクラスターイオンのドーズ量が大きい場合、このような双峰型の濃度プロファイルが形成されやすくなることが確認された。すなわち、半導体エピタキシャルウェーハにおいて双峰型の濃度プロファイルが形成されている場合、よりゲッタリング能力が高まる。一方、改質層14を形成する際のクラスターイオンのドーズ量が小さい場合、双峰型の濃度プロファイルは形成されがたくなる。
なお、本明細書において半導体エピタキシャルウェーハ100に双峰型の濃度プロファイルが形成される場合、例えば図5Aのように炭素濃度プロファイルが双峰型となる場合、2つのピークのうち、より大きい方の濃度(すなわち濃度の最大値)をピーク濃度とみなすこととする。水素濃度プロファイルおよび酸素濃度プロファイルについても同様である。
また、本発明による効果を確実に得るためには、炭素ピーク濃度が酸素ピーク濃度よりも大きいことが好ましく、炭素ピーク濃度が酸素ピーク濃度の1.0倍以上5.0倍以下であることがより好ましい。さらに、改質層18において、炭素濃度プロファイルが酸素濃度プロファイルを内包することが好ましい。
そして、図2(C)に示すように、改質層18に第1の黒点状欠陥Sを含む第1層と、第1の黒点状欠陥Sのサイズよりも大きい第2の黒点状欠陥Sを含む第2層とが存在し、第1層は第2層よりもエピタキシャル層18側に位置することが好ましい。このような半導体エピタキシャルウェーハ100は、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生が抑制されている。前述の双峰型の濃度プロファイルが形成されている場合に第2の黒点状欠陥Sが形成されやすいのではないかと本発明者は考えている。
このとき、第1の黒点状欠陥Sの密度が1.0×1016個/cm以上1.0×1018個/cm以下であり、かつ、第2の黒点状欠陥Sの密度が1.0×1014個/cm以上1.0×1016個/cm以下であることが好ましい。このような2種の黒点状欠陥が存在することにより、ゲッタリング能力が増大する。
さらに、改質層18において、第1の黒点状欠陥Sは、半導体ウェーハ10とエピタキシャル層18との界面から深さ方向に30nm以上150nm以下の深さ位置に存在し、第2の黒点状欠陥Sは、界面から深さ方向に60nm以上150nm以下の深さ位置に存在することが好ましい。エピタキシャル欠陥の発生を抑制するためである。また、第1の黒点状欠陥Sのサイズが1nm以上10nm以下であり、かつ、第2の黒点状欠陥Sのサイズが15nm以上100nm以下であることが好ましい。ここで、「第1および第2の黒点状欠陥」は、エピタキシャル成長後のクラスター照射領域の断面を透過型電子顕微鏡(TEM: Transmission Electron Microscope)により観察し、得られたTEM画像中の黒点状に見える欠陥と定義される。「黒点状欠陥のサイズ」とは、TEM画像中の欠陥の直径とする。また、「黒点状欠陥の密度」は、TEM画像中に黒点欠陥が存在する領域中における、所定面積あたりの欠陥の個数にその時のTEM観察に使用したサンプルの最終厚さよって定義される。なお、黒点状欠陥S,Sが円形でない、あるいは円形と見なせない形状である場合は、黒点状欠陥を内包する最小直径の外接円を用いて円形に近似し、直径を定める。
また、半導体ウェーハはシリコンウェーハからなることが好ましい。
さらに、半導体ウェーハ10の表面10Aから、深さ方向の深さ150nmまでの範囲内に、炭素、水素および酸素濃度プロファイルのピークが存在することが好ましい。上記範囲内を本明細書における半導体ウェーハの表面部と定義することができる。そして、半導体ウェーハ10の表面10Aから、深さ方向の深さ100nmまでの範囲内に各元素の濃度プロファイルのピークが存在することが好ましい。なお、クラスターイオン12を照射した半導体ウェーハの最表面(半導体ウェーハ10の表面10Aからの深さ0nm)には各元素の濃度プロファイルのピーク位置を存在させることが物理的にできないため、少なくとも5nm以上の深さ位置に存在させることになる。
また、改質層18における半導体ウェーハ10の深さ方向の炭素濃度プロファイルのピークの半値幅(FWHM)が100nm以下であることも好ましい。かかる改質層18は、半導体ウェーハの表面部の結晶の格子間位置または置換位置に炭素が固溶して局所的に存在する領域であり、強力なゲッタリングサイトとして働くことができる。また、高いゲッタリング能力を得る観点から、半値幅を85nm以下とすることがより好ましく、下限としては10nmと設定することができる。酸素および水素の濃度プロファイルのピークの半値幅(FWHM)についても、100nm以下であることが好ましく、85nm以下とすることがより好ましい。なお、後述の図5Aに示す炭素濃度プロファイルのように、2つの異なるピークが現れる双峰型の濃度プロファイルが形成される場合には、ガウシアンフィッティングをして、フィッティング後の分布から半値幅(FWHM)を定めることとする。
なお、改質層18の厚みは、上記濃度プロファイルのうち、クラスターイオン12の構成元素の濃度プロファイルが局所的に検出される領域として定義され、例えば30〜400nmの範囲内とすることができる。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の半導体エピタキシャルウェーハの製造方法で製造された半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100の表面に位置するエピタキシャル層18に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(参考実験例1)
<参考例1>
CZ単結晶から得たn−型シリコンウェーハ(直径:300mm、厚み:775μm、ドーパント種類:リン、抵抗率:20Ω・cm)を用意した。次いで、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジエチルエーテル(C10O)をクラスターイオン化したCHOのクラスターイオンを、加速電圧80keV/Cluster(水素1原子あたりの加速電圧2.58keV/atom、炭素1原子あたりの加速電圧30.1keV/atom、酸素1原子あたり41.3keV/atomであり、水素の飛程距離は60nm、炭素の飛程距離は120nm、酸素の飛程距離は125nmである。)の照射条件でシリコンウェーハの表面に照射し、参考例1に係るシリコンウェーハを得た。なお、クラスターイオンを照射した際の炭素のドーズ量を1.0×1015cluster/cmとした。水素原子数に換算すると3.0×1015atoms/cmであり、炭素原子数に換算すると1.0×1015atoms/cmであり、酸素原子数に換算すると1.0×1015atoms/cmである。なお、クラスターイオンのビーム電流値を550μAとした。
<参考例2>
参考例1においてジエチルエーテルをクラスターイオン化したCHOの代わりに、シクロヘキサンをクラスターイオン化したCを照射し、炭素原子あたりのドーズ量を参考例1と同一(すなわち、炭素ドーズ量1.0×1015atoms/cm)とした以外は、参考例1と同じ条件でクラスターイオン照射を行い、参考例2に係るシリコンウェーハを作製した。この場合、水素1原子あたりの加速電圧2.96keV/atom、炭素1原子あたりの加速電圧35.6keV/atomであり、水素の飛程距離は60nm、炭素の飛程距離は120nmである。
<参考例3>
参考例2において炭素ドーズ量を1.0×1015atoms/cmとした代わりに、炭素ドーズ量を1.5×1015atoms/cmとした以外は、参考例2と同じ条件でクラスターイオン照射を行い、参考例3に係るシリコンウェーハを作製した。
<参考評価1:四重極型SIMSによるシリコンウェーハの濃度プロファイル評価>
代表例として、参考例1に係るシリコンウェーハについて、四重極型SIMS(深さ方向の分解能:2nm、水素の検出下限:4.0×1017atoms/cm)により、深さ方向における炭素、水素および酸素のそれぞれの濃度プロファイルを測定した。参考例1の濃度プロファイルを図3に示す。図3から、シリコンウェーハの表面側から深さ方向に水素、炭素および酸素の濃度プロファイルのピークが観察される。
<参考評価2:TEM断面写真による観察>
参考例1〜3に係るシリコンウェーハのそれぞれについて、クラスターイオン照射後の改質層周辺の断面をTEM(Transmission Electron Microscope:透過型電子顕微鏡)にて観察した。参考例1のTEM断面図を図4(A)に、参考例2のTEM断面図を図4(B)に、参考例3のTEM断面図を図4(C)にそれぞれ示す。TEM断面写真において、淡く(白く)見える部分はアモルファス化した領域である。図4(A)、図4(C)ではアモルファス領域が形成されることが確認できる一方、図4(B)ではアモルファス領域の形成が確認できない。
したがって、炭素のドーズ量が同じであれば、クラスターイオンが構成元素として酸素を含む方が、照射領域に与えるダメージが大きいことが確認された。さらに、参考例1と参考例2のクラスターイオンの構成元素を比べると、炭素元素よりも酸素元素の方が、原子量が大きいため、参考例1の方が参考例2、3よりもクラスターイオンが浅く照査される。そして、形成される改質層の位置がよりシリコンウェーハ表面に近くなるとともに、改質層の厚みが大きくなる。
(実験例1)
<発明例1>
参考例1と同じ条件で、シリコンウェーハにCHOのクラスターイオンを照射した。次いで、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、1120℃でCVD法により、シリコンウェーハの改質層が形成された側の表面上にシリコンのエピタキシャル層(厚さ:9μm、ドーパント種類:リン、抵抗率:10Ω・cm)をエピタキシャル成長させ、発明例1にかかるエピタキシャルシリコンウェーハを作製した。
<発明例2>
発明例1において炭素ドーズ量を1.0×1015atoms/cmとした代わりに、炭素ドーズ量を5.0×1014atoms/cmとした以外は、発明例1と同じ条件でクラスターイオン照射を行い、発明例2に係るエピタキシャルシリコンウェーハを作製した。
<比較例1>
参考例1においてジエチルエーテルをクラスターイオン化したCHOの代わりに、シクロヘキサン(C12)をクラスターイオン化したCのクラスターイオンを照射し、炭素原子あたりのドーズ量を発明例1と同一(すなわち、炭素ドーズ量1.0×1015atoms/cm)とした以外は、発明例1と同じ条件でクラスターイオン照射を行い、比較例1に係るエピタキシャルシリコンウェーハを作製した。
<比較例2>
比較例1において炭素ドーズ量を1.0×1015atoms/cmとした代わりに、炭素ドーズ量を5.0×1014atoms/cmとした以外は、比較例1と同じ条件でクラスターイオン照射を行い、比較例2に係るエピタキシャルシリコンウェーハを作製した。
<評価1:磁場型SIMSによるエピタキシャルウェーハの濃度プロファイル評価>
発明例1および比較例1にかかるエピタキシャルシリコンウェーハについて、磁場型SIMS測定(深さ方向の分解能:30nm、水素の検出下限:4.0×1016atoms/cm)を行い、ウェーハ深さ方向における水素、炭素および酸素の各濃度プロファイルをそれぞれ測定した。発明例1の濃度プロファイルを図5Aに示す。また、発明例1および比較例1の酸素濃度プロファイルを重ね合わせたグラフを図5Bに示す。ここで、図5A,図5Bの横軸の深さはエピタキシャルシリコンウェーハのエピタキシャル層表面をゼロとしている。深さ9μmまでがエピタキシャル層に相当し、深さ9μm以上の深さがシリコンウェーハに相当する。なお、エピタキシャルウェーハをSIMS測定した際に、エピタキシャル層の厚みに±0.1μm程度の不可避的な測定誤差が生じるため、図中において9μmが厳密な意味でのエピタキシャル層と、シリコンウェーハとの境界値にはならない。
まず、図5Aから、発明例1では炭素濃度プロファイルおよび水素濃度プロファイルが双峰型となっていることが確認できる。次に、図5Bから、発明例1の酸素ピーク濃度は約6.5×1019atoms/cmであるのに対して、比較例1の酸素ピーク濃度は約3.7×1018atoms/cmであった。すなわち、発明例1の酸素ピーク濃度は、比較例1の酸素ピーク濃度の約18倍である。このように、クラスターイオン照射によって改質層を形成し、次いでエピタキシャル層を形成すると、発明例1でも、比較例1でも改質層内に酸素がトラップされることが確認できる。そして発明例1ではクラスターイオンの構成元素に酸素が含まれるため、作製されたエピタキシャルシリコンウェーハの酸素ピーク濃度は、従来にない非常に高い濃度となることが確認された。
<評価2:ゲッタリング能力の評価>
発明例1、2および比較例1、2の各エピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液(2.0×1013atoms/cm)を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において900℃で30分間の熱処理を施した。その後、各エピタキシャルウェーハについてSIMS測定を行い、ウェーハの深さ方向における炭素濃度およびNi濃度のプロファイルをそれぞれ測定した。各エピタキシャルウェーハの、Niの故意汚染濃度2.0×1013atoms/cmに対する捕獲量の割合を表1に併せて示す。
<評価3:エピタキシャル欠陥の評価>
また、ゲッタリング能力評価とは別に、各エピタキシャルウェーハに対して、Surfscan SP1(KLA−Tencor社製)にてNormalモードにて測定を行い、LPD−Nとしてカウントされた個数を確認した。代表例として、発明例1および比較例1のエピタキシャルウェーハのLPDマップの測定結果を図6(A),(B)にそれぞれ示す。また、Surfscan SP1により観察したエピタキシャル欠陥の評価結果を表1に併せて示す。評価基準は以下のとおりである。
○:エピタキシャル欠陥の密度が0.002個/cm2以下である。
×:エピタキシャル欠陥の密度が0.002個/cm2超である。
なお、発明例1〜3のいずれにも、表面欠陥検査において、BMD起因の積層欠陥は観察されなかった。
以上の評価1〜3より、本発明条件に従い作製されたエピタキシャルシリコンウェーハは、酸素を構成元素に含まないクラスターイオンが照射されたエピタキシャルシリコンウェーハに比べて、より優れたゲッタリング能力を有することが確認された。また、発明例1,2と、比較例1,2を比べても、エピタキシャル欠陥の発生率は同程度であることが確認された。
<評価4:TEM断面写真による観察>
代表例として、発明例1および比較例1に係るエピタキシャルシリコンウェーハのそれぞれについて、クラスターイオン照射後の改質層周辺の断面をTEM(Transmission Electron Microscope:透過型電子顕微鏡)にて観察した。発明例1のTEM断面図を図7(A)に、比較例1のTEM断面図を図7(B)にそれぞれ示す。さらに、図7(A)と同様の処理を行ったエピタキシャルウェーハの断面を異なるTEM観察条件にて取得した発明例1のTEM断面図を図8に示す。
図7(A)、(B)から、クラスターイオンの構成元素が炭素、水素および酸素からなる発明例1では、改質層内に第1の黒点状欠陥を含む第1層と、第2の黒点状欠陥を含む第2層とが形成されていることが確認できた。また、図8から、第1層内に第2層が形成されていること、第2の黒点状欠陥が第1の黒点状欠陥を内包する場合があることが確認された。そして、表1からも明らかなように、発明例1は比較例1に比べてゲッタリング能力が優れることが確認できた。
本発明によれば、より優れたゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制できる半導体エピタキシャルウェーハの製造方法を提供することができる。
100 半導体エピタキシャルウェーハ
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 クラスターイオン
14 改質層
16 アモルファス領域
16A アモルファス領域の半導体ウェーハ表面側の表面
18 エピタキシャル層
第1の黒点状欠陥
第2の黒点状欠陥

Claims (12)

  1. 半導体ウェーハの表面に、構成元素として炭素、水素および酸素を含むクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
    該第1工程の後、前記半導体ウェーハの前記改質層上にエピタキシャル層を形成する第2工程と、を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記クラスターイオンの炭素原子数が16個以下であり、かつ、前記クラスターイオンの酸素原子数が16個以下である、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記クラスターイオンの照射による炭素のドーズ量が1.0×1013atoms/cm2以上1.0×1017atoms/cm2以下である、請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記半導体ウェーハがシリコンウェーハである、請求項1〜3のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 半導体ウェーハと、該半導体ウェーハの表面部に形成された、該半導体ウェーハ中に炭素、水素および酸素が固溶した改質層と、該改質層上のエピタキシャル層と、を有し、
    前記改質層における前記炭素の深さ方向の炭素濃度プロファイルの炭素ピーク濃度が、1.0×1015atoms/cm以上1.0×1020atoms/cm以下であり、
    前記改質層における前記水素の深さ方向の水素濃度プロファイルの水素ピーク濃度が、1.0×1017atoms/cm以上であり、
    前記改質層における前記酸素の深さ方向の酸素濃度プロファイルの酸素ピーク濃度が、5.0×1018atoms/cm以上であることを特徴とする半導体エピタキシャルウェーハ。
  6. 前記酸素ピーク濃度が、1.0×1019atoms/cm以上である、請求項5に記載の半導体エピタキシャルウェーハ。
  7. 前記炭素濃度プロファイル、前記水素濃度プロファイルおよび前記酸素濃度プロファイルの少なくともいずれかが双峰型の濃度プロファイルである、請求項5または6に記載の半導体エピタキシャルウェーハ。
  8. 前記改質層に第1の黒点状欠陥を含む第1層と、前記第1の黒点状欠陥のサイズよりも大きい第2の黒点状欠陥を含む第2層とが存在し、
    前記深さ方向において前記第1層は、前記第2層よりも前記エピタキシャル層側に位置する、請求項5〜7のいずれか1項に記載の半導体エピタキシャルウェーハ。
  9. 前記第1の黒点状欠陥の密度が1.0×1016個/cm以上1.0×1018個/cm以下であり、
    前記第2の黒点状欠陥の密度が1.0×1014個/cm以上1.0×1016個/cm以下である、請求項8に記載の半導体エピタキシャルウェーハ。
  10. 前記改質層において、前記第1の黒点状欠陥は、前記半導体ウェーハと前記エピタキシャル層との界面から深さ方向に30nm以上150nm以下の深さ位置に存在し、
    前記第2の黒点状欠陥は、前記界面から深さ方向に60nm以上150nm以下の深さ位置に存在する、請求項8または9に記載の半導体エピタキシャルウェーハ。
  11. 前記半導体ウェーハはシリコンウェーハからなる、請求項5〜10のいずれか1項に記載の半導体エピタキシャルウェーハ。
  12. 請求項1〜4のいずれか1項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項5〜11のいずれか1項に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。

JP2016037338A 2016-02-29 2016-02-29 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法 Active JP6504082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016037338A JP6504082B2 (ja) 2016-02-29 2016-02-29 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
TW106106283A TWI652737B (zh) 2016-02-29 2017-02-24 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
CN201710112267.3A CN107134404B (zh) 2016-02-29 2017-02-28 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
KR1020170026807A KR101917347B1 (ko) 2016-02-29 2017-02-28 반도체 에피택셜 웨이퍼 및 그 제조 방법 및 고체 촬상 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016037338A JP6504082B2 (ja) 2016-02-29 2016-02-29 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017157613A true JP2017157613A (ja) 2017-09-07
JP6504082B2 JP6504082B2 (ja) 2019-04-24

Family

ID=59721675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016037338A Active JP6504082B2 (ja) 2016-02-29 2016-02-29 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Country Status (4)

Country Link
JP (1) JP6504082B2 (ja)
KR (1) KR101917347B1 (ja)
CN (1) CN107134404B (ja)
TW (1) TWI652737B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130653A1 (ja) * 2017-12-26 2019-07-04 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN110223907A (zh) * 2018-03-01 2019-09-10 胜高股份有限公司 半导体外延晶片的制造方法
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
WO2020170875A1 (ja) * 2019-02-22 2020-08-27 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
CN111902911A (zh) * 2018-02-27 2020-11-06 胜高股份有限公司 半导体外延晶片的制造方法以及半导体器件的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015130396A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060093753A1 (en) * 2004-10-29 2006-05-04 Nickel Janice H Method of engineering a property of an interface
US7749849B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
US20100200774A1 (en) * 2009-02-09 2010-08-12 Tel Epion Inc. Multi-sequence film deposition and growth using gas cluster ion beam processing
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015130396A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
US11245014B2 (en) 2017-12-26 2022-02-08 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device
WO2019130653A1 (ja) * 2017-12-26 2019-07-04 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
CN111902911A (zh) * 2018-02-27 2020-11-06 胜高股份有限公司 半导体外延晶片的制造方法以及半导体器件的制造方法
CN111902911B (zh) * 2018-02-27 2023-09-19 胜高股份有限公司 半导体外延晶片的制造方法以及半导体器件的制造方法
KR20190104856A (ko) 2018-03-01 2019-09-11 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019153647A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JPWO2019167901A1 (ja) * 2018-03-01 2020-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN110223907A (zh) * 2018-03-01 2019-09-10 胜高股份有限公司 半导体外延晶片的制造方法
CN110223907B (zh) * 2018-03-01 2023-05-02 胜高股份有限公司 半导体外延晶片的制造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2020170875A1 (ja) * 2019-02-22 2020-08-27 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP2020136585A (ja) * 2019-02-22 2020-08-31 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
CN113454756A (zh) * 2019-02-22 2021-09-28 胜高股份有限公司 半导体外延晶片及其制造方法
US11626492B2 (en) 2019-02-22 2023-04-11 Sumco Corporation Semiconductor epitaxial wafer and method of producing the same
CN113454756B (zh) * 2019-02-22 2024-03-15 胜高股份有限公司 半导体外延晶片及其制造方法

Also Published As

Publication number Publication date
TWI652737B (zh) 2019-03-01
JP6504082B2 (ja) 2019-04-24
CN107134404B (zh) 2020-05-26
TW201742155A (zh) 2017-12-01
KR20170101833A (ko) 2017-09-06
CN107134404A (zh) 2017-09-05
KR101917347B1 (ko) 2018-11-09

Similar Documents

Publication Publication Date Title
JP6504082B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2012157162A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
US10224203B2 (en) Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
JP2017112276A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6504082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250