KR102259817B1 - 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법 - Google Patents

반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법 Download PDF

Info

Publication number
KR102259817B1
KR102259817B1 KR1020197035632A KR20197035632A KR102259817B1 KR 102259817 B1 KR102259817 B1 KR 102259817B1 KR 1020197035632 A KR1020197035632 A KR 1020197035632A KR 20197035632 A KR20197035632 A KR 20197035632A KR 102259817 B1 KR102259817 B1 KR 102259817B1
Authority
KR
South Korea
Prior art keywords
peak
hydrogen
wafer
semiconductor
epitaxial
Prior art date
Application number
KR1020197035632A
Other languages
English (en)
Other versions
KR20200003153A (ko
Inventor
료스케 오쿠야마
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200003153A publication Critical patent/KR20200003153A/ko
Application granted granted Critical
Publication of KR102259817B1 publication Critical patent/KR102259817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 개질층 내에 수소를 고농도로 유지할 수 있으며, 에피택셜층의 결정성이 뛰어난 반도체 에피택셜 웨이퍼를 제공한다.
본 발명에 의한 반도체 에피택셜 웨이퍼(100)는, 반도체 웨이퍼(10)와, 상기 반도체 웨이퍼(10)의 표면부에 형성된, 상기 반도체 웨이퍼(10) 내에 수소가 고용된 개질층(14)과, 상기 개질층(14) 상에 형성된 에피택셜층(18)을 가지며, 상기 에피택셜층(18)의 표면(100A)으로부터의 깊이 방향에 있어서의 개질층(14)의 수소의 농도 프로파일은, 상기 깊이 방향에 있어서 얕은 쪽인 제1 피크 및 깊은 쪽인 제2 피크를 구비하는 쌍봉형의 농도 프로파일이다.

Description

반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
[0001] 본 발명은, 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법에 관한 것이다.
[0002] 실리콘 웨이퍼를 대표예로 하는 반도체 웨이퍼 상에 에피택셜층이 형성된 반도체 에피택셜 웨이퍼는, MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor), DRAM(Dynamic Random Access Memory), 파워 트랜지스터 및 이면(裏面) 조사형 고체 촬상 소자 등, 다양한 반도체 디바이스를 제작하기 위한 디바이스 기판으로서 이용되고 있다.
[0003] 예컨대 이면 조사형 고체 촬상 소자는, 배선층 등을 센서부보다 하층에 배치함으로써, 외부로부터의 광(光)을 센서에 직접 도입하여, 어두운 곳(暗所) 등에서도 보다 선명한 화상이나 동영상을 촬영할 수가 있다. 이 때문에, 이면 조사형 고체 촬상 소자는 최근, 디지털 비디오 카메라나 스마트 폰 등의 휴대전화에 널리 이용되고 있다.
[0004] 반도체 디바이스의 미세화나 고성능화가 더욱 더 진행되는 최근에는, 디바이스 특성을 고품질화하기 위하여, 디바이스 기판으로서 이용되는 반도체 에피택셜 웨이퍼의 고품질화가 희구(希求)되고 있다.
[0005] 이에, 본원 출원인은 특허문헌 1에 있어서, 반도체 웨이퍼와, 상기 반도체 웨이퍼의 표면에 형성된 에피택셜층을 가지며, 반도체 웨이퍼의 표면부의 개질층 내에 고농도의 수소 피크(peak)가 존재하는 반도체 에피택셜 웨이퍼를 제안한 바 있다. 특허문헌 1에 의해, 개질층 내에 수소를 고농도로 존재하게 한 반도체 에피택셜 웨이퍼가 실현됨과 동시에, 수소가 고농도로 존재함에 따른 효과가 이하와 같이 판명되었다.
[0006] 즉, 에피택셜층 형성 후의 반도체 에피택셜 웨이퍼에 있어서, 베이스 기판이 되는 반도체 웨이퍼의 표면부의 개질층 내에 수소가 국소적으로 존재(局在)하면, 수소가 국소적으로 존재하지 않는(적어도 수소의 농도 피크를 검출할 수 없는) 반도체 에피택셜 웨이퍼에 비해, 에피택셜층의 결정성이 종합적으로 높다. 나아가, 반도체 에피택셜 웨이퍼의 베이스 기판인 반도체 웨이퍼의 표면부에 국소적으로 존재하는 수소는, 반도체 에피택셜 웨이퍼를 반도체 디바이스 제조 프로세스에 상당하는 열처리에 제공한 후에도, 높은 결정성을 유지한다. 이는, 수소가 에피택셜층 내의 결함을 패시베이션(passivation)하기 때문이라고 생각된다. 따라서, 이러한 베이스 기판이 되는 반도체 웨이퍼의 표면부의 개질층 내에 수소가 국소적으로 존재하는 반도체 에피택셜 웨이퍼를 반도체 디바이스 제조 프로세스에 제공하면, 디바이스 특성의 향상을 기대할 수가 있다.
[0007] 일본 특허공개공보 제2016-51729호
[0008] 최근, 반도체 디바이스의 고성능화가 더욱 더 요구되고 있으며, 이에 부응하기 위해서는, 반도체 에피택셜 웨이퍼의 고품질화가 한층 더 요구된다. 특허문헌 1에 기재된 기술에 의해 개질층 내에 수소를 고농도로 존재하게 한 반도체 에피택셜 웨이퍼를 얻을 수 있으며, 이 반도체 에피택셜 웨이퍼에 의해 에피택셜층의 결정성을 양호한 것으로 할 수가 있다. 그러나, 수소의 고농도화에는 개량의 여지가 있다.
[0009] 따라서 본 발명은, 상기 과제를 감안하여, 개질층 내에 수소를 고농도로 유지할 수 있으며, 에피택셜층의 결정성이 뛰어난 반도체 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다. 나아가 본 발명은, 이 반도체 에피택셜 웨이퍼의 제조방법 및 이 반도체 에피택셜 웨이퍼를 이용한 고체 촬상 소자의 제조방법을 제공하는 것을 목적으로 한다.
[0010] 본 발명자는, 상기 여러 과제를 해결하기 위해 면밀히 검토하였다. 그리고, 본 발명자는, 에피택셜층 표면으로부터의 깊이 방향에 있어서의 수소의 농도 프로파일에 있어서, 얕은 쪽인 제1 피크 및 깊은 쪽인 제2 피크를 구비하는 쌍봉(雙峯)형의 농도 프로파일을 나타내는 개질층을 갖는 반도체 에피택셜 웨이퍼를 이번에 처음으로 실현하였다. 이러한 반도체 에피택셜 웨이퍼는 개질층 내에 수소를 고농도로 유지할 수 있어, 에피택셜층의 결정성이 매우 뛰어남을 본 발명자는 지견(知見)하여, 본 발명을 완성하기에 이르렀다. 즉, 본 발명의 요지 구성은 이하와 같다.
[0011] (1) 반도체 웨이퍼와,
상기 반도체 웨이퍼의 표면부에 형성된, 상기 반도체 웨이퍼 내에 수소가 고용(固溶)된 개질층과,
상기 개질층 상에 형성된 에피택셜층을 갖고,
상기 에피택셜층의 표면으로부터의 깊이 방향에 있어서의 상기 개질층의 상기 수소의 농도 프로파일이, 상기 깊이 방향에 있어서 얕은 쪽인 제1 피크 및 깊은 쪽인 제2 피크를 구비하는 쌍봉형의 농도 프로파일이며,
상기 제1 피크 및 상기 제2 피크의 수소 피크 농도가 모두 1.0×1017 atoms/㎤ 이상이고,
상기 깊이 방향에 있어서, 상기 반도체 웨이퍼와 상기 에피택셜층 간의 계면으로부터 500nm의 범위 내에 상기 제1 피크 및 상기 제2 피크가 모두 위치하는 것을 특징으로 하는 반도체 에피택셜 웨이퍼.
[0012] (2) 상기 제2 피크의 수소 피크 농도가 상기 제1 피크의 수소 피크 농도보다 높은, 상기 (1)에 기재된 반도체 에피택셜 웨이퍼.
[0013] (3) 상기 깊이 방향에 있어서의 상기 제1 피크와 상기 제2 피크의 피크 간 거리가 20 ㎚ 이상 60 ㎚ 이하인, 상기 (1) 또는 (2)에 기재된 반도체 에피택셜 웨이퍼.
[0014] (4) 상기 제2 피크의 수소 피크 농도가 1.0×1018 atoms/㎤ 이상인, 상기 (1)~(3) 중 어느 것에 기재된 반도체 에피택셜 웨이퍼.
[0015] (5) 상기 반도체 웨이퍼가 실리콘 웨이퍼인, 상기 (1)~(4) 중 어느 것에 기재된 반도체 에피택셜 웨이퍼.
[0016] (6) 상기 (1)에 기재된 반도체 에피택셜 웨이퍼의 제조방법으로서,
반도체 웨이퍼의 표면에, 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온을 조사하여, 상기 반도체 웨이퍼의 표면부에, 상기 클러스터 이온의 구성 원소가 고용된 개질층을 형성하는 제1 공정과,
상기 제1 공정 후, 상기 반도체 웨이퍼의 상기 개질층 상에 에피택셜층을 형성하는 제2 공정을 갖는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
[0017] (7) 상기 제1 공정에 있어서, 상기 클러스터 이온의 빔 전류치를 50 ㎂ 이상 5000 ㎂ 이하로 하는, 상기 (6)에 기재된 반도체 에피택셜 웨이퍼의 제조방법.
[0018] (8) 상기 클러스터 이온의 구성 원소가, 탄소 및 산소를 더 포함하는, 상기 (6) 또는 (7)에 기재된 반도체 에피택셜 웨이퍼의 제조방법.
[0019] (9) 상기 반도체 웨이퍼가 실리콘 웨이퍼인, 상기 (6)~(8) 중 어느 것에 기재된 반도체 에피택셜 웨이퍼의 제조방법.
[0020] (10) 상기 (1)~(5) 중 어느 것에 기재된 반도체 에피택셜 웨이퍼, 또는, 상기 (6)~(9) 중 어느 것에 기재된 제조방법으로 제조된 반도체 에피택셜 웨이퍼의 에피택셜층에, 고체 촬상 소자를 형성하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
[0021] 본 발명에 의하면, 개질층 내에 수소를 고농도로 유지할 수 있으며, 에피택셜층의 결정성이 뛰어난 반도체 에피택셜 웨이퍼를 제공할 수가 있다. 또, 본 발명에 의하면, 이 반도체 에피택셜 웨이퍼의 제조방법 및 이 반도체 에피택셜 웨이퍼를 이용한 고체 촬상 소자의 제조방법을 제공할 수가 있다.
[0022] 도 1은 본 발명의 일 실시형태에 의한 반도체 에피택셜 웨이퍼를 설명하는 모식 단면도 및 깊이 방향에 있어서의 수소 농도 프로파일의 모식 그래프이다.
도 2는 본 발명의 일 실시형태에 의한 반도체 에피택셜 웨이퍼의 제조방법을 설명하는 모식 단면도이다.
도 3은 발명예 1 및 비교예 1과 관련되는 에피택셜 실리콘 웨이퍼의 수소 농도 프로파일을 나타낸 그래프이다.
도 4는 발명예 1 및 비교예 1, 2와 관련되는 에피택셜 실리콘 웨이퍼의 TO 선 강도를 나타낸 그래프이다.
도 5a는 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼의 실리콘 웨이퍼 및 실리콘 에피택셜층의 계면 근방의 TEM 단면도이다.
도 5b는 비교예 1과 관련되는 에피택셜 실리콘 웨이퍼의 실리콘 웨이퍼 및 실리콘 에피택셜층의 계면 근방의 TEM 단면도이다.
도 6은 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼의 수소 농도 프로파일의 피크 분리를 행한 그래프이다.
도 7a는 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼에 열처리를 실시했을 때의 제1 피크의 농도 감소를 나타낸 그래프이다.
도 7b는 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼에 열처리를 실시했을 때의 제2 피크의 농도 감소를 나타낸 그래프이다.
도 8a는 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼의 제1 피크 성분의 아레니우스 플롯을 나타낸 그래프이다.
도 8b는 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼의 제2 피크 성분의 아레니우스 플롯(Arrhenius plot)을 나타낸 그래프이다.
[0023] 이하, 도면을 참조하면서 본 발명의 실시형태를 상세하게 설명한다. 또한, 동일한 구성 요소에는 원칙적으로 동일한 참조 번호를 붙이고, 설명을 생략한다. 또, 도 1, 2에서는 도면의 간략화를 위해, 반도체 웨이퍼(10), 개질층(14) 및 에피택셜층(18)의 두께에 대해, 실제의 두께 비율과 달리 과장하여 나타낸다.
[0024] (반도체 에피택셜 웨이퍼)
본 발명의 일 실시형태에 따른 반도체 에피택셜 웨이퍼(100)는, 도 1에 나타낸 바와 같이, 반도체 웨이퍼(10)와, 상기 반도체 웨이퍼(10)의 표면부에 형성된, 상기 반도체 웨이퍼(10) 내에 수소가 고용(固溶)된 개질층(14)과, 상기 개질층(14) 상에 형성된 에피택셜층(18)을 갖는다. 여기서, 반도체 웨이퍼(10)와 에피택셜층(18) 간의 계면(반도체 웨이퍼의 표면(10A)에 상당함) 근방에 있어서의, 에피택셜층(18)의 표면(100A)으로부터의 깊이 방향에서의 수소 농도 프로파일을 도 1의 모식 그래프에 함께 나타낸다. 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)에서는, 에피택셜층(18)의 표면(반도체 에피택셜 웨이퍼(100)의 표면(100A)에 상당함)으로부터의 깊이 방향에 있어서의 개질층(14)의 수소의 농도 프로파일이, 깊이 방향에 있어서 얕은 쪽인 제1 피크(P1) 및 깊은 쪽인 제2 피크(P2)를 구비하는 쌍봉형의 농도 프로파일이다. 그리고, 제1 피크(P1) 및 제2 피크(P2)의 수소 피크 농도가 모두 1.0×1017 atoms/㎤ 이상이며, 깊이 방향에 있어서, 반도체 웨이퍼(10)와 에피택셜층(18) 간의 계면으로부터 500 ㎚의 범위 내에 제1 피크(P1) 및 제2 피크(P2)가 모두 위치한다. 또한, 본 실시형태에 의한 수소의 농도 프로파일은, 2차 이온 질량 분석법(SIMS：Secondary Iron Mass Spectrometry)에 의한 것으로 한다. 이하, 각 구성의 상세를 순서대로 설명하도록 한다.
[0025] ＜반도체 웨이퍼＞
반도체 웨이퍼(10)로서는, 예컨대 실리콘, 화합물 반도체(GaAs, GaN, SiC 등)로 이루어지며, 표면에 에피택셜층을 갖지 않는 벌크(bulk)의 단결정 웨이퍼를 들 수 있다. 이면 조사형 고체 촬상 소자를 제조하는 경우, 일반적으로는 벌크의 단결정 실리콘 웨이퍼를 이용한다. 예컨대, 반도체 웨이퍼(10)로서, 쵸크랄스키법(CZ법)이나 부유(浮游) 대역 용융법(FZ법)에 의해 육성된 단결정 실리콘 잉곳을 와이어 소(wire saw) 등으로 슬라이스 한 것을 사용할 수가 있다. 또, 보다 높은 게터링(gettering) 능력을 얻기 위하여, 반도체 웨이퍼(10)에 탄소 및/또는 질소를 첨가해도 된다. 나아가, 반도체 웨이퍼(10)에 임의의 도펀트(dopant)를 소정 농도 첨가하여, 이른바 n＋형 혹은 p＋형, 또는 n－형 혹은 p－형의 기판으로 해도 된다.
[0026] ＜에피택셜층＞
에피택셜층(18)으로서는, 실리콘 에피택셜층을 들 수 있으며, 일반적인 조건에 의해 형성할 수 있다. 예컨대, 수소를 캐리어 가스로 하여, 디클로로실란, 트리클로로실란 등의 소스 가스를 챔버 내에 도입하며, 사용하는 소스 가스에 따라서도 성장 온도는 다르지만, 대체로 1000~1200℃의 범위의 온도에서 CVD법에 의해 반도체 웨이퍼(10) 상에 에피택셜 성장시킬 수가 있다. 또한, 에피택셜층(18)은, 두께를 1~15㎛의 범위 내로 하는 것이 바람직하다. 두께가 1㎛ 미만인 경우, 반도체 웨이퍼(10)로부터 도펀트가 외측으로 확산함에 따라 에피택셜층(18)의 저항률이 변화될 가능성이 있고, 또, 15㎛ 초과인 경우, 고체 촬상 소자의 분광 감도 특성에 영향이 발생할 우려가 있기 때문이다.
[0027] ＜개질층＞
여기서, 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)에 있어서, 반도체 웨이퍼(10)의 표면부에는, 수소가 고용된 개질층(14)이 설치된다. 또한, 본 명세서에서는, 깊이 방향에 있어서의 SIMS에 의한 수소 농도 프로파일에 있어서, 수소 농도의 백그라운드보다 높은 농도가 검출되는 영역으로서 정의한다. 그리고, 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)에서는, 에피택셜층(18)의 표면(반도체 에피택셜 웨이퍼의 표면(100A))으로부터의 깊이 방향에 있어서의 개질층(14)의 수소의 농도 프로파일이, 깊이 방향에 있어서 얕은 쪽인 제1 피크(P1) 및 깊은 쪽인 제2 피크(P2)를 구비하는 쌍봉형의 농도 프로파일이다. 그리고, 제1 피크(P1) 및 제2 피크(P2)의 수소 피크 농도가 모두 1.0×1017 atoms/㎤ 이상이며, 깊이 방향에 있어서, 반도체 웨이퍼(10)와 에피택셜층(18) 간의 계면으로부터 500 ㎚의 범위 내에 제1 피크(P1) 및 제2 피크(P2)가 모두 위치한다. 이러한 구성을 채용하는 것의 기술적 의의를, 작용 효과를 포함하여 이하에 설명한다.
[0028] 우선, 모노머 이온(단원자 이온)의 형태로 반도체 웨이퍼에 수소 이온을 주입한 경우, 그 후에 에피택셜층을 형성했을 경우에, 깊이 방향의 수소 농도 프로파일에 수소의 농도 피크가 관찰된 반도체 에피택셜 웨이퍼는 지금까지 알려져 있지 않다. 이는, 수소는 경원소(light elements)이기 때문에, 에피택셜층 형성 시의 가열에 의해, 에피택셜층 형성 후에는 수소는 외측으로 확산되어, 반도체 웨이퍼 내에 수소가 거의 잔존하지 않기 때문이다. 한편, 수소를 구성 원소에 포함하는 클러스터 이온(분자 이온)의 형태로 수소 이온을 주입하면, 에피택셜층 형성 후라 하더라도, 소정 조건을 만족하는 경우에 수소의 농도 피크가 관찰된다. 이러한 반도체 에피택셜 웨이퍼에서는, 에피택셜층의 결정성이 양호하다는 것이 특허문헌 1에 개시되어 있다. 다만, 종래 공지된 반도체 에피택셜 웨이퍼에 있어서의 수소 농도 프로파일의 수소 농도 피크는 단일 피크형이다.
[0029] 실시예에 있어서 실험 사실의 상세에 대해 후술하겠는데, 본 발명자는 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온을 반도체 웨이퍼(10)의 표면에 조사하여 개질층(14)을 형성하는 것을 착상하였다. 그리고, 이 개질층(14) 상에 에피택셜층(18)을 형성한 반도체 에피택셜 웨이퍼(100)를 제작하였다. 이 반도체 에피택셜 웨이퍼(100)의 깊이 방향에 있어서의 수소 농도 프로파일을 SIMS에 의해 측정한 바, 쌍봉형의 수소 농도 프로파일이 관찰되는 경우가 있음이 판명되었다.
[0030] 따라서, 본 발명자는 이러한 특유의 수소 농도 프로파일을 나타내는 반도체 에피택셜 웨이퍼(100)의 에피택셜층의 결정성을 CL(Cathode Luminescence：캐소드 루미네센스)법을 이용해 평가하였다. 그러자, 수소 농도 프로파일이 쌍봉형인 경우의 TO(Transverse Optical) 선 강도가, 단일 피크형인 경우의 TO(Transverse Optical) 선 강도보다 현저히 크다는 것이 실험적으로 분명해졌다. 나아가, 본 실시형태에 따른 반도체 에피택셜 웨이퍼(100)라면, 반도체 디바이스 제조 프로세스에 수반되는 열처리를 거쳐도, 개질층(14) 내에 수소를 고농도로 유지할 수 있다는 것도 확인되었다. 또한, CL법이란, 시료에 전자 선을 조사함으로써, 전도대(傳導帶)의 바닥 부근으로부터 가전자대(價電子帶, valence band)의 정상 부근으로 천이했을 때의 여기(勵起) 광을 검출하여, 결정 결함을 측정하는 방법이다. 또, TO 선이란, CL법에 의해 관찰되는 Si의 밴드 갭(band gap)에 상당하는 Si원소 특유의 스펙트럼이며, TO 선의 강도가 강할수록, Si의 결정성이 높다는 것을 의미한다.
[0031] 또, 실시예에서는 이하의 사실도 판명되었다. 실시예의 발명예 1에 의한 에피택셜 실리콘 웨이퍼에서는, 수소 농도 프로파일의 제1 피크(P1)의 기인(起因)이 되는 수소 탈리(脫離)의 활성화 에너지(Ea1)와, 제2 피크(P2)의 기인이 되는 수소 탈리의 활성화 에너지(Ea2)가 달랐다. 보다 구체적으로는, 제2 피크(P2)의 기인이 되는 수소 탈리의 활성화 에너지(Ea2)가, 제1 피크(P1)의 기인이 되는 수소 탈리의 활성화 에너지(Ea1)보다 컸다. 이러한 점에서도, 쌍봉형의 수소 농도 프로파일을 나타내는 반도체 에피택셜 웨이퍼(100)에서는, 에피택셜층(18)이 형성될 때에 결함을 패시베이션(passivation)하는 수소의 양이 증가하는 동시에, 반도체 디바이스 제조 프로세스에 제공했을 때의 열 처리 시에 있어서도 수소를 장기간 계속해서 공급할 수 있다고 생각된다. 따라서, 에피택셜층(18)의 결정성이 보다 양호해진다.
[0032] 이와 같이, 본 실시형태에 따른 쌍봉형의 수소 농도 프로파일을 나타내는 개질층을 설치함으로써, 개질층 내에 수소를 고농도로 유지할 수 있으며, 에피택셜층의 결정성이 뛰어난 반도체 에피택셜 웨이퍼를 실현할 수가 있다.
[0033] 또, 위에서 기술한 작용 효과를 보다 확실히 얻기 위하여, 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)의 깊이 방향에 있어서의 수소 농도 프로파일에 있어서, 제2 피크(P2)의 수소 피크 농도가 제1 피크(P1)의 수소 피크 농도보다 높은 것이 바람직하다. 보다 구체적으로는, 제2 피크(P2)의 수소 피크 농도가 제1 피크(P1)의 수소 피크 농도의 1.2배 이상인 것이 바람직하고, 1.5배 이상인 것이 보다 바람직하다.
[0034] 나아가, 위에서 기술한 작용 효과를 보다 확실히 얻기 위하여, 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)의 깊이 방향에 있어서의 수소 농도 프로파일에 있어서, 제1 피크(P1)와 제2 피크(P2)의 피크 간 거리(d)가 20 ㎚ 이상 60 ㎚ 이하인 것이 바람직하고, 30 ㎚ 이상 50 ㎚ 이하인 것이 보다 바람직하다.
[0035] 더 나아가, 위에서 기술한 작용 효과를 보다 확실히 얻기 위해서는, 본 실시형태에 의한 반도체 에피택셜 웨이퍼(100)의 깊이 방향에 있어서의 수소 농도 프로파일에 있어서, 제2 피크(P2)의 수소 피크 농도가 1.0×1018 atoms/㎤ 이상인 것이 바람직하고, 제1 피크(P1) 및 제2 피크(P2)의 수소 피크 농도가 모두 1.0×1018 atoms/㎤ 이상인 것이 보다 바람직하다.
[0036] 또한, 깊이 방향에 있어서, 반도체 웨이퍼(10)와 에피택셜층(18) 간의 계면으로부터 500 ㎚의 범위 내에 제1 피크(P1) 및 제2 피크(P2)의 양 피크가 존재하면 상기 작용 효과가 얻어짐은 앞서 기술한 바와 같다. 상기 작용 효과를 보다 확실히 얻기 위해서는, 300 ㎚의 범위 내에 양 피크가 존재하는 것이 바람직하고, 150 ㎚의 범위 내에 양 피크가 존재하는 것이 보다 바람직하다. 또한, 계면 위치에는 수소 농도 프로파일의 피크를 존재시키는 것은 물리적으로 불가능하기 때문에, 제1 피크(P1)는 계면으로부터 적어도 5 ㎚ 이상의 깊이 위치에 존재하게 된다.
[0037] 또, 개질층(14)에는 수소 이외의 원소가 고용되어 있어도 된다. 반도체 에피택셜 웨이퍼(100)에 게터링 능력을 부여하기 위하여, 반도체 웨이퍼의 표면부에 탄소가 고용되어 있는 것이 바람직하고, 산소가 추가로 고용되어 있는 것이 바람직하다. 탄소 및 산소가 고용됨으로써, 위에서 기술한 쌍봉형의 수소 농도 프로파일을 보다 확실히 형성할 수가 있다.
[0038] 또한, 반도체 웨이퍼(10)로서는, 벌크의 반도체 웨이퍼 표면에 에피택셜층이 형성된 에피택셜 웨이퍼를 이용해도 된다. 예컨대, 벌크의 실리콘 웨이퍼의 표면에 실리콘 에피택셜층이 형성된 에피택셜 실리콘 웨이퍼이다. 이 실리콘 에피택셜층은, CVD법에 의해 일반적인 조건으로 형성할 수 있다. 에피택셜층은, 두께를 0.1~20㎛의 범위 내로 하는 것이 바람직하고, 0.2~10㎛의 범위 내로 하는 것이 보다 바람직하다. 이 경우, 반도체 에피택셜 웨이퍼(100)는, 에피택셜층(18)과, 도시되지 않은 반도체 웨이퍼의 에피택셜층을 포함하는 복수의 에피택셜층을 갖는다.
[0039] (반도체 에피택셜 웨이퍼의 제조방법)
다음으로, 지금까지 설명해 온 본 발명에 의한 반도체 에피택셜 웨이퍼(100)를 제조하는 방법의 일 실시형태에 대해 설명한다. 본 발명의 일 실시형태에 의한 반도체 에피택셜 웨이퍼(100)의 제조방법은, 도 2에 나타낸 바와 같이, 반도체 웨이퍼(10)의 표면(10A)에, 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온(12)을 조사하고(도 2 단계 A), 상기 반도체 웨이퍼(10)의 표면부에, 클러스터 이온(12)의 구성 원소가 고용된 개질층을 형성하는(도 2 단계 B) 제1 공정과, 상기 제1 공정 후, 상기 반도체 웨이퍼의 상기 개질층 상에 에피택셜층을 형성하는(도 2 단계 C) 제2 공정을 갖는다. 이하, 각 공정의 상세에 대해 순서대로 설명한다.
[0040] 우선, 반도체 웨이퍼(10)를 준비한다. 다음으로, 반도체 웨이퍼(10)의 표면(10A)에, 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온(12)을 조사한다. 클러스터 이온의 구성 원소가 3 원소 이상 있는 경우, 주입 원소마다 수소 탈리의 활성화 에너지가 다른 결함이 형성되기 때문에, 에피택셜층(18)의 형성 후에 쌍봉형의 수소 농도 프로파일을 형성할 수 있다고 생각된다.
[0041] 여기서, 위에서 기술한 쌍봉형의 수소 농도 프로파일을 형성할 수 있는 한, 클러스터 이온(12)의 구성 원소는 수소를 필수로 하는 것 이외에는 제한되지 않는다. 그러나, 쌍봉형의 수소 농도 프로파일을 보다 확실히 형성하기 위해서는, 클러스터 이온(12)의 구성 원소로서 수소 이외에 탄소 및 산소를 포함하는 것이 보다 바람직하다. 보다 확실하게 쌍봉형의 수소 농도 프로파일을 형성하기 위해서는, 클러스터 이온(12)의 구성 원소가 탄소, 수소 및 산소만으로 이루어지는 것이 바람직하다. 클러스터 이온의 형태로 주입된 탄소는 결정 격자의 수축장(收縮場)을 형성하여, 격자 간의 불순물을 끌어당기는 게터링 사이트가 된다. 또, 클러스터 이온(12)의 구성 원소로서, 탄소의 원자량에 가깝고, 또한, 탄소의 원자량보다 근소하게 큰 산소가 주입됨으로써, 쌍봉형의 수소 농도 프로파일이 형성되기 쉬워진다고 생각된다.
[0042] 클러스터 이온을 생성하기 위해 이온화시키는 화합물은 특별히 한정되지 않지만, 이온화가 가능한 화합물로서는, 예컨대 디에틸에테르(C4H10O), 에탄올(C2H6O), 디에틸케톤(C5H10O) 등을 이용할 수가 있다. 특히, 디에틸에테르, 에탄올 등으로부터 생성된 클러스터 CnHmOl(l, m, n은 서로 독립되어 있으며, 1≤n≤16, 1≤m≤16, 1≤l≤16)를 이용하는 것이 바람직하다. 특히, 클러스터 이온의 탄소 원자 수가 16개 이하이며, 또한, 클러스터 이온의 산소 원자 수가 16개 이하인 것이 바람직하다. 소 사이즈의 클러스터 이온 빔을 제어하기 쉽기 때문이다.
[0043] 또, 다른 구성 원소가 클러스터 이온(12)에 포함되는 것은 배제되지 않는다. 이들 3 원소 이외의 클러스터 이온(12)의 구성 원소로서, 붕소, 인, 비소 등의 도펀트 원소를 예시할 수 있으며, 목적에 따라 적절히 선택하면 된다. 즉, 붕소, 인, 비소 및 안티몬으로 이루어지는 그룹으로부터 선택된 1 또는 2 이상의 도펀트 원소를 구성 원소로 하여 클러스터 이온의 형태로 조사하는 것도 바람직하다. 고용되는 원소의 종류에 따라 효율적으로 게터링할 수 있는 불순물 금속의 종류가 다르기 때문에, 복수의 원소를 고용시킴으로써, 보다 폭넓은 금속 오염에 대응할 수 있기 때문이다. 예컨대, 탄소의 경우, 니켈(Ni)을 효율적으로 게터링할 수 있고, 붕소의 경우, 구리(Cu), 철(Fe)을 효율적으로 게터링할 수가 있다. 또한, 본 명세서에 있어서, 도펀트 원소란, 실리콘 결정의 격자 위치로 치환되며, 실리콘 결정의 전기전도성을 변화시킬 수 있는 전기적으로 활성인 원소를 나타낸다. 구체적으로는 p형 도펀트로서는 붕소, n형 도펀트로서는 인, 비소, 안티몬 등을 들 수 있다.
[0044] 클러스터 사이즈는 2~100개, 바람직하게는 60개 이하, 보다 바람직하게는 50개 이하로 적절히 설정할 수 있다. 클러스터 사이즈의 조정은, 노즐로부터 분출되는 가스의 가스 압력 및 진공 용기의 압력, 이온화할 때의 필라멘트에 인가하는 전압 등을 조정함으로써 행할 수가 있다. 또한, 클러스터 사이즈는, 사중극(四重極, Quadrupole) 고주파 전계에 의한 질량 분석 또는 타임 오브 플라이트(Time-of-flight) 질량 분석에 의해 클러스터 개수 분포를 구하여, 클러스터 개수의 평균치를 취함으로써 구할 수가 있다.
[0045] 또한, 클러스터 이온의 가속 전압은, 클러스터 사이즈와 함께, 클러스터 이온의 구성 원소의 깊이 방향의 농도 프로파일의 피크 위치에 영향을 준다. 본 실시형태에 있어서는, 클러스터 이온의 가속전압을, 0 keV/Cluster 초과 200 keV/Cluster 미만으로 할 수 있고, 100 keV/Cluster 이하로 하는 것이 바람직하며, 80 keV/Cluster 이하로 하는 것이 더 바람직하다. 또한, 가속전압의 조정에는, (1) 정전(靜電) 가속, (2) 고주파 가속의 2 방법이 일반적으로 이용된다. 전자의 방법으로서는, 복수의 전극을 등간격으로 배열하고, 이들 사이에 동일한 전압을 인가하여, 축 방향으로 등가속 전계를 만드는 방법이 있다. 후자의 방법으로서는, 이온을 직선 형상으로 이동시키면서 고주파를 이용해 가속하는 선형 가속(linac)법이 있다.
[0046] 또, 클러스터 이온의 도즈량은, 이온 조사 시간을 제어함으로써 조정할 수 있다. 클러스터 이온을 구성하는 각 원소의 도즈량은, 클러스터 이온 종(種)과, 클러스터 이온의 도즈량(Cluster/㎠)으로 정해진다. 본 실시형태에서는 제2 공정 후에 있어서도 수소가 고농도로 잔존하도록, 수소의 도즈량을 1×1013~1×1016 atoms/㎠로 하는 것이 바람직하고, 보다 바람직하게는 5×1013 atoms/㎠ 이상으로 한다. 1×1013 atoms/㎠ 미만인 경우, 에피택셜층 형성 시에 수소가 확산될 가능성이 있고, 1×1016 atoms/㎠ 초과인 경우, 에피택셜층(18)의 표면에 큰 손상(damage)을 줄 우려가 있기 때문이다.
[0047] 또, 클러스터 이온의 구성 원소가 탄소, 수소 및 산소로 이루어지는 경우, 수소 및 산소의 도즈량은 탄소의 도즈량에 따르게 된다. 이러한 클러스터 이온을 조사하는 경우, 탄소의 도즈량을 1×1013~1×1017 atoms/㎠로 하는 것이 바람직하고, 보다 바람직하게는 5×1013 atoms/㎠ 이상 5×1016 atoms/㎠ 이하로 한다. 탄소의 도즈량이 1×1013 atoms/㎠ 미만인 경우, 충분한 게터링 능력을 얻을 수 없는 경우가 있고, 탄소의 도즈량이 1×1016 atoms/㎠ 초과인 경우, 반도체 웨이퍼(10)의 표면(10A)에 대한 손상이 크며, 제2 공정 후에 에피택셜층(18)의 표면에 다수의 결함이 형성될 우려가 있다.
[0048] 여기서, 위에서 기술한 바대로 수소 이온은 경원소이기 때문에, 에피택셜층(18) 형성 시 등의 열처리에 의해 확산되기 쉬워, 에피택셜층 형성 후의 반도체 웨이퍼 내에 머물기 어려운 경향이 있다. 이 때문에, 클러스터 이온 조사에 의해 수소의 석출(析出) 영역을 국소적이며 또한 고농도로 하는 것에 추가하여, 클러스터 이온(12)의 빔 전류치를 50 ㎂ 이상으로 하여, 수소 이온을 비교적 단시간 반도체 웨이퍼(10)의 표면(10A)에 조사하여 표층부의 손상을 크게 하는 것이 바람직하다. 빔 전류치를 50 ㎂ 이상으로 함으로써 손상이 커지며, 후속(後續)되는 에피택셜층(18) 형성 후에 있어서도, 반도체 웨이퍼(10)의 에피택셜층(18) 측의 표층부에 있어서, 수소가 고농도로 잔존하기 쉬워진다. 이러한 목적을 위하여, 클러스터 이온(12)의 빔 전류치를 100 ㎂ 이상으로 하는 것이 바람직하고, 300 ㎂ 이상으로 하는 것이 보다 바람직하다. 한편, 빔 전류치가 과대해지면, 에피택셜층(18)에 에피택셜 결함이 과잉 발생할 우려가 있으므로, 빔 전류치를 5000 ㎂ 이하로 하는 것이 바람직하다. 또한, 클러스터 이온(12)의 빔 전류치는, 예컨대, 이온 원(源, source)에 있어서의 원료 가스의 분해 조건을 변경함으로써 조정할 수가 있다.
[0049] 상기 제1 공정 후, 반도체 웨이퍼(10)의 표면(10A) 상에 에피택셜층(18)을 형성하는 제2 공정을 행한다. 제2 공정에 있어서의 에피택셜층(18)에 대해서는, 위에서 기술한 바와 같다.
[0050] 이상과 같이 하여, 본 발명에 따른 반도체 에피택셜 웨이퍼(100)를 제조할 수가 있다.
[0051] 여기서, 위에서 기술한 제1 공정을 거쳐도, 제2 공정에 의한 에피택셜 성장 조건에 따라서는, 쌍봉형의 수소 농도 프로파일이 형성되지 않는 경우가 있다. 한정을 의도하는 것은 아니지만, 7㎛ 이상의 두께의 에피택셜층(18)을 형성할 때 등의, 에피택셜 성장 로(爐) 내에서 수소 분위기 하에 장시간 노출될 경우에, 쌍봉형의 수소 농도 프로파일이 형성되지 않는 경향을 볼 수 있다.
[0052] 이러한 경우에는, 제2 공정 후에, 포스트 어닐(post anneal) 공정을 추가로 행함으로써, 보다 확실하게 쌍봉형의 수소 농도 프로파일을 형성할 수가 있다. 포스트 어닐 공정을 행함에 따라, 수소 탈리 거동(擧動)의 차이가 현저히 나타나기 때문이라 추정된다. 포스트 어닐 공정에서는, 질소 분위기 등의 불(不) 활성가스 분위기 하에서, 650~800℃, 5분 이상 30분 이하의 열 처리를 행하는 것이 바람직하다.
[0053] 또한, 제1 공정 후, 제2 공정에 앞서서, 반도체 웨이퍼(10)에 대해 결정성 회복을 위한 회복 열처리를 행하는 것도 바람직하다. 이 경우의 회복 열처리로서는, 예컨대 질소 가스 또는 아르곤 가스 등의 분위기 하에서, 900℃ 이상 1100℃ 이하의 온도로, 10분 이상 60분 이하의 사이에, 반도체 웨이퍼(10)를 유지하면 된다. 또, RTA(Rapid Thermal Annealing)나 RTO(Rapid Thermal Oxidation) 등의, 에피택셜 장치와는 별개의 급속 승강온(昇降溫) 열처리 장치 등을 이용하여 회복 열처리를 행하는 것도 가능하다.
[0054] 또, 반도체 웨이퍼(10)를 실리콘 웨이퍼로 하는 것이 가능함은, 이미 기술한 바와 같다.
[0055] 지금까지, 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온을 조사함으로써, 쌍봉형의 수소 농도 프로파일을 나타내는 반도체 에피택셜 웨이퍼(100)를 제조하는 방법의 일 실시형태를 설명해 왔다. 그러나, 다른 제조방법에 의해, 본 발명에 따른 반도체 에피택셜 웨이퍼(100)를 제조해도 됨은 물론이다.
[0056] (고체 촬상 소자의 제조방법)
본 발명의 실시형태에 의한 고체 촬상 소자의 제조방법은, 상기의 반도체 에피택셜 웨이퍼 또는 상기의 제조방법으로 제조된 반도체 에피택셜 웨이퍼, 즉 반도체 에피택셜 웨이퍼(100)의 표면에 위치하는 에피택셜층(18)에, 고체 촬상 소자를 형성하는 것을 특징으로 한다. 이 제조방법에 의해 얻어지는 고체 촬상 소자는, 종래에 비해 화이트 스팟(white spot) 결함의 발생을 충분히 억제할 수가 있다.
(실시예)
[0057] 이하, 실시예를 이용해 본 발명을 더 상세하게 설명하겠으나, 본 발명은 이하의 실시예에 의해 한정되는 것은 결코 아니다.
[0058] (실험예 1)
＜발명예 1＞
CZ 단결정으로부터 얻은 n－형 실리콘 웨이퍼(직경：300 ㎜, 두께：775㎛, 도펀트 종류：인, 저항률：20Ω·㎝)를 준비하였다. 이어서, 클러스터 이온 발생장치(닛신 이온 기기사 제조, 형번(型番)：CLARIS)를 이용하여, 디에틸에테르(C4H10O)를 클러스터 이온화 한 CH3O의 클러스터 이온을, 가속전압 80 keV/Cluster(수소 1원자당 가속전압 2.58 keV/atom, 탄소 1원자당 가속전압 30.1 keV/atom, 산소 1원자당 41.3 keV/atom이며, 수소의 비정(飛程) 거리는 60 ㎚, 탄소의 비정 거리는 120 ㎚, 산소의 비정 거리는 125 ㎚이다.)의 조사 조건으로 실리콘 웨이퍼의 표면에 조사하였다. 또한, 클러스터 이온을 조사했을 때의 도즈량을 1.0×1015 cluster/㎠로 하였다. 수소 원자 수로 환산하면 3.0×1015 atoms/㎠이고, 탄소 원자 수로 환산하면 1.0×1015 atoms/㎠이며, 산소 원자 수로 환산하면 1.0×1015 atoms/㎠이다. 또, 클러스터 이온의 빔 전류치를 550 ㎂로 하였다.
[0059] 이어서, 클러스터 이온 조사 후의 실리콘 웨이퍼를 매엽(枚葉)식 에피택셜 성장 장치(어플라이드 머티어리얼즈사 제조) 내에 반송(搬送)하고, 장치 내에서 1120℃의 온도로 30초의 수소 베이크(bake) 처리를 실시한 후, 수소를 캐리어 가스, 트리클로로실란을 소스 가스로 하여, 1120℃에서 CVD법에 의해, 실리콘 웨이퍼의 개질층이 형성된 쪽의 표면 상에 실리콘의 에피택셜층(두께：5.0㎛, 도펀트 종류：인, 저항률：10Ω·㎝)을 에피택셜 성장시켜, 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼를 제작하였다.
[0060] ＜비교예 1＞
발명예 1에 있어서 클러스터 이온화 한 CH3O를 조사하였으나, 이에 대신하여, 시클로헥산(C6H12)을 클러스터 이온화 한 C3H5의 클러스터 이온을, 가속전압 80 keV/Cluster(수소 1원자당 가속전압 1.95 keV/atom, 탄소 1원자당 가속전압 23.4 keV/atom이며, 수소의 비정 거리는 40 ㎚, 탄소의 비정 거리는 80 ㎚이다)의 조사 조건으로 실리콘 웨이퍼의 표면에 조사하고, 탄소원자당 도즈량을 발명예 1과 동일(즉, 탄소 도즈량 1.0×1015 atoms/㎠이므로, 수소 도즈량 1.7×1015 atoms/㎠가 된다.)하게 한 것 이외에는, 발명예 1과 같은 조건으로 클러스터 이온 조사를 실시하고, 또한, 실리콘 에피택셜층을 형성하여, 비교예 1과 관련되는 에피택셜 실리콘 웨이퍼를 제작하였다. 또한, 수소 1원자당 가속전압 2.96 keV/atom, 탄소 1원자당 가속전압 35.6 keV/atom이고, 수소의 비정 거리는 60 ㎚, 탄소의 비정 거리는 120 ㎚이며, 빔 전류치는 발명예 1과 같이 550 ㎂이다.
[0061] ＜비교예 2＞
클러스터 이온 조사를 실시하지 않은 것 이외에는, 발명예 1, 비교예 1과 같은 조건으로 실리콘 에피택셜층을 형성하여, 비교예 2와 관련되는 에피택셜 실리콘 웨이퍼를 제작하였다.
[0062] ＜평가 1：사중극형 SIMS에 의한 수소 농도 프로파일 평가＞
발명예 1 및 비교예 1과 관련되는 에피택셜 실리콘 웨이퍼에 대해, 자장(磁場)형 SIMS 측정을 실시하여, 실리콘 에피택셜층 표면으로부터의 깊이 방향에 있어서의 수소 농도 프로파일을 측정하였다. 그 결과를 도 3에 나타낸다. 또, 비교예 1의 수소 농도 프로파일을 도 3에 나타낸다. 여기서, 도 3의 횡축의 깊이는 에피택셜 실리콘 웨이퍼의 실리콘 에피택셜층 표면이 제로로 되어 있다. 깊이 5.0 ㎛까지가 실리콘 에피택셜층(그래프 내에서는 에피택셜층이라 약기(略記)함)에 상당하며, 깊이 5.0 ㎛ 이상이 실리콘 웨이퍼에 상당한다.
[0063] 도 3으로부터, 탄소, 수소 및 산소의 3 원소를 구성 원소로 하는 클러스터 이온 조사를 실시한 발명예 1에서는, 쌍봉형의 수소 농도 프로파일이 형성됨을 확인할 수 있었다. 한편, 탄소 및 수소의 2 원소를 구성 원소로 하는 클러스터 이온 조사를 실시한 비교예 1에서는, 단일 피크형의 수소 농도 프로파일이 형성됨을 확인할 수 있었다. 또한, 도 3의 수소 농도 프로파일에 있어서, 깊이 방향에 있어서 얕은 쪽인 제1 피크의 깊이 위치는 5.03 ㎛(계면으로부터 30 ㎚)이며, 깊은 쪽인 제2 피크의 깊이 위치는 5.07 ㎛(계면으로부터 70 ㎚)였다. 따라서, 피크 간 거리(d)는 40 ㎚였다. 또, 제1 피크의 수소 피크 농도 및 제2 피크의 수소 농도는 모두 1.0×1018 atoms/㎤였다.
[0064] ＜평가 2：CL법에 의한 TO 선 강도 평가＞
발명예 1, 비교예 1, 2와 관련되는 에피택셜 실리콘 웨이퍼에 대해, 반도체 디바이스 제조 프로세스를 모의(模擬, 시뮬레이션)하여, 온도 1100℃, 30분간의 열처리를 실시하였다. 이어서, 각각의 에피택셜 실리콘 웨이퍼를 비스듬히 연마 가공한 샘플에 대해서 단면(斷面) 방향으로부터 CL법을 행하여, 실리콘 에피택셜층의 깊이 방향의 CL 스펙트럼을 각각 취득하였다. 측정 조건으로서는, 33 K 하에 있어서 전자선을 20 keV로 조사하였다. 그 결과를 도 4에 나타낸다.
[0065] 도 4로부터, 발명예 1 및 비교예 1 모두, 수소의 농도 피크 위치 근방에 있어서, TO 선 강도의 피크가 관찰된다. 이는, 수소에 의한 패시베이션 효과에 의해, 수소의 농도 피크 근방에 있어서 결정성이 특히 뛰어나기 때문이라고 생각된다. 그리고, 발명예 1, 비교예 1, 2를 비교하면, 발명예 1의 TO 선 강도가 가장 큰 것이 확인된다. 따라서, 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼의 결정성이 가장 뛰어나다 할 수 있다. 도 3의 SIMS에 의한 수소 농도 프로파일에 따르면, 발명예 1과 관련되는 에피택셜 실리콘 웨이퍼는 개질층 내에 수소를 고농도로 유지하고 있었다는 점에서, 수소에 의한 패시베이션 효과가 발휘되고 있는 것으로 추정된다.
[0066] (실험예 2)
발명예 1에 있어서 관찰된 쌍봉형의 수소 농도 프로파일과, 이 경우에 뛰어난 결정성을 갖는 실리콘 에피택셜층이 얻어지는 이유의 관계성에 대해 보다 상세하게 검토하기 위하여, 이하의 실험을 실시하였다.
[0067] ＜평가 3：TEM 단면 사진에 의한 관찰＞
우선, 발명예 1 및 비교예 1과 관련되는 에피택셜 실리콘 웨이퍼의 각각에 대해, 개질층 주변의 단면을 TEM(Transmission Electron Microscope：투과형 전자 현미경)에 의해 관찰하였다. 발명예 1의 TEM 단면도를 도 5a에, 비교예 1의 TEM 단면도를 도 5b에 각각 나타낸다.
[0068] 도 5a 및 도 5b를 비교하면, 클러스터 이온의 구성 원소가 탄소, 수소 및 산소로 이루어지는 발명예 1에서는, 개질층 내에 크기 및 깊이 위치가 다른 2 종류의 흑점 형상 결함이 형성되어 있음을 확인할 수 있었다. 이 2 종류의 결함 중, 특히 심부(深部) 측에서 관찰되는 타원 형상의 장경(長徑) 20 ㎚~70 ㎚ 정도의 결함은, 도 5b에 있어서 관찰되는 결함과는 분명히 이질적인 것이었다.
[0069] 비교예 1에 있어서의 클러스터 이온(C3H5)의 구성 원소가 탄소 및 수소인데 대하여, 발명예 1에 있어서의 클러스터 이온(CH3O)의 구성 원소는 추가로 산소를 포함한다. 도 5a, 도 5b에서 관찰된 결함의 크기 및 깊이 위치를 고려하면, 클러스터 이온의 구성 원소의 차이에 기인하여 발명예 1에서는 종래에 없는 신종의 결함이 형성되고, 이러한 결함 형성이 쌍봉형의 수소 농도 프로파일이 관찰된 하나의 요인이라고 생각된다.
[0070] ＜평가 4：수소 탈리의 활성화 에너지의 평가＞
따라서, 발명예 1 및 비교예 1에서의 수소 확산 거동의 차이를 검증하기 위해, 이하의 실험을 실시하였다.
[0071] ＜평가 4－1：발명예 1＞
우선, 도 6에 나타낸 바와 같이, 상기 평가 1에 있어서 측정한 발명예 1의 수소 농도 프로파일이 2개의 가우스 분포의 피크 성분의 합계인 것으로 가정하였다. 그리고, 데이터 피팅을 행함으로써, 이 수소 농도 프로파일을 깊이 위치 5.03 ㎛를 중심 위치로 하는 가우스 분포의 제1 피크 성분(점선) 및 5.07 ㎛를 중심 위치로 하는 가우스 분포의 제2 피크 성분(파선)으로 피크 분리하였다.
[0072] 발명예 1에 대하여 질소 분위기 하에서 700℃의 열처리를 실시하며, 열처리 시간을 각각 30분, 120분, 240분으로 하여 열처리 후의 수소 농도 프로파일을 SIMS에 의해 측정하였다. 그리고, 위에서 기술한 제1 피크 성분 및 제2 피크 성분에 의해 피크 분리하여, 열처리 후의 각 성분의 피크 농도의 감소율을 구하였다. 제1 피크 성분의 결과를 도 7a에, 제2 피크 성분의 결과를 도 7b에 나타낸다. 또한, 각 피크 성분의 피크 농도의 감소율로서, 열처리 전의 수소 농도를 C0, 열처리 후의 수소 농도를 CH로 하고, CH에 대한 C0의 비(CH/C0)를 이용하였다. 도 8a, 도 8b도 마찬가지이다.
[0073] 발명예 1에 대하여, 추가로 열처리 온도를 900℃ 및 1100℃의 각각으로 바꾸었을 경우의 각 성분의 피크 농도의 감소율을 구하였다. 제1 피크 성분의 결과를 도 7a에, 제2 피크 성분의 결과를 도 7b에 나타낸다. 이들 결과로부터, 제2 피크 성분쪽이 제1 피크 성분에 비해 수소 탈리의 반응 속도가 느린 것으로 생각된다.
[0074] 따라서 수소 탈리의 활성화 에너지를 구하기 위하여, 이하의 반응 모델을 가정하였다. 우선, 제1 피크 성분에서는 수소의 탈리만 발생하는 반응 속도식 (1)을 가정하였다.
Figure 112019124267972-pct00001
상기 식 (1) 중, ［HD］는 개질층으로부터 탈리하여 확산되는 수소의 수소 농도를 나타내고, kO는 제1 피크 성분에 있어서의 수소 탈리의 속도 상수(定數)를 나타낸다. 또한, t는 시간을 의미한다.
[0075] 또, 제2 피크 성분에서는 수소의 탈리 및 역(逆)반응인 수소의 흡착(포획)이 발생하는 반응 속도식 (2)를 가정하였다.
Figure 112019124267972-pct00002
상기 식 (2) 중, ［HA］는 개질층에 흡착되는 수소 농도를 나타내고, ［HD］는 개질층으로부터 탈리하여 확산되는 수소의 수소 농도를 나타내며, k1는 제2 피크 성분에 있어서의 수소 탈리의 속도 상수를 나타내고, k2는 제2 피크 성분에 있어서의 수소 흡착의 속도 상수를 나타낸다. 또한, t는 시간을 의미한다.
[0076] 상기 식 (2)에 있어서, 초기 조건(t=0) 시에 ［HD］=C0, ［HA］=0인 것으로 하고, 열처리 후에 있어서 ［HD］=CH인 것으로 하면, CH에 대한 C0의 비는 하기 식 (3)과 같다.
Figure 112019124267972-pct00003
[0077] 도 7a, 도 7b에 의해 얻어지는 결과의 각각으로부터, 아레니우스의 식(k=exp(-Ea/kBT)；k는 반응 속도 상수, Ea는 활성화 에너지, kB는 볼쯔만 상수(Boltzmann's constant), T는 열처리 온도)에 근거하는 아레니우스 플롯(Arrhenius plot)을 작성하였다. 결과를 도 8a, 도 8b에 나타낸다. 데이터 피팅한 결과, 제1 피크 성분에서의 수소 탈리의 활성화 에너지는 0.758 eV였다. 또, 제2 피크 성분에서의 수소 탈리의 활성화 에너지는 0.946 eV이며, 수소 흡착의 활성화 에너지는 0.093 ev였다.
[0078] ＜평가 4－2：비교예 1＞
비교예 1에 대해서도, 평가 4－1과 마찬가지로 열처리를 실시하여, 아레니우스 플롯으로부터 수소 탈리의 활성화 에너지를 구하였다. 또한, 비교예 1에서는 단일 피크형의 수소 농도 피크였으므로, 상기 제1 피크 성분과 마찬가지로 하여 수소 탈리만 발생하는 것으로 가정하였다. 데이터 피팅한 결과, 수소 탈리의 활성화 에너지는 0.76 eV였다.
[0079] 이상의 평가 4－1, 평가 4－2의 결과로부터, 발명예 1에 있어서 형성되는 제1 피크 성분은 비교예 1에서 형성되는 수소 농도 프로파일의 피크 성분과 동종의 것이라고 결론지을 수 있다. 한편, 발명예 1에 있어서 형성되는 제1 피크 성분은 수소 탈리의 활성화 에너지가 크기 때문에, 이들과는 이질적인 거동을 나타낸다. 그리고, 이러한 활성화 에너지의 차이로부터, 비교예 1에 비해, 발명예 1에 의한 에피택셜 실리콘 웨이퍼는 고온에서의 열처리를 받아도 수소를 유지하기 쉽고, 서서히 수소를 방출한다. 따라서, 발명예 1에서는 수소에 의한 패시베이션 효과가 지속되는 것을 기대할 수가 있다. 또, 위에서 기술한 도 4에 나타낸 TO 선 강도의 현저한 개선 효과도, 이러한 활성화 에너지의 차이에 기인할 가능성이 있다.
(산업상의 이용 가능성)
[0080] 본 발명에 의하면, 개질층 내에 수소를 고농도로 유지할 수 있으며, 에피택셜층의 결정성이 뛰어난 반도체 에피택셜 웨이퍼를 제공할 수가 있다. 또, 본 발명에 의하면, 이 반도체 에피택셜 웨이퍼의 제조방법 및 이 반도체 에피택셜 웨이퍼를 이용한 고체 촬상 소자의 제조방법을 제공할 수가 있다.
[0081] 10 반도체 웨이퍼
10A 반도체 웨이퍼의 표면
12 클러스터 이온
14 개질층
18 에피택셜층
100 반도체 에피택셜 웨이퍼
100A 반도체 에피택셜 웨이퍼의 표면

Claims (11)

  1. 반도체 웨이퍼와,
    상기 반도체 웨이퍼의 표면부에 형성된, 상기 반도체 웨이퍼 내에 수소가 고용(固溶)된 개질층(改質層)과,
    상기 개질층 상에 형성된 에피택셜층을 갖고,
    상기 에피택셜층의 표면으로부터의 깊이 방향에 있어서의 상기 개질층의 상기 수소의 농도 프로파일이, 상기 깊이 방향에 있어서 얕은 쪽인 제1 피크(peak) 및 깊은 쪽인 제2 피크를 구비하는 쌍봉(雙峯)형의 농도 프로파일이며,
    상기 제1 피크 및 상기 제2 피크의 수소 피크 농도가 모두 1.0×1017 atoms/㎤ 이상이고,
    상기 깊이 방향에 있어서, 상기 반도체 웨이퍼와 상기 에피택셜층 간의 계면으로부터 500 ㎚의 범위 내에 상기 제1 피크 및 상기 제2 피크가 모두 위치하며,
    상기 제2 피크의 수소 피크 농도가 상기 제1 피크의 수소 피크 농도보다 높은 것을 특징으로 하는,
    반도체 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 제2 피크의 기인이 되는 수소 탈리의 활성화 에너지가, 상기 제1 피크의 기인이 되는 수소 탈리의 활성화 에너지보다 큰,
    반도체 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    상기 깊이 방향에 있어서의 상기 제1 피크와 상기 제2 피크의 피크 간 거리가 20 ㎚ 이상 60 ㎚ 이하인,
    반도체 에피택셜 웨이퍼.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 피크의 수소 피크 농도가 1.0×1018 atoms/㎤ 이상인,
    반도체 에피택셜 웨이퍼.
  5. 제1항 또는 제2항에 있어서,
    상기 반도체 웨이퍼가 실리콘 웨이퍼인,
    반도체 에피택셜 웨이퍼.
  6. 제1항에 기재된 반도체 에피택셜 웨이퍼의 제조방법으로서,
    반도체 웨이퍼의 표면에, 수소를 포함하는 3 원소 이상을 구성 원소로 하는 클러스터 이온을 조사하여, 상기 반도체 웨이퍼의 표면부에, 상기 클러스터 이온의 구성 원소가 고용된 개질층을 형성하는 제1 공정과,
    상기 제1 공정 후, 상기 반도체 웨이퍼의 상기 개질층 상에 에피택셜층을 형성하는 제2 공정을 갖는 것을 특징으로 하는
    반도체 에피택셜 웨이퍼의 제조방법.
  7. 제6항에 있어서,
    상기 제1 공정에 있어서, 상기 클러스터 이온의 빔 전류치를 50 ㎂ 이상 5000 ㎂ 이하로 하는,
    반도체 에피택셜 웨이퍼의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 클러스터 이온의 구성 원소가, 탄소 및 산소를 더 포함하는,
    반도체 에피택셜 웨이퍼의 제조방법.
  9. 제6항 또는 제7항에 있어서,
    상기 반도체 웨이퍼가 실리콘 웨이퍼인,
    반도체 에피택셜 웨이퍼의 제조방법.
  10. 제1항 또는 제2항에 기재된 반도체 에피택셜 웨이퍼의 에피택셜층에, 고체 촬상 소자를 형성하는 것을 특징으로 하는
    고체 촬상 소자의 제조방법.
  11. 제6항 또는 제7항에 기재된 제조방법으로 제조된 반도체 에피택셜 웨이퍼의 에피택셜층에, 고체 촬상 소자를 형성하는 것을 특징으로 하는
    고체 촬상 소자의 제조방법.
KR1020197035632A 2017-07-20 2018-06-12 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법 KR102259817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-141117 2017-07-20
JP2017141117A JP6787268B2 (ja) 2017-07-20 2017-07-20 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
PCT/JP2018/022448 WO2019017118A1 (ja) 2017-07-20 2018-06-12 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
KR20200003153A KR20200003153A (ko) 2020-01-08
KR102259817B1 true KR102259817B1 (ko) 2021-06-01

Family

ID=65015867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035632A KR102259817B1 (ko) 2017-07-20 2018-06-12 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법

Country Status (7)

Country Link
US (3) US11107687B2 (ko)
JP (1) JP6787268B2 (ko)
KR (1) KR102259817B1 (ko)
CN (1) CN111108583B (ko)
DE (1) DE112018003702B4 (ko)
TW (1) TWI690628B (ko)
WO (1) WO2019017118A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025622A1 (en) 1998-06-26 2002-02-28 Martin Schrems Low leakage capacitance isolation material
US20140080247A1 (en) 2011-05-13 2014-03-20 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP2014099454A (ja) 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2017112181A (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020729B2 (ja) * 1992-05-12 2000-03-15 富士通株式会社 半導体装置の製造方法
JPH10311713A (ja) * 1997-05-13 1998-11-24 Canon Inc ボンディングワイヤ検査方法および装置
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
JP4093892B2 (ja) * 2003-03-25 2008-06-04 三洋電機株式会社 光起電力装置の製造方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025622A1 (en) 1998-06-26 2002-02-28 Martin Schrems Low leakage capacitance isolation material
US20140080247A1 (en) 2011-05-13 2014-03-20 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP2014099454A (ja) 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050425A (ja) 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2017112181A (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Also Published As

Publication number Publication date
DE112018003702B4 (de) 2022-10-13
JP6787268B2 (ja) 2020-11-18
US11640907B2 (en) 2023-05-02
US20230215730A1 (en) 2023-07-06
DE112018003702T5 (de) 2020-04-02
CN111108583B (zh) 2023-06-30
TWI690628B (zh) 2020-04-11
US20200126796A1 (en) 2020-04-23
US11935745B2 (en) 2024-03-19
WO2019017118A1 (ja) 2019-01-24
KR20200003153A (ko) 2020-01-08
US20210358755A1 (en) 2021-11-18
CN111108583A (zh) 2020-05-05
JP2019021843A (ja) 2019-02-07
US11107687B2 (en) 2021-08-31
TW201908543A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI567791B (zh) A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101917347B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법 및 고체 촬상 소자의 제조 방법
JP6459948B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
WO2019167430A1 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2020035922A (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant