JP6791293B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP6791293B2 JP6791293B2 JP2019071511A JP2019071511A JP6791293B2 JP 6791293 B2 JP6791293 B2 JP 6791293B2 JP 2019071511 A JP2019071511 A JP 2019071511A JP 2019071511 A JP2019071511 A JP 2019071511A JP 6791293 B2 JP6791293 B2 JP 6791293B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- hydrogen
- layer
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
(1)シリコンウェーハの表面に、構成元素として炭素及び水素を含むクラスターイオンを1×1015atoms/cm2以上の炭素ドーズ量で照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
その後、非酸化性雰囲気において、前記シリコンウェーハを10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行う第2工程と、
その後、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する第3工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、図1に示すように、シリコンウェーハ10の表面10Aに、構成元素として炭素及び水素を含むクラスターイオン12を照射して、シリコンウェーハ10の表層部に、クラスターイオン12の構成元素が固溶した改質層14を形成する第1工程(図1ステップA,B)と、その後、シリコンウェーハ10に対して所定条件の熱処理を行う第2工程(図1ステップC,D)と、その後、シリコンウェーハ10の改質層14上にシリコンエピタキシャル層16を形成する第3工程(図1ステップE)と、を有する。シリコンエピタキシャル層16は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
シリコンウェーハ10としては、例えば、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。単結晶シリコンウェーハとして、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、シリコンウェーハ10に炭素および/または窒素を添加してもよい。さらに、シリコンウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
本実施形態では、第1工程の後に、非酸化性雰囲気において、シリコンウェーハ10を10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行うことが肝要である。すなわち、特許文献2に示すような、エピタキシャル欠陥発生の抑制のみを目的とした結晶性回復熱処理と比べて、シリコンウェーハの昇温速度を大きくし、かつ、最高到達温度での保持時間を短時間とする。これにより、エピタキシャル欠陥の発生を抑制しつつ、エピタキシャル成長後に改質層に残留する水素を高濃度化することができる。
本実施形態において、シリコンウェーハを室温から後述の最高到達温度まで昇温させる際の昇温速度は、10℃/s以上とすることは重要である。昇温速度が10℃/s未満の場合、水素の外方拡散を十分に抑制することができず、また、水素を捕獲する炭素集合体が高密度に形成されないため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。このため、昇温速度は10℃/s以上とし、好ましくは15℃/s以上とする。昇温速度の上限は特に限定されず、熱処理方式ごとに使用する熱処理装置に依存する。例えば、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの急速昇降温熱処理装置を用いた場合、昇温速度は1000℃/s以下となり得る。
最高到達温度が350℃未満の場合、改質層16における結晶性の回復が顕著に不十分となるため、多くのエピタキシャル欠陥が発生する。よって、最高到達温度は350℃以上とし、好ましくは450℃以上とする。一方、最高到達温度が700℃超えの場合、改質層から水素の外方拡散が顕著に起きるため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。よって、最高到達温度は700℃以下とし、好ましくは650℃以下とする。
本実施形態において、最高到達温度での保持時間を100秒以下とすることは重要である。保持時間が100秒超えの場合、改質層から水素の外方拡散が顕著に起きるため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。このため、保持時間は100秒以下とし、好ましくは50秒以下とする。一方、最高到達温度での保持時間が1秒未満の場合、シリコンウェーハ表層部の結晶性回復が不十分であるため、エピタキシャル欠陥を抑制することができない。よって、保持時間は1秒以上とし、好ましくは4秒以上とする。
シリコンエピタキシャル層16は、一般的な条件により形成することができる。まず、シリコンウェーハをエピタキシャル成長装置内に投入し、水素ベーク処理を行う。水素ベーク処理の一般的な条件は、エピタキシャル成長装置の炉内を水素雰囲気とし、600〜900℃の炉内温度でシリコンウェーハを炉内に投入し、1〜15℃/sの昇温レートで1100〜1200℃の温度範囲にまで炉内温度を昇温させ、その温度で30〜60秒の間保持するものである。この水素ベーク処理は、シリコンウェーハ表面に形成された自然酸化膜をエピタキシャル成長前に除去することを目的に行う。引き続き、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスを炉内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の炉内温度でCVD法によりシリコンウェーハ10上にシリコンエピタキシャル層16を成長させることができる。シリコンエピタキシャル層16は、厚さを1〜15μmの範囲内とすることが好ましい。厚さが1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散によりシリコンエピタキシャル層16の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。
本発明の一実施形態による半導体デバイスの製造方法は、上記エピタキシャルシリコンウェーハ100の製造方法の各工程と、シリコンエピタキシャル層16に半導体デバイスを形成する工程と、を有することを特徴とする。この製造方法によれば、デバイス形成プロセスにおいて、シリコンエピタキシャル層における水素によるパッシベーション効果が十分に発揮される。
各水準のエピタキシャルシリコンウェーハについて、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)による測定によって、シリコンエピタキシャル層表面からの深さ方向における炭素及び水素の濃度プロファイルを測定した。その結果、各水準において、シリコンウェーハの表層部の20〜100nm(つまり、シリコンエピタキシャル層/シリコンウェーハの界面から20〜100nm)において、改質層が特定された。
各水準のエピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において1000℃で10分間の熱処理を施した。その後、各エピタキシャルウェーハについてSIMS測定を行い、ウェーハの深さ方向におけるNi濃度プロファイルを測定し、ピーク面積を求めた。ピーク面積が大きいほど、多くのNiを捕獲できているため、ゲッタリング能力が高いと評価できる。熱処理なしのNo.1のNi捕獲量を基準とした相対値として、結果を表1に示す。
各水準のエピタキシャルウェーハのエピタキシャル層の表面を、Surfscan SP−1(KLA−Tenchor社製)を用いて観察評価し、LPDの発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(SF:Stacking Fault)であるか否かを評価した。結果を表1に示す。
評価1で得られた水素濃度プロファイルから求めたピーク面積を、「注入領域の水素保持量」とした。結果を表1に示す。
表1から明らかなように、発明例及び比較例ともに、炭素ドーズ量を高めたことによって十分なゲッタリング能力を得られている。さらに、発明例では、エピタキシャル欠陥の低減と、注入領域の水素保持量の増加との両立を実現することができている。しかし、比較例では、エピタキシャル欠陥が増加してしまうか、注入領域の水素保持量が低いかのどちらかの問題が発生している。
10 シリコンウェーハ
10A シリコンウェーハの表面
12 クラスターイオン
14 改質層
16 シリコンエピタキシャル層
Claims (5)
- シリコンウェーハの表面に、ビーム電流値が50〜5000μAの条件下で、構成元素として炭素及び水素を含むクラスターイオンを1×1015atoms/cm2以上の炭素ドーズ量、かつ、1×10 14 〜2×10 16 atoms/cm 2 の水素ドーズ量で照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
その後、非酸化性雰囲気において、前記シリコンウェーハを10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行う第2工程と、
その後、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する第3工程と、
を有し、エピタキシャル成長後の水素濃度プロファイルにおいて、前記改質層に1×10 17 atoms/cm 3 以上のピーク濃度を有するエピタキシャルシリコンウェーハを製造することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記第1工程において、前記炭素ドーズ量が2×1015atoms/cm2以上である、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記第2工程において、前記最高到達温度が450℃以上650℃以下である、請求項1又は2に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記第2工程において、前記最高到達温度での保持時間が4秒以上50秒以下である、請求項1〜3のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記第2工程において、前記昇温速度が15℃/s以上である、請求項1〜4のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071511A JP6791293B2 (ja) | 2019-04-03 | 2019-04-03 | エピタキシャルシリコンウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071511A JP6791293B2 (ja) | 2019-04-03 | 2019-04-03 | エピタキシャルシリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020170794A JP2020170794A (ja) | 2020-10-15 |
JP6791293B2 true JP6791293B2 (ja) | 2020-11-25 |
Family
ID=72746414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071511A Active JP6791293B2 (ja) | 2019-04-03 | 2019-04-03 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6791293B2 (ja) |
-
2019
- 2019-04-03 JP JP2019071511A patent/JP6791293B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020170794A (ja) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799936B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
WO2015104965A1 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
CN113284795A (zh) | 半导体外延晶片和其制造方法以及固体摄像元件的制造方法 | |
TW201742155A (zh) | 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法 | |
TWI611482B (zh) | 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 | |
JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6427946B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6801682B2 (ja) | 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 | |
JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
KR102259817B1 (ko) | 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법 | |
JP2014099457A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6791293B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
CN113454756B (zh) | 半导体外延晶片及其制造方法 | |
JP6289805B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP7059871B2 (ja) | 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 | |
KR20190104856A (ko) | 반도체 에피택셜 웨이퍼의 제조 방법 | |
JP7416270B2 (ja) | エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 | |
JP7056608B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP6988990B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
JP2017175145A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP2017183736A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6791293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |