JP6791293B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6791293B2
JP6791293B2 JP2019071511A JP2019071511A JP6791293B2 JP 6791293 B2 JP6791293 B2 JP 6791293B2 JP 2019071511 A JP2019071511 A JP 2019071511A JP 2019071511 A JP2019071511 A JP 2019071511A JP 6791293 B2 JP6791293 B2 JP 6791293B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
hydrogen
layer
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019071511A
Other languages
English (en)
Other versions
JP2020170794A (ja
Inventor
弘治 小林
弘治 小林
栗田 一成
一成 栗田
亮輔 奥山
亮輔 奥山
武 門野
武 門野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019071511A priority Critical patent/JP6791293B2/ja
Publication of JP2020170794A publication Critical patent/JP2020170794A/ja
Application granted granted Critical
Publication of JP6791293B2 publication Critical patent/JP6791293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
シリコンウェーハ上に単結晶シリコンのエピタキシャル層が形成されたエピタキシャルシリコンウェーハは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、DRAM(Dynamic Random Access Memory)、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。
ここで、エピタキシャル層が重金属で汚染されると、固体撮像素子の暗電流が増加し、白傷欠陥と呼ばれる欠陥が生じるなど、半導体デバイスの特性を劣化させる要因となる。そのため、このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトをシリコンウェーハ中に形成する技術がある。その方法の一つとして、シリコンウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献1には、シリコンウェーハの表面に、C33等の、構成元素が炭素及び水素からなるクラスターイオンを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する工程と、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する工程と、を有するエピタキシャルシリコンウェーハの製造方法が記載されている。特許文献1では、構成元素が炭素及び水素からなるクラスターイオンを照射して形成した改質層は、炭素のモノマーイオンを注入して得たイオン注入領域よりも高いゲッタリング能力を発揮することを示している。
ここで、特許文献1に記載されたクラスターイオン照射技術において、改質層によるゲッタリング能力をより高くするには、クラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまうという問題がある。
この問題を解決する技術として、特許文献2には、COP(Crystal Originated Particle)及び転位クラスターを含まないシリコンウェーハの表面に1.0×1015atoms/cm2以上のドーズ量で構成元素が炭素及び水素からなるクラスターイオンを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する工程と、非酸化性雰囲気において450℃以上800℃以下の温度で300秒以上120分以下にて前記シリコンウェーハの改質層の結晶性を回復させる熱処理を行う工程と、前記熱処理が施されたシリコンウェーハの改質層上にエピタキシャル層を形成するエピタキシャル層形成工程と、を有するエピタキシャルウェーハの製造方法が記載されている。
特許文献2では、エピタキシャルシリコンウェーハの基板としてCOP及び転位クラスターを含まないシリコンウェーハを用いることと、所定条件の熱処理で改質層の結晶性を回復させることの組み合わせによって、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にも、エピタキシャル欠陥の形成を抑制することができた。
国際公開第2012/157162号 特開2015−156455号公報
ここで、エピタキシャルシリコンウェーハの基板となるシリコンウェーハの表層部に残留した水素は、デバイス形成プロセス時に、エピタキシャル層内の界面準位欠陥を不活性化して、リーク電流の低減などデバイス特性の向上に寄与する。これを本明細書において「水素によるパッシベーション効果」と称する。このため、特許文献1及び特許文献2の技術においても、エピタキシャル成長後にシリコンウェーハの表層部(すなわち改質層)中に水素を高濃度に残留させることが好ましい。しかしながら、特許文献1ではゲッタリング能力の向上を目的とし、特許文献2ではゲッタリング能力の向上とエピタキシャル欠陥発生の抑制との両立を目的としているに過ぎず、改質層に水素を高濃度に残留させることについて全く着目していない。そして、本発明者らの検討によると、特許文献1及び特許文献2の技術では、エピタキシャル成長後に改質層に残留する水素の濃度が低く、この点において改善の余地があることが判明した。
上記課題に鑑み、本発明は、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合において、エピタキシャル欠陥の発生を抑制しつつ、改質層に水素を高濃度に残留させたエピタキシャルシリコンウェーハを製造することが可能な、エピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
上記課題を解決すべく、本発明者らは鋭意研究を進め、以下の知見を得た。すなわち、シリコンウェーハの表面にクラスターイオンを照射すると、シリコンウェーハの表層部は、多量の欠陥(ダメージ)が形成されて改質層となる。改質層に注入された水素の多くは、エピタキシャル成長時の熱処理によって外方拡散してしまうものの、改質層の欠陥に補足された水素は、エピタキシャル成長後にも改質層に残留する。よって、改質層に水素を高濃度に残留させるには、改質層の欠陥量を増加させる必要がある。しかしながら、特許文献2のように、エピタキシャル欠陥の発生を抑制する目的で改質層の結晶性を回復させる熱処理を行うと、改質層の欠陥量は減少するため、改質層に水素を高濃度で残留させることは困難となる。このように、エピタキシャル欠陥の発生を抑制することと、改質層に水素を高濃度に残留させることとは、二律背反で両立が困難であると思われた。
しかしながら、本発明者らは、特許文献2で行う熱処理の条件を改良することによって、上記の両立が可能であることを見出した。具体的には、シリコンウェーハの昇温速度を所定値以上とし、かつ、350℃以上700℃以下の最高到達温度での保持時間を短時間とすることが重要であることを見出した。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)シリコンウェーハの表面に、構成元素として炭素及び水素を含むクラスターイオンを1×1015atoms/cm2以上の炭素ドーズ量で照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
その後、非酸化性雰囲気において、前記シリコンウェーハを10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行う第2工程と、
その後、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する第3工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
(2)前記第1工程において、前記炭素ドーズ量が2×1015atoms/cm2以上である、上記(1)に記載のエピタキシャルシリコンウェーハの製造方法。
(3)前記第2工程において、前記最高到達温度が450℃以上650℃以下である、上記(1)又は(2)に記載のエピタキシャルシリコンウェーハの製造方法。
(4)前記第2工程において、前記最高到達温度での保持時間が4秒以上50秒以下である、上記(1)〜(3)のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
(5)前記第2工程において、前記昇温速度が15℃/s以上である、上記(1)〜(4)のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
本発明のエピタキシャルシリコンウェーハの製造方法によれば、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合において、エピタキシャル欠陥の発生を抑制しつつ、改質層に水素を高濃度に残留させたエピタキシャルシリコンウェーハを製造することができる。
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を説明する模式断面図である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ10に対して改質層14およびエピタキシャル層16の厚さを誇張して示す。
(エピタキシャルシリコンウェーハの製造方法)
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、図1に示すように、シリコンウェーハ10の表面10Aに、構成元素として炭素及び水素を含むクラスターイオン12を照射して、シリコンウェーハ10の表層部に、クラスターイオン12の構成元素が固溶した改質層14を形成する第1工程(図1ステップA,B)と、その後、シリコンウェーハ10に対して所定条件の熱処理を行う第2工程(図1ステップC,D)と、その後、シリコンウェーハ10の改質層14上にシリコンエピタキシャル層16を形成する第3工程(図1ステップE)と、を有する。シリコンエピタキシャル層16は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
[第1工程]
シリコンウェーハ10としては、例えば、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。単結晶シリコンウェーハとして、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、シリコンウェーハ10に炭素および/または窒素を添加してもよい。さらに、シリコンウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
また、シリコンウェーハ10としては、バルクの単結晶シリコンウェーハ表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いてもよい。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。シリコンエピタキシャル層は、厚さが0.1〜20μmの範囲内とすることが好ましく、0.2〜10μmの範囲内とすることがより好ましい。
第1工程では、シリコンウェーハ10の表面10Aに、構成元素として炭素及び水素を含むクラスターイオン12を照射する。本明細書における「クラスターイオン」は、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、本明細書における「クラスターイオン」は、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。クラスターイオンの構成原子数は、通常5個〜100個程度である。このような原理を用いたクラスターイオン注入装置として、例えば日新イオン機器株式会社製のCLARIS(登録商標)を用いることができる。
シリコンウェーハ10に、炭素及び水素を含むクラスターイオン12を照射すると、その照射エネルギーでシリコンは瞬間的に1350〜1400℃程度の高温状態となり、融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素及び水素が固溶する。すなわち、本明細書における「改質層」とは、照射するクラスターイオンの構成元素である炭素及び水素がシリコンウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。そして、改質層は、シリコンウェーハの深さ方向における炭素及び水素の濃度プロファイルにおいて、少なくとも1つの元素の濃度が急峻なピークとして検出される領域として特定され、概ね、シリコンウェーハの表面から500nm以下の表層部となる。
本実施形態において、クラスターイオンの構成元素は炭素及び水素を含むものとし、炭素及び水素からなるものとすることが好ましい。一般に、クラスターイオンの形態で照射された元素は、元素種によっても挙動は異なるが、後述のエピタキシャル層16の形成過程で多少の熱拡散が起こる。クラスターイオンの構成元素に炭素が含まれる場合、エピタキシャル層16形成後の炭素濃度プロファイルでは、炭素元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚み(すなわち、ピークの幅)は大きく変化しない。その結果、炭素の析出領域を局所的にかつ高濃度にすることができる。そして、この炭素の局所的な析出領域が強力なゲッタリングサイトとなる。これは、格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子の収縮場が形成され、格子間の不純物を引き付けるためである。また、改質層14はシリコンウェーハの表面近傍、すなわちエピタキシャル層16の直下に形成されるため、近接ゲッタリングが可能となる。このように、炭素が改質層内に局所的に固溶することにより、高いゲッタリング能力が得られると考えられている。
また、クラスターイオンの構成元素としては水素及び炭素以外の元素を含むことも好ましい。特に、水素及び炭素に加えて、ボロン、リン、ヒ素及びアンチモンからなる群より選択された1又は2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル(Ni)を効率的にゲッタリングすることができ、ボロンの場合、銅(Cu)、鉄(Fe)を効率的にゲッタリングすることができる。
クラスターイオンの原料となるガス状分子は、所望のクラスターサイズのクラスターイオンを得ることができるものであれば特に限定されない。例えばシクロヘキサン(C612)を原料ガスとすれば、構成元素が炭素及び水素からなるクラスターイオンを生成・抽出することができる。また、炭素源化合物として特にピレン(C1610)、ジベンジル(C1414)などから生成したクラスターCnm(3≦n≦16、3≦m≦10、n及びmはともに整数)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
その他の照射条件としては、クラスターサイズ、クラスターイオンのドーズ量、クラスターイオンの加速電圧、およびビーム電流値等が挙げられる。
クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子の個数を意味する。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。クラスターイオンを構成する各元素のドーズ量は、クラスターイオン種と、クラスターイオンのドーズ量(ions/cm2)で定まる。本実施形態では、ゲッタリング能力の向上を図る観点から、炭素のドーズ量を1×1015atoms/cm2以上とし、好ましくは2×1015atoms/cm2以上とする。この場合、クラスターイオン照射直後の改質層には、シリコンのアモルファス層が形成される。炭素ドーズ量は、エピタキシャル欠陥の発生を抑制する観点から、1×1016atoms/cm2以下とすることが好ましい。
水素のドーズ量は1×1014〜2×1016atoms/cm2とすることが好ましく、より好ましくは4×1015atoms/cm2以上8×1015atoms/cm2以下とする。1×1014atoms/cm2以上であれば、エピタキシャル層形成時後も高濃度の水素を改質層に残留させることができ、2×1016atoms/cm2以下であれば、エピタキシャル層の表面に大きなダメージを与えるおそれがないからである。
クラスターイオンの加速電圧は、クラスターサイズとともに、改質層における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、0keV/Cluster超え200keV/Cluster未満とすることができ、100keV/Cluster以下とすることが好ましく、80keV/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
クラスターイオンのビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができ、50〜5000μAの範囲内とすることが好ましい。水素イオンは軽元素であるために、エピタキシャル層16形成時などの熱処理により拡散しやすく、エピタキシャル層形成後のシリコンウェーハ中に留まり難い傾向にある。そのため、シリコンウェーハにモノマーイオン(単原子イオン)の形態で水素イオンを注入した場合には、注入直後での、シリコンウェーハ表層部における深さ方向の水素濃度プロファイルで1×1020atoms/cm3程度のピーク濃度が得られたとしても、エピタキシャル成長後には、該水素濃度プロファイルにおいてピークは消失し、水素濃度は検出下限以下となる。なお、現状のSIMSによる検出技術では、水素濃度の検出下限は7.0×1016atoms/cm3である。
これに対して本実施形態では、水素をクラスターイオンの形態で、かつ高いビーム電流値でシリコンウェーハの表面に照射して、表層部のダメージを大きくすることが好ましい。これにより、後続のエピタキシャル層16の形成後においても、シリコンウェーハ10のエピタキシャル層16側の表層部において、水素が高濃度に残存しやすくなる。この目的のため、クラスターイオンのビーム電流値を50μA以上とすることが好ましく、100μA以上とすることがより好ましく、300μA以上とすることがさらに好ましい。
このようにすることで、エピタキシャル成長時の熱処理によって多くの水素は外方拡散してしまうものの、表層部の欠陥に補足された水素はエピタキシャル成長後にも表層部に残留する。その結果、クラスターイオンの照射直後に1×1020atoms/cm3程度のピーク濃度となる程度に水素を注入した場合には、エピタキシャル成長後の水素濃度プロファイルにおいても、1×1017atoms/cm3以上、より具体的には1×1018atoms/cm3前後のピーク濃度のピークが検出される。この改質層中に残留した水素は、後のデバイス形成プロセス時の熱処理によってエピタキシャル層に拡散し、エピタキシャル層内の欠陥をパッシベーションする。
一方、ビーム電流値が過大になると、エピタキシャル層16にエピタキシャル欠陥が過剰に発生するおそれがあるので、ビーム電流値を5000μA以下とすることが好ましい。
[第2工程]
本実施形態では、第1工程の後に、非酸化性雰囲気において、シリコンウェーハ10を10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行うことが肝要である。すなわち、特許文献2に示すような、エピタキシャル欠陥発生の抑制のみを目的とした結晶性回復熱処理と比べて、シリコンウェーハの昇温速度を大きくし、かつ、最高到達温度での保持時間を短時間とする。これにより、エピタキシャル欠陥の発生を抑制しつつ、エピタキシャル成長後に改質層に残留する水素を高濃度化することができる。
本発明を限定することはないが、本発明者らは、このような効果が得られるメカニズムを以下のように考えている。すなわち、昇温速度を大きくすることによって、昇温中に起きる水素の外方拡散を抑制することができるものと考えられる。また、昇温速度を大きくすることによって、改質層の内部に水素を保持する炭素集合体の形成が促進されるため、短時間の熱処理では水素保持量が大きく低減することはないものと考えられる。また、本発明の条件の熱処理によれば、改質層の少なくとも表面(極表層部)については結晶性が回復しているため、エピタキシャル欠陥の発生を抑制することもできるものと考えられる。
熱処理の際の非酸化性雰囲気は、窒素(N2)、アルゴン(Ar)、及び水素(H2)からなる群から選択される1種以上の気体からなる雰囲気とすることが好ましい。
昇温速度:10℃/s以上
本実施形態において、シリコンウェーハを室温から後述の最高到達温度まで昇温させる際の昇温速度は、10℃/s以上とすることは重要である。昇温速度が10℃/s未満の場合、水素の外方拡散を十分に抑制することができず、また、水素を捕獲する炭素集合体が高密度に形成されないため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。このため、昇温速度は10℃/s以上とし、好ましくは15℃/s以上とする。昇温速度の上限は特に限定されず、熱処理方式ごとに使用する熱処理装置に依存する。例えば、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの急速昇降温熱処理装置を用いた場合、昇温速度は1000℃/s以下となり得る。
最高到達温度:350℃以上700℃以下
最高到達温度が350℃未満の場合、改質層16における結晶性の回復が顕著に不十分となるため、多くのエピタキシャル欠陥が発生する。よって、最高到達温度は350℃以上とし、好ましくは450℃以上とする。一方、最高到達温度が700℃超えの場合、改質層から水素の外方拡散が顕著に起きるため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。よって、最高到達温度は700℃以下とし、好ましくは650℃以下とする。
保持時間:1秒以上100秒以下
本実施形態において、最高到達温度での保持時間を100秒以下とすることは重要である。保持時間が100秒超えの場合、改質層から水素の外方拡散が顕著に起きるため、エピタキシャル成長後に改質層に残留する水素を高濃度化することができない。このため、保持時間は100秒以下とし、好ましくは50秒以下とする。一方、最高到達温度での保持時間が1秒未満の場合、シリコンウェーハ表層部の結晶性回復が不十分であるため、エピタキシャル欠陥を抑制することができない。よって、保持時間は1秒以上とし、好ましくは4秒以上とする。
上記の熱処理の後は、シリコンウェーハを室温まで放冷した後、後述のエピタキシャル成長を行う。最高到達温度から室温までの降温速度は特に限定されず、熱処理方式ごとに使用する熱処理装置に依存する。例えば、RTAやRTOなどの急速昇降温熱処理装置を用いた場合、降温速度は5〜50℃/s程度となり、縦型熱処理装置(バッチ炉)を用いた場合、降温速度は0.1〜1℃/s程度となる。
熱処理方式は特に限定されないが、上記の熱処理条件を実現しやすいことから、RTAによる加熱とすることが好ましい。なお、縦型熱処理装置(バッチ炉)による抵抗加熱は、通常、昇温速度が0.5〜1.5℃/s程度であり、10℃/s以上にすることができない。
[第3工程]
シリコンエピタキシャル層16は、一般的な条件により形成することができる。まず、シリコンウェーハをエピタキシャル成長装置内に投入し、水素ベーク処理を行う。水素ベーク処理の一般的な条件は、エピタキシャル成長装置の炉内を水素雰囲気とし、600〜900℃の炉内温度でシリコンウェーハを炉内に投入し、1〜15℃/sの昇温レートで1100〜1200℃の温度範囲にまで炉内温度を昇温させ、その温度で30〜60秒の間保持するものである。この水素ベーク処理は、シリコンウェーハ表面に形成された自然酸化膜をエピタキシャル成長前に除去することを目的に行う。引き続き、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスを炉内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の炉内温度でCVD法によりシリコンウェーハ10上にシリコンエピタキシャル層16を成長させることができる。シリコンエピタキシャル層16は、厚さを1〜15μmの範囲内とすることが好ましい。厚さが1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散によりシリコンエピタキシャル層16の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。
以上説明した本実施形態の製造方法によって、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合において、エピタキシャル欠陥の発生を抑制しつつ、改質層に水素を高濃度に残留させたエピタキシャルシリコンウェーハを製造することができる。
(半導体デバイスの製造方法)
本発明の一実施形態による半導体デバイスの製造方法は、上記エピタキシャルシリコンウェーハ100の製造方法の各工程と、シリコンエピタキシャル層16に半導体デバイスを形成する工程と、を有することを特徴とする。この製造方法によれば、デバイス形成プロセスにおいて、シリコンエピタキシャル層における水素によるパッシベーション効果が十分に発揮される。
シリコンエピタキシャル層16に形成する半導体デバイスは特に限定されず、例えば、MOSFET、DRAM、パワートランジスタおよび裏面照射型固体撮像素子などを挙げることができる。
CZ単結晶シリコンインゴットから得たn−型シリコンウェーハ(直径:300mm、厚み:775μm、ドーパント種類:リン、抵抗率:20Ω・cm)を用意した。次いで、クラスターイオン発生装置(日新イオン機器社製、CLARIS(登録商標))を用いて、原料ガスとしてシクロヘキサン(C612)を用いてC35クラスターイオンを生成及び抽出し、加速電圧80keV/Cluster(炭素1原子あたりの加速電圧23.4keV/atom、水素1原子あたりの加速電圧2.0keV/atom)の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を6.6×1014ions/cm2とした。炭素原子数に換算すると2.0×1015atoms/cm2であり、水素原子数に換算すると4.0×1014atoms/cm2である。また、クラスターイオンのビーム電流値を850μAとした。
次いで、クラスターイオン照射後のシリコンウェーハに対して、表1に記載の熱処理条件の熱処理を施した。表1の熱処理方式に関して、「RTA加熱」はハロゲンランプによる加熱を意味し、「抵抗加熱」は縦型熱処理装置による抵抗加熱を意味する。熱処理の際の雰囲気は、全水準で100体積%窒素(N2)とした。
次いで、熱処理後後のシリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、1120℃でCVD法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層(厚さ:5μm、ドーパント種類:リン、抵抗率:10Ω・cm)をエピタキシャル成長させて、エピタキシャルシリコンウェーハを得た。
[評価1:SIMSによる炭素及び水素濃度プロファイルの評価]
各水準のエピタキシャルシリコンウェーハについて、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)による測定によって、シリコンエピタキシャル層表面からの深さ方向における炭素及び水素の濃度プロファイルを測定した。その結果、各水準において、シリコンウェーハの表層部の20〜100nm(つまり、シリコンエピタキシャル層/シリコンウェーハの界面から20〜100nm)において、改質層が特定された。
[評価2:ゲッタリング能力の評価]
各水準のエピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において1000℃で10分間の熱処理を施した。その後、各エピタキシャルウェーハについてSIMS測定を行い、ウェーハの深さ方向におけるNi濃度プロファイルを測定し、ピーク面積を求めた。ピーク面積が大きいほど、多くのNiを捕獲できているため、ゲッタリング能力が高いと評価できる。熱処理なしのNo.1のNi捕獲量を基準とした相対値として、結果を表1に示す。
[評価3:エピタキシャル欠陥の評価]
各水準のエピタキシャルウェーハのエピタキシャル層の表面を、Surfscan SP−1(KLA−Tenchor社製)を用いて観察評価し、LPDの発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(SF:Stacking Fault)であるか否かを評価した。結果を表1に示す。
[評価4:注入領域の水素保持量の評価]
評価1で得られた水素濃度プロファイルから求めたピーク面積を、「注入領域の水素保持量」とした。結果を表1に示す。
Figure 0006791293
[評価結果]
表1から明らかなように、発明例及び比較例ともに、炭素ドーズ量を高めたことによって十分なゲッタリング能力を得られている。さらに、発明例では、エピタキシャル欠陥の低減と、注入領域の水素保持量の増加との両立を実現することができている。しかし、比較例では、エピタキシャル欠陥が増加してしまうか、注入領域の水素保持量が低いかのどちらかの問題が発生している。
本発明のエピタキシャルシリコンウェーハの製造方法によれば、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合において、エピタキシャル欠陥の発生を抑制しつつ、改質層に水素を高濃度に残留させたエピタキシャルシリコンウェーハを製造することができる。
100 エピタキシャルシリコンウェーハ
10 シリコンウェーハ
10A シリコンウェーハの表面
12 クラスターイオン
14 改質層
16 シリコンエピタキシャル層

Claims (5)

  1. シリコンウェーハの表面に、ビーム電流値が50〜5000μAの条件下で、構成元素として炭素及び水素を含むクラスターイオンを1×1015atoms/cm以上の炭素ドーズ量、かつ、1×10 14 〜2×10 16 atoms/cm の水素ドーズ量で照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
    その後、非酸化性雰囲気において、前記シリコンウェーハを10℃/s以上の昇温速度で昇温させて、350℃以上700℃以下の最高到達温度にて1秒以上100秒以下の間保持する熱処理を行う第2工程と、
    その後、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する第3工程と、
    を有し、エピタキシャル成長後の水素濃度プロファイルにおいて、前記改質層に1×10 17 atoms/cm 以上のピーク濃度を有するエピタキシャルシリコンウェーハを製造することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 前記第1工程において、前記炭素ドーズ量が2×1015atoms/cm以上である、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記第2工程において、前記最高到達温度が450℃以上650℃以下である、請求項1又は2に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 前記第2工程において、前記最高到達温度での保持時間が4秒以上50秒以下である、請求項1〜3のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 前記第2工程において、前記昇温速度が15℃/s以上である、請求項1〜4のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。

JP2019071511A 2019-04-03 2019-04-03 エピタキシャルシリコンウェーハの製造方法 Active JP6791293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019071511A JP6791293B2 (ja) 2019-04-03 2019-04-03 エピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019071511A JP6791293B2 (ja) 2019-04-03 2019-04-03 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2020170794A JP2020170794A (ja) 2020-10-15
JP6791293B2 true JP6791293B2 (ja) 2020-11-25

Family

ID=72746414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019071511A Active JP6791293B2 (ja) 2019-04-03 2019-04-03 エピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6791293B2 (ja)

Also Published As

Publication number Publication date
JP2020170794A (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN113284795A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
TW201742155A (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6801682B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
KR20190104856A (ko) 반도체 에피택셜 웨이퍼의 제조 방법
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6988990B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250