JP6508030B2 - シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP6508030B2
JP6508030B2 JP2015246547A JP2015246547A JP6508030B2 JP 6508030 B2 JP6508030 B2 JP 6508030B2 JP 2015246547 A JP2015246547 A JP 2015246547A JP 2015246547 A JP2015246547 A JP 2015246547A JP 6508030 B2 JP6508030 B2 JP 6508030B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
manufacturing
silicon
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015246547A
Other languages
English (en)
Other versions
JP2017112276A (ja
Inventor
諒 廣瀬
諒 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015246547A priority Critical patent/JP6508030B2/ja
Publication of JP2017112276A publication Critical patent/JP2017112276A/ja
Application granted granted Critical
Publication of JP6508030B2 publication Critical patent/JP6508030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献1には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第2012/157162号
特許文献1では、クラスターイオンを照射して形成した改質層は、モノマーイオン(シングルイオン)を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。ここで、特許文献1における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、改質層でのその後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。特許文献1では、ゲッタリング能力の向上とエピタキシャル欠陥の発生を抑制することを両立させるということは考慮されておらず、この点において改善の余地があった。
そこで本発明は、上記課題に鑑み、高いゲッタリング能力とエピタキシャル欠陥発生の抑制とを両立することが可能な、半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
本発明者は、上記課題を解決すべく、クラスターイオン照射時の半導体ウェーハの温度(以下、「基板温度」とも称する。)に着目した。その結果、基板温度を室温(25℃)よりも高く保持した状態でクラスターイオンを照射することによって、その後得られる半導体エピタキシャルウェーハのエピタキシャル層にエピタキシャル欠陥が発生しにくくなることを、本発明者らは見出した。しかも、ドーズ量を同じとして比較して、基板温度を高く保持した場合には、基板温度が室温の場合と比べて、ゲッタリング能力は低下しなかった。
すなわち、基板温度が室温の場合にエピタキシャル欠陥が発生する一定のドーズ量において比較した場合、基板温度を高くすることによって、ゲッタリング能力は低下しないにもかかわらず、エピタキシャル欠陥を低減することができる。
また、別の観点から本発明の効果を表現すると、基板温度を高くするほど、エピタキシャル欠陥が発生しない最大のドーズ量を高くすることができる。よって、そのようなドーズ量でクラスターイオン照射を行うことによって、エピタキシャル欠陥が発生しない条件下で最大のゲッタリング能力を得ることができる。
上記知見に基づく本発明の要旨は以下のとおりである。
(1)半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程は、前記半導体ウェーハの温度を25℃より高く保持した状態で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
(2)前記第1工程は、前記半導体ウェーハの温度を50℃以上に保持した状態で行う上記(1)に記載の半導体エピタキシャルウェーハの製造方法。
(3)前記第1工程は、前記半導体ウェーハの温度を700℃以下に保持した状態で行う上記(1)又は(2)に記載の半導体エピタキシャルウェーハの製造方法。
(4)前記半導体ウェーハが、シリコンウェーハである上記(1)〜(3)のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
(5)前記クラスターイオンが、構成元素として炭素を含む上記(1)〜(4)のいずれか一つに記載の半導体エピタキシャルウェーハの製造方法。
(6)前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む上記(5)に記載の半導体エピタキシャルウェーハの製造方法。
(7)前記クラスターイオンの炭素数が16個以下である上記(5)または(6)に記載の半導体エピタキシャルウェーハの製造方法。
(8)前記第1工程において、炭素のドーズ量が1×1013atoms/cm〜1×1016atoms/cmである上記(5)〜(7)のいずれか一つに記載の半導体エピタキシャルウェーハの製造方法。
(9)上記(1)〜(8)のいずれか一つの製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明の半導体エピタキシャルウェーハの製造方法によれば、高いゲッタリング能力とエピタキシャル欠陥発生の抑制とを両立することが可能な、半導体エピタキシャルウェーハを得ることができる。
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して改質層14、およびエピタキシャル層18の厚さを誇張して示す。
(半導体エピタキシャルウェーハの製造方法)
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法は、図1に示すように、半導体ウェーハ10の表面10Aにクラスターイオン12を照射して、半導体ウェーハ10の表面部に、このクラスターイオン12の構成元素が固溶した改質層14を形成する第1工程(図1(A),(B))と、半導体ウェーハ10の改質層14上にエピタキシャル層18を形成する第2工程(図1(C))と、を有する。図1(C)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。エピタキシャル層18は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ10に炭素および/または窒素を添加してもよい。さらに、半導体ウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
また、半導体ウェーハ10としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。エピタキシャル層は、厚さが0.1〜20μmの範囲内とすることが好ましく、0.2〜10μmの範囲内とすることがより好ましい。
ここで、本実施形態の特徴的工程は、図1(A)に示すクラスターイオン照射工程である。本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
シリコンウェーハに、例えば炭素と水素からなるクラスターイオンを照射する場合、クラスターイオン12は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素および水素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面部の結晶の格子間位置または置換位置に固溶した層を意味する。二次イオン質量分析法(SIMS:Secondary Iron Mass Spectrometry)によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域(すなわち、改質層)の厚みは、概ね500nm以下(例えば50〜400nm程度)となる。この改質層14がゲッタリングサイトとなる。
ここで本実施形態では、図1(A)に示すように、半導体ウェーハ10の温度(基板温度)を25℃より高く保持した状態で第1工程を行うことを特徴とする。これにより、その後得られる半導体エピタキシャルウェーハ100のエピタキシャル層にエピタキシャル欠陥が発生しにくくなる。この効果をより十分に得る観点から、第1工程時の基板温度を好ましくは50℃以上、より好ましくは100℃以上、さらに好ましくは300℃以上、最も好ましくは500℃以上に保持する。
本発明者は、第1工程時の基板温度を高くすることでエピタキシャル欠陥が発生しにくくなる作用を以下のように考えている。クラスターイオンが半導体ウェーハと衝突する際には熱が発生し、その熱で半導体ウェーハ表面部が加熱される。この加熱により、クラスターイオン照射により半導体ウェーハ表面部に導入されたダメージが回復すること(自己アニール効果)を本発明者は確認した。第1工程時の基板温度が高い場合、この自己アニール効果が促進され、導入されたダメージが回復することによって、その後エピタキシャル層を形成した際にエピタキシャル欠陥が発生しにくくなるものと考えられる。
ここで、第1工程時の基板温度が高い場合、導入されたダメージが回復する結果、ゲッタリング能力が低下することが危惧されたが、意外にもゲッタリング能力は低下しなかった。基板温度が高くなると、半導体ウェーハ中の原子間結合(シリコンウェーハの場合、Si-Si結合)の運動エネルギーが高くなり、クラスターイオンが半導体ウェーハの表面により近い位置で固溶する確率が高くなる。その結果、照射元素の深さ方向の濃度プロファイルはよりシャープになり、かつ、ピーク濃度も高くなる。この結果高まるゲッタリング能力と、導入されたダメージの減少に起因するゲッタリング能力の低下とが相殺して、ゲッタリング能力が低下しなかったと考えられる。
このように本実施形態では、基板温度が室温の場合にエピタキシャル欠陥が発生する一定のドーズ量において比較した場合、基板温度を高くすることによって、ゲッタリング能力は低下しないにもかかわらず、エピタキシャル欠陥を低減することができる。
また、別の観点から本発明の効果を表現すると、基板温度を高くするほど、エピタキシャル欠陥が発生しない最大のドーズ量を高くすることができる。よって、そのようなドーズ量でクラスターイオン照射を行うことによって、エピタキシャル欠陥が発生しない条件下で最大のゲッタリング能力を得ることができる。この場合、半導体エピタキシャルウェーハ100から製造した裏面照射型固体撮像素子は、白傷欠陥発生の抑制が期待できる。
第1工程時の基板温度は、エピタキシャル欠陥を低減する観点からは高いほど好ましいが、高いゲッタリング能力を確保する観点からは700℃以下とすることが好ましい。基板温度が700℃超えの場合、照射元素の拡散が激しくなる結果、照射元素の深さ方向の濃度プロファイルがブロードになり、かつ、ピーク濃度が小さくなる。このため、ゲッタリング能力が低下する。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川 順三:ISBN978-4-339-00734-3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4-88686-217-9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
基板温度は、クラスターイオン照射装置内で、半導体ウェーハを載置するステージを冷却する際の条件を調整することや、ステージに加熱機構を付加することなどにより高くすることができる。一般にクラスターイオン照射装置内では、ステージ内部に満遍なく設けられた流路内に、チラーを用いて一定温度に保たれた、液体窒素、エチレングリコールなどの冷媒を流すことにより、ステージを室温に保持している。冷媒の温度を高くする(例えば常温の純水を流す)ことによって、基板温度は室温より高くなる。純水の温度や流速を変更することによって、基板温度を調整することもできる。また、付加的な加熱機構をステージに設けて、基板温度をさらに高めることもできる。
以下で、基板温度以外のクラスターイオンの照射条件について説明する。
まず、照射する元素はゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。
また、照射元素としては炭素を含む2種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された1または2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができ、後述する実施例においては、クラスターサイズ8個のCを用いた。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。ドーズ量は特に限定されないが、照射元素に炭素を含む場合、炭素のドーズ量を1×1013atoms/cm〜1×1016atoms/cmとすることができる。この範囲内において、基板温度を高くするほど、エピタキシャル欠陥を発生させることなくドーズ量を高くすることができる。
クラスターイオンの加速電圧は、クラスターサイズとともに、改質層18における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とすることが好ましく、40keV/atom以下とすることがより好ましい。
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
ビーム電流値は特に限定されないが、概ね100μA以上1000μA以下とすることが好ましい。
次に、本実施形態における熱処理について説明する。クラスターイオンの照射は、モノマーイオンの注入よりも半導体ウェーハの結晶へ与えるダメージは小さい。そのため、一実施形態では、上記第1工程の後、半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、半導体ウェーハをエピタキシャル成長装置に搬送して上記第2工程を行うことができ、高いゲッタリング能力を有する半導体エピタキシャルウェーハ100を効率的に製造することができる。すなわち、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャル層18を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ10の結晶性を十分回復させることができるからである。
もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。この回復熱処理は、例えば、半導体ウェーハ10をエピタキシャル成長装置内に搬送する前に、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。
改質層14上に形成するエピタキシャル層18としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層18は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散によりエピタキシャル層18の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハ100の表面に位置するエピタキシャル層18に、埋め込み型フォトダイオード等の固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
(実験例1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりCクラスターを生成して、シリコンウェーハの表面に照射し、改質層を形成した。このときの基板温度および炭素のドーズ量は、表1に記載の条件とした。炭素1原子当りの加速電圧は23.4keV/atom、ビーム電流値は800μA、Tilt:0°、Twist:0°とした。基板温度50℃は、クラスターイオン照射装置内でステージを冷却するための冷媒を常温の純水とすることにより実現した。
各シリコンウェーハそれぞれについて、SIMS測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から、200nm程度の範囲において、急峻なピークが確認されたことから、改質層が特定できた。各試験例における、改質層の厚さを表1に示す。
その後、各シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハの改質層上にシリコンエピタキシャル層(厚さ:8μm、ドーパント:リン、ドーパント濃度:1.0×1015atoms/cm)をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。
<ゲッタリング能力の評価>
各試験例で作製したシリコンエピタキシャルウェーハの表面を、Ni汚染液液(ともに1.0×1013/cm)でスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行い、改質層に捕獲されたNi捕獲量(Niプルファイルの積分値)を測定した。結果を表1に示す。
<エピタキシャル欠陥の評価>
各試験例で作製したシリコンエピタキシャルウェーハのエピタキシャル層の表面をSurfscan SP1(KLA−Tencor社製)にてNormalモードにて測定を行い、90nm以上のLPDとしてカウントされるもののうち、LPD−Nとしてカウントされるものをエピタキシャル欠陥として測定した。結果を表1に示す。
Figure 0006508030
表1から明らかなように、炭素ドーズ量が多く、ウェーハ内部にアモルファス層が形成されるような条件であっても、基板温度を増加させることで、エピタキシャル欠陥密度が低減することが確認された。これは、イオン照射時の基板温度を上昇させることで、イオン注入時にウェーハ内で生じる空孔と格子間シリコン原子との再結合が促進され、エピタキシャル欠陥の発生原因となるアモルファス層の形成が抑制されたためであると考えられる。なお、本発明においてはウェーハ内部に形成されるアモルファス量やダメージ量が抑制される分、ゲッタリング能力が低下することが予想されたが、Niの捕獲量には殆ど大きな差異は見られなかった。これは、後述する実験例2で示すように、基板温度を増加させることで、炭素のピークが増大したためと推測される。
(実験例2)
基板温度及び炭素ドーズ量を表2に示すものとした以外は実験例1と同じ条件としてシリコンウェーハにCクラスターを照射した場合について、以下に方法でシミュレーション実験を行った。
モンテカルロ(Monte Carlo:MC)法シミュレーションの計算が可能なTCADシミュレータSentaurus Process(日本シノプシス合同会社製)を用いて、空孔濃度の深さ方向分布を計算した。計算したシリコンウェーハの表層50nmにおける最大の空孔濃度を表2に示す。
前述のTCADシミュレータを用いて炭素濃度の深さ方向分布を計算した。計算したシリコンウェーハの表層200nmにおける最大の炭素濃度を表2に示す。
Figure 0006508030
表2で明らかなように、いずれの発明例においても、クラスターイオン照射時の基板温度を増大させるにしかがって、シリコンウェーハ内部の最大空孔濃度が減少していることがわかる。すなわち、クラスターイオン照射時の基板温度が高ければ高いほどウェーハへのダメージは回復しやすく、より高ドーズ量としてもエピ欠陥が発生しないものと推定できる。また、基板温度を高めるほど炭素のピーク濃度が増大することが確認され、ゲッタリング能の向上に有効となる。なお、基板温度が900℃以上になると、炭素のピーク濃度が低下し始めることから、ゲッタリング能力の向上の観点からは基板温度は700℃以下に留めることが望ましいことが確認された。
本発明によれば、高いゲッタリング能力とエピタキシャル欠陥発生の抑制とを両立することが可能な、半導体エピタキシャルウェーハの製造方法を提供することができる。
100 半導体エピタキシャルウェーハ
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 クラスターイオン
14 改質層
18 エピタキシャル層

Claims (7)

  1. シリコンウェーハの表面に、構成元素として炭素を含むクラスターイオンを照射して、該シリコンウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
    前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する第2工程と、
    を有し、
    前記第1工程は、前記シリコンウェーハの温度を25℃より高く保持した状態で行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記第1工程は、前記シリコンウェーハの温度を50℃以上に保持した状態で行う請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記第1工程は、前記シリコンウェーハの温度を700℃以下に保持した状態で行う請求項1又は2に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項1〜3のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法。
  5. 前記クラスターイオンの炭素数が16個以下である請求項1〜4のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法。
  6. 前記第1工程において、炭素のドーズ量が1×1013atoms/cm2〜1×1016atoms/cm2である請求項のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法。
  7. 請求項1〜のいずれか一項に記載の製造方法で製造されたシリコンエピタキシャルウェーハの前記シリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2015246547A 2015-12-17 2015-12-17 シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Active JP6508030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015246547A JP6508030B2 (ja) 2015-12-17 2015-12-17 シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015246547A JP6508030B2 (ja) 2015-12-17 2015-12-17 シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017112276A JP2017112276A (ja) 2017-06-22
JP6508030B2 true JP6508030B2 (ja) 2019-05-08

Family

ID=59081278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015246547A Active JP6508030B2 (ja) 2015-12-17 2015-12-17 シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP6508030B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6812962B2 (ja) 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6874718B2 (ja) * 2018-03-01 2021-05-19 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP7095725B2 (ja) * 2020-11-05 2022-07-05 株式会社Sumco エピタキシャルシリコンウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899896B2 (ja) * 2001-10-29 2007-03-28 住友電気工業株式会社 半導体装置の製造方法
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
JP2011228594A (ja) * 2010-04-22 2011-11-10 Sumco Corp シリコン基板の製造方法
DE112012002072B4 (de) * 2011-05-13 2023-11-16 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung

Also Published As

Publication number Publication date
JP2017112276A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
JP2015050425A (ja) シリコンウェーハおよびその製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6485315B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250