JP6535432B2 - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents
半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP6535432B2 JP6535432B2 JP2012249370A JP2012249370A JP6535432B2 JP 6535432 B2 JP6535432 B2 JP 6535432B2 JP 2012249370 A JP2012249370 A JP 2012249370A JP 2012249370 A JP2012249370 A JP 2012249370A JP 6535432 B2 JP6535432 B2 JP 6535432B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial
- semiconductor
- layer
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明の第1実施形態による半導体エピタキシャルウェーハ100の製造方法を、図1および図2を参照して説明する。本製造方法ではまず、図1(A),(B)に示す第1工程として、半導体ウェーハ10の表面10Aに第1クラスターイオン16を照射して、半導体ウェーハの表面10Aに、この第1クラスターイオン16の構成元素が固溶してなる第1改質層18を形成する。次に、図1(C)に示す第2工程として、半導体ウェーハ10の第1改質層18上にエピタキシャル層20を形成する。ここで、エピタキシャル層20は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100,200について説明する。第1実施形態による半導体エピタキシャルウェーハ100および第2実施形態による半導体エピタキシャルウェーハ200は、図2(D)および図3(E)に示すように、半導体ウェーハ10と、この半導体ウェーハ10の表面に形成され、半導体ウェーハ10中に所定元素が固溶してなる第1改質層18と、この第1改質層18上のエピタキシャル層20と、このエピタキシャル層20の表面の一部(本実施形態ではデバイス除外領域20A)に形成された、エピタキシャル層20中に所定元素が固溶してなる第2改質層26と、を有する。そして、いずれにおいても第1改質層18および第2改質層26における所定元素の深さ方向の濃度プロファイルの半値幅WAおよびWBがともに100nm以下であることを特徴とする。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100,200の表面に位置するエピタキシャル層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm3)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、第1クラスターイオンとして、ジベンジル(C14H14)よりC5H5クラスターを生成して、ドーズ量9.0×1013Clusters/cm2(炭素のドーズ量4.5×1014atoms/cm2)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハの表面に照射し、第1改質層を形成した。その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハの第1改質層上にシリコンエピタキシャル層(厚さ:8μm、ドーパント:リン、ドーパント濃度:1.5×1014atoms/cm3)をエピタキシャル成長させた。次に、フォトレジスト膜を成膜し、図2(A)の表面図に示す配置となるように、エピタキシャル層上にマスクを設置した。このときのエピタキシャル層の露出部は、仮想的にデバイス除外領域として設定した領域である。そして、第1クラスターイオンと同じ照射条件にて、第2クラスターイオンをエピタキシャル層の露出部に照射し、第2改質層を形成した。最後に、剥離液を用いてマスクを除去して、本発明に従うシリコンエピタキシャルウェーハを得た。
第1,第2クラスターイオンのドーズ量を6.0×1013Clusters/cm2(炭素のドーズ量3.0×1014atoms/cm2)とした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを製造した。
第1,第2クラスターイオンの材料ガスをシクロヘキサン(C6H12)に変更してクラスターをC3H3に調整した以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを製造した。
第1,第2クラスターイオンのドーズ量を6.0×1013Clusters/cm2(炭素のドーズ量3.0×1014atoms/cm2)とした以外は、実施例3と同様にして本発明に従うシリコンエピタキシャルウェーハを製造した。
第1,第2クラスターイオンの照射に替えて、CO2を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm2、加速電圧300keV/atomの条件で、シリコンウェーハの表面およびエピタキシャル層の露出部に注入したこと以外は、実施例1と同様にして、比較例のシリコンエピタキシャルウェーハを作製した。
炭素のモノマーイオンのドーズ量を6.0×1013atom/cm2とした以外は、比較例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを製造した。
上記実施例および比較例で作製した各サンプルについて評価を行った。評価方法を以下に示す。
作製した各サンプルについて、デバイス除外領域の位置でSIMS測定を行った。代表例として、実施例1の炭素濃度プロファイルを図5に、比較例1の炭素濃度プロファイルを図7に示す。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。ここで得られた第2改質層に相当する炭素濃度プロファイルの半値幅、ピーク位置(エピタキシャル層表面からのピーク深さ)、およびピーク濃度を表1に示す。さらに、作製した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定を行った。このとき得られた第1改質層に相当する炭素濃度プロファイルの半値幅、ピーク位置(エピタキシャル層を除いたシリコンウェーハ表面からのピーク深さ)、およびピーク濃度を表1に示す。なお、実施例1については、デバイス形成領域の位置でもSIMS測定を行ったので、その炭素濃度プロファイルを図6に示す。
作製した各サンプルのエピタキシャル層表面を、Ni汚染液(1.0×1013/cm2)でスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。Niの捕獲量(SIMSプロファイルの積分値)を以下のように分類して、評価基準とした。評価結果を表1に示す。
◎:1.0×1012atoms/cm2以上
○:7.5×1011atoms/cm2以上1.0×1012atoms/cm2未満
△:7.5×1011atoms/cm2未満
まず、実施例1において、デバイス形成領域では、図6に示すように、エピタキシャル層直下の第1改質層に相当するピークのみが検出されたが、デバイス除外領域では、図5に示すように、第1改質層に相当するピークに加え、エピタキシャル層頂面の第2改質層に相当するピークも検出された。そして、実施例1の図5と比較例1の図7とを比較すると、クラスターイオン照射により、モノマーイオン注入の場合よりも、局所的かつ高濃度に炭素が固溶した第1,第2改質層が形成できたことがわかる。
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 バルク半導体ウェーハ
14 第1エピタキシャル層
16 第1クラスターイオン
18 第1改質層
20 第2エピタキシャル層
20A デバイス除外領域
20B デバイス形成領域
22 マスク
24 第2クラスターイオン
26 第2改質層
Claims (16)
- 半導体ウェーハの表面にゲッタリングに寄与する構成元素を含む第1クラスターイオンを照射して、該半導体ウェーハの表面に、前記第1クラスターイオンの構成元素が固溶してなる第1改質層を形成する第1工程と、
前記半導体ウェーハの第1改質層上にエピタキシャル層を形成する第2工程と、
該エピタキシャル層の表面の一部にゲッタリングに寄与する構成元素を含む第2クラスターイオンを照射して、前記エピタキシャル層の表面の一部に、前記第2クラスターイオンの構成元素が固溶してなる第2改質層を形成する第3工程と、
を有し、該第3工程後の前記第1改質層および第2改質層における前記ゲッタリングに寄与する構成元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下である半導体エピタキシャルウェーハを得ることを特徴とする半導体エピタキシャルウェーハの製造方法。 - 前記半導体ウェーハが、シリコンウェーハである請求項1に記載の半導体エピタキシャルウェーハの製造方法。
- 前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1工程において前記第1改質層は前記シリコンエピタキシャル層の表面に形成される請求項1に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第2工程を行う請求項1〜3のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1および/または第2クラスターイオンが、構成元素として炭素を含む請求項1〜4のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1および/または第2クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項5に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が5.0×1015atoms/cm2以下である請求項5または6に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第2クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1014atoms/cm2以上である請求項5〜7のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
- 半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中にゲッタリングに寄与する所定元素が固溶してなる第1改質層と、該第1改質層上のエピタキシャル層と、該エピタキシャル層の表面の一部に形成された、前記エピタキシャル層中にゲッタリングに寄与する所定元素が固溶してなる第2改質層と、を有し、
前記第1改質層および第2改質層における前記ゲッタリングに寄与する所定元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下であることを特徴とする半導体エピタキシャルウェーハ。 - 前記半導体ウェーハが、シリコンウェーハである請求項9に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1改質層は前記シリコンエピタキシャル層の表面に位置する請求項9に記載の半導体エピタキシャルウェーハ。
- 前記半導体ウェーハの表面からの深さが150nm以下の範囲内に、前記第1改質層における前記濃度プロファイルのピークが位置し、前記エピタキシャル層の表面からの深さが150nm以下の範囲内に、前記第2改質層における前記濃度プロファイルのピークが位置する請求項9〜11のいずれか1項に記載の半導体エピタキシャルウェーハ。
- 前記第1および/または第2改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm3以上である請求項9〜12のいずれか1項に記載の半導体エピタキシャルウェーハ。
- 前記所定元素が炭素を含む請求項9〜13のいずれか1項に記載の半導体エピタキシャルウェーハ。
- 前記所定元素が炭素を含む2種以上の元素を含む請求項14に記載の半導体エピタキシャルウェーハ。
- 請求項1〜8のいずれか1項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項9〜15のいずれか1項に記載のエピタキシャルウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249370A JP6535432B2 (ja) | 2012-11-13 | 2012-11-13 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249370A JP6535432B2 (ja) | 2012-11-13 | 2012-11-13 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017094868A Division JP2017183736A (ja) | 2017-05-11 | 2017-05-11 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014099457A JP2014099457A (ja) | 2014-05-29 |
JP6535432B2 true JP6535432B2 (ja) | 2019-06-26 |
Family
ID=50941250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012249370A Active JP6535432B2 (ja) | 2012-11-13 | 2012-11-13 | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6535432B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6686419B2 (ja) * | 2015-12-18 | 2020-04-22 | 株式会社Sumco | シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ |
JP6815705B2 (ja) * | 2017-04-21 | 2021-01-20 | 株式会社ディスコ | ゲッタリング能力の評価方法 |
JP2017183736A (ja) * | 2017-05-11 | 2017-10-05 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
WO2019082235A1 (ja) * | 2017-10-23 | 2019-05-02 | ウルトラメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177086A (ja) * | 1999-12-21 | 2001-06-29 | Sony Corp | 撮像素子及びその製造方法 |
JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
US7294561B2 (en) * | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
KR101455404B1 (ko) * | 2005-12-09 | 2014-10-27 | 세미이큅, 인코포레이티드 | 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법 |
JP2010062529A (ja) * | 2008-08-04 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2010040864A (ja) * | 2008-08-06 | 2010-02-18 | Sumco Corp | エピタキシャルシリコンウェーハ及びその製造方法 |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
JP2011151318A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2010118709A (ja) * | 2010-03-03 | 2010-05-27 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
JP5440693B2 (ja) * | 2010-04-08 | 2014-03-12 | 信越半導体株式会社 | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 |
-
2012
- 2012-11-13 JP JP2012249370A patent/JP6535432B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014099457A (ja) | 2014-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5673811B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5799936B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP5799935B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6065848B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6504082B2 (ja) | 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法 | |
TW201428854A (zh) | 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 | |
JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6535432B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6280301B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6289805B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2017175145A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
TW201937558A (zh) | 半導體磊晶晶圓的製造方法 | |
JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6361779B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP2017183736A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6318728B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2017175143A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6535432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |