JP6812962B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6812962B2
JP6812962B2 JP2017249862A JP2017249862A JP6812962B2 JP 6812962 B2 JP6812962 B2 JP 6812962B2 JP 2017249862 A JP2017249862 A JP 2017249862A JP 2017249862 A JP2017249862 A JP 2017249862A JP 6812962 B2 JP6812962 B2 JP 6812962B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
cluster
carbon
ion source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017249862A
Other languages
English (en)
Other versions
JP2019117832A (ja
Inventor
武 門野
武 門野
栗田　一成
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017249862A priority Critical patent/JP6812962B2/ja
Priority to PCT/JP2018/031435 priority patent/WO2019130653A1/ja
Priority to US16/956,232 priority patent/US11245014B2/en
Priority to KR1020207009158A priority patent/KR102393269B1/ko
Priority to CN201880083648.6A priority patent/CN111771265B/zh
Priority to TW107131603A priority patent/TWI700734B/zh
Publication of JP2019117832A publication Critical patent/JP2019117832A/ja
Application granted granted Critical
Publication of JP6812962B2 publication Critical patent/JP6812962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Description

本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属が、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
シリコンウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および裏面照射型固体撮像素子の製造工程において生じる。前者のエピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどによって改善されてきているが十分ではない。一方、後者の裏面照射型固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、エピタキシャルシリコンウェーハの重金属汚染が懸念される。
そのため、一般的には、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリング層を形成することにより、エピタキシャルシリコンウェーハへの金属汚染を回避している。例えば、特許文献１には、シリコンウェーハに炭素を含むクラスターイオンを照射して、該シリコンウェーハの表面に、炭素が固溶してなる改質層を形成する第１工程と、該改質層上にシリコンエピタキシャル層を形成する第２工程と、を有することを特徴とするエピタキシャルシリコンウェーハの製造方法が記載されている。ここで、第１工程では、近接ゲッタリングを可能とするために、シリコンウェーハの表面近傍に改質層を形成することが好ましいとしている。具体的には、シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、改質層における炭素の深さ方向の濃度プロファイルのピークを位置させることが好ましいとしている。
国際公開第２０１２／１５７１６２号
特許文献１によれば、クラスターイオンを照射することにより形成した改質層が、モノマーイオン（シングルイオン）を注入することにより形成したイオン注入層よりも高いゲッタリング能力を有する。そして、この高いゲッタリング能力によって、裏面照射型固体撮像素子の白傷欠陥を低減することができると記載されている。しかしながら、本発明者らがその後さらに検討したところ、さらなる改善の余地があることが判明した。
本発明は上記課題に鑑み、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。また、本発明は、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを提供することを目的とする。
本発明者らは、上記課題を解決すべく、裏面照射型固体撮像素子の製造工程について検討した。裏面照射型固体撮像素子は、例えば図３に示す工程を経て作製される。まず、裏面照射型固体撮像素子の基板となるエピタキシャルシリコンウェーハを用意する（図３（Ａ））。このシリコンエピタキシャルウェーハは、ｐ+シリコンウェーハと、該ｐ+シリコンウェーハの表層に形成された、クラスターイオンの構成元素である炭素が固溶してなる改質層（ゲッタリング層）と、該改質層上に形成されたｐ-シリコンエピタキシャル層と、を有する。次に、ｐ-シリコンエピタキシャル層にフォトダイオードなどのデバイスを形成した後に、ｐ-シリコンエピタキシャル層上に配線層を形成する（図３（Ｂ））。次に、エピタキシャルシリコンウェーハをアニールして、基板内に拡散した重金属を改質層に引き寄せて、デバイスを形成した領域（デバイス形成領域）の重金属の濃度を低減させる（図３（Ｃ））。次に、エピタキシャルシリコンウェーハの表裏面を反転させた後に、支持基板とエピタキシャルシリコンウェーハとの間に配線層が位置するように、支持基板とエピタキシャルシリコンウェーハを接合する（図３（Ｄ））。次に、ｐ+シリコンウェーハを研削して除去した後に、デバイス形成領域（厚さ：３μｍ程度）が残るように、ｐ-シリコンエピタキシャル層を薄膜化する（図３（Ｅ））。以上の工程を経て、裏面照射型固体撮像素子が完成する。
裏面照射型固体撮像素子では、ｐ-シリコンエピタキシャル層が最終的に薄膜化されるので、薄膜化する前のｐ-シリコンエピタキシャル層は、表面照射型固体撮像素子における１０μｍ程度と比較して、６μｍ程度と薄く設計されている。そのため、従来のようにシリコンウェーハの表面近傍に改質層が存在すると、改質層における炭素のピークは、ｐ-シリコンエピタキシャル層に形成されたデバイス形成領域の近くに位置することになる。このように炭素のピーク位置がデバイス形成領域に近いと、図３（Ｃ）に示すアニール後の重金属の深さ方向の濃度プロファイルは、改質層に近づくにつれて高い濃度を示すが、その濃度プロファイルの裾（テイル）はデバイス形成領域にまで広がり、これに起因して裏面照射型固体撮像素子の暗電流が増加して、白傷欠陥が生じる場合があることが判明した。
そこで、本発明者らは、さらなる検討を進めたところ、モノマーイオンを生成するための装置として従来から用いられているバーナス型イオン源またはＩＨＣ型イオン源を用いて、ＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを生成すれば、従来と同じ照射エネルギーで比較した場合に、改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルのピークをシリコンウェーハの表面からより深い位置（１５０ｎｍ超えの位置）に形成することができ、その結果、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハが得られることを知見した。
本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）シリコンウェーハの表面に、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、前記シリコンウェーハ内に、前記クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成する第１工程と、
前記第１工程の後に、前記表面上にシリコンエピタキシャル層を形成する第２工程と、
を有し、
前記第１工程では、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークを、前記シリコンウェーハの前記表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることを特徴とするエピタキシャルシリコンウェーハの製造方法。
（２）前記第１工程では、前記クラスターイオンを１７０μＡ以上のビーム電流値で照射する、上記（１）に記載のエピタキシャルシリコンウェーハの製造方法。
（３）前記第１工程では、前記シリコンウェーハのチルト角およびツイスト角がともに０°となるように、前記クラスターイオンの照射を行う、上記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
（４）前記第１工程と前記第２工程の間に、前記シリコンウェーハの表面を洗浄する工程をさらに有する、上記（１）〜（３）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
（５）シリコンウェーハと、前記シリコンウェーハ内に形成された、炭素および水素が固溶してなる改質層と、前記改質層上に形成されたシリコンエピタキシャル層と、を有し、
前記シリコンウェーハの表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークがそれぞれ位置することを特徴とするエピタキシャルシリコンウェーハ。
（６）前記炭素の深さ方向の濃度プロファイルのピーク位置と前記水素の深さ方向の濃度プロファイルのピーク位置との差が１０００ｎｍ以内である、上記（５）に記載のエピタキシャルシリコンウェーハ。
（７）前記炭素の深さ方向の濃度プロファイルのピーク濃度と前記水素の深さ方向の濃度プロファイルのピーク濃度がともに１×１０16ａｔｏｍｓ／ｃｍ3以上である、上記（５）または（６）に記載のエピタキシャルシリコンウェーハ。
（８）上記（１）〜（４）のいずれか一つに記載の製造方法で製造されたエピタキシャルシリコンウェーハまたは上記（５）〜（７）のいずれか一つに記載のエピタキシャルシリコンウェーハのシリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明によれば、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができる。
本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する模式断面図である。 （Ａ）は、本発明の一実施形態において用いることができるイオン照射装置７０の概略図であり、（Ｂ）は、イオン源２０として、バーナス型イオン源を用いる場合の概略図であり、（Ｃ）は、イオン源２０として、ＩＨＣ型イオン源を用いる場合の概略図である。 裏面照射型固体撮像素子の製造方法を説明する模式断面図である。 ＩＨＣ型イオン源を用いて生成した複数の種類のイオンのマス値に対するビーム電流値を示すグラフである。 （Ａ）は、発明例によるエピタキシャルシリコンウェーハ１００の深さ方向の炭素および水素の濃度プロファイルを示すグラフであり、（Ｂ）は、（Ａ）に示すピーク位置近傍での拡大図である。 （Ａ）は、比較例によるエピタキシャルシリコンウェーハの深さ方向の炭素および水素の濃度プロファイルを示すグラフであり、（Ｂ）は、（Ａ）に示すピーク位置近傍での拡大図である。 発明例および比較例について、エピタキシャルシリコンウェーハの深さ方向のＮｉの濃度プロファイルを示すグラフである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対して改質層１４およびシリコンエピタキシャル層１６の厚さを誇張して示す。
（エピタキシャルシリコンウェーハの製造方法）
図１を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する。本実施形態では、第１工程にて、シリコンウェーハの表面１０Ａに、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオン１２を照射して、シリコンウェーハ１０内に、クラスターイオン１２の構成元素である炭素および水素が固溶してなる改質層１４を形成する（図１（Ａ），（Ｂ））。この時、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハの表面１０Ａ（すなわち、クラスターイオン１２を照射した側の表面）からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させる。次に、第２工程にて、当該表面１０Ａ上にシリコンエピタキシャル層１６を形成する（図１（Ｂ），（Ｃ））。図１（Ｃ）は、この製造方法によって得られたエピタキシャルシリコンウェーハ１００の模式断面図である。以下、各工程を詳細に説明する。
［第１工程］
図１（Ａ），（Ｂ）を参照して、第１工程では、シリコンウェーハの表面１０Ａに、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣnＨm（ｎ＝１，２、ｍ＝１，２，３，４または５）のクラスターイオン１２を照射する。シリコンウェーハ１０内に注入されたクラスターイオン１２は、瞬間的に１３５０〜１４００℃程度の高温状態となり融解し、その後、急速に冷却され、シリコンウェーハ１０の所定の深さ位置で、クラスターイオン１２の構成元素である炭素および水素が再結晶化して、局所的に高濃度に固溶してなる改質層１４が形成される。なお、シリコンウェーハ１０としては、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得た単結晶シリコンウェーハを使用することができる。あるいは、このような単結晶シリコンウェーハに対して、任意の不純物を添加して、ｎ型またはｐ型シリコンウェーハとしたものを用いてもよく、炭素および／または窒素を添加したものを用いてもよい。
第１工程にて形成された改質層１４は、ゲッタリングサイトとして働き、その理由は以下のように推測される。すなわち、シリコンウェーハ１０に注入された炭素および水素は、シリコン単結晶の置換位置・格子間に高密度で局在する。そして、シリコン単結晶の平衡濃度以上で炭素および水素が固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認されている。つまり、平衡濃度以上に固溶した炭素および水素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加するものと考えられる。
ここで、本発明は、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハ１０の表面のうちクラスターイオン１２を照射した側の表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることが重要である。以下では、バーナス型イオン源およびＩＨＣ型イオン源、ならびにこれらのイオン源を備えるイオン照射装置７０の一形態を、図２（Ａ）〜（Ｃ）を参照して詳細に説明する。なお、本明細書において「クラスターイオン」とは、２種以上の原子が複数集合して塊となったクラスターであって、正または負の電荷を有するものを意味する。また、本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子の個数を意味する。
図２（Ａ）を参照して、イオン照射装置７０は、イオン源２０と、前段加速機構３０と、質量分析機構４０と、後段加速機構５０と、照射室６０と、を有する。まず、イオン源２０にてクラスターイオンを生成して、これをイオンビームとして取り出し、前段加速機構３０に送る。次に、前段加速機構３０にて、クラスターイオンを加速（前段加速）させて、イオンビームとして取り出し、質量分析機構４０に送る。次に、質量分析機構４０にて、磁場による質量分析を行って、所定の質量を有するクラスターイオンのみをイオンビームとして取り出し、後段加速機構５０に送る。次に、後段加速機構５０にて、クラスターイオンをさらに加速（後段加速）させて、イオンビームとして取り出し、照射室６０に送る。次に、照射室６０にて、ウェーハ固定台に載置および固定されたシリコンウェーハ１０に対して、イオンビーム（クラスターイオンが集束した、束状に並進するビーム）を照射する。なお、図２（Ａ）における矢印はイオンビームを表わす。
図２（Ａ）に示すイオン源２０としては、バーナス型イオン源またはＩＨＣ（Indirectly Heated Cathode）型イオン源を用いることができる。以下では、図２（Ｂ），（Ｃ）を参照して、バーナス型イオン源またはＩＨＣ型イオン源を用いて、クラスターイオンを生成する方法をそれぞれ説明する。
図２（Ｂ）を参照して、バーナス型イオン源２０は、アークチャンバ２１と、原料ガス導入口２２と、イオン取出口２３と、Ｕ字型のフィラメント２４と、リフレクタ２５と、電流電圧印加装置２６と、磁場発生装置２７と、真空ポンプ２８と、を有する。アークチャンバ２１は、イオン生成室を区画するチャンバである。原料ガス導入口２２は、アークチャンバ２１に設けられており、そこから原料ガスをアークチャンバ２１内に導入する。イオン取出口２３は、アークチャンバ２１に、好ましくは原料ガス導入口２２に対向した位置に設けられており、アークチャンバ２１内で生成したクラスターイオンは、前段加速機構３０によって加速される。フィラメント２４およびリフレクタ２５は、アークチャンバ２１内に互いに対向した位置に設けられている。電流電圧印加装置２６は、アークチャンバ２１の外に設けられており、アークチャンバ２１とフィラメント２４に接続されている。磁場発生装置２７は、アークチャンバ２１の外に互いに対向するように設けられている。真空ポンプ２８は、アークチャンバ２１に接続されている。
バーナス型イオン源２０では、以下の方法によりクラスターイオンを生成する。まず、真空ポンプ２８により、アークチャンバ２１内を減圧する。次に、原料ガス導入口２２からアークチャンバ２１内に原料ガスを導入する。次に、電流電圧印加装置２６により、アークチャンバ２１に正の電圧を印加するとともに、フィラメント２４に負の電圧を印加する。次に、磁場発生装置２７により、アークチャンバ２１内に磁場を発生させる。次に、電流電圧印加装置２６によりフィラメント２４に電流を流して、フィラメント２４を加熱する。これにより、フィラメント２４から放出された熱電子ｅ-が、電場と磁場の影響を受けて、フィラメント２４とリフレクタ２７との間を往復運動し、原料ガスと高い確率で衝突することで、原料ガスを高い効率で電離させる。その結果、密度の高い原料ガスのプラズマが生成する。次に、生成したプラズマに含まれる原料ガスのクラスターイオンをイオンビームとしてイオン取出口２３から取り出す。
図２（Ｃ）を参照して、ＩＨＣ型イオン源は、バーナス型イオン源と異なり、フィラメント２４が、プラズマに直接曝されないようにアークチャンバ２１の外に設けられており、さらにカソード２９がフィラメント２４に対向するように、アークチャンバ２１の壁に設けられており、カソード２９にも電流電圧印加装置２６が接続されている。なお、その他の構成は、図２（Ｂ）を参照して説明したバーナス型イオン源と同様である。
ＩＨＣ型イオン源２０では、以下の方法によりクラスターイオンを生成する。まず、真空ポンプ２８により、アークチャンバ２１内を減圧する。次に、原料ガス導入口２２からアークチャンバ２１内に原料ガスを導入する。次に、電流電圧印加装置２６により、アークチャンバ２１とフィラメント２４に正の電圧を印加するとともに、カソード２９に負の電圧を印加する。次に、磁場発生装置２７により、アークチャンバ２１内に磁場を発生させる。次に、電流電圧印加装置２６によりフィラメント２４に電流を流して、フィラメント２４を加熱する。これにより、フィラメント２４から放出された熱電子ｅ-が、カソード２９に衝突し、カソード２９を加熱させる。すると、カソード２９からさらなる熱電子ｅ-が発生し、この熱電子ｅ-が電場と磁場の影響を受けて、カソード２９とリフレクタ２５との間を往復運動し、原料ガスと高い確率で衝突することで、原料ガスを高い効率で電離させる。その結果、密度の高い原料ガスのプラズマが生成する。次に、生成したプラズマに含まれる原料ガスのクラスターイオンをイオンビームとしてイオン取出口２３から取り出す。
なお、ＩＨＣ型イオン源は、バーナス型イオン源に比べて、高密度のプラズマ形成に対して制御性がよいので、高いビーム電流値を確保しやすく、また、フィラメント２４が直接プラズマに曝されないので、長寿命である。
原料ガスは、２−メチルペンタンや２，４ジメチルペンタンなどが挙げられる。２-メチルペンタンや２，４ジメチルペンタンは、分子構造中にＣＨ系を有しており、イオン源２０における熱電子ｅ-によってＣ＝Ｃ結合が切断され、その結果、ＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）といったクラスターサイズが小さなクラスターイオンが得られる。第１工程では、ＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを単独で、または２種以上を組み合わせて照射してもよいが、ＣＨ3を照射することが特に好ましい。ＣＨ3は、炭素に対する水素の濃度比が大きく、より多くの水素を注入することができるので、パッシベーション効果により界面準位起因の白傷欠陥をより抑制することができるからである。なお、このような特定の種類のクラスターイオンは、図２（Ａ）に示す質量分析機構４０にて、公知または任意の方法で質量分析を行うことで取り出すことができる。
さらに、原料ガスとして、ジエチルエーテルや２プロパノールや２メチル２プロパノールやテトラヒドロピランのように酸素を含むガスを用いてもよい。酸素を含むと、アークチャンバ２１内やフィラメント２４に堆積した炭素起因の堆積物が酸素イオンによりスパッタされるので、イオン源の寿命と性能を向上させることができるからである。なお、酸素に対する炭素の組成比は２倍以上にすることが好ましい。例えば、炭素と酸素の組成比が１：１のように酸素の比率が高いと、酸素イオンがフィラメント２４を過剰にスパッタしてしまい、熱電子が発生しにくくなるおそれがあるからである。
アークチャンバ２１内の圧力は５．０×１０-2Ｐａ以下とすることが好ましい。
アークチャンバ２１内の電圧（アーク電圧）は４５Ｖ以上９０Ｖ以下とすることが好ましく、アークチャンバ２１内の電流（アーク電流）は１００ｍＡ以上５０００ｍＡ以下とすることが好ましい。このような電圧および電流の範囲であれば、１７０μＡ以上のビーム電流を実現することができる。
磁場発生装置２７により発生させる外部磁場は０．５Ａ／ｍ以上１．５Ａ／ｍ以下とすることが好ましい。
原料ガスの流量は、３ｃｃ／ｍｉｎ以上５ｃｃ／ｍｉｎ以下とすることが好ましい。３ｃｃ／ｍｉｎ以上であれば、ＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）といったクラスターサイズが小さなクラスターイオンであっても１７０μＡ以上のビーム電流値を確保することができ、５ｃｃ／ｍｉｎ以下であれば、炭化堆積物の影響によるビーム電流値低下のおそれが少ないからである。
なお、フィラメント２４の材料は、一般的なタングステンを用いることができるが、フィラメント２４に、原料ガスに含まれる電離されていない炭化水素化合物とフィラメント２４の材料との反応生成物が形成されるのを抑制することで、イオン源２０を長寿命化する観点から、タンタルを用いることがより好ましい。
このようなバーナス型イオン源やＩＨＣ型イオン源は、従来、二酸化炭素やホスフィンを原料として炭素イオンやリンイオンなどのモノマーイオンを生成するための装置として用いられており、原料ガスの分子結合を完全に切断して原子イオンを生成することを目的とした装置であるため、原料ガスの電離効率が非常に高い。本実施形態は、このように電離効率が非常に高いバーナス型イオン源やＩＨＣ型イオン源を、クラスターイオンを生成するための装置として用いる、つまり、これらのイオン源にクラスターイオンを生成するための原料ガスを導入するので、例えば従来のＣnＨm（３≦ｎ≦１６、３≦ｍ≦１０）といったクラスターイオンよりもクラスターサイズが小さなクラスターイオンを１７０μＡ以上という高いビーム電流値で生成することができる。そのため、従来と同じ照射エネルギーで比較した場合に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを従来よりも深い位置、具体的には、シリコンウェーハの表面のうち、クラスターイオン１２を照射した側の表面１０Ａから１５０ｎｍ超えの位置に形成することができ、その結果、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができるのである。なお、本明細書において「濃度プロファイル」とは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）による測定で得られた深さ方向の濃度分布を意味する。これに対して、特許文献１に記載の技術は、好ましくは近接ゲッタリングを可能とする技術であり、実際には表面照射型固体撮像素子に適したゲッタリング技術である。そのため、特許文献１に記載のイオン源は、本来、ＣnＨm（３≦ｎ≦１６、３≦ｍ≦１０）といったクラスターサイズが大きなクラスターイオンを生成することを目的とした装置であり、イオン源のチャンバ内ではプラズマが発生しない。したがって、クラスターサイズが小さなクラスターイオンを高いビーム電流値で生成することは技術的に困難である。
クラスターイオンの加速エネルギーは、前段加速機構３０では３０ｋｅＶ/Cluster以上４０ｋｅＶ/Cluster以下とすることが好ましい。後段加速機構５０では、４０ｋｅＶ/Cluster以上９７０ｋｅＶ/Cluster以下とすることが好ましい。前段加速機構３０および後段加速機構５０による加速エネルギーが合計で７０ｋｅＶ/Cluster以上であれば、炭素および水素の濃度プロファイルのピークをシリコンウェーハ表面１０Ａから深さが１５０ｎｍ以上にそれぞれ位置させることができ、９７０ｋｅＶ/Cluster以下であれば、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハの表面１０Ａからの深さが２０００ｎｍ以内の範囲にそれぞれ位置させることができるからである。なお、本実施形態では、後段加速機構５０通過後の加速エネルギーがシリコンウェーハ１０に対するクラスターイオンの照射エネルギーとなる。
クラスターイオンのドーズ量は、以下の範囲になるように、ビーム電流値やイオン照射時間を制御することにより調整することができるが、本実施形態では、イオン源２０にて１７０μＡ以上という高いビーム電流値が得られるので、イオン照射時間は、従来のクラスターイオンの照射に比べて短く、例えば、ドーズ量を１．０×１０15ａｔｏｍｓ／ｃｍ2として、ＣＨ3のクラスターイオンを照射する場合、１８０ｓ〜２１２０ｓの範囲から調整することができる。そのため、クラスターイオン照射に伴う、シリコンウェーハの表面１０Ａのダメージを抑制することができ、サイズ１５０ｎｍ以上のエピタキシャル欠陥を１０個／ウェーハ以下に抑制することができる。ドーズ量は１×１０13ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下とすることが好ましく、５×１０13ａｔｏｍｓ／ｃｍ2以下とすることがより好ましい。１×１０13ａｔｏｍｓ／ｃｍ2以上であれば、炭素および水素の深さ方向の濃度プロファイルのピーク濃度をともに１×１０16ａｔｏｍｓ／ｃｍ3以上にすることができるので、より高いゲッタリング能力を得ることができ、１×１０16ａｔｏｍｓ／ｃｍ2以下であれば、エピタキシャル欠陥が発生するおそれがないからである。
クラスターイオンの照射においては、シリコンウェーハの表面１０Ａの法線とイオンビームとがなす角度で定義されるチルト角を０°とすることが好ましく、シリコンウェーハ１０をその中心まわりに基準位置（ノッチ）から回転させた角度で定義されるツイスト角を０°とすることが好ましい。クラスターイオンの照射に伴うシリコンウェーハの表面１０Ａのダメージを抑制することができるので、エピタキシャル欠陥を１０個／ウェーハ以下に抑制することができるからである。
［第２工程］
図１（Ｂ），（Ｃ）を参照して、第２工程では、化学気相成長（ＣＶＤ：chemical vapor deposition）法により、シリコンウェーハ１０の表面のうち改質層を形成した側の表面１０Ａ（すなわち、クラスターイオン１２を照射した側の表面）上にシリコンエピタキシャル層１６を一般的な条件で形成する。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどの原料ガスをチャンバ内に導入し、１０００℃以上１１５０℃以下で、シリコンエピタキシャル層１６をエピタキシャル成長させる。シリコンエピタキシャル層１６の厚さは、１μｍ以上１０μｍ以下とすることが好ましい。１μｍ以上であれば、シリコンウェーハからのドーパントの外方拡散により、シリコンエピタキシャル層の抵抗率が変化するおそれもなく、１０μｍ以下であれば、固体撮像素子の分光感度特性に影響が生じるおそれがないからである。特に、シリコンエピタキシャル層１６の一部を、裏面照射型固体撮像素子を製造するためのデバイス形成領域とする場合には、シリコンエピタキシャル層１６の厚さは３μｍ以上６μｍ以下とすることがより好ましい。
以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
例えば、第１工程と第２工程との間に、シリコンウェーハの表面１０ＡをＳＣ−１洗浄（例えば、体積比でＨ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ＝５：１：１の溶液）やＳＣ−２洗浄（例えば、体積比でＨ2Ｏ：Ｈ2Ｏ2：ＨＣｌ＝６：１：１の溶液）を行う工程を有してもよい。これにより表面１０Ａのパーティクルや重金属を除去することができるからである。
（エピタキシャルシリコンウェーハ）
図１（Ｃ）を参照して、上記製造方法によって得られるエピタキシャルシリコンウェーハ１００について説明する。エピタキシャルシリコンウェーハ１００は、シリコンウェーハ１０と、シリコンウェーハ１０内に形成された、炭素および水素が固溶してなる改質層１４と、改質層１４上に形成されたシリコンエピタキシャル層１６と、を有する。また、シリコンウェーハの表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークがそれぞれ位置することを特徴とする。
エピタキシャルシリコンウェーハ１００によれば、以下の作用効果が得られる。すなわち、エピタキシャルシリコンウェーハ１００は、クラスターイオン１２の構成元素である炭素および水素の析出領域を局所的かつ高濃度にすることができるので、高いゲッタリング能力を有する。また、エピタキシャルシリコンウェーハ１００は、シリコンウェーハの表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークがそれぞれ位置するので、裏面照射型固体撮像素子における白傷欠陥をより抑制することができる。
改質層１４は、ＣnＨm（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンの構成元素が固溶しているので、クラスターイオンを構成する元素種、および原子個数から、炭素の深さ方向の濃度プロファイルのピーク位置と水素の深さ方向の濃度プロファイルのピーク位置との差を１０００ｎｍ以内とすることができる。
より高いゲッタリング能力を得る観点から、炭素の深さ方向の濃度プロファイルのピーク濃度と水素の深さ方向の濃度プロファイルのピーク濃度がともに１×１０16ａｔｏｍｓ／ｃｍ3以上であることが好ましい。
以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
（固体撮像素子の製造方法）
本発明の一実施形態による裏面照射型固体撮像素子の製造方法は、上記製造方法で製造されたエピタキシャルシリコンウェーハまたは上記エピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ１００の表面に位置するシリコンエピタキシャル層１６に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生をさらに抑制することができる。
（発明例）
［クラスターイオンの生成］
原料ガスを２−メチルペンタンとして、図２（Ｃ）に示すＩＨＣ型イオン源（日新イオン機器社製、型番：IMPHEAT）を用いて、イオンを生成した。アークチャンバ内の圧力を２．２×１０-2Ｐａ、アークチャンバの電圧を７６Ｖとし、電流を２２００ｍＡとし、外部磁場を０．６Ａ／ｍとし、原料ガスの流量を４．０ｃｃ／ｍｉｎとした。
ここで、図２（Ａ）に示す質量分析機構を用いて、ＩＨＣ型イオン源で生成したイオンの質量を分析した。分析結果を図４に示す。図４に示すマス値（ＡＭＵ）１５に該当するフラグメントがＣＨ3のクラスターイオンであり、マス値（ＡＭＵ）２６に該当するフラグメントがＣ2Ｈ2のクラスターイオンある。ＣＨ3のビーム電流値は３２５μＡであり、Ｃ2Ｈ2のビーム電流値は２５０μＡであった。したがって、ＩＨＣ型イオン源を用いて、従来よりもクラスターサイズが小さなクラスターイオンを１７０μＡ以上という高いビーム電流値で生成することができることを確認した。なお、図４に示すＣＨ3やＣ2Ｈ2以外のフラグメントは、水素や炭素の原子イオンまたは単原子分子イオンなどである。
［エピタキシャルシリコンウェーハの作製］
上記の条件で生成したイオンの中からＣＨ3のクラスターイオンを取り出し、これをｐ型シリコンウェーハ１０（厚さ：７２５μｍ、ドーパント：ボロン、ドーパント濃度：８．５×１０18ａｔｏｍｓ／ｃｍ3）の表面に照射して（図１（Ａ））、シリコンウェーハ内に、クラスターイオンの構成元素である炭素および水素が固溶してなる改質層１４を形成した（図１（Ｂ））。ドーズ量は１×１０15ａｔｏｍｓ／ｃｍ2とし、前段加速および後段加速の合計の照射エネルギーは８０ｋｅＶ/Clusterとし、チルト角は０°とし、ツイスト角は０°とした。
次に、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの表面のうち改質層を形成した側の表面上にシリコンエピタキシャル層（厚さ：６μｍ）、ドーパント：ボロン、ドーパント濃度：１．０×１０15ａｔｏｍｓ／ｃｍ3）をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハ１００を作製した（図１（Ｃ））。
（比較例）
［クラスターイオンの生成］
原料ガスをシクロヘキサンとして、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、Ｃ3Ｈ5のクラスターイオンを生成した。なお、クラスターイオンのビーム電流値は８５０μＡであった。
［エピタキシャルシリコンウェーハの作製］
このクラスターイオンをｐ型シリコンウェーハ（厚さ：７２５μｍ、ドーパント：ボロン、ドーパント濃度：８．５×１０18ａｔｏｍｓ／ｃｍ3）の表面に照射して、シリコンウェーハの表面に、クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成した。ドーズ量は１×１０15ａｔｏｍｓ／ｃｍ2とし、照射エネルギーは８０ｋｅＶ/Clusterとし、チルト角は０°とし、ツイスト角は０°とした。
次に、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの表面のうち改質層を形成した側の表面上にシリコンエピタキシャル層（厚さ：６μｍ）、ドーパント：ボロン、ドーパント濃度：１．０×１０15ａｔｏｍｓ／ｃｍ3）をエピタキシャル成長させ、エピタキシャルシリコンウェーハを作製した。
（評価方法および評価結果）
まず、各発明例および比較例について、二次イオン質量分析法（ＳＩＭＳ）により測定を行い、照射元素（炭素および水素）の深さ方向の濃度プロファイルを得た。評価結果を図５（Ａ），（Ｂ）及び図６（Ａ），（Ｂ）に示す。
発明例では、図５（Ａ），（Ｂ）に示すように、炭素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面（すなわちシリコンウェーハの表面のうちクラスターイオンを照射した側の表面）から１６７ｎｍの位置にあり、ピーク濃度は５．３７×１０19ａｔｏｍｓ／ｃｍ3であった。また、水素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から１６７ｎｍの位置にあり、ピーク濃度は７．３６×１０17ａｔｏｍｓ／ｃｍ3であった。一方、比較例では、図６（Ａ），（Ｂ）に示すように、炭素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から８０ｎｍの位置にあり、ピーク濃度は８．６５×１０19ａｔｏｍｓ／ｃｍ3であった。また、水素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から、８０ｎｍの位置にあり、ピーク濃度は１．３５×１０18ａｔｏｍｓ／ｃｍ3であった。したがって、発明例はピーク位置を比較例よりも深い位置に形成することができていた。
次に、各発明例および比較例のシリコンエピタキシャル層の表面をＮｉ汚染液（１．０×１０13ａｔｏｍｓ／ｃｍ2）でスピンコート汚染法により故意に汚染した後に、窒素雰囲気下で９００℃、３０分の熱処理を行った。その後、二次イオン質量分析法（ＳＩＭＳ）により測定を行い、Ｎｉの深さ方向の濃度プロファイルを得た。評価結果を図７に示す。
図７に示すように、各発明例および比較例とも、改質層がゲッタリングサイトとして機能することによって、高いゲッタリング能力を発揮することを確認することができた。さらに、発明例では、炭素および水素のピーク位置が比較例よりも深い位置に存在していたことに起因して、Ｎｉの濃度プロファイルの裾のシリコンエピタキシャル層への広がりを比較例よりも抑制することができていた。このことから、発明例によるエピタキシャルシリコンウェーハを用いて裏面照射型固体撮像素子を作製すれば、白傷欠陥を比較例よりも抑制することができることがわかる。
本発明によれば、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができる。
１００ エピタキシャルシリコンウェーハ
１０ シリコンウェーハ
１０Ａ シリコンウェーハの表面
１２ クラスターイオン
１４ 改質層
１６ シリコンエピタキシャル層
２０ イオン源
２１ アークチャンバ
２２ 原料ガス導入口
２３ イオン取出口
２４ フィラメント
２５ リフレクタ
２６ 電流電圧印加装置
２７ 磁場発生装置
２８ 真空ポンプ
２９ カソード
３０ 前段加速機構
４０ 質量分析機構
５０ 後段加速機構
６０ 照射室
７０ イオン照射装置

Claims (4)

  1. シリコンウェーハの表面に、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、前記シリコンウェーハ内に、前記クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成する第１工程と、
    前記第１工程の後に、前記表面上にシリコンエピタキシャル層を形成する第２工程と、
    を有し、
    前記第１工程では、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークを、前記シリコンウェーハの前記表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 前記第１工程では、前記クラスターイオンを１７０μＡ以上のビーム電流値で照射する、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記第１工程では、前記シリコンウェーハのチルト角およびツイスト角がともに０°となるように、前記クラスターイオンの照射を行う、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 前記第１工程と前記第２工程の間に、前記シリコンウェーハの表面を洗浄する工程をさらに有する、請求項１〜３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
JP2017249862A 2017-12-26 2017-12-26 エピタキシャルシリコンウェーハの製造方法 Active JP6812962B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017249862A JP6812962B2 (ja) 2017-12-26 2017-12-26 エピタキシャルシリコンウェーハの製造方法
PCT/JP2018/031435 WO2019130653A1 (ja) 2017-12-26 2018-08-24 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
US16/956,232 US11245014B2 (en) 2017-12-26 2018-08-24 Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device
KR1020207009158A KR102393269B1 (ko) 2017-12-26 2018-08-24 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN201880083648.6A CN111771265B (zh) 2017-12-26 2018-08-24 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
TW107131603A TWI700734B (zh) 2017-12-26 2018-09-07 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249862A JP6812962B2 (ja) 2017-12-26 2017-12-26 エピタキシャルシリコンウェーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020185382A Division JP7095725B2 (ja) 2020-11-05 2020-11-05 エピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2019117832A JP2019117832A (ja) 2019-07-18
JP6812962B2 true JP6812962B2 (ja) 2021-01-13

Family

ID=67066804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249862A Active JP6812962B2 (ja) 2017-12-26 2017-12-26 エピタキシャルシリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US11245014B2 (ja)
JP (1) JP6812962B2 (ja)
KR (1) KR102393269B1 (ja)
CN (1) CN111771265B (ja)
TW (1) TWI700734B (ja)
WO (1) WO2019130653A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
CN113249684B (zh) * 2021-04-16 2023-05-16 杭州电子科技大学 一种高密度功能团簇材料及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426693A3 (en) * 1999-12-13 2013-01-16 Semequip, Inc. Ion source
JP5159005B2 (ja) * 2000-01-20 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090124064A1 (en) * 2007-11-13 2009-05-14 Varian Semiconductor Equipment Associates, Inc. Particle beam assisted modification of thin film materials
JP2009200231A (ja) * 2008-02-21 2009-09-03 Sumco Corp エピタキシャルウェーハ及びその製造方法
US8330118B2 (en) 2008-05-16 2012-12-11 Semequip, Inc. Multi mode ion source
JP2010114409A (ja) 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
DE112012002072B4 (de) 2011-05-13 2023-11-16 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
US20130341761A1 (en) * 2012-06-20 2013-12-26 Ashwini K. Sinha Methods for extending ion source life and improving ion source performance during carbon implantation
JP6442817B2 (ja) * 2013-08-20 2018-12-26 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6516957B2 (ja) 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6539959B2 (ja) 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6459948B2 (ja) 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6504082B2 (ja) 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
TW201929053A (zh) 2019-07-16
JP2019117832A (ja) 2019-07-18
CN111771265B (zh) 2024-02-02
WO2019130653A1 (ja) 2019-07-04
KR20200044930A (ko) 2020-04-29
CN111771265A (zh) 2020-10-13
TWI700734B (zh) 2020-08-01
KR102393269B1 (ko) 2022-04-29
US11245014B2 (en) 2022-02-08
US20210083058A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US20200127043A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US20200127044A1 (en) Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
JP6812962B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN111108583B (zh) 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP7095725B2 (ja) エピタキシャルシリコンウェーハ
CN113454756B (zh) 半导体外延晶片及其制造方法
JP2019153647A (ja) 半導体エピタキシャルウェーハの製造方法
JP6930459B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201130

R150 Certificate of patent or registration of utility model

Ref document number: 6812962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250