JP2009200231A - エピタキシャルウェーハ及びその製造方法 - Google Patents

エピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2009200231A
JP2009200231A JP2008040015A JP2008040015A JP2009200231A JP 2009200231 A JP2009200231 A JP 2009200231A JP 2008040015 A JP2008040015 A JP 2008040015A JP 2008040015 A JP2008040015 A JP 2008040015A JP 2009200231 A JP2009200231 A JP 2009200231A
Authority
JP
Japan
Prior art keywords
film
silicon
epitaxial
gettering
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008040015A
Other languages
English (en)
Inventor
Hisashi Adachi
尚志 足立
Tamio Motoyama
民雄 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008040015A priority Critical patent/JP2009200231A/ja
Publication of JP2009200231A publication Critical patent/JP2009200231A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】本発明の目的は、デバイス活性層の近傍に形成した場合であっても、デバイス活性層に悪影響を与えることなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法を提供することにある。
【解決手段】シリコン基板20上(図1(a))又は、必要に応じて形成したシリコンエピタキシャル下地膜30上に(図1(b))、シリコン、炭素及び酸素を含有するゲッタリングエピタキシャル膜40を形成し(図1(c))、該ゲッタリングエピタキシャル膜40の上又は必要に応じて形成したキャッピングシリコン膜50上に(図1(d))、デバイス活性層となる主シリコンエピタキシャル膜60を形成する(図1(e))ことを特徴とする。
【選択図】図1

Description

本発明は、エピタキシャルウェーハ及びその製造方法に関し、より詳細には、薄膜デバイスに適している所定のゲッタリング手段を有するエピタキシャルウェーハ及びその製造方法に関するものである。
半導体プロセスにおける問題点の一つとして、シリコンウェーハ中への不純物である重金属の混入が挙げられる。前記重金属が混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコンウェーハの表面側のデバイス形成(活性)領域に重金属が拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。
従来のゲッタリング法としては、シリコンウェーハ内部の微小欠陥をゲッタリングサイト(捕獲領域)として利用する、イントリンシック・ゲッタリング法(IG法)と、ウェーハのデバイス形成面とは反対の面(裏面)にサンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜を形成させてゲッタリングサイトとする、エクストリンシック・ゲッタリング法(EG法)が知られている。
ところで、携帯電話及びデジタルスチルカメラのような電子機器等の技術の発展に伴い、これら機器へ内蔵する半導体デバイスの薄厚化が伸展している。これに伴い、高いゲッタリング能力を得るためには、上述したゲッタリング層がよりデバイス活性層に近い領域に存在するシリコンウェーハが要求されている。
しかし、EG法に比べて、ゲッタリング層がよりデバイス活性層に近い前記IG法を用いたシリコンウェーハであっても、その熱処理によって酸素析出核が存在しないDZ層がウェーハ表面から10μm以上形成されるため、前記デバイス活性層で発生した不純物を十分にゲッタリングすることができない結果、たとえば、10〜30μm程度の薄膜デバイスには、前記IG法及びEG法をそのまま適用することができなくなる場合もある。
上記ゲッタリング層がよりデバイス活性層に近いシリコンウェーハとしては、例えば特許文献1に開示されているように、シリコンウェーハの表面に炭素をイオン注入することにより、該表面から浅い位置にゲッタリング層を形成した後、前記シリコンウェーハの表面にエピタキシャル層を成長させたシリコンウェーハが挙げられる。また、特許文献2に開示されているように、CVD法や炭素ドーピングによりC、Ge、Sn及び/又はPbを含有したゲッタリング層を形成した後、該ゲッタリング層上にエピタキシャル層を形成するシリコンウェーハが挙げられる。
しかしながら、特許文献1及び特許文献2に記載の方法により製造されたシリコンウェーハは、いずれも、その後のデバイスプロセスにおける熱処理時に、前記ゲッタリング層中に含有させた炭素等の元素が拡散することによって、デバイス活性層となるシリコンエピタキシャル膜中に拡散する恐れがあり、この場合、デバイス特性の劣化を引き起こすという問題があった。
また、特許文献1に記載の方法により製造されたシリコンウェーハでは、非常に高価なイオン注入装置を必要とすることや、イオン注入装置自体から金属汚染やパーティクルが発生するという問題点があり、イオン注入によるシリコン基板表面の損傷などで通常のシリコン基板表面にエピタキシャル成長した場合よりも表面欠陥やヘイズなど多いという問題もあった。
さらに、特許文献2に記載の方法により製造されたシリコンウェーハでは、炭素原子がシリコン結晶構造の格子位置に存在しないとゲッタリング作用がないと記載されている。そのため、炭素を格子位置に取り込むためにはエピタキシャル成長温度を750℃以下にする必要があり、この条件ではゲッタリング層表面の結晶性が劣化する結果、後工程でシリコンエピタキシャル膜を成長させた場合に表面欠陥が多数発生し、前記活性層表面にヘイズと呼ばれる白クモリ状態が生じるため、製品適用できていないという問題があった。
特開平5−152304号公報 特開2006−216934号公報
本発明の課題は、デバイス活性層の近傍に形成した場合であっても、ゲッタリング膜中にある14族元素の原子がデバイス活性層側のシリコンエピタキシャル膜中に拡散することを抑制できる、デバイス活性層の品質劣化がなく高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)シリコン基板上に、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有するゲッタリングエピタキシャル膜を形成し、該ゲッタリングエピタキシャル膜の上に、主シリコンエピタキシャル膜を形成することを特徴とするエピタキシャルウェーハ。
(2)前記14族元素の原子は炭素原子であり、前記14族元素の原子の拡散を抑制させる原子は酸素原子であることを特徴とする上記(1)記載のエピタキシャルウェーハ。
(3)前記ゲッタリングエピタキシャル膜は、炭素原子濃度が5.0×1017〜1.0×1021atoms/cm3及び酸素原子濃度が1.0×1018〜5.0×1018atoms/cm3であることを特徴とする上記(2)記載のエピタキシャルウェーハ。
(4)前記シリコン基板上に、シリコンエピタキシャル下地膜がさらに形成されることを特徴とする上記(1)、(2)又は(3)記載のエピタキシャルウェーハ。
(5)前記ゲッタリングエピタキシャル膜上に、キャッピングシリコン膜がさらに形成されることを特徴とする上記(1)〜(4)のいずれか1項記載のエピタキシャルウェーハ。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(6)シリコン基板上に、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有する混合ガス雰囲気でゲッタリングエピタキャル膜を形成する工程と、該ゲッタリングエピタキシャル膜上に、主シリコンエピタキシャル膜を形成させる工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
(7)前記14族元素の原子は炭素であり、前記14族元素の原子の拡散を抑制させる原子は酸素原子であることを特徴とする上記(6)記載のエピタキシャルウェーハの製造方法。
(8)前記形成されたゲッタリングエピタキシャル膜は、炭素原子濃度が5.0×1017〜1.0×1021atoms/cm3であり、酸素原子濃度が1.0×1018〜5.0×1018atoms/cm3であることを特徴とする上記(7)記載のエピタキシャルウェーハの製造方法。
(9)前記ゲッタリングエピタキシャル膜を成長させる工程の前に、シリコンエピタキシャル下地膜を形成する工程をさらに有することを特徴とする上記(6)、(7)又は(8)記載のエピタキシャルウェーハの製造方法。
(10)前記ゲッタリングエピタキシャル膜を成長させる工程と前記主シリコンエピタキシャル膜を成長させる工程との間に、所定のキャッピングシリコン膜を成長させる工程をさらに有することを特徴とする上記(6)〜(9)のいずれか1項記載のエピタキシャルウェーハの製造方法。
この発明によれば、デバイス活性層の近傍に形成した場合であっても、ゲッタリング膜中にある14族元素の原子がデバイス活性層側のシリコンエピタキシャル膜中に拡散することを抑制できる、デバイス活性層の品質劣化がなく高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法の提供が可能になった。
本発明に従うエピタキシャルウェーハ及びその製造方法について、図面を参照しながら説明する。
図1は、本発明に従うエピタキシャルウェーハ及びその製造方法を説明するためのフローチャートである。
本発明によるエピタキシャルウェーハ10は、図1に示すように、シリコン基板20上(図1(a))又は、必要に応じて形成したシリコンエピタキシャル下地膜30上に(図1(b))、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有するゲッタリングエピタキシャル膜40を形成し(図1(c))、該ゲッタリングエピタキシャル膜40の上又は必要に応じて形成したキャッピングシリコン膜50上に(図1(d))、デバイス活性層となる主シリコンエピタキシャル膜60を形成する(図1(e))ことを特徴とする。
本発明者らは、デバイス活性層の近傍に形成した場合であっても、ゲッタリング膜中にある14族元素の原子がデバイス活性層側のシリコンエピタキシャル膜中に拡散することを抑制できる、デバイス活性層の品質劣化がなく高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハについて鋭意研究を重ねた結果、シリコン基板20と主シリコンエピタキシャル膜60の間に、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有するゲッタリングエピタキシャル膜40を形成することで、主エピタキシャル膜60近傍にゲッタリングサイトが存在することになるため、14族元素の原子(好ましくは炭素原子)特有のゲッタリング効果を奏することが可能となり、加えて、14族元素の原子高濃度領域に高濃度の前記14族元素の原子の拡散を抑制させる原子(好ましくは酸素原子)が偏析する事で、ゲッタリング層に取り込んだ前記14族元素の原子の前記主シリコンエピタキシャル膜60への拡散を抑制できることを見出だし、本発明を完成するに至った。
本発明のゲッタリングエピタキシャル膜40は、前記14族元素の原子は炭素原子であり、前記14族元素の原子の拡散を抑制させる原子は酸素原子であることが好ましく、それぞれの濃度は、炭素原子濃度が5.0×1017〜1.0×1021atoms/cm3及び酸素原子濃度が1.0×1018〜5.0×1018atoms/cm3であることが好ましい。前記炭素濃度が1.0×1017atoms/cm3未満の場合、炭素の含有量が少ないため、ゲッタリング能力が十分に確保できない恐れがあるからであり、1.0×1021atoms/cm3超えの場合、炭素の含有量が多すぎるため、前記デバイス活性層(主エピタキシャル膜60)へ炭素が拡散する恐れがあるからである。前記酸素濃度が1.0×1018未満の場合、十分に炭素と結合することができず、炭素がデバイス活性層へ拡散する恐れがあるからであり、5.0×1018超えの場合、これ以上酸素を含有しても効果が変わらないためである。
また、前記ゲッタリングエピタキシャル膜40は、その膜厚が0.025〜1μm以上であることが好ましい。0.025μm未満では十分なゲッタリング能力を得ることができない恐れがあるためであり、1μm超えではエピタキシャル膜40を形成するための時間が長くなり、生産性の低下を招くからである。
なお、図1(d)に示すように、必要に応じて、前記ゲッタリングエピタキシャル膜40の上に所定のキャッピングシリコン膜50を形成することができる。このキャッピングシリコン膜50を形成した場合、前記主シリコンエピタキシャル膜60にとってのカバーの役目を果たすため、前記ゲッタリングエピタキシャル膜40中の前記14族元素の原子の前記主シリコンエピタキシャル膜60への拡散を、さらに抑制することができる点で有効な手段である。前記キャッピングシリコン膜50の構成は、シリコンを含有していれば特に限定はないが、前記主シリコンエピタキシャル膜60への不純物の拡散を抑制するため、純粋なシリコンからなることが好ましい。
前記シリコン基板上に、シリコンエピタキシャル下地膜がさらに形成されることが好ましい。上記下地膜は緩衝層として作用するため、前記基板20と前記主シリコンエピタキシャル膜60との格子定数の違いに起因して発生する転位を低減することができる点で有効な手段である。また、エピタキシャル下地膜30上に形成する場合、比抵抗が1Ω・cm以下の低抵抗膜であることがより好適である。理由として例えばフォトダイオードからの電子をすばやく逃がすために下側膜の比抵抗を低抵抗にする事により電子の移動度を向上させ特性が向上するからである。
次に、本発明によるエピタキシャルウェーハの製造方法について、図1を参照しながら説明する。
本発明によるエピタキシャルウェーハ10の製造方法は、図1(a)〜(e)に示すように、シリコン基板20上(図1(a))に、シリコン、炭素及び酸素を含有する混合ガス雰囲気にて、所定のゲッタリングエピタキシャル膜40を成長させる工程(図1(c))と、該ゲッタリングエピタキシャル膜40上に、主シリコンエピタキシャル膜60を形成させる工程(図1(e))とを有することを特徴とする。
上記製造方法を採用することによって、デバイス活性層(主シリコンエピタキシャル膜60)の近傍に形成した場合でも、デバイス活性層中にゲッタリング層中の14族元素の原子が拡散する等の悪影響を与えることなく、高いゲッタリング能力をもったゲッタリングエピタキシャル膜40を有するエピタキシャルウェーハ10を得ることができる点で有効な手段である。
本発明のゲッタリングエピタキシャル膜成長工程(図1(c))は、シリコン基板20上に、所定のゲッタリングエピタキシャル膜40を成長させる工程であり、シリコン、前記14族元素の原子及び前記14族元素の原子の拡散を抑制させる原子を含有する混合ガス雰囲気にて、所定温度でにより行う必要がある。前記ゲッタリングエピタキシャル膜40の成長の方法は、特に限定はしないが、例えば、シリコン、炭素及び酸素を含有するゲッタリングエピタキシャル膜40を形成する場合には、メチルシランガス等の有機系ガスとモノシランガス等のシリコン系ガスを炉内に導入して成膜させると同時に、濃度規定された酸素原子を含有するガス(酸素や水分入り水素ガスボンベなど)を別配管で炉内に導入する方法や、メチルシランガスに予め酸素や水分を規定濃度含んだガスを導入させることでシリコン、炭素及び酸素を含有するエピタキシャル膜40を成長させる方法により形成することができる。また、シリコン及び炭素から構成させる膜成長をある程度行った後に、シリコン、炭素および酸素から構成させる膜成長を行ってもよい。
さらにまた、前記所定のゲッタリングエピタキシャル膜40の成長温度は、500〜1180℃であることが好ましい。500℃未満では、温度が低すぎるためエピタキシャル成長が進まず、1180℃超えでは、温度が高すぎるために前記シリコン基板20中の不純物が主エピタキシャル膜60へ拡散する恐れがあるからである。
本発明の主シリコンエピタキシャル膜形成工程(図1(e))は、デバイス活性層となる主シリコンエピタキシャル膜60を、前記ゲッタリングエピタキシャル膜40又はキャッピングシリコン膜50の上に形成する工程である。主シリコンエピタキシャル膜60の形成方法は、シリコン膜をエピタキシャル成長により形成する方法であればよい。また、前記主シリコンエピタキシャル膜60の膜厚は、その用とによって種々の厚さとなるように、薄膜化を調整することができる。
また、前記ゲッタリングエピタキシャル膜40を成長させる工程(図1(c))と前記主シリコンエピタキシャル膜60を成長させる工程(図1(e))との間に、所定のキャッピングシリコン膜を成長させる工程(図1(d))をさらに有することが好ましい。前記キャッピングシリコン膜50を形成すれば、前記主シリコンエピタキシャル膜60にとってのカバーの役目を果たすため、前記ゲッタリングエピタキシャル膜40中の炭素原子の前記主シリコンエピタキシャル膜60への拡散を、さらに抑制することができるからである。また、前記シリコンキャッピング膜50の形成方法は、特に限定はなく、例えば、気相成長法(VPE)による形成又は貼り合わせよる形成等がある。
さらに、前記ゲッタリングエピタキシャル膜40を成長させる工程(図1(c))の前に、所定のホスフィンガスあるいはジボランガスを高濃度に導入し、シリコンエピタキシャル下地膜30を形成する工程(図1(b))をさらに有することが好ましい。例えば撮像素子、CCDデバイスではフォトダイオードからの電子をすばやく逃がすために下側膜の比抵抗を低抵抗にする事により電子の移動度を向上させ特性が向上するからである。前記シリコンエピタキシャル下地膜30の形成方法は、例えば、前記ゲッタリングシリコンエピタキシャル膜40を成長させる際に、ホスフィンガス又はジボランガスを高濃度に導入させることにより形成することが可能である。
さらにまた、前記基板20上に1100℃程度の水素雰囲気下又は塩酸ガス雰囲気下で熱処理を施し、前記シリコン基板20表面上の自然酸化膜やパーティクルを除去した後、前記膜を形成する(図1(b)〜(e))工程を行うことが好ましい。前記主エピタキシャル膜60中に、前記自然酸化膜やパーティクルに起因した欠陥が発生するのを抑制することができるからである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1〜22及び比較例1〜5)
(I)図1に示すように、CZ法により育成されたシリコンインゴットからスライスした直径:200mmのP型(100)で、含有酸素濃度:9.0×1017atoms/cm3であるシリコンウェーハ上に基板内部に取り込まれている酸素の影響を除くため3μmのシリコンエピタキシャル成長を行ったシリコン基板20を用意し(図1(a))、800℃のエピタキシャル成長炉に入れた後、水素ガスをベースに1180℃まで昇温した状態で前記シリコン基板20を60秒保持した。
(II)その後、前記炉内温度を800℃(実施例1、2及び比較例2についてのみ650℃)まで降温させた後、表1に示すように、必要に応じてモノシランガスを導入することで、前記シリコン基板20上に、膜厚100nmのシリコンエピタキシャル下地膜30を形成した(図1(b))。
(III)その後、前記炉内に、水分濃度が10ppm(実施例2のみ20 ppm)である水素ガス及びモノメチルシランガスを導入することにより、表1に示す、膜厚、炭素含有量及び酸素含有量のゲッタリングエピタキシャル膜40を形成した(図1(c))。
なお、図2は、前記炉内の水分濃度が0ppm、10ppm及び20ppmの条件で形成したエピタキシャル膜について、SIMS測定により、それぞれ表面から深さ方向への酸素濃度を測定したものであるが、水分導入量の増加と伴にゲッタリング膜中の酸素濃度も増加していることがわかる。また、図3は、モノメチルシランガスの流量を3cm3/分にした場合と(図3(a))、11cm3/分(図3(b))にした場合の炭素濃度をSIMSにより表面から深さ方向に測定したものであるが、モノメチルシランガス流量の増加と伴にゲッタリング膜中の炭素濃度が増加していることがわかる。
(IV)その後、表1に示すように、必要に応じて、モノシランガスのみで膜厚30nmの通常のシリコンからなるシリコンキャッピング膜50を形成した(図1(d))。
(V)そして、前記炉内温度を1050℃にして、シリコンからなるエピタキシャル膜を成長させることにより、膜厚3μmの主シリコンエピタキシャル膜60を形成し(図1(e))、サンプル1〜27のエピタキシャルウェーハ10を得た。
(評価方法)
各実施例又は比較例となるサンプル1〜27について、以下の評価項目(1)〜(3)に従って評価を行った。
(1)ゲッタリング能力
得られたサンプル1〜27について、スピンコート汚染法により、サンプルの表面をニッケル(1.0×1012atoms/cm2)で汚染させた後、900℃で1時間熱処理を施し、その後、サンプルの表面を選択エッチングすることによりサンプル表面の欠陥密度(個/cm2)を測定した。測定結果を表1に示す。
(2)パーティクル評価
得られた各サンプル1〜27について、パーティクルカウンターを用いて0.13μm以上のサイズのLPD(輝点)を計測した。計測結果を表1に示す。
(3)炭素の拡散評価
得られた各サンプル1〜27について、窒素雰囲気下にて1000℃で1時間の熱処理を施した後にSIMS測定により表面から基板内部に向かって炭素濃度を調査した。測定結果の一例として、サンプル1及びサンプル7についての、表面からの深さ(μm)と炭素濃度(atoms/cm3)との関係を示したグラフを図4(a)及び(b)に示す。サンプル1では炭素ピーク位置から通常の炭素の拡散定数に相当する速度で拡散が観察されたが、サンプル7では、炭素の拡散が生じていない事が確認できる。それぞれの評価結果を表1に示す。
Figure 2009200231
表1の結果から、実施例1〜22は、比較例2〜5に比べて、パーティクルの数については同等であるものの、ゲッタリング効果に優れていることがわかる。また、比較例1はそのゲッタリング能力が実施例1〜22と同等であるものの、炭素の拡散を有効に抑制できていないことがわかる。
この発明によれば、デバイス活性層の近傍に形成した場合であっても、ゲッタリング膜中にある14族元素の原子がデバイス活性層側のシリコンエピタキシャル膜中に拡散することを抑制できる、デバイス活性層の品質劣化がなく高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法の提供が可能になった。
本発明にエピタキシャルウェーハの製造工程を説明するためのフローチャートである。 表面からの深さと酸素濃度との関係を示したグラフである。 表面からの深さと炭素濃度との関係を示したグラフである。 表面からの深さと炭素濃度との関係を示したグラフである。
符号の説明
10 エピタキシャルウェーハ
20 シリコン基板
30 シリコンエピタキシャル下地膜
40 ゲッタリングエピタキシャル膜
50 キャッピングシリコン膜
60 主シリコンエピタキシャル膜

Claims (10)

  1. シリコン基板上に、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有するゲッタリングエピタキシャル膜を形成し、該ゲッタリングエピタキシャル膜の上に、主シリコンエピタキシャル膜を形成することを特徴とするエピタキシャルウェーハ。
  2. 前記14族元素の原子は炭素原子であり、前記14族元素の原子の拡散を抑制させる原子は酸素原子であることを特徴とする請求項1記載のエピタキシャルウェーハ。
  3. 前記ゲッタリングエピタキシャル膜は、炭素原子濃度が5.0×1017〜1.0×1021atoms/cm3及び酸素原子濃度が1.0×1018〜5.0×1018atoms/cm3であることを特徴とする請求項2記載のエピタキシャルウェーハ。
  4. 前記シリコン基板上に、シリコンエピタキシャル下地膜がさらに形成されることを特徴とする請求項1、2又は3記載のエピタキシャルウェーハ。
  5. 前記ゲッタリングエピタキシャル膜上に、キャッピングシリコン膜がさらに形成されることを特徴とする請求項1〜4のいずれか1項記載のエピタキシャルウェーハ。
  6. シリコン基板上に、シリコン原子、14族元素の原子及び該14族元素の原子の拡散を抑制させる原子を含有する混合ガス雰囲気でゲッタリングエピタキャル膜を形成する工程と、該ゲッタリングエピタキシャル膜上に、主シリコンエピタキシャル膜を形成させる工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
  7. 前記14族元素の原子は炭素であり、前記14族元素の原子の拡散を抑制させる原子は酸素原子であることを特徴とする請求項6記載のエピタキシャルウェーハの製造方法。
  8. 前記形成されたゲッタリングエピタキシャル膜は、炭素原子濃度が5.0×1017〜1.0×1021atoms/cm3であり、酸素原子濃度が1.0×1018〜5.0×1018atoms/cm3であることを特徴とする請求項7記載のエピタキシャルウェーハの製造方法。
  9. 前記ゲッタリングエピタキシャル膜を成長させる工程の前に、シリコンエピタキシャル下地膜を形成する工程をさらに有することを特徴とする請求項6〜8のいずれか1項記載のエピタキシャルウェーハの製造方法。
  10. 前記ゲッタリングエピタキシャル膜を成長させる工程と前記主シリコンエピタキシャル膜を成長させる工程との間に、所定のキャッピングシリコン膜を成長させる工程をさらに有することを特徴とする請求項6〜9のいずれか1項記載のエピタキシャルウェーハの製造方法。
JP2008040015A 2008-02-21 2008-02-21 エピタキシャルウェーハ及びその製造方法 Withdrawn JP2009200231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008040015A JP2009200231A (ja) 2008-02-21 2008-02-21 エピタキシャルウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040015A JP2009200231A (ja) 2008-02-21 2008-02-21 エピタキシャルウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009200231A true JP2009200231A (ja) 2009-09-03

Family

ID=41143425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040015A Withdrawn JP2009200231A (ja) 2008-02-21 2008-02-21 エピタキシャルウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009200231A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377681A1 (en) 2010-04-19 2011-10-19 Nitto Denko Corporation Film and Adhesive/Bonding Sheet
US9691632B2 (en) 2012-12-06 2017-06-27 Siltronic Ag Epitaxial wafer and a method of manufacturing thereof
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
WO2022044641A1 (ja) * 2020-08-26 2022-03-03 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコン単結晶基板
WO2023054334A1 (ja) * 2021-09-30 2023-04-06 信越半導体株式会社 エピタキシャルウェーハ及びその製造方法
JP7416171B1 (ja) 2022-10-24 2024-01-17 信越半導体株式会社 エピタキシャルウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377681A1 (en) 2010-04-19 2011-10-19 Nitto Denko Corporation Film and Adhesive/Bonding Sheet
US9691632B2 (en) 2012-12-06 2017-06-27 Siltronic Ag Epitaxial wafer and a method of manufacturing thereof
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
WO2022044641A1 (ja) * 2020-08-26 2022-03-03 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコン単結晶基板
JP7463911B2 (ja) 2020-08-26 2024-04-09 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコンエピタキシャルウェーハの製造方法
WO2023054334A1 (ja) * 2021-09-30 2023-04-06 信越半導体株式会社 エピタキシャルウェーハ及びその製造方法
JP7416171B1 (ja) 2022-10-24 2024-01-17 信越半導体株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
JP2010040864A (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2009200231A (ja) エピタキシャルウェーハ及びその製造方法
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
EP2098620A1 (en) Method of manufacturing silicon substrate
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
US20110300371A1 (en) Epitaxial substrate and method for producing same
JP6176593B2 (ja) シリコンウェーハの製造方法
JP6794977B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JPWO2009075257A1 (ja) シリコン基板とその製造方法
TWI726344B (zh) 磊晶矽晶圓的製造方法及磊晶矽晶圓
US8568537B2 (en) Epitaxial wafer and method of producing the same
JP2011054879A (ja) 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP5239460B2 (ja) 半導体デバイス用シリコン単結晶ウェーハ及びその作製法
JP6988990B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JP2009272443A (ja) シリコンウェーハおよびその製造方法
JP2011044590A (ja) シリコンウェーハの製造方法及び半導体デバイスの製造方法
JP2011054734A (ja) 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011108745A (ja) エピタキシャルウェーハ及びその製造方法
JP2011054763A (ja) 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法
JP2011096979A (ja) シリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110510