JP5439801B2 - エピタキシャルウェーハ及びその製造方法 - Google Patents

エピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5439801B2
JP5439801B2 JP2008312850A JP2008312850A JP5439801B2 JP 5439801 B2 JP5439801 B2 JP 5439801B2 JP 2008312850 A JP2008312850 A JP 2008312850A JP 2008312850 A JP2008312850 A JP 2008312850A JP 5439801 B2 JP5439801 B2 JP 5439801B2
Authority
JP
Japan
Prior art keywords
film
silicon
epitaxial
gettering
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008312850A
Other languages
English (en)
Other versions
JP2009164590A (ja
Inventor
尚志 足立
民雄 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008312850A priority Critical patent/JP5439801B2/ja
Priority to DE102008062040.8A priority patent/DE102008062040B4/de
Priority to US12/334,150 priority patent/US8030184B2/en
Publication of JP2009164590A publication Critical patent/JP2009164590A/ja
Priority to US13/215,031 priority patent/US8568537B2/en
Application granted granted Critical
Publication of JP5439801B2 publication Critical patent/JP5439801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、エピタキシャルウェーハ及びその製造方法に関し、より詳細には、撮像素子用デバイスまたは薄膜デバイスに適している所定のゲッタリング手段を有するエピタキシャルウェーハ及びその製造方法に関するものである。
半導体プロセスにおける問題点の一つとして、シリコンウェーハ中への不純物である重金属の混入が挙げられる。前記重金属が混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコンウェーハの表面側のデバイス形成(活性)領域に重金属が拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。
従来のゲッタリング法としては、シリコンウェーハ内部の微小欠陥をゲッタリングサイト(捕獲領域)として利用する、イントリンシック・ゲッタリング法(IG法)と、ウェーハのデバイス形成面とは反対の面(裏面)にサンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜を形成させてゲッタリングサイトとする、エクストリンシック・ゲッタリング法(EG法)が知られている。
ところで、携帯電話及びデジタルスチルカメラのような電子機器等の技術の発展に伴い、これら機器へ内蔵する半導体デバイスの薄厚化が伸展している。これに伴い、高いゲッタリング能力を得るためには、上述したゲッタリング層がよりデバイス活性層に近い領域に存在するシリコンウェーハが要求されている。
しかし、EG法に比べて、ゲッタリング層がよりデバイス活性層に近い前記イントリンシック・ゲッタリング法を用いたシリコンウェーハであっても、その熱処理によって酸素析出核が存在しないDZ層がウェーハ表面から10μm以上形成されることがある。デバイス最終膜厚の技術トレンドは益々薄厚化され2010年以降では10μm程度になると予想されている。この場合、ゲッタリング領域は存在しなくなりデバイス工程で発生した不純物金属を全くゲッタリング出来なくなる。前記デバイス活性層で発生した不純物を十分にゲッタリングすることができない結果、たとえば、薄厚化デバイスには、前記IG法及びEG法をそのまま適用することができなくなる。
上記ゲッタリング層がよりデバイス活性層に近いシリコンウェーハとしては、例えば特許文献1に開示されているように、シリコンウェーハの表面に炭素をイオン注入することにより、該表面から浅い位置にゲッタリング層を形成した後、前記シリコンウェーハの表面にエピタキシャル層を成長させたシリコンウェーハが挙げられる。また、特許文献2に開示されているように、CVD法やドーピング法によりC、Ge、Sn及び/又はPbを含有したゲッタリング層を形成した後、該ゲッタリング層上にエピタキシャル層を形成するシリコンウェーハが挙げられる。
しかしながら、特許文献1に記載の方法により製造されたシリコンウェーハは非常に高価なイオン注入装置を必要とし、またイオン注入装置自体からのイオン照射による金属汚染やパーティクル発生の問題、及び、このパーティクルを起因とした最終エピタキシャル膜に欠陥を誘発させるという問題がある。特許文献2に記載の方法により製造されたシリコンウェーハでは、炭素を格子位置に取り込む事により格子歪効果によるゲッタリング効果を発揮することから、炭素を格子位置に取り込むために500〜750℃の温度範囲での前記ゲッタリング層の低温成膜を必要とするため、膜成長速度が大幅に低下するために量産には適しておらず、さらに、特許文献2の方法により製造されたウェーハは、低温膜成長であるがゆえ、最終エピタキシャル膜であるデバイス活性層の欠陥、ヘイズ等による品質の劣化が生じるという問題があった。
特開平5−152304号公報 特開2006−216934号公報
本発明の課題は、ゲッタリング層をデバイス活性層の近傍に形成した場合であっても、デバイス活性層の品質に悪影響を与えることなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)シリコン基板上に、シリコン及び炭素を含有するゲッタリングエピタキシャル膜を形成し、該ゲッタリングエピタキシャル膜の上に、キャッピングシリコン膜を形成し、該キャッピングシリコン膜の上に、主シリコンエピタキシャル膜を形成し、前記ゲッタリングエピタキシャル膜は、炭素原子濃度:5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下であり、炭素原子がシリコン格子間に存在することを特徴とするエピタキシャルウェーハ。
(2)前記ゲッタリングエピタキシャル膜は、その膜厚が0.025μm〜5μmであることを特徴とする上記(1)記載のエピタキシャルウェーハ。
(3)前記シリコン基板上にはシリコンエピタキシャル下地膜が形成されていることを特徴とする上記(1)又は(2)記載のエピタキシャルウェーハ。
(4)前記シリコンエピタキシャル下地膜、ゲッタリングエピタキシャル膜及びキャッピングシリコン膜のうちの少なくとも1つは、キャッピングシリコン膜は、比抵抗が1Ω・cm以下の低抵抗膜であることを特徴とする上記(1)〜(3)のいずれか記載のエピタキシャルウェーハ。
(5)シリコン基板上に、シリコン及び炭素を含有する混合ガス雰囲気にて、750℃を超える温度でシリコン及び炭素からなるゲッタリングエピタキシャル膜を成長させる工程と、該ゲッタリングエピタキシャル膜上に、キャッピングシリコン膜を成長させる工程と、該キャッピングシリコン膜の上に、主シリコンエピタキシャル膜を形成させる工程とを有し、
前記ゲッタリングエピタキシャル膜の炭素濃度を5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下とし炭素原子が格子間位置に存在することを特徴とするエピタキシャルウェーハの製造方法。
(6)前記ゲッタリングエピタキシャル膜は、その膜厚が0.025μm〜5μmであることを特徴とする上記(5)記載のエピタキシャルウェーハの製造方法。
(7)前記ゲッタリングエピタキシャル膜を成長させる工程の前にシリコンエピタキシャル下地膜を成長させる工程をさらに有することを特徴とする上記(5)又は(6)記載のエピタキシャルウェーハの製造方法。
(8)前記シリコンエピタキシャル下地膜、ゲッタリングエピタキシャル膜及びキャッピングシリコン膜のうちの少なくとも1つは、比抵抗が1Ω・cm以下の低抵抗膜であることを特徴とする上記(5)〜(7)のいずれか1項記載のエピタキシャルウェーハの製造方法。
この発明によれば、ゲッタリング層をデバイス活性層の近傍に形成した場合であっても、デバイス活性層の品質に悪影響を与えることなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法の提供が可能になった。
本発明に従うエピタキシャルウェーハ及びその製造方法について、図面を参照しながら説明する。
図1は、それぞれ本発明に従うエピタキシャルウェーハ及びその製造方法を説明するためのフローチャートである。
本発明によるエピタキシャルウェーハ10は、図1に示すように、シリコン基板20上(図1(a))又は、シリコン基板20上に必要に応じて形成したシリコンエピタキシャル下地膜30上に(図1(b))、シリコン及び炭素を含有するゲッタリングエピタキシャル膜40を形成し(図1(c))、該ゲッタリングエピタキシャル膜40の上又は該ゲッタリングエピタキシャル膜40の上に必要に応じて形成したキャッピングシリコン膜50上に(図1(d))、デバイス活性層となる主シリコンエピタキシャル膜60を形成する(図1(e))。
本発明者らは、ゲッタリング層をデバイス活性層の近傍に形成した場合であっても、デバイス活性層の品質劣化がなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハについて鋭意研究を重ねた結果、シリコン基板20と主シリコンエピタキシャル膜60の間に形成されたシリコン及び炭素を含有する前記ゲッタリングエピタキシャル膜40の成膜プロセス温度を750℃超えにして、炭素原子濃度:5.0×1017atoms/cm3〜1.0×1021atoms/cm3とすることで、炭素原子がシリコン格子間位置に取り込まれ、かつ格子間位置に存在する炭素も、主シリコンエピタキシャル膜60近傍にゲッタリングサイトとして作用する事を見出した。更に、従来方法より高温で膜成長ができるため品質劣化のない、結晶性が高く、高品質な前記ゲッタリングエピタキシャル膜40の形成が可能となるため、その上に形成された主シリコンエピタキシャル膜60についても、前記ゲッタリングエピタキシャル膜40の結晶性の悪化に起因したヘイズや転位などの欠陥の発生を抑制できることを見出だし、本発明を完成するに至った。
また、前記ゲッタリングエピタキシャル膜40は、その膜厚が0.025μm〜5μmであることが好ましい。0.025μm未満では十分なゲッタリング能力を得ることができない恐れがあるためであり、5μm超えではエピタキシャル成長時間が長くなり生産性低下を招くためである。
また、図1(b)に示すように、必要に応じて、前記シリコン基板20の上に所定のシリコンエピタキシャル下地膜30を形成することができる。このシリコンエピタキシャル下地膜30を形成した場合、緩衝層として作用するため、前記基板20と前記主シリコンエピタキシャル膜60との格子定数の違いに起因して発生する転位を低減することができる点で有効な手段である。
なお、図1(d)に示すように前記ゲッタリングエピタキシャル膜40の上に所定のキャッピングシリコン膜50を形成するこのキャッピングシリコン膜50を形成した場合、前記主シリコンエピタキシャル膜60にとってのカバーの役目を果たすため、前記ゲッタリングエピタキシャル膜40中の炭素原子の前記主シリコンエピタキシャル膜60への拡散を、さらに抑制することができる点で有効な手段である。
撮像デバイス用途として使用する場合には、デバイス活性層より下側の膜の比抵抗、好ましくは空乏層より下側の膜の比抵抗を1Ω・cm以下にする事が好ましい。理由としてフォトダイオードからの電子をすばやく逃がすために下側膜の比抵抗を低抵抗にする事により電子の移動度を向上させ特性が向上するからである。
次に、本発明によるエピタキシャルウェーハの製造方法について、図1を参照しながら説明する。
本発明によるエピタキシャルウェーハ10の製造方法は、図1に示すように、シリコン基板20上に(図1(a))、シリコン及び炭素を含有する混合ガス雰囲気にて、所定温度でシリコン及び炭素からなるゲッタリングエピタキシャル膜40を成長させる工程(図1(c))と、該ゲッタリングエピタキシャル膜40上に、主シリコンエピタキシャル膜60を形成させる工程(図1(e))から成る。
本発明のゲッタリングエピタキシャル膜成長工程(図1(c))は、シリコン基板20上に、Si、C及びOからなるゲッタリングエピタキシャル膜40を成長させる工程であり、シリコン、炭素及び酸素を含有する混合ガス雰囲気にて、750℃を超える温度で行う必要がある。
前記温度を750℃超えとすることで、炭素原子がシリコン格子間位置に取り込まれ、かつ格子間位置に存在する炭素も、主シリコンエピタキシャル膜60近傍にゲッタリングサイトとして作用させることができ、さらに、ゲッタリング作用を有するシリコン及び炭素原子からなる析出物を、前記エピタキシャル膜60に形成させることができるからである。それに加えて、従来方法より高温で膜成長ができるため、品質劣化のない、高品質な主シリコンエピタキシャル膜60の成長が可能となるからである。ここで、前記析出物とは、シリコン及び炭素からなり、そのサイズは特に限定せず、析出する場所についても、前記エピタキシャル膜60中であればよい。
なお、前記ゲッタリングエピタキシャル膜40の成長の方法は、特に限定はしないが、例えば、750〜850℃の温度範囲ではモノメチルシランガス等の有機系ガスとモノシランガス等のシリコン系ガスを炉内に導入して成膜させると同時に、濃度規定された酸素入り水素ガスボンベから別配管で炉内にガスを導入することによって、シリコン、炭素及び酸素を含有するエピタキシャル膜を成長させる事ができる。また、800〜1200℃の温度範囲では、ジルロルシランやトリクロロシランガスのシリコン系ガスとトリメチルシランガス等の有機系ガスを炉内に導入させる。
さらに、前記所定のゲッタリングエピタキシャル膜40の成長温度は、750℃超え、1180℃以下の範囲であることが好適である。750℃以下では、温度が低すぎるためエピタキシャル成長が進まず、1180℃超えでは、温度が高すぎるために前記シリコン基板20中の不純物が主エピタキシャル膜60へ拡散する恐れがあるからである。
本発明の主シリコンエピタキシャル膜形成工程(図1(e))は、デバイス活性層となる主シリコンエピタキシャル膜60を、前記ゲッタリングエピタキシャル膜40又はキャッピングシリコン膜50の上に形成する工程である。主シリコンエピタキシャル膜60の形成方法は、シリコン膜をエピタキシャル成長により形成する方法であればよい。また、前記主シリコンエピタキシャル膜60の膜厚は、その用途によって種々の厚さとなるように、膜厚を調整することができる。例えば、メモリーデバイス用途では、前記主シリコンエピタキシャル膜60の厚みを2〜5μm、撮像素子用途では5〜30μmなどとすれば良い。
また、図1に示すように、前記ゲッタリングエピタキシャル膜40を成長させる工程(図1(c))と前記主シリコンエピタキシャル膜60を成長させる工程(図1(e))との間に、所定のキャッピングシリコン膜を成長させる工程(図1(d))をさらに有することが好ましい。前記キャッピングシリコン膜50を形成すれば、前記主シリコンエピタキシャル膜60にとってのカバーの役目を果たすため、前記ゲッタリングエピタキシャル膜40中の炭素原子の前記主シリコンエピタキシャル膜60への拡散を、さらに抑制することができるからである。また、前記シリコンキャッピング膜50の形成方法は、特に限定はなく、例えば、気相成長法(CVD)による形成又は貼り合わせよる形成等がある。
さらに、図1に示すように、前記ゲッタリングエピタキシャル膜40を成長させる工程(図1(c))の前に、所定のホスフィンガスを高濃度に導入し、シリコンエピタキシャル下地膜30を形成する工程(図1(b))をさらに有することが好ましい。フォトダイオードから溢れ出た電子を、素早くフォトダイオード部から除外することができるため、撮像素子デバイスの性能が向上するからである。前記シリコンエピタキシャル下地膜30の形成方法は、例えば、前記ゲッタリングシリコンエピタキシャル膜40を成長させる際に、ホスフィンガスあるいはジボランガスを高濃度に導入させることにより形成することが可能である。
さらにまた、前記基板20上に1100℃程度の水素雰囲気下又は塩酸ガス雰囲気下で熱処理を施し、前記シリコン基板20表面上の自然酸化膜やパーティクルを除去した後、前記膜を形成する(図1(c)、 (e))工程を行うことが好ましい。既知の事だがエピ膜成長前の高温前処理は基板表面上の自然酸化膜やパーティクル除去効率が高くなるからである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1)
図1に示すように、CZ法により育成されたシリコンインゴットからスライスした直径:200mmのp型(100)、初期酸素濃度(7.0×1017atoms/cm3 :ASTM F−121,1979)シリコンウェーハを8枚(サンプル1〜8)用意した。該シリコンウェーハは、ゲッタリングエピタキシャル膜自体のゲッタリング評価の目的で極低酸素ウェーハを適用した(IGとしての酸素析出物形成ができない)。該シリコンウェーハはシリコン基板20とし(図1(a))、エピタキシャル成長炉に800℃で入れた後、該シリコン基板20上に水素ガスをベースにして1180℃まで昇温させた後に60秒保持させた。引き続き800℃まで降温させ更にモノシランガスを800cm3/分の流量を導入して下地膜を100nm厚み成長させ、その後モノメチルシランガスを導入し、流量を種々変更して炭素濃度がサンプルごとに所定の値(サンプル1:0、サンプル2:5.0×1017、サンプル3:5.0×1019、サンプル4:2.5×1020、サンプル5:6.5×1020、サンプル6:9.0×1020、サンプル7:1.0×10
21、サンプル8:1.4×1021(atoms/cm3))になるように膜厚100nmのゲッタリングエピタキシャル膜40を成長させた。最終的に800℃でモノメチルシランガスを停止させ、モノシランガスのみで膜厚50nmのキャッピングシリコン膜50を形成した。更に温度を1100℃まで昇温させ、ジクロロシランガスを導入して膜厚2μmの主シリコンエピタキシャル膜60を成長させることにより、サンプル1〜8のエピタキシャルウェーハ10を得た。
なお、得られたサンプルは、SIMS測定機によりゲッタリングエピタキシャル膜40中のカーボンドープ量を調査した。調査結果の一部を図2に示しているが、モノメチルシランガス流量の増加と共にゲッタリングエピタキシャル膜のカーボンドープ量が増加している事がわかる。また、図3は、モノメチルシランガス流量が12cm3/分でゲッタリング膜40及びキャッピング膜を形成させたサンプルについて、SIMS測定によりキャップ膜表面からの炭素の深さ方向の濃度を測定した結果を示したものであるが、ゲッタリング膜中の炭素濃度が1.8atoms%(9.0×1020 atoms/cm3)程度である事がわかる。
また、得られたサンプルはパーティクルカウンターを用いてウェーハ面内での0.13μm以上のサイズでのLPDを測定したが、モノメチルシランガスを20cm3/分流したサンプル8(炭素濃度:1.4×1021 atoms/cm3)のみLPD数が100個以上だったが他のサンプル1〜7では約50個以下であった。
(実施例2)
シリコンエピタキシャル下地膜形成工程(図1(b))でホスフィンガスを高濃度に導入させた状態でシリコンエピタキシャル下地膜30を成長させたこと以外は、実施例1と同条件でサンプル1〜8を作製した。得られたサンプルのシリコンエピタキシャル下地膜30の評価を行った結果、比抵抗0.1Ω・cmで膜厚100nmであることを確認した。
また、得られたサンプル1〜8はパーティクルカウンターにて0.13μm以上のサイズでのLPDを測定したがモノメチルシランガスを20cm3/分流したサンプル8(炭素濃度:1.4×1021 atoms/cm3)のみLPD数が100個以上だったが他のサンプル1〜7では約50個以下と良好な結果であった。
(実施例3)
実施例3は、エピタキシャル下地膜30の形成工程(図1(b))を行わないこと以外は、実施例1と同様の工程を行うことにより、サンプル1〜8のエピタキシャルウェーハ10を得た。ゲッタリングエピタキシャル膜のカーボン量を測定したが実施例1と変化ない事を確認した。
また、得られたサンプル全数はパーティクルカウンターにてウェーハ面内での0.13μm以上のサイズでのLPDを測定したがモノメチルシランガスを20cm3/分流したサンプル8(炭素濃度:1.4×1021 atoms/cm3)のみLPD数が100個以上だったが他のサンプル1〜7では約50個以下と良好な結果であった。
参考例4)
参考例4は、キャッピングシリコン膜50の形成工程(図1(d))を行わないこと以外は、実施例1と同様の工程を行うことにより、サンプル1〜8のエピタキシャルウェーハ10を得た。実施例3と同様にゲッタリングエピタキシャル膜のカーボン量を測定したが実施例1と変化ない事を確認した。
また、得られたサンプル全数はパーティクルカウンターにてウェーハ面内での0.13μm以上のサイズでのLPDを測定したがモノメチルシランガスを20cm3/分流したサンプル8(炭素濃度:1.4×1021 atoms/cm3)のみLPD数が100個以上だったが他のサンプル1〜7では約50個以下と良好な結果であった。
参考例5)
参考例5は、エピタキシャル下地膜30の形成工程(図1(b))及びキャッピングシリコン膜50の形成工程(図1(d))を行わないこと以外は、実施例1と同様の工程を行うことにより、サンプル1〜8のエピタキシャルウェーハ10を得た。実施例3と同様にゲッタリングエピタキシャル膜のカーボン量を測定したが実施例1と変化ない事を確認した。
また、得られたサンプル全数はパーティクルカウンターにてウェーハ面内での0.13μm以上のサイズでのLPDを測定したがモノメチルシランガスを20cm3/分流したサンプル8(炭素濃度;1.4×1021 atoms/cm3)のみLPD数が100個以上だったが他のサンプル1〜7では約50個以下と良好な結果であった。
(実施例6)
実施例6は、ゲッタリングエピタキシャル膜中の炭素濃度が5.0×1019 atoms/cm3になる条件で成膜を行い、膜の厚みを0.001μm、0.025μm、0.05μm、0.1μm、0.5μm、1μm、2μmと変化させた以外は実施例1と同じ条件である。
(比較例1)
比較例1は、実施例1のゲッタリングエピタキシャル膜40成長工程(図1(c))を形成していないこと以外は全て同条件でサンプルのエピタキシャルウェーハ10を得た。また、得られたサンプルはパーティクルカウンターを用いてウェーハ面内での0.13μm以上のサイズでのLPDを測定したが、LPD数が50個以下だった。
(比較例2)
比較例2は、ゲッタリングエピタキシャル膜40の形成工程(図1(c))において、750℃でゲッタリングエピタキシャル膜40を成長させたこと以外は、実施例1と同様の方法により、サンプル1〜8のエピタキシャルウェーハ10を作製した。
また、得られたサンプルはパーティクルカウンターを用いてウェーハ面内での0.13μm以上のサイズでのLPDを測定したが、サンプル1〜8すべてLPD数が100個以上だった。
(評価方法)
各実施例及び比較例で得られたサンプルについて、以下の評価項目(1)、(2)に従って評価を行った。
(1)ゲッタリング能力評価1
実施例1及び3、参考例4及び5、並びに、比較例1及び2で得られたサンプルについて、スピンコート汚染法を用いてニッケル1×1012atoms/cm2表面汚染を行った。更に1000℃、1時間の熱処理を行った後に選択エッチング(Wright ET溶液)を行う事でサンプル表面欠陥密度を測定した。
評価結果を表1に示す。
○:1000個/cm2以下
△:1000個/cm2超え、10000個/cm2以下
×:10000個/cm2超え
(2)ゲッタリング能力評価2(ゲッタリングエピタキシャル膜の膜厚との関係)
実施例6で得られたサンプルについて、上記同様にスピンコート汚染法を用いてニッケル1×1012atoms/cm2表面汚染を行った後に1000℃、1時間の熱処理を行い選択エッチング(Wright ET溶液)を行う事でサンプル表面欠陥密度を測定した。評価結果を表2に示す。
Figure 0005439801
Figure 0005439801
(3)最終エピタキシャル成長膜表面のLPD評価
各実施例および比較例で得られたサンプルのLPD数を測定した。
評価結果を表3に示す。
ウェーハ面内の0.13μm以上のサイズのLPD数が、
○:50個以下
×:50個以上
Figure 0005439801
表1の結果から、実施例のサンプルは、良好なゲッタリング効果を有することがわかった。さらに、表2の結果から、実施例6のサンプルは、ゲッタリング膜厚0.001μmを除いて表面欠陥密度はよいことがわかった。
また、比較例2サンプルは実施例のサンプルと同等のゲッタリング効果を有しているものの、表3結果から、比較例2のサンプルは実施例のものと比べてLPD数が多いことがわかった。そのため、更にLPDを原子間力顕微鏡で実態観察した結果、実施例のサンプルについてのLPDはエピ表面上にパーティクルである一方、比較例2のサンプルについてのLPDは大半がピット状の欠陥やスタッキング・フォルトと呼ばれるエピ欠陥であり、デバイス特性劣化を引き起す欠陥であり、比較例2のサンプルは、実施例のサンプルに比べて結晶性が劣ることがわかった。このことは、比較例2も主シリコンエピタキシャル膜60の形成工程において、1100℃エピ成長は行っているが、ゲッタリングエピタキシャル膜40成長時の温度が750℃のため結晶性が悪く、更に1100℃でのエピ成長を実施しても結晶品質の向上がないためであると考えられる。
この発明によれば、ゲッタリング層をデバイス活性層の近傍に形成した場合であっても、デバイス活性層の品質に悪影響を与えることなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法の提供が可能になった。
本発明にエピタキシャルウェーハの製造工程を説明するためのフローチャートである。 実施例1で作製したエピタキシャルウェーハのゲッタリングエピタキシャル膜中のカーボンドープ量を示したグラフである。 実施例1で作製したエピタキシャルウェーハのキャップ膜表面からの炭素の深さ方向の濃度を示したグラフである。
符号の説明
10 エピタキシャルウェーハ
20 シリコン基板
30 シリコンエピタキシャル下地膜
40 ゲッタリングエピタキシャル膜
50 キャッピングシリコン膜
60 主シリコンエピタキシャル膜

Claims (8)

  1. シリコン基板上に、シリコン及び炭素を含有するゲッタリングエピタキシャル膜を形成し、該ゲッタリングエピタキシャル膜の上に、キャッピングシリコン膜を形成し、該キャッピングシリコン膜の上に、主シリコンエピタキシャル膜を形成し、前記ゲッタリングエピタキシャル膜は、炭素原子濃度:5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下であり、炭素原子がシリコン格子間に存在することを特徴とするエピタキシャルウェーハ。
  2. 前記ゲッタリングエピタキシャル膜は、その膜厚が0.025μm〜5μmであることを特徴とする請求項1記載のエピタキシャルウェーハ。
  3. 前記シリコン基板上にはシリコンエピタキシャル下地膜が形成されていることを特徴とする請求項1又は2記載のエピタキシャルウェーハ。
  4. 前記シリコンエピタキシャル下地膜、ゲッタリングエピタキシャル膜及びキャッピングシリコン膜のうちの少なくとも1つは、比抵抗が1Ω・cm以下の低抵抗膜であることを特徴とする請求項1〜のいずれか1項記載のエピタキシャルウェーハ。
  5. シリコン基板上に、シリコン及び炭素を含有する混合ガス雰囲気にて、750℃を超える温度でシリコン及び炭素からなるゲッタリングエピタキシャル膜を成長させる工程と、該ゲッタリングエピタキシャル膜上に、キャッピングシリコン膜を成長させる工程と、該キャッピングシリコン膜の上に、主シリコンエピタキシャル膜を形成させる工程とを有し、
    前記ゲッタリングエピタキシャル膜の炭素濃度を5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下とし炭素原子が格子間位置に存在することを特徴とするエピタキシャルウェーハの製造方法。
  6. 前記ゲッタリングエピタキシャル膜は、その膜厚が0.025μm〜5μmであることを特徴と
    する請求項記載のエピタキシャルウェーハの製造方法。
  7. 前記ゲッタリングエピタキシャル膜を成長させる工程の前にシリコンエピタキシャル下地膜を成長させる工程をさらに有することを特徴とする請求項5又は6記載のエピタキシャルウェーハの製造方法。
  8. 前記シリコンエピタキシャル下地膜、ゲッタリングエピタキシャル膜及びキャッピングシリコン膜のうちの少なくとも1つは、キャッピングシリコン膜は、比抵抗が1Ω・cm以下の低抵抗膜であることを特徴とする請求項5〜7のいずれか1項記載のエピタキシャルウェーハの製造方法。
JP2008312850A 2007-12-13 2008-12-09 エピタキシャルウェーハ及びその製造方法 Active JP5439801B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008312850A JP5439801B2 (ja) 2007-12-13 2008-12-09 エピタキシャルウェーハ及びその製造方法
DE102008062040.8A DE102008062040B4 (de) 2007-12-13 2008-12-12 Epitaxiewafer und Verfahren zu dessen Herstellung
US12/334,150 US8030184B2 (en) 2007-12-13 2008-12-12 Epitaxial wafer and method of producing the same
US13/215,031 US8568537B2 (en) 2007-12-13 2011-08-22 Epitaxial wafer and method of producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007322504 2007-12-13
JP2007322504 2007-12-13
JP2008312850A JP5439801B2 (ja) 2007-12-13 2008-12-09 エピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009164590A JP2009164590A (ja) 2009-07-23
JP5439801B2 true JP5439801B2 (ja) 2014-03-12

Family

ID=40966787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312850A Active JP5439801B2 (ja) 2007-12-13 2008-12-09 エピタキシャルウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5439801B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2012049397A (ja) * 2010-08-27 2012-03-08 Sumco Corp シリコンウェーハの製造方法
JP2017175143A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN118043947A (zh) * 2021-09-30 2024-05-14 信越半导体株式会社 外延片及其制造方法
WO2023199647A1 (ja) * 2022-04-12 2023-10-19 信越半導体株式会社 エピタキシャルウエーハ及びエピタキシャルウエーハの製造方法
JP7416171B1 (ja) 2022-10-24 2024-01-17 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4061418B2 (ja) * 1996-07-30 2008-03-19 株式会社Sumco シリコン基板とその製造方法
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2003101009A (ja) * 2001-09-26 2003-04-04 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP2006216934A (ja) * 2005-02-07 2006-08-17 Samsung Electronics Co Ltd エピタキシャル半導体基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009164590A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
TWI278040B (en) Silicon epitaxial wafer and manufacturing method for same
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
US20090226736A1 (en) Method of manufacturing silicon substrate
JP2009200231A (ja) エピタキシャルウェーハ及びその製造方法
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
JP2016500475A (ja) エピタキシャルウェハおよびその製造方法
JP2010283296A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP7416171B1 (ja) エピタキシャルウェーハの製造方法
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
US8568537B2 (en) Epitaxial wafer and method of producing the same
JP6176593B2 (ja) シリコンウェーハの製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP2019149471A (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
WO2023199647A1 (ja) エピタキシャルウエーハ及びエピタキシャルウエーハの製造方法
JP2011003577A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP2011044590A (ja) シリコンウェーハの製造方法及び半導体デバイスの製造方法
CN116072514A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5439801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250