JP2013051348A - エピタキシャルウェーハ及びその製造方法 - Google Patents

エピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2013051348A
JP2013051348A JP2011189303A JP2011189303A JP2013051348A JP 2013051348 A JP2013051348 A JP 2013051348A JP 2011189303 A JP2011189303 A JP 2011189303A JP 2011189303 A JP2011189303 A JP 2011189303A JP 2013051348 A JP2013051348 A JP 2013051348A
Authority
JP
Japan
Prior art keywords
epitaxial
atoms
wafer
gettering
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011189303A
Other languages
English (en)
Inventor
Naoshi Adachi
尚志 足立
Koji Matsumoto
光二 松本
Tamio Motoyama
民雄 本山
Akira Nagabuchi
暁 永渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2011189303A priority Critical patent/JP2013051348A/ja
Publication of JP2013051348A publication Critical patent/JP2013051348A/ja
Withdrawn legal-status Critical Current

Links

Abstract

【課題】薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】シリコンウェーハ上にゲッタリング用の原子を含む原料ガスを供給し、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させ、シリコンウェーハとエピタキシャル膜との間に、ゲッタリング用原子を含むゲッター領域を形成し、該ゲッター領域が固溶限を超える濃度のゲッタリング用原子を含有するようにする。
【選択図】図1

Description

本発明は、エピタキシャルウェーハ、特に、薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハ及びその製造方法に関するものである。
半導体プロセスにおける問題点の1つとして、シリコンウェーハ中への不純物である重金属の混入が挙げられる。シリコンウェーハの表面側に形成されるデバイス領域に重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といった、デバイス特性に著しい悪影響をもたらす。このため、シリコンウェーハに混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。ここで、従来のゲッタリング法は、シリコン基板の表面にデバイス形成を行うデバイス前工程での重金属汚染防止を主たる目的としていた。
これに対して、デバイス前工程の後に行われるシリコン基板の薄厚化、ワイヤーボンディングあるいは樹脂封入などのデバイス後工程での重金属汚染は、これまで特に重視されていなかった。これは、デバイス後工程の初期においてシリコンウェーハの裏面を研削除去する工程があり、この裏面研削時に導入されるスクラッチやダメージ等が強力なエクストリンシック・ゲッタリング(EG)によるゲッタリング源として作用するためである。
しかしながら、最終的なチップの厚みは年々薄型化しており、特に、マルチチップパッケージ(MCP)が搭載されるチップは、50μm以下まで薄型化されることが多く、製品によっては現在30μm以下まで薄型化されており、将来的なチップの厚みは10μm以下とも予測されている。ここで、チップの厚みが50μm以下まで薄型化されると、裏面研削時のダメージによって、シリコンウェーハが割れやすくなるという問題が生じる。そこで、裏面研削後にダメージ除去する工程、すなわち、CMP法による裏面研磨工程を新たに追加する必要が生じる。
ところが、裏面研磨によってシリコンウェーハ裏面のダメージを除去すると、裏面のゲッタリング源も消失することから、EG効果が失われてしまう。しかも、薄型化されたシリコンウェーハはイントリンシック・ゲッタリング(IG)層の厚みも薄いことから、酸素析出物による通常のIG層では十分なIG効果も期待できない。すなわち、IG法を用いたエピタキシャルウェーハやシリコンウェーハであっても、熱処理によってエピタキシャル膜の厚みを含め、酸素析出物が存在しないDZ層がウェーハ表面から10μm以上形成される。チップの最終膜厚が低減されると、IG層は殆ど存在しない状態になり、デバイス後工程で発生した不純物金属を全くゲッタリングすることができなくなる。
このように、シリコンウェーハ裏面が研磨される薄型の半導体デバイスにおいては、デバイス後工程における重金属汚染の問題が顕在化し始めている。
これに関し、特許文献1には、シリコン基板上に高濃度のホウ素を含有するシリコンエピタキシャル膜(1層目)を100μm程度成長させ、さらに、デバイス領域となる高抵抗のシリコンエピタキシャル膜(2層目)を数十μm程度成長させる技術について記載されている。また、得られたエピタキシャルウェーハを用いてデバイス前工程を行った後、シリコン基板を裏面から研削することにより合計厚みを100μm程度に薄型化し、さらに裏面を鏡面研磨することについても記載されている。
特許文献1に記載された方法によれば、デバイス領域となる2層目のシリコンエピタキシャル膜の下部に、高濃度のホウ素を含有する1層目のシリコンエピタキシャル膜が存在することから、鏡面研磨によってEG層が消失しても、高濃度ホウ素の効果により重金属、特にCuやFeを効率よくゲッタリングすることができる。
しかしながら、特許文献1に記載の方法は、ホウ素濃度が高すぎる場合に、エピタキシャル成長炉内のチャンバーやシリコンカーバイド製のサセプタなどにホウ素が付着する等により、2層目のエピタキシャル膜の比抵抗を制御することが困難になる。また、エピタキシャル膜厚と表面平坦性はトレードオフの関係にあるため、膜厚の増加とともに平坦性が劣化し、最先端デバイスへの適用が困難になるという問題もある。
一方、特許文献2には、薄厚化されたウェーハ裏面に種々の方法によりゲッタリング能力を付与する技術が開示されている。例えば、薄厚化されたシリコンウェーハの裏面に多結晶シリコン膜や窒化膜を堆積させる方法や、シリカ粒子を用いて裏面にダメージを与える方法、更に、イオン注入により裏面にダメージ層を与える方法等が記載されている。
これらの方法は、チップがある程度厚い場合には効果を奏するが、上述のように、最終的なチップ厚みが100μm以下、将来的には10μm程度まで薄型化されると、シリカ粒子などによる物理的ダメージが導入されることによって抗折強度が低下し、チップ割れの問題が生じてしまうため、歩留まりが大幅に低下することが予想される。また、デバイス後工程で多結晶シリコン膜や窒化膜を堆積させたり、イオン注入を行ったりすることは、量産品においては現実的ではない。
特開2005−317735号公報 特開2006−41258号公報
そこで、本発明の目的は、薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハ及びその製造方法を提供することにある。
発明者らは、上記課題を解決する方途について鋭意検討した結果、基板となるシリコンウェーハの表面に、ゲッタリング用原子を含む原料ガスを供給して、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させることにより、ゲッタリング用原子を界面に閉じ込めることが有効であることを見出し、本発明を完成させるに到った。
即ち、本発明のエピタキシャルウェーハは、シリコンウェーハ上にエピタキシャル膜を有するエピタキシャルウェーハであって、前記シリコンウェーハと前記エピタキシャル膜との間に、ゲッタリング用原子を含むゲッター領域を有し、前記ゲッタリング用原子の濃度のウェーハ厚み方向のプロファイルが前記シリコンウェーハと前記エピタキシャル膜との界面にて、当該原子の固溶限を超えるピークを示すことを特徴とするものである。
本発明において、「界面」とは、シリコンウェーハと、エピタキシャル膜との境界から±0.2μmの範囲に位置する面を指すものとする。
また、本発明のエピタキシャルウェーハにおいて、前記ゲッタリング用の原子は、炭素であることを特徴とするものである。
また、本発明のエピタキシャルウェーハにおいて、前記ピークにおける前記ゲッタリング用原子の濃度は、1×1018atoms/cm以上1×1020atoms/cm以下であることを特徴とするものである。
本発明のエピタキシャルウェーハの製造方法は、シリコンウェーハ上にゲッタリング用の原子を含む原料ガスを供給し、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させることを特徴とするものである。
また、本発明のエピタキシャルウェーハの製造方法において、前記ゲッタリング用の原子は、炭素であることを特徴とするものである。
また、本発明のエピタキシャルウェーハの製造方法において、前記原料ガスの導入及び前記エピタキシャル膜の成長を1000℃以上1200℃以下にて行うことを特徴とするものである。
本発明によれば、エピタキシャル膜の直下に固溶限を超えた濃度のゲッタリング用原子を含むゲッター領域が形成されるため、薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハを得ることができる。
また、成長させるエピタキシャル膜は1層だけであるため、平坦性の高いエピタキシャルウェーハを得ることができる。
本発明に従うエピタキシャルウェーハを示す図である。 本発明に従うエピタキシャルウェーハの製造工程を示す図である。 ゲッター領域の断面TEM像である。 発明例4及び発明例6のエピタキシャルウェーハにおける炭素濃度プロファイルを示す図である。
以下、図面を参照して本発明を説明する。
まず、本発明によるエピタキシャルウェーハについて説明する。図1は、本発明による
エピタキシャルウェーハ1を示している。このエピタキシャルウェーハ1は、シリコン基板11上に、ゲッタリング用の原子を含有して重金属不純物を捕獲するゲッター領域12と、デバイス領域として使用されるエピタキシャル膜13とが順次形成された構造を有している。ここで、ゲッタリング用原子の濃度のウェーハ厚み方向のプロファイルが、シリコンウェーハ11とエピタキシャル膜13との界面にて、ゲッタリング用原子の固溶限を超えるピークを示すことが肝要である。これにより、チップが薄厚化されても、デバイス領域であるエピタキシャル膜の直下に、ゲッタリング能力の高いゲッター領域を形成することができるのである。
シリコン基板11は、特に限定されないが、例えば、チョクラルスキー(CZ)法により製造され、p型不純物として、例えばホウ素が、n型不純物として、例えばリンがドーピングされた、比抵抗:0.002Ω・cm以上1000Ω・cm以下に調整された、300mm径の単結晶シリコンウェーハとすることができる。
また、シリコン基板11中の酸素濃度についても特に限定されないが、4×1017atoms/cm以上2.4×1018atoms/cm以下であることが好ましい。更に好ましくは、デバイス前工程において、またはデバイス前工程に先立ってシリコン基板11中に酸素析出物を析出させるために、7×1017atoms/cm以上2.4×1018atoms/cm以下である。
この酸素析出物の析出を促進させるために炭素または窒素原子を含有させても良く、その含有量は、炭素の場合には、1×1016atoms/cm以上1.2×1017atoms/cm以下、また窒素の場合には、1×1013atoms/cm以上1×1014atoms/cm以下とすることが好ましい。
ゲッター領域12は、ゲッタリング用原子を含んでおり、後述する実施例において示すように、ゲッタリング用原子の濃度のウェーハ厚み方向のプロファイルが、シリコン基板11とエピタキシャル膜13との界面にて、ゲッタリング用原子の固溶限を超えるピークを示している。尚、本発明において、「界面」とは、シリコンウェーハとエピタキシャル膜との境界から±0.2μmの範囲に位置する面を指すものとする。
形成されたゲッター領域12の構造は必ずしも明らかではないが、図3(a)および(b)に示すように、表面から少なくとも3μmまでの領域において特異欠陥や偏析層等が形成されていないことから、炭素原子の多くがシリコンの格子位置に入っており、その一部が格子間位置に存在するか、あるいは他の構造として存在することにより、高濃度炭素領域が形成されているものと思われる。
ここで、ゲッタリング用原子としては、炭素の他に、リン、アンチモン、ヒ素、ホウ素等を使用することができる。
また、ゲッタリング用原子のピーク位置での濃度は、1×1018atoms/cm以上1×1020atoms/cm以下とする。即ち、1×1018atoms/cm未満の場合には、ゲッタリング能力が小さいためであり、1×1020atoms/cmを超える場合には、エピタキシャル膜に積層欠陥などの欠陥を誘発するためである。
エピタキシャル膜13は、シリコンのエピタキシャル膜とする。このエピタキシャル膜13の厚みは特に限定されず、用途に応じて適切に設定すればよい。現状であれば、2μm以上10μm以下である。
こうして、本発明のエピタキシャルウェーハ1により、エピタキシャル膜の直下に高いゲッタリング能力を有するゲッター領域が形成されるため、デバイス後工程における重金属不純物による汚染を防止することができる。
次に、上述した本発明に従うエピタキシャルウェーハ1の製造方法について説明する。以下、ゲッタリング原子として炭素を使用する場合を一例に説明するが、これに限定されない。
図2は、本発明のエピタキシャルウェーハ1の製造工程を示している。まず、図2(a)に示すように、シリコン基板11を用意し、エピタキシャル成長炉(図示せず)に導入する。このシリコン基板11は、例えばチョクラルスキー(Czochralski,CZ)法により製造されたシリコンインゴットから切り出されたシリコンウェーハとすることができる。
このシリコンウェーハについて、比抵抗:0.001Ω・cm以上1000Ω・cm以下、初期酸素濃度:4×1017atoms/cm以上2.4×1018atoms/cm以下であることが好ましい。上記比抵抗は、シリコン融液に添加するホウ素の量や、n型ドーパントの量によって調整することができ、また、初期酸素濃度については、シリコン融液に対流制御等によって調整することができる。
このシリコン基板11の表面には、自然酸化膜11aが形成されているのが一般的である。
次に、図2(b)に示すように、シリコン基板11の表面上に水素ガスを供給し、1000℃以上1200℃以下の温度にて熱処理を施すことにより、シリコン基板11の表面形成された自然酸化膜11aを還元作用により除去するとともに、基板表面において形成されたパーティクルも除去する。
尚、この後に塩酸ガスを供給して、パーティクルの除去効果を高めるようにしても良い。
続いて、自然酸化膜が除去されたシリコン基板11の表面上に、炭素を含む原料ガス、例えばプロパンガスを供給する。すると、図2(c)に示すように、シリコン基板11の表面には、プロパン分子の層11bが得られる。このプロパン分子の層11bは、プロパン分子が熱分解されて、該熱分解により形成されたメチル基等がシリコン基板11の表面のシリコン原子に吸着、または基板表面上を拡散してシリコン基板11の表面を覆った状態の層である。
この炭素を含む原料ガスとしては、1000℃程度において熱分解されるガスであれば特に限定されず、メタン、エタン、プロパン、ブタン、ベンゼン等を使用することができる。入手の容易さやコストの面から、プロパンやメタンが好ましい。また、ベースガスとしては、水素またはアルゴン等の不活性ガスを用いることができる。
また、ゲッタリング用原子の原料ガス供給時の炉内温度は、1000℃以上1200℃以下とする。この限定理由は、1000℃未満の場合には、良質なゲッタリング層形成ができないためであり、1200℃を超えると、炭化珪素(SiC)の単結晶が形成されてしまうためである。
引き続き、エピタキシャル膜の原料である原料ガスを供給し、表面が熱分解されたプロパンガスの層11bで覆われたシリコン基板11上に、シリコンのエピタキシャル膜13を形成する。このエピタキシャル膜13は、例えば化学気相成長(Chemical Vapor Deposition,CVD)法により成長させることができる。
一般に、エピタキシャル膜を成長させる前には、水素ガスによるパージ処理が行われるが、本発明においてはパージ処理を行わず、表面に炭素の原料ガスが供給されたシリコン基板11上に直ちにエピタキシャル膜13を成長させる。これにより、シリコン基板11とエピタキシャル膜13との間に、固溶限を超えた炭素濃度を有するゲッター領域12を形成させることができるのである。
ここで、エピタキシャル膜13の原料ガスとしては、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化珪素等のガスを使用することができる。好ましくは、液化ガスであり取り扱いが容易であり低コストである点から、トリクロロシランや四塩化珪素である。
また、原料ガス供給時の炉内温度は、1000℃以上1200℃以下とする。この限定理由は、1000℃未満の場合には、エピタキシャル成長膜の成長速度が遅いためであり、1200℃を超えると、スリップと呼ばれる欠陥が発生しやすくなるためである。
また、プロパンガスをシリコン基板11の表面上に供給する工程と、エピタキシャル膜の原料ガスを供給してエピタキシャル膜13を形成する工程を同時に行うこともできる。
ゲッタリング用原子としては、上記の炭素に限定されず、リン、アンチモン、ヒ素、ホウ素等を使用することができ、炭素の場合と同様に、ゲッタリング用原子を含む原料ガスを供給し、次いでエピタキシャル膜13の原料である原料ガスを供給することにより、シリコン基板11とエピタキシャル膜13との間に、固溶限を超えたゲッタリング用原子を有するゲッター領域12を形成させることができる。
こうして得られたエピタキシャルウェーハ1上にデバイスを形成し、デバイス後工程にて裏面が研削されて、例えば10μmまで薄厚化された場合にも、高いゲッタリング能力を有するゲッター領域12がエピタキシャル膜13の直下に存在するため、薄厚化した後に不純物金属に汚染された場合にも対応することが可能となる。
以上、具体例を挙げて本発明を詳細に説明してきたが、本発明の特許請求の範囲から逸
脱しない限りにおいて、あらゆる変形や変更が可能であることは当業者に明らかである。
従って、本発明は上記の実施形態に限定されるものではない。
以下、本発明の実施例について説明する。
(比較例)
CZ法により製造され、直径:300mm、厚み:725μm、初期酸素濃度:1.1×1018atoms/cm、比抵抗:10Ω・cmから20Ω・cmに調整されたホウ素がドープされたシリコンウェーハをエピタキシャル成長炉へ導入し、水素ガス流量:60L/分として1100℃にて30秒間、水素ベーク処理を行った後、シリコンウェーハ表面にトリクロロシランガスを供給し、シリコンエピタキシャル膜を約4μmだけ成長させた。
(発明例1)
比較例1の場合と同様のシリコンウェーハをエピタキシャル成長炉へ導入し、水素ガス流量:60L/分として1100℃にて10秒間、水素ベーク処理を行った後、濃度:1%、流量:0.23L/分にて60秒間、シリコンウェーハ上にプロパンガスを供給した。引き続きトリクロロシランガスを導入して、シリコンエピタキシャル膜を約4μmだけ成長させた。シリコンウェーハ表面にトリクロロシランガスを供給し、シリコンエピタキシャル膜を約4μmだけ成長させた。
(発明例2)
発明例1の場合と同様のエピタキシャルウェーハを製造した。ただし、プロパンガスの流量を0.06L/分とした。
(発明例3)
発明例1の場合と同様のエピタキシャルウェーハを製造した。ただし、プロパンガスを供給する時間を300秒とした。
(発明例4)
発明例1の場合と同様のエピタキシャルウェーハを製造した。ただし、プロパンガスの濃度を10%とし、供給時間を5秒間とした。
(発明例5)
発明例1の場合と同様のシリコンウェーハをエピタキシャル成長炉に導入し、流量:60L/分の水素ガスと、濃度:10%、流量:0.23L/分のプロパンガスとを同時に供給して1100℃まで昇温した。この状態で10秒間保持した後、プロパンガスの供給を停止し、続いてトリクロロシランガスを導入してシリコンエピタキシャル膜を約4μm成長させた。
(発明例6)
発明例1の場合と同様のシリコンウェーハをエピタキシャル成長炉へ導入し、水素ガス流量:60L/分として1100℃にて10秒間、水素ベーク処理を行った後、流量:60L/分の水素ガスと、濃度:10%、流量:0.23L/分のプロパンガスと、トリクロロシランガスとを同時に30秒間供給した後、プロパンガスの供給のみを停止し、その後、シリコンエピタキシャル膜を約4μm成長させた。
(炭素濃度プロファイル)
比較例、及び発明例1〜6のサンプル全てに対して、SIMS(Secondary Ion Mass Spectrometry)によりシリコン基板11の表面から深さ方向への炭素濃度プロファイルを測定した。比較例以外のサンプルには、エピタキシャル膜13とシリコン基板11との界面付近に、炭素濃度のピークが観察された。一例として発明例4及び発明例6の結果を図4に示す。1100℃付近での炭素原子のシリコンへの固溶限は1017atoms/cm程度であるため、ピーク位置での炭素濃度は固溶限を超えていることが分かる。通常の熱拡散による方法では、固溶限以上の濃度を含有させることはできないため、本発明の方法は、固溶限を超える炭素原子をゲッター領域に含有させることを可能にするものであることが分かる。
(ゲッタリング能力の評価)
比較例、及び発明例1〜6のサンプル全てに対して、エピタキシャルウェーハ1の裏面側から、濃度:1×1012atoms/cmのCu原子により汚染させた。これらのサンプルを30日間放置した後、全反射蛍光X線評価により、ウェーハ表面に拡散したCuの濃度を測定した。その結果、比較例のサンプルでは、表面に6×1011atoms/cmのCuが検出された。これに対し、発明例1〜6のサンプルでは、表面のCu濃度は、検出限界である1.0×1010atoms/cm以下であることが確認できた。こうして、本発明のエピタキシャルウェーハは、高いゲッタリング能力を有していることが分かる。
以上の実施例はゲッタリング用原子として炭素を用いた場合の結果であるが、ゲッタリング用原子としてリン、アンチモン、ヒ素、ホウ素を用いた場合にも同様に、ゲッタリング能力の向上が見られた。
1 エピタキシャルウェーハ
11 シリコン基板
11a 自然酸化膜
11b プロパン分子の層
12 ゲッター領域
13 エピタキシャル膜

Claims (6)

  1. シリコンウェーハ上にエピタキシャル膜を有するエピタキシャルウェーハであって、
    前記シリコンウェーハと前記エピタキシャル膜との間に、ゲッタリング用原子を含むゲッター領域を有し、前記ゲッタリング用原子の濃度のウェーハ厚み方向のプロファイルが前記シリコンウェーハと前記エピタキシャル膜との界面にて、当該原子の固溶限を超えるピークを示すことを特徴とするエピタキシャルウェーハ。
  2. 前記ゲッタリング用の原子は、炭素であることを特徴とする、請求項1に記載のエピタキシャルウェーハ。
  3. 前記ピークにおける前記ゲッタリング用原子の濃度は、1×1018atoms/cm以上1×1020atoms/cm以下であることを特徴とする、請求項1または2に記載のエピタキシャルウェーハ。
  4. シリコンウェーハ上にゲッタリング用の原子を含む原料ガスを供給し、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させることを特徴とするエピタキシャルウェーハの製造方法。
  5. 前記ゲッタリング用の原子は、炭素であることを特徴とする、請求項4に記載のエピタキシャルウェーハの製造方法。
  6. 前記原料ガスの導入及び前記エピタキシャル膜の成長を1000℃以上1200℃以下にて行うことを特徴とする、請求項4または5のいずれかに記載のエピタキシャルウェーハの製造方法。
JP2011189303A 2011-08-31 2011-08-31 エピタキシャルウェーハ及びその製造方法 Withdrawn JP2013051348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011189303A JP2013051348A (ja) 2011-08-31 2011-08-31 エピタキシャルウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011189303A JP2013051348A (ja) 2011-08-31 2011-08-31 エピタキシャルウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013051348A true JP2013051348A (ja) 2013-03-14

Family

ID=48013177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011189303A Withdrawn JP2013051348A (ja) 2011-08-31 2011-08-31 エピタキシャルウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013051348A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093117A (ja) * 2016-12-06 2018-06-14 株式会社Sumco エピタキシャルウェーハの製造方法
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2020054149A1 (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093117A (ja) * 2016-12-06 2018-06-14 株式会社Sumco エピタキシャルウェーハの製造方法
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2020054149A1 (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2020043232A (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR20210008389A (ko) 2018-09-11 2021-01-21 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
CN112514036A (zh) * 2018-09-11 2021-03-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP7035925B2 (ja) 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR102532382B1 (ko) * 2018-09-11 2023-05-15 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
CN112514036B (zh) * 2018-09-11 2024-02-20 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片

Similar Documents

Publication Publication Date Title
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
JP2010283296A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JPWO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
US8420514B2 (en) Epitaxial silicon wafer and method for manufacturing same
US11621330B2 (en) Semiconductor wafer of monocrystalline silicon and method of producing the semiconductor wafer
JP4158607B2 (ja) 半導体基板の製造方法
JP2010041000A (ja) 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
CN112514036B (zh) 外延硅晶片的制造方法及外延硅晶片
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
KR101224568B1 (ko) 에피택셜 웨이퍼의 제조방법
JP2011003577A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP2010283144A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
US20230055929A1 (en) Manufacturing method for semiconductor silicon wafer
US20230061427A1 (en) Manufacturing method for semiconductor silicon wafer
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104