TWI487007B - 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法 - Google Patents

半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法 Download PDF

Info

Publication number
TWI487007B
TWI487007B TW101113620A TW101113620A TWI487007B TW I487007 B TWI487007 B TW I487007B TW 101113620 A TW101113620 A TW 101113620A TW 101113620 A TW101113620 A TW 101113620A TW I487007 B TWI487007 B TW I487007B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
cluster
epitaxial wafer
Prior art date
Application number
TW101113620A
Other languages
English (en)
Other versions
TW201246298A (en
Inventor
Takeshi Kadono
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201246298A publication Critical patent/TW201246298A/zh
Application granted granted Critical
Publication of TWI487007B publication Critical patent/TWI487007B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固態攝影元件的製造方法。本發明特別是有關於一種更有效地製造藉由發揮更高的去疵(gettering)能力而可抑制金屬污染的半導體磊晶晶圓的方法。
作為使半導體裝置的特性劣化的主要原因，列舉金屬污染。例如，背面照射型固態攝影元件中，混入至該元件的基板的半導體磊晶晶圓中的金屬成為使固態攝影元件的暗電流增加的主要原因，而會產生被稱作白點(white spot)缺陷的缺陷。背面照射型固態攝影元件中，藉由將配線層等配置在比感測器部更下層處，而將來自外部的光直接導引至感測器，從而即便在暗處等亦可拍攝出更鮮明的圖像或動態圖像，因此近年來，被廣泛用於數位攝影機(digital video camera)或智慧型手機(smartphone)等的行動電話中。因此，業界期望極力地減少白點缺陷。
金屬對晶圓的混入，主要在半導體磊晶晶圓的製造步驟及固態攝影元件的製造步驟(裝置製造步驟)中產生。認為前者的半導體磊晶晶圓的製造步驟中的金屬污染是由於來自磊晶成長爐的構成材料的重金屬微粒(particle)所致，或者，是由於因使用氯系氣體來作為磊晶成長時的爐內氣體，而該配管材料受到金屬腐蝕所產生的重金屬微粒所致等。近年來，該些金屬污染雖可藉由將磊晶成長爐的 構成材料更換為耐腐蝕性優異的材料等，而得到一定程度的改善，但並不充分。另一方面，在後者的固態攝影元件的製造步驟中，在離子注入、擴散及氧化熱處理等的各處理中，仍擔心半導體基板的重金屬污染。
因此，先前，在半導體磊晶晶圓形成用於捕獲金屬的去疵吸附(gettering sink)，或者使用高濃度硼基板等的金屬的捕獲能力(去疵能力)高的基板，來避免對半導體晶圓造成的金屬污染。
作為在半導體晶圓形成去疵吸附的方法，一般而言使用如下方法：在半導體晶圓的內部形成作為結晶缺陷的氧析出物(矽氧化物析出物的通稱，亦稱作主體微缺陷(Bulk Micro Defect，BMD))或形成位錯(dislocation)的內部去疵(Intrinsic gettering，IG)法，及在半導體晶圓的背面形成去疵吸附的外部去疵(Extrinsic Gettering，EG)法。
此處，作為重金屬的去疵法的一方法，有藉由離子注入而在半導體晶圓中形成去疵部位(gettering site)的技術。專利文獻1中記載了如下製造方法：自矽晶圓的一面注入碳離子，在形成了碳離子注入區域後，於該表面形成矽磊晶層，從而製成矽磊晶晶圓。該技術中，碳離子注入區域作為去疵部位而發揮功能。
而且，專利文獻2中記載了如下技術：對矽晶圓注入碳離子而形成碳注入層，之後，利用快速退火熱處理(Rapid Thermal Annealing，RTA)裝置來進行使藉由離子注入而錯亂的晶圓的結晶性恢復的熱處理，藉此縮短該恢復熱處 理步驟。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平6-338507號公報
[專利文獻2]日本專利特開2008-294245號公報
專利文獻1及專利文獻2所記載的技術中，均在磊晶層形成前將單離子注入至半導體晶圓。然而，根據本發明等人的研究可知，在由實施了單離子注入的半導體磊晶晶圓製造的固態攝影元件中，無法充分抑制白點缺陷，從而要求該半導體磊晶晶圓有更強的去疵能力。
而且，單離子的注入會使半導體晶圓的結晶性大幅錯亂，因此在磊晶層形成前，必需高溫且長時間地對半導體晶圓實施使結晶性恢復的熱處理(以下，稱作「恢復熱處理」)。然而，高溫且長時間的恢復熱處理會妨礙生產量(throughput)的提高。專利文獻2中，恢復熱處理自身雖然短時間，亦要利用與磊晶裝置不同的RTA裝置來進行恢復熱處理，從而仍然無法獲得高生產量。
因此，本發明鑒於上述課題，其目的在於提供一種更有效地製造藉由發揮更高的去疵能力而可抑制金屬污染的半導體磊晶晶圓的方法。
根據本發明等人的進一步研究發現：藉由對形成在半導體晶圓上的磊晶層照射團簇離子(cluster ion)，而與注入單離子的情況相比，具有以下的有利點。亦即，在照射 團簇離子的情況下，即便利用與單離子同等的加速電壓進行照射，每1原子或每1分子的能量比單離子的情況小地撞擊到半導體晶圓，因此可將所照射的元素的深度方向分佈(profile)的波峰濃度設為高濃度，而可使波峰位置位於距離半導體晶圓表面更近的位置。其結果為，發現去疵能力提高。而且，在團簇離子照射的情況下，與單離子注入相比可減輕對結晶造成的損傷，因而可省略離子照射後進行的恢復熱處理。本發明等人基於上述發現而完成了本發明。
亦即，本發明的半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對半導體晶圓照射團簇離子，而在該半導體晶圓的表面形成包含上述團簇離子的構成元素的改質層；以及第2步驟，在上述半導體晶圓的改質層上形成磊晶層。
此處，上述半導體晶圓可為矽晶圓。
而且，上述半導體晶圓可為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，該情況下，在上述第1步驟中上述改質層形成於上述矽磊晶層的表面。
本發明中，可在上述第1步驟後，不對上述半導體晶圓進行用於結晶性恢復的熱處理，而將上述半導體晶圓搬送至磊晶成長裝置而進行第2步驟。
此處，較佳為上述團簇離子含有碳作為構成元素，更佳為包含含有碳作為構成元素的2種以上的元素。
而且，上述第1步驟中，能夠以如下方式來照射上述 團簇離子，即，上述改質層的上述構成元素的深度方向的濃度分佈的波峰位於自上述半導體晶圓的表面算起的深度為150nm以下的範圍內。
而且，較佳為，第1步驟在如下條件下進行，即，團簇離子的加速電壓小於100keV/簇(keV/Cluster)，團簇尺寸(cluster size)為100個以下，團簇摻雜量為1×1016 原子/平方公分(atoms/cm2 )以下。進而，更佳為，上述第1步驟在如下條件下進行，即，團簇離子的加速電壓為80keV/Cluster以下，團簇尺寸為60個以下，團簇摻雜量為5×1013 atoms/cm2 以下。
其次，本發明的半導體磊晶晶圓的特徵在於包括：半導體晶圓；改質層，形成於該半導體晶圓的表面，且該改質層包含固溶在該半導體晶圓中的規定元素；以及該改質層上的磊晶層；且上述改質層的上述規定元素的深度方向的濃度分佈的半值寬度(half-value width)為100nm以下。
此處，上述半導體晶圓可為矽晶圓。
而且，上述半導體晶圓亦可為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，該情況下，上述改質層位於上述矽磊晶層的表面。
進而，較佳為，上述改質層的上述濃度分佈的波峰位於自上述半導體晶圓的表面算起的深度為150nm以下的範圍內，且較佳為，上述改質層的波峰濃度為1×1015 atoms/cm3 以上。
此處，較佳為上述規定元素含有碳，更佳為上述規定 元素包含含有碳的2種以上的元素。
而且，本發明的固態攝影元件的製造方法的特徵在於：在利用上述任一製造方法製造的磊晶晶圓、或在上述任一磊晶晶圓的位於表面的磊晶層上形成固態攝影元件。
根據本發明的半導體晶圓的製造方法，對半導體晶圓照射團簇離子，而在該半導體晶圓的表面形成有包含上述團簇離子的構成元素的改質層，因而該改質層發揮更高的去疵能力，從而可製造能夠抑制金屬污染的半導體磊晶晶圓。而且，團簇離子照射的情況與單離子注入相比而言，能夠減輕對結晶造成的損傷，因而可省略離子照射後進行的恢復熱處理，從而可更有效地製造半導體磊晶晶圓。
以下，一面參照圖式一面對本發明的實施形態進行詳細說明。另外，原則上對相同構成要素附上相同的參照符號，且省略說明。而且，圖1A~圖1C及圖2A~圖2D中為了方便說明，與實際的厚度的比例有所不同，且相對於半導體晶圓10而將第1磊晶層14及第2磊晶層20的厚度誇大表示。
(半導體磊晶晶圓的製造方法)
本發明的第1實施形態的半導體磊晶晶圓100的製造方法如圖1A~圖1C所示，其特徵在於包括：第1步驟(圖1A、圖1B)，對半導體晶圓10照射團簇離子16，而在半導體晶圓10的表面10A形成包含該團簇離子16的構成元 素的改質層18；以及第2步驟(圖1C)，在半導體晶圓10的改質層18上形成磊晶層20。圖1C是由該製造方法的結果所得的半導體磊晶晶圓100的模式剖面圖。
作為半導體晶圓10，例如列舉包含矽、化合物半導體(GaAs、GaN、SiC)且表面不具有磊晶層的塊狀單晶晶圓，但在製造背面照射型固態攝影元件的情況下，一般而言使用塊狀單晶矽晶圓。而且，半導體晶圓10可使用由線切割機(wire saw)等將單晶矽錠切片而成的晶圓，該單晶矽錠是藉由柴式長晶法(Czochralski method，CZ法)或浮動區域熔融法(floating zone melting method，FZ法)而形成。而且，為了獲得更高的去疵能力，亦可添加碳及/或氮。而且，還可添加任意的雜質，而形成n型或p型。在圖1A~圖1C所示的第1實施形態中，為使用表面不具有磊晶層的塊狀半導體晶圓12來作為半導體晶圓10的例子。
而且，作為半導體晶圓10，如圖2A所示，亦可列舉在塊狀半導體晶圓12表面形成有半導體磊晶層(第1磊晶層)14的磊晶半導體晶圓。例如，為在塊狀單晶矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法而在一般的條件下形成。第1磊晶層14的厚度較佳為設為0.1μm~10μm的範圍內，更佳為設為0.2μm~5μm的範圍內。
該例中，本發明的第2實施形態的半導體磊晶晶圓200的製造方法如圖2A~圖2D所示，其特徵在於包括：第1 步驟(圖2A~圖2C)，對在塊狀半導體晶圓12的表面(至少單面)形成有第1磊晶層14的半導體晶圓10照射團簇離子16，而在半導體晶圓的表面10A(本實施形態中第1磊晶層14的表面)，形成包含團簇離子16的構成元素的改質層18；以及第2步驟(圖2D)，在半導體晶圓10的改質層18上形成磊晶層20。圖2D是該製造方法的結果而獲得的半導體磊晶晶圓200的模式剖面圖。
此處，本發明的特徵步驟為圖1A及圖2B所示的團簇離子照射步驟。將採用該步驟的技術性意義與作用效果一併進行說明。照射團簇離子16後形成的改質層18，為團簇離子16的構成元素固溶於半導體晶圓的表面的結晶的晶格間位置或置換位置而局部存在的區域，且作為去疵部位而發揮作用。推測其理由如下。亦即，以團簇離子的形態而照射的碳或硼等的元素，以高密度而局部存在於矽單晶的置換位置、晶格間位置上。而且，若將碳或硼固溶至矽單晶的平衡濃度以上，則實驗上確認到重金屬的固溶度(過渡金屬的飽和溶解度)會增加得極多。亦即，認為藉由固溶至平衡濃度以上之碳或硼，重金屬的固溶度增加，藉此對金屬之捕獲率顯著增加。
此處，本發明中因照射團簇離子16，故與注入單離子的情況相比，可獲得更高的去疵能力，亦可省略恢復熱處理。因此，可更有效地製造具有高去疵能力的半導體磊晶晶圓100、半導體磊晶晶圓200，在由利用本製法而獲得的半導體磊晶晶圓100、半導體磊晶晶圓200所製造的背面 照射型固態攝影元件中，白點缺陷的發生進一步減少。另外，本說明書中，「團簇離子」是指對多個原子或分子集合而形成塊的團簇賦予正電荷或負電荷，從而離子化。團簇為多個(通常2個~2000個左右)原子或分子相互結合而成的塊狀集團。
本發明者等人認為此種效果獲得的作用如下述。
在對矽晶圓注入例如碳的單離子的情況下，如圖3B所示，單離子彈開(flick off)構成矽晶圓的矽原子，而注入至矽晶圓中的規定深度位置。注入深度取決於注入離子的構成元素的種類及離子的加速電壓。該情況下，矽晶圓的深度方向上的碳的濃度分佈成為相對較寬的寬度，注入的碳的存在區域大致設為0.5μm~1μm左右。在利用相同能量同時照射多種離子的情況下，越為輕元素則注入得越深，亦即，注入至與各個元素的質量相應的不同的位置，因此注入元素的濃度分佈變得更寬。而且，在離子注入後形成磊晶層的過程中，注入元素藉由熱而擴散亦為濃度分佈變寬的原因。
進而，單離子一般而言以150keV~2000keV左右的加速電壓而注入，但各離子以該能量而與矽原子撞擊，因此注入了單離子的矽晶圓表面部的結晶性錯亂，使得之後在晶圓表面上成長的磊晶層的結晶性錯亂。而且，加速電壓越大，則結晶性越大幅地錯亂。因此，必需高溫且長時間地進行用於使離子注入後發生錯亂的結晶性恢復的熱處理(恢復熱處理)。
另一方面，在對矽晶圓例如注入包含碳與硼的團簇離子的情況下，如圖3A所示，團簇離子16若注入至矽晶圓，則因該能量而瞬間成為1350℃~1400℃左右的高溫狀態，從而矽熔解。然後，矽急速冷卻，碳及硼固溶於矽晶圓的表面附近。亦即，本說明書中的「改質層」是指照射的離子的構成元素固溶在半導體晶圓表面的結晶的晶格間位置或置換位置所得的層，利用二次離子質譜儀(secondary ion mass spectrometry，SIMS)在對矽晶圓的深度方向中的構成元素的濃度分佈進行測定時，確認為檢測出比基底多的構成元素的範圍。矽晶圓的深度方向上的碳及硼的濃度分佈取決於團簇離子的加速電壓及團簇尺寸，而與單離子的情況相比變得尖銳(sharp)，照射的碳及硼的存在區域大致成為500nm以下的區域(例如50nm~400nm左右)。而且，與單體離子相比，因所照射的離子形成團簇，故不會使結晶晶格成為通道(channelling)，而抑制構成元素的熱擴散亦成為濃度分佈變得尖銳的原因。結果，能夠使碳及硼的析出區域為局部且成為高濃度。而且，因在矽晶圓的表面附近形成改質層18，故能夠進一步進行臨近去疵(proximity gettering)。結果，認為可獲得更高的去疵能力。另外，只要為團簇離子的形態，則即便同時照射多種離子，該些離子亦不會以不同的深度注入，可使照射離子的構成元素位於表面附近，因而亦較佳。
而且，一般而言團簇離子為以10keV/Cluster~100keV/Cluster左右的加速電壓照射，但因團簇為多個原子或 分子的集合體，故可減小每1原子或每1分子的能量而植入，從而對半導體晶圓的結晶造成的損傷小。進而，由於上述注入機制的差異，與單離子注入相比而言，團簇離子照射亦不會使半導體晶圓的結晶性錯亂。因此，第1步驟後，亦可不對半導體晶圓10進行恢復熱處理，而將半導體晶圓10搬送至磊晶成長裝置並進行第2步驟。
團簇離子16根據結合模式而存在多種團簇，例如可利用以下的文獻所記載的公知的方法而生成。作為氣體團簇束的生成法，有(1)日本專利特開平9-41138號公報，(2)日本專利特開平4-354865號公報；作為離子束的生成法，有(1)荷電粒子束工學：石川 順三：ISBN978-4-339-00734-3：Corona公司，(2)電子‧離子束工學：電氣學會：ISBN4-88686-217-9：Ohm公司，(3)團簇離子束基礎與應用：ISBN4-526-05765-7：日刊工業新聞社。而且，一般而言，正電荷的團簇離子的產生為使用Nielsen型離子源或者Kaufmann型離子源，負電荷的團簇離子的產生為使用大電流負離子源，該大電流負離子源中使用了體積生成法。
以下對團簇離子的照射條件進行說明。首先，照射的元素未作特別限定，可列舉碳、硼、磷、砷等。然而，自獲得更高的去疵能力的觀點考慮，較佳為團簇離子含有碳作為構成元素。晶格位置的碳原子因共價鍵(covalent bond)半徑與矽單晶相比較小，故形成矽結晶晶格的收縮場，從而吸附晶格間的雜質的去疵能力高。
而且，更佳為包含含有碳作為構成元素的2種以上的元素。因根據析出元素的種類而可有效地去疵的金屬的種類不同，故藉由使2種以上的元素固溶，而能夠應對範圍更廣的金屬污染。例如，在為碳的情況下，能夠使鎳有效地去疵，在為硼的情況下，能夠使銅、鐵有效地去疵。
離子化的化合物亦未作特別限定，若列舉適合於離子化的化合物，則作為碳源，可列舉乙烷、甲烷、丙烷、芐基氣體(C7 H7 )、二氧化碳(CO2 )等，作為硼源，可列舉二硼烷、十硼烷氣體(B10 H14 )等。例如，在將混合著芐基氣體與十硼烷氣體的氣體作為材料氣體的情況下，可生成碳、硼及氫集合而成的氫化合物團簇。而且，只要將環己烷(C6 H12 )設為材料氣體，則可生成包含碳及氫的團簇離子。
其次，藉由對團簇離子的加速電壓及團簇尺寸進行控制，而可控制改質層18的構成元素的深度方向的濃度分佈的波峰的位置。本說明書中，「團簇尺寸」是指構成1個團簇的原子或分子的個數。
本實施形態的第1步驟中，自獲得更高的去疵能力的觀點考慮，以如下方式來照射團簇離子16，即，改質層18中的構成元素的深度方向的濃度分佈的波峰位於自半導體晶圓10的表面10A算起的深度為150nm以下的範圍內。另外，本說明書中，「構成元素的深度方向的濃度分佈」表示在構成元素包含2種以上的元素的情況下，並非合計，而是各個單獨的元素的分佈。
作為將波峰位置設定於該深度的範圍而必要的條件，團簇離子的加速電壓設為超過0keV/Cluster且小於100keV/Cluster，較佳為設為80keV/Cluster以下，進而較佳為設為60keV/Cluster以下。而且，團簇尺寸為2個~100個，較佳為60個以下，更佳為50個以下。
另外，加速電壓的調整中，一般而言使用(1)靜電加速、(2)高頻加速此2種方法。作為前者的方法，有如下方法：將多個電極等間隔排列，對該些之間施加相等的電壓，而在軸方向上形成等加速電場。作為後者的方法，有使離子一邊以直線狀移動、一邊使用高頻進行加速的直線加速(linac)法。而且，團簇尺寸的調整可藉由如下來進行，即，對自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時向細絲(filament)施加的電壓等進行調整。另外，團簇尺寸可藉由如下而求出，即，藉由四重極高頻電場(quadrupole high frequency electric field)的質量分析或飛行時間(time-of-flight)質量分析而求出團簇個數分佈，並取團簇個數的平均值而求出。
而且，團簇離子的摻雜量可藉由控制離子照射時間而加以調整。本實施形態中，團簇摻雜量設為1×1013 atoms/cm2 ~1×1016 atoms/cm2 ，較佳為設為5×1013 atoms/cm2 以下。這是因為，在小於1×1013 atoms/cm2 的情況下，存在無法充分獲得去疵能力的可能性，在超過1×1016 atoms/cm2 的情況下，有對磊晶表面造成較大損傷之虞。
根據本實施形態，如上述般，無需利用RTA/RTO(快 速熱氧化，rapid thermal oxidation)等與磊晶裝置不同的其他急速急冷加熱裝置來進行恢復熱處理。這是因為，在用於形成以下所述的磊晶層20的磊晶裝置內，藉由在磊晶成長之前進行的氫氣烘烤(hydrogen baking)處理，而能夠使半導體晶圓10的結晶性充分恢復。氫氣烘烤處理的一般的條件是，將磊晶成長裝置內設為氫環境氣體，自1100℃~1115℃左右的狀態開始，以1℃/秒~15℃/秒的速度升溫至1120℃~1150℃左右，並在該溫度下維持30秒~1分鐘。
當然在第1步驟後、第2步驟前，亦可利用與磊晶裝置不同的急速急冷加熱裝置來進行恢復熱處理。然而即便在該情況下，在1000℃以下且小於10秒的比先前短的時間的條件下即能夠使結晶性充分恢復。
作為形成在改質層18上的第2磊晶層20，可列舉矽磊晶層，可藉由一般的條件而形成。例如，將氫設為載氣(carrier gas)，將二氯矽烷、三氯矽烷等的來源氣體導入至腔室內，能夠以1000℃~1150℃左右且藉由CVD法而於半導體晶圓10上磊晶成長。磊晶層20較佳為厚度設為1μm~10μm的範圍內，更佳為設為3μm~5μm。這是因為在小於1μm的情況下，存在藉由來自半導體晶圓10的摻雜劑的外方擴散而第2磊晶層20的電阻率發生變化的可能性，而且，在超過10μm的情況下，有對固態攝影元件的分光感度特性產生影響之虞。第2磊晶層20成為用於製造背面照射型固態攝影元件的裝置層。
另外，在圖2A~圖2D所示的第2實施形態中，其特徵之一在於不對塊狀半導體晶圓12而對第1磊晶層14進行團簇離子照射。塊狀半導體晶圓與磊晶層相比氧濃度高2階左右。因此，形成在塊狀半導體晶圓中的改質層比形成在磊晶層的改質層有更多的氧得以擴散，從而捕獲大量的氧。被捕獲的氧在元件製程中自捕獲部位重新放出，並向裝置的活性區域擴散，而形成點缺陷，因此會對裝置的電氣特性造成不良影響。因此，對固溶氧濃度低的磊晶層進行離子注入，而在幾乎可忽視氧擴散的影響的磊晶層中形成去疵層成為元件製程中重要的設計條件。
(半導體磊晶晶圓)
其次，對藉由上述製造方法而獲得的半導體磊晶晶圓100、半導體磊晶晶圓200進行說明。第1實施形態的半導體磊晶晶圓100及第2實施形態的半導體磊晶晶圓200如圖1C及圖2D所示，其包括：半導體晶圓10；改質層18，形成在該半導體晶圓10的表面，且包含固溶在半導體晶圓10中的規定元素；以及該改質層18上的磊晶層20。而且，其特徵在於：任一者中改質層18的規定元素的深度方向的濃度分佈的半值寬度W為100nm以下。亦即，根據本發明的製造方法，與單離子注入相比，可使構成團簇離子的元素的析出區域為局部且為高濃度，其結果為，能夠將上述半值寬度W設為100nm以下。而且，自獲得高去疵能力的觀點考慮，更佳為半值寬度W設為85nm以下，而作為下限則可設定為10nm。另外，本說明書中的「深度方 向的濃度分佈」是指藉由SIMS(二次離子質量分析儀)測定的深度方向的濃度分佈。
作為規定元素，只要為半導體晶圓的主材料(矽晶圓的情況下，為矽)以外的元素則不作特別限定，但如上述般，較佳為碳或含碳的2種以上的元素。
自獲得更高的去疵能力的觀點考慮，半導體磊晶晶圓100、半導體磊晶晶圓200中的任一者均較佳為，改質層18中的濃度分佈的波峰位於自半導體晶圓10的表面算起的深度為150nm以下的範圍內。而且，濃度分佈的波峰濃度較佳為1×1015 atoms/cm3 以上，更佳為1×1017 atoms/cm3 ~1×1022 atoms/cm3 的範圍內，進而較佳為1×1019 atoms/cm3 ~1×1021 atoms/cm3 的範圍內。
而且，改質層18的深度方向厚度被定義為，上述濃度分佈中檢測出比基底高的濃度的深度區域的厚度，可設為30nm~400nm的範圍內。
根據本實施形態的半導體磊晶晶圓100、半導體磊晶晶圓200，可發揮比先前高的去疵能力，藉此可進一步抑制金屬污染。
(固態攝影元件的製造方法)
本發明的實施形態的固態攝影元件的製造方法的特徵在於，在利用上述的製造方法而製造的磊晶晶圓或在上述磊晶晶圓、亦即半導體磊晶晶圓100、半導體磊晶晶圓200的位於表面的磊晶層20上，形成固態攝影元件。藉由該製造方法而獲得的固態攝影元件，與先前相比可充分抑制白 點缺陷的發生。
以上，對本發明的代表實施形態進行了說明，但本發明並不限定於該些實施形態。例如，亦可在半導體晶圓10上形成2層磊晶層。
[實例]
(實驗例1)
(實例1-1)
準備自CZ結晶而獲得的n型矽晶圓(厚度：725μm，摻雜劑種類：磷，摻雜劑濃度：1×1015 atoms/cm3 )。其次，使用團簇離子產生裝置(日新離子機器公司製造，型號：CLARIS)，在表1所記載的條件下生成團簇離子，並照射至矽晶圓。其後，作為使藉由團簇離子照射而錯亂的結晶性恢復的充分熱處理，藉由RTA裝置(Mattson Thermal Products公司製造)進行表1所記載的條件的恢復熱處理。然後，將矽晶圓搬送至單片式磊晶成長裝置(Applied Materials公司製造)內，在裝置內以1120℃的溫度實施30秒的氫氣烘烤處理後，將氫作為載氣，將二氯矽烷作為來源氣體而以1150℃並藉由CVD法，於矽晶圓上使矽的磊晶層(厚度：4μm，摻雜劑種類：磷，摻雜劑濃度：1×1015 atoms/cm3 )磊晶成長，從而製成依照本發明的矽磊晶晶圓。
(實例1-2~實例1-4)
除將團簇離子照射條件及恢復熱處理條件如表1所示進行變更以外，與實例1-1同樣地製造依據本發明的矽磊晶晶圓。可知實例1-2、實例1-4未進行利用RTA裝置的 恢復熱處理。另外，實例1-1~實例1-4中，以80keV/Cluster照射團簇離子，而各團簇包含3個碳原子(原子量12)及3個氫原子(原子量1)。因此，1個碳原子所接收到的能量成為80×{12×3/(12×3+1×3)}/3=24.6keV。
(比較例1-1~比較例1-2)
取代團簇離子照射步驟，而在表1所示的條件下進行單離子注入步驟，除此以外，與各實例同樣地，製造比較例的矽磊晶晶圓。另外，比較例1-1~比較例1-2中，各單離子以100keV的能量照射至矽晶圓。
<評估方法及評估結果>
對上述實例及比較例中製作的各樣品進行評估。評估方法為以下所示。
(1)SIMS測定
對上述實例及比較例中製作的各樣品，藉由二次離子質量分析(SIMS)進行測定，而獲得照射元素的濃度分佈。以測定結果為代表，將摻雜量相同的實例1-2及比較例1-2的碳的濃度分佈表示於圖4中。另外，就橫軸的深度而言，將矽晶圓的表面設為零。該實例1-2中，半值寬度為83.3nm，波峰濃度為5.83×1019 atoms/cm3 。另一方面，比較例1-2中半值寬度為245.9nm，波峰濃度為1.50×1019 atoms/cm3 。關於其他實例及比較例，將半值寬度及波峰濃度的值表示於表1中。而且，波峰深度亦表示於表1中。
(2)去疵能力評估
對實例及比較例中製作的各樣品的矽晶圓表面，以Ni 污染液及Cu污染液(均為1.0×1012 /cm2 )，分別使用旋塗污染法而故意進行污染，繼而實施900℃、30分鐘的熱處理。然後，進行SIMS測定。以測定結果為代表，將實例1-2及比較例1-2的Ni濃度分佈(圖5)及Cu濃度分佈(圖6)分別連同C濃度分佈而表示。
(3)白點缺陷
使用上述實例及比較例中製作的各樣品來製作背面照射型固態攝影元件，然後，對該背面照射型固態攝影元件，使用半導體參數解析裝置，測定光電二極體(photodiode)的暗時洩漏電流並轉換為畫素資料(白點缺陷的個數資料)，藉此對每單位面積(1cm2 )的白點缺陷的個數進行測定，且對白點缺陷發生的抑制進行評估。將結果表示於表1中。
(4)重金屬污染
對於所獲得的樣品，藉由旋塗污染法，使樣品的表面被鎳(1.0×1012 atoms/cm3 )污染後，以900℃實施1小時熱處理，然後，藉由對樣品的表面選擇性蝕刻而測定樣品表面的缺陷密度(個/cm2 )。將結果表示於表1中。
(5)光點缺陷(Light Point Defect，LPD)映射圖(map)的評估
對於實例及比較例中製作的各樣品，使用晶圓表面檢查裝置(KLA-Tencor公司製造，SP-1)來檢測LPD。以測定結果為代表，將實例1-2及比較例1-2的LPD映射圖表示於圖7中。將關於其他實例及比較例的LPD的個數表示於表1中。
<評估結果的考察>
根據以上的結果，如表1所示，實例中的照射元素的濃度分佈的半值寬度小於比較例，在如實例1-2與比較例1-2般使摻雜量一致而加以比較的情況下(亦參照圖4)，實例的波峰濃度大於比較例。因此，可知藉由團簇離子照射，可形成比單離子注入更局部且高濃度的改質層。結果，發現以下的特性提高。
首先，如圖5及圖6所示，實例中，改質層中捕獲了大量的Ni及Cu，而比較例中的捕獲量明顯比實例少。因此，可知實例中可獲得更高的去疵能力。而且，根據表1，與比較例相比，實例中可抑制形成固態攝影元件時的白點缺陷，亦可減少由重金屬污染而引起的缺陷密度，亦可減少LPD。而且，實例中即便不進行利用RTA裝置的恢復熱處理，亦可在磊晶成長裝置中的氫氣烘烤處理中使結晶性充分恢復，而比較例中，需要進行長時間的恢復熱處理。
(實驗例2)
(實例2-1)
將由CZ結晶獲得的n型矽晶圓(厚度：725μm，摻雜劑種類：磷，摻雜劑濃度：1×1015 atoms/cm3 )搬送至單片式磊晶成長裝置(Applied Materials公司製造)內，在裝置內以1120℃的溫度實施30秒的氫氣烘烤處理後，在該晶圓上，將氫設為載氣，將二氯矽烷設為來源氣體而以1150℃並藉由CVD法使矽的第1磊晶層(厚度：0.3μm，摻雜劑種類：磷，摻雜劑濃度：1×1015 atoms/cm3 )磊晶成 長。其次，使用團簇離子產生裝置(日新離子機器公司製造，型號：CLARIS)，在表2所記載的條件下生成團簇離子，並照射至第1磊晶層。然後，作為使藉由團簇離子照射而錯亂的結晶性恢復的充分的熱處理，藉由RTA裝置(Mattson Thermal Products公司製造)進行表2所記載的條件的恢復熱處理。然後，將矽晶圓再次搬送至磊晶成長裝置內，在與第1磊晶層同樣的條件下，於第1磊晶層上形成第2磊晶層，而製成依據本發明的矽磊晶晶圓。
(實例2-2~實例2-4)
除團簇離子照射條件及恢復熱處理條件如表2所示進行變更以外，與實例2-1同樣地製造依據本發明的矽磊晶晶圓。實例2-2、實例2-4並不進行利用RTA裝置的恢復熱處理。另外，實例2-1~實例2-4中，1個碳原子所接收的能量成為24.6keV。
(比較例2-1~比較例2-2)
取代團簇離子照射步驟，而在表2所示的條件下進行單離子注入步驟，除此以外，與各實例同樣地製造比較例的矽磊晶晶圓。另外，比較例2-1~比較例2-2中，各單離子以100keV的能量照射至矽晶圓。
<評估方法及評估結果>
對於上述實例及比較例中製作的各樣品，進行與實驗例1進行的同樣的5種評估，並將結果表示於表2及圖8~圖11中。
根據以上的結果，即便在對磊晶層照射了團簇離子的實驗例2中，亦可獲得與對塊狀矽晶圓照射團簇離子的實驗例1同樣的結果。
[產業上之可利用性]
根據本發明，可提供更有效地製造藉由發揮更高的去疵能力而可抑制金屬污染的半導體磊晶晶圓的方法。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧塊狀半導體晶圓
14‧‧‧第1磊晶層
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧第2磊晶層
100、200‧‧‧半導體磊晶晶圓
圖1A~圖1C是說明本發明的一實施形態的半導體磊晶晶圓100的製造方法的模式剖面圖。
圖2A~圖2D是說明本發明的另一實施形態的半導體磊晶晶圓200的製造方法的模式剖面圖。
圖3A是說明照射團簇離子的情況下的照射機制的模式圖，圖3B是說明注入單離子的情況下的注入機制的模式圖。
圖4是表示實例1-2及比較例1-2的碳濃度相對於自矽晶圓的表面算起的深度的分佈的曲線(濃度分佈)。
圖5是對實例1-2及比較例1-2的Ni的去疵能力加以比較所得的曲線。
圖6是對實例1-2及比較例1-2的Cu的去疵能力加以比較所得的曲線。
圖7是實例1-2及比較例1-2的LPD映射圖。
圖8是表示實例2-2及比較例2-2的碳濃度相對於自矽晶圓的表面算起的深度的分佈的曲線(濃度分佈)。
圖9是對實例2-2及比較例2-2的Ni的去疵能力加以 比較所得的曲線。
圖10是對實例2-2及比較例2-2的Cu的去疵能力加以比較所得的曲線。
圖11是實例2-2及比較例2-2的LPD映射圖。
10‧‧‧半導體晶圓
12‧‧‧塊狀半導體晶圓
18‧‧‧改質層
20‧‧‧第2磊晶層
100‧‧‧半導體磊晶晶圓

Claims (17)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包括：第1步驟，對半導體晶圓照射團簇離子，在上述半導體晶圓的表面形成包含上述團簇離子的構成元素的改質層；以及第2步驟，在上述半導體晶圓的上述改質層上形成磊晶層；且上述製造方法獲得半值寬度為100nm以下的半導體磊晶晶圓，上述半值寬度為在上述第2步驟後的改質層的上述構成元素的深度方向的濃度分佈的半值寬度。
  2. 如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為矽晶圓。
  3. 如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，在上述第1步驟中，上述改質層形成於上述矽磊晶層的表面。
  4. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中在上述第1步驟後，不對上述半導體晶圓進行用於結晶性恢復的熱處理，而將上述半導體晶圓搬送至磊晶成長裝置而進行上述第2步驟。
  5. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中上述團簇離子含有碳作為構成元素。
  6. 如申請專利範圍第5項所述之半導體磊晶晶圓的製 造方法，其中上述團簇離子包含含有碳作為構成元素的2種以上的元素。
  7. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中上述第1步驟中，以上述改質層的上述構成元素的深度方向的濃度分佈的波峰位於自上述半導體晶圓的表面算起的深度為150nm以下的範圍內的方式來照射上述團簇離子。
  8. 如申請專利範圍第7項所述之半導體磊晶晶圓的製造方法，其中上述第1步驟為在團簇離子的加速電壓小於100keV/Cluster、團簇尺寸為100個以下、團簇摻雜量為1×1016 atoms/cm2 以下的條件下進行。
  9. 如申請專利範圍第7項所述之半導體磊晶晶圓的製造方法，其中上述第1步驟為在團簇離子的加速電壓為80keV/Cluster以下、團簇尺寸為60個以下、團簇摻雜量為5×1013 atoms/cm2 以下的條件下進行。
  10. 一種半導體磊晶晶圓，其特徵在於包括：半導體晶圓；改質層，形成於上述半導體晶圓的表面，包含固溶在上述半導體晶圓中的規定元素；以及上述改質層上的磊晶層；且上述改質層的上述規定元素的深度方向的濃度分佈的 半值寬度為100nm以下。
  11. 如申請專利範圍第10項所述之半導體磊晶晶圓，其中上述半導體晶圓為矽晶圓。
  12. 如申請專利範圍第10項所述之半導體磊晶晶圓，其中上述半導體晶圓為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，上述改質層位於上述矽磊晶層的表面。
  13. 如申請專利範圍第10項或第11項所述之半導體磊晶晶圓，其中上述改質層的上述濃度分佈的波峰位於自上述半導體晶圓的表面算起的深度為150nm以下的範圍內。
  14. 如申請專利範圍第10項或第11項所述之半導體磊晶晶圓，其中上述改質層的上述濃度分佈的波峰濃度為1×1015 atoms/cm3 以上。
  15. 如申請專利範圍第10項或第11項所述之半導體磊晶晶圓，其中上述規定元素含有碳。
  16. 如申請專利範圍第15項所述之半導體磊晶晶圓，其中上述規定元素包含含有碳的2種以上的元素。
  17. 一種固態攝影元件的製造方法，其特徵在於：在利用如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法而製造的磊晶晶圓、或在如申請專利範圍第10項所述之半導體磊晶晶圓的位於表面的磊晶層上，形成固態攝影元件。
TW101113620A 2011-05-13 2012-04-17 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法 TWI487007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011107943 2011-05-13
JP2011107931 2011-05-13

Publications (2)

Publication Number Publication Date
TW201246298A TW201246298A (en) 2012-11-16
TWI487007B true TWI487007B (zh) 2015-06-01

Family

ID=47176518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113620A TWI487007B (zh) 2011-05-13 2012-04-17 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法

Country Status (7)

Country Link
US (2) US9496139B2 (zh)
JP (1) JP5673811B2 (zh)
KR (2) KR20140009565A (zh)
CN (1) CN103534791B (zh)
DE (1) DE112012002072B4 (zh)
TW (1) TWI487007B (zh)
WO (1) WO2012157162A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6442817B2 (ja) * 2013-08-20 2018-12-26 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6413238B2 (ja) * 2014-01-07 2018-10-31 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN103794473B (zh) * 2014-01-28 2016-04-06 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
JP6427894B2 (ja) * 2014-02-21 2018-11-28 株式会社Sumco エピタキシャルウェーハの製造方法
JP6318728B2 (ja) * 2014-03-13 2018-05-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6176593B2 (ja) * 2014-04-11 2017-08-09 信越半導体株式会社 シリコンウェーハの製造方法
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6295815B2 (ja) * 2014-05-13 2018-03-20 株式会社Sumco 貼り合わせウェーハの製造方法
JP6427946B2 (ja) * 2014-05-13 2018-11-28 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6380063B2 (ja) * 2014-12-08 2018-08-29 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6524862B2 (ja) * 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6459948B2 (ja) 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) * 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6686419B2 (ja) * 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6327393B1 (ja) 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
EP3422394B1 (en) * 2017-06-29 2021-09-01 Infineon Technologies AG Method for processing a semiconductor substrate
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6812962B2 (ja) 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6819631B2 (ja) * 2018-02-27 2021-01-27 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP7035925B2 (ja) * 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7074105B2 (ja) * 2019-04-03 2022-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP7230877B2 (ja) * 2020-04-20 2023-03-01 株式会社Sumco エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
WO2022044562A1 (ja) * 2020-08-26 2022-03-03 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
CN112379401B (zh) * 2020-11-16 2022-09-16 中国科学院近代物理研究所 一种用于重离子治疗装置的实时剂量评估系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
US20040232422A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US20040235264A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
TW200943432A (en) * 2007-11-13 2009-10-16 Varian Semiconductor Equipment Particle beam assisted modification of thin film materials
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
US7851773B2 (en) * 2006-06-13 2010-12-14 Semiquip, Inc. Ion beam apparatus and method employing magnetic scanning
JP4650493B2 (ja) * 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子用半導体基板およびその製造方法
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011054879A (ja) * 2009-09-04 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011054763A (ja) * 2009-09-02 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
US20040232422A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US20040235264A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
TW200943432A (en) * 2007-11-13 2009-10-16 Varian Semiconductor Equipment Particle beam assisted modification of thin film materials

Also Published As

Publication number Publication date
US20170077171A1 (en) 2017-03-16
TW201246298A (en) 2012-11-16
DE112012002072T5 (de) 2014-02-20
KR20150127740A (ko) 2015-11-17
CN103534791B (zh) 2016-05-11
JP5673811B2 (ja) 2015-02-18
US20140080247A1 (en) 2014-03-20
US9847370B2 (en) 2017-12-19
CN103534791A (zh) 2014-01-22
KR20140009565A (ko) 2014-01-22
DE112012002072B4 (de) 2023-11-16
WO2012157162A1 (ja) 2012-11-22
JPWO2012157162A1 (ja) 2014-07-31
KR101991882B1 (ko) 2019-06-21
US9496139B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法