JP6056772B2 - エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ Download PDF

Info

Publication number
JP6056772B2
JP6056772B2 JP2014001074A JP2014001074A JP6056772B2 JP 6056772 B2 JP6056772 B2 JP 6056772B2 JP 2014001074 A JP2014001074 A JP 2014001074A JP 2014001074 A JP2014001074 A JP 2014001074A JP 6056772 B2 JP6056772 B2 JP 6056772B2
Authority
JP
Japan
Prior art keywords
epitaxial
silicon wafer
wafer
resistivity
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014001074A
Other languages
English (en)
Other versions
JP2015130396A (ja
Inventor
卓朗 岩永
卓朗 岩永
栗田　一成
一成 栗田
武 門野
武 門野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US15/104,592 priority Critical patent/US20160348181A1/en
Priority to JP2014001074A priority patent/JP6056772B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201480068022.XA priority patent/CN106062937B/zh
Priority to US15/104,692 priority patent/US10062569B2/en
Priority to KR1020167016687A priority patent/KR101856012B1/ko
Priority to PCT/JP2014/006163 priority patent/WO2015104755A1/ja
Priority to DE112014006124.7T priority patent/DE112014006124B4/de
Priority to TW103146424A priority patent/TWI534306B/zh
Publication of JP2015130396A publication Critical patent/JP2015130396A/ja
Application granted granted Critical
Publication of JP6056772B2 publication Critical patent/JP6056772B2/ja
Priority to US15/996,924 priority patent/US10453682B2/en
Priority to US17/038,941 priority patent/USRE49657E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハに関し、特に、エピタキシャル欠陥の形成を抑制しつつ、優れたゲッタリング能力を有するエピタキシャルウェーハを製造する方法に関する。
近年、シリコンデバイスの微細化が益々進行し、デバイス形成領域において、リーク電流の増大やキャリアのライフタイム短縮の原因となる結晶欠陥が存在しないことが要求されている。この要求に応えるために、シリコンウェーハ上にエピタキシャル層を成長させたエピタキシャルウェーハを作製し、表面のエピタキシャル層をデバイス形成領域として使用している。
さて、シリコンデバイスの製造プロセスにおける問題点の１つとして、ウェーハ中への重金属の混入が挙げられる。例えば、コバルト、銅やニッケルといった重金属がウェーハ中に混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そこで、デバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法を採用するのが通例である。
このゲッタリング法としては、ウェーハ内部に酸素を析出させ、形成された酸素析出物をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法（ＩＧ法；Intrinsic Gettering method）と、ウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとする、エクストリンシック・ゲッタリング法（ＥＧ法；Extrinsic Gettering method）がある。
しかし、デバイス形成プロセスの低温化およびシリコンウェーハの大口径化により、シリコンウェーハ、ひいてはエピタキシャルウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、形成プロセス温度の低温化により、ウェーハ内部に酸素析出物を形成させることが困難となっている。また、３００ｍｍ以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、ウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成できない状況にある。
このように、現在、ウェーハに対してゲッタリング能力を付与するのが困難な状況にある。
エピタキシャルウェーハにゲッタリング能力を付与する方法として、特許文献１には、炭素イオンをシリコンウェーハ表面に注入し、シリコンウェーハの表面部に高濃度の炭素を含む領域（以下、「高濃度炭素領域」と称する）からなるゲッタリング層を形成したシリコンウェーハを作製した後、このシリコンウェーハの表面上にエピタキシャル層を形成することにより、優れたゲッタリング能力を有するエピタキシャルウェーハを作製する技術が提案されている。
しかし、シリコンウェーハ上にエピタキシャル層を形成する際、あるいはデバイス形成領域上にデバイス素子を形成する際に、汚染金属がウェーハ表面に付着すると、上記したデバイス形成プロセスの低温化によりデバイス形成領域から離れることができず、ウェーハ表面から深い位置に存在するゲッタリングサイトに捕獲されない懸念がある。
また、ウェーハ表面から深い位置に炭素イオンを高濃度で注入してゲッタリング層を形成するためには、炭素イオンの加速電圧を高める必要があり、その結果、ウェーハ表面の結晶性が悪化して、その上に成長させるエピタキシャル層に欠陥を発生させる問題もある。
こうした問題を解決する方法として、特許文献２には、原子または分子が複数集合して塊となったクラスターのイオンをシリコンウェーハ表面近傍のごく浅い位置に注入して、高濃度素領域からなるゲッタリング層としての改質層を形成することにより、ウェーハ表面の結晶性の乱れの問題を解決し、かつより優れたゲッタリング能力を有するエピタキシャルウェーハを製造する技術について記載されている。
特開平５−１５２３０４号公報 国際公開第２０１２／１７１６２号パンフレット
特許文献２に記載されたクラスターイオン照射により形成された改質層は、特許文献１に記載されたイオン注入法により得られたゲッタリング層に比べて高いゲッタリング能力を有している。しかし、上述のように、デバイスの微細化が益々進行していることから、金属汚染対策への要求も厳しさを増しており、ゲッタリング能力の更なる向上が望まれている。
特許文献２に記載されたクラスターイオン照射技術において、エピタキシャルウェーハのゲッタリング能力を向上させるためには、照射するクラスターイオンのドーズ量を増加させればよい。しかしながら、発明者らが、ゲッタリング能力を向上させるべく、ドーズ量を増加させてクラスターイオンの照射を行い、エピタキシャルウェーハを作製したところ、エピタキシャル層に形成される結晶欠陥（すなわち、エピタキシャル欠陥）が増加することが判明した。
このように、クラスターイオン照射技術によりエピタキシャルウェーハにゲッタリング能力を付与するに当たり、ゲッタリング能力の向上とエピタキシャル欠陥の低減はトレードオフの関係にあり、エピタキシャル欠陥の形成を抑制しつつ、優れたゲッタリング能力を有するエピタキシャルウェーハを製造する方途を確立する必要がある。
そこで、本発明の目的は、エピタキシャル欠陥の形成を抑制しつつ、優れたゲッタリング能力を有するエピタキシャルウェーハを製造する方途を提供することにある。
発明者らは、上記課題を解決する方途について鋭意検討した。その結果、クラスターイオン照射技術によりゲッタリング能力が高めたられたエピタキシャルウェーハを提供するに当たり、エピタキシャルウェーハの基板であるシリコンウェーハの抵抗率を低減することがエピタキシャル層への欠陥の発生を抑制するのに有効であることを見出した。
しかし、一般的に抵抗率の低いシリコンウェーハを用いて、シリコンウェーハの抵抗率よりも抵抗の高いエピタキシャル層を形成したエピタキシャルウェーハは、デバイス形成工程における熱処理などを受けると、シリコンウェーハ中のドーパントや酸素がエピタキシャル層内に拡散してエピタキシャル層の抵抗率が変動してしまう問題がある。
本発明者らの実験によれば、低抵抗率のシリコンウェーハに対して所定のドーズ量範囲でクラスターイオンを照射した場合には、エピタキシャル層内へのドーパントの拡散が抑制され、加えてシリコンウェーハ中の酸素もエピタキシャル層内に拡散することを抑制できることを知見し、本発明を完成させるに至った。
すなわち、本発明の要旨構成は以下の通りである。
（１）０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハの表面に２．０×１０１４／ｃｍ２以上１．０×１０１６／ｃｍ２以下のドーズ量で少なくとも炭素を含むクラスターイオンを照射して、前記シリコンウェーハの表面部に、前記クラスターイオンの構成元素が固溶してなる改質層を形成するクラスターイオン照射工程と、前記シリコンウェーハの改質層上に前記シリコンウェーハよりも高い抵抗率を有するエピタキシャル層を形成するエピタキシャル層形成工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
（２）前記クラスターイオンが構成元素として炭素を含む２種以上の元素を含む、前記（１）に記載のエピタキシャルウェーハの製造方法。
（３）前記シリコンウェーハの抵抗率は、ホウ素の添加により調整されたものである、前記（１）または（２）に記載のエピタキシャルウェーハの製造方法。
（４）前記クラスターイオン照射工程の後かつ前記エピタキシャル層形成工程の前に、非酸化性雰囲気において５００℃以上１１００℃以下の温度にて熱処理を行う熱処理工程をさらに有する、前記（１）〜（３）のいずれか一項に記載のエピタキシャルウェーハの製造方法。
（５）０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハと、該シリコンウェーハの表面部に形成された、該シリコンウェーハ中に少なくとも炭素を含む所定元素が固溶してなる改質層と、該改質層上に、前記シリコンウェーハよりも高い抵抗率を有するエピタキシャル層と、を有し、前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であり、前記改質層における前記濃度プロファイルのピーク濃度が、９．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とするエピタキシャルウェーハ。
（６）前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する、前記（５）に記載のエピタキシャルウェーハ。
（７）前記所定元素が炭素を含む２種以上の元素を含む、前記（５）または（６）に記載のエピタキシャルウェーハ。
（８）前記シリコンウェーハの抵抗率は、ホウ素の添加により調整されたものである、前記（５）〜（７）のいずれか一項に記載のエピタキシャルウェーハ。
本発明によれば、エピタキシャルウェーハの基板として低抵抗率を有するシリコンウェーハを用いるため、エピタキシャル欠陥の形成を抑制しつつ、優れたゲッタリング能力を有するエピタキシャルウェーハを得ることができる。
また、上記低抵抗率を有するシリコンウェーハへのクラスターイオンの照射を適正な範囲内にあるドーズ量で行うため、シリコンウェーハからエピタキシャル層への酸素およびドーパントの拡散を抑制し、エピタキシャル層の抵抗率の変動を抑制することができる。
本発明によるエピタキシャルウェーハの製造方法を説明する摸式断面図である。 クラスターイオンのドーズ量と、ホウ素のエピタキシャル層内への拡散を抑制する効果との関係を説明する図である。 本発明によるエピタキシャルウェーハの製造方法により、シリコンウェーハ中の酸素のエピタキシャル層への拡散が抑制される様子を説明する図である。 本発明によるエピタキシャルウェーハの製造方法により、シリコンウェーハ中の抵抗率の変動が抑制される様子を説明する図である。
（エピタキシャルウェーハの製造方法）
以下、図面を参照して、本発明の実施形態について説明する。図１は、本発明によるエピタキシャルウェーハの製造方法を説明する模式断面図である。この図に示すエピタキシャルウェーハ１００の製造方法は、シリコンウェーハ１０の表面１０Ａに少なくとも炭素を含むクラスターイオン１６を照射して、シリコンウェーハ１０の表面部に、クラスターイオン１６の構成元素が固溶してなる改質層１８を形成するクラスターイオン照射工程と（図１（Ａ）〜（Ｃ））、シリコンウェーハ１０の改質層１８上にシリコンウェーハ１０よりも高い抵抗率を有するエピタキシャル層２０を形成するエピタキシャル層形成工程とを有する（図１（Ｄ））。ここで、シリコンウェーハ１０として、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハを用いること、およびクラスターイオン１６の照射を２．０×１０１４ａｔｏｍｓ／ｃｍ２以上１．０×１０１６ａｔｏｍｓ／ｃｍ２以下のドーズ量で行うこと、が肝要である。
上述のように、シリコンウェーハにクラスターイオンを照射してエピタキシャルウェーハにゲッタリング能力を付与するに当たり、クラスターイオンのドーズ量を増加させることにより、エピタキシャルウェーハのゲッタリング能力を向上させることができる。しかも、低抵抗率を有するシリコンウェーハを用いることにより、エピタキシャル層への欠陥の発生を抑制することができる。これは、おそらくドーパントを高濃度に添加することにより、シリコンウェーハそのものの熱伝導度が低くなり、クラスターイオンがシリコンウェーハ表面に衝突した際に発生する熱が除去されにくくなり、クラスターイオンの照射によって生じたシリコンウェーハ表面のダメージが、クラスターイオンの照射によって生じる熱によって回復し易くなっているためと思われる。
こうして、クラスターイオン照射技術により、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハを用いることにより、エピタキシャル欠陥の形成を抑制しつつ、優れたゲッタリング能力を有するエピタキシャルウェーハを作製することができる。なお、抵抗率が０．１Ω・ｃｍを超えると、抵抗が高いために十分なエピタキシャル欠陥形成の抑制効果が得られず、抵抗率が０．００１Ω・ｃｍ未満ではシリコン結晶の育成そのものが困難となる。
また、クラスターイオン照射のドーズ量を、２．０×１０１４ａｔｏｍｓ／ｃｍ２以上とすることにより、デバイス形成工程における熱処理後にも、シリコンウェーハ中のドーパントおよび酸素がエピタキシャル層内へ拡散するのを抑制して、エピタキシャル層の抵抗率が変動するのを抑制することができる。これは、おそらくドーパントの拡散は格子間シリコンによって助長されるが、クラスターイオン照射による高濃度の炭素と格子間シリコンとが結合して格子間シリコンの濃度が低下し、その結果、ドーパントの拡散が抑制されるためと考えられる。ただし、ドーズ量を１．０×１０１６ａｔｏｍｓ／ｃｍ２を超える値とすると、シリコンウェーハ最表面の結晶性の乱れが大きくなりすぎてしまい、エピタキシャル成長処理時にエピタキシャル層に発生する欠陥個数を増大させてしまうおそれがある。
このように、基板として０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハを使用し、２．０×１０１４ａｔｏｍｓ／ｃｍ２以上１．０×１０１６ａｔｏｍｓ／ｃｍ２以下のドーズ量でクラスターイオンの照射を行うことにより、エピタキシャル欠陥の形成を抑制しつつ、デバイス形成工程における熱処理時にシリコンウェーハ中のドーパントおよび酸素がエピタキシャル層へ拡散するのを抑制できる、優れたゲッタリング能力を有するエピタキシャルウェーハを得ることができる。以下、本発明によるエピタキシャルウェーハの製造方法の各工程について説明する。
まず、エピタキシャルウェーハ１００の基板として、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハ１０を用意する（図１（Ａ））。本発明における抵抗率は、拡散拡がり抵抗測定法（ＳＲ法；Spreading Resistance Analysis）や四探針法などの測定方法によって測定できる。
このようなシリコンウェーハ１０の素材である単結晶シリコンインゴットは、例えばチョクラルスキー法（ＣＺ法）により育成することができる。具体的には、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより育成することができる。
抵抗率の上記範囲への調整は、石英ルツボに投入するドーパントの量を調整することにより行うことができる。ドーパントとしては、ｐ型、ｎ型に関係なく、ホウ素、リン、アンチモン、砒素等を何れのドーパントを用いることができる。なお、砒素およびアンチモンは非常に蒸発しやすいためシリコン結晶中のドーパント濃度を十分に高くすることが難しく、低い抵抗率のシリコン結晶を製造することが難しい問題があるのに対して、ホウ素やリンは偏析係数がより１に近く、低い抵抗率のシリコンウェーハを製造することができるため、ホウ素またはリンを用いることが好ましい。特に、ホウ素を用いた場合には、比較的拡散速度の遅いＦｅなどに対するゲッタリング効果が高まるという利点がある。
次いで、用意した低抵抗率を有するシリコンウェーハ１０の表面１０Ａに、少なくとも炭素を含むクラスターをイオン化させたクラスターイオン１６を照射する（図１（Ｂ））。クラスターイオン１６の照射は、モノマーイオンよりも低いエネルギーでクラスターイオン１６の構成元素をシリコンウェーハ１０の表面部に導入できるため、モノマーイオンを注入する場合に比べて、炭素を含む、クラスターイオン１６の構成元素の最大濃度の位置をより表面１０Ａに近く位置させることができる。また、クラスターイオン１６の構成元素が分布するウェーハ深さ方向の範囲を狭めることができるため、クラスターイオン１６の構成元素の最大濃度を高めることもできる。さらに、クラスターイオン１６を低エネルギーで照射するため、シリコンウェーハ１０の表面の結晶性の乱れを抑制することもできる。
ここで、クラスターイオンの炭素源として、エタン、メタン、プロパン、ジベンジル（Ｃ１４Ｈ１４）、二酸化炭素（ＣＯ２）等を使用することができる。また、小サイズのクラスターイオンビームを形成しやすいため、ピレン（Ｃ１６Ｈ１０）、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。
クラスターイオン１６のドーズ量は、２．０×１０１４ａｔｏｍｓ／ｃｍ２以上１．０×１０１６ａｔｏｍｓ／ｃｍ２以下とする。前述したように、ドーズ量が２．０×１０１４ａｔｏｍｓ／ｃｍ２未満の場合には、シリコンウェーハからのドーパントおよび酸素のエピタキシャル層への拡散を抑制することができない。一方、ドーズ量が１．０×１０１６ａｔｏｍｓ／ｃｍ２を超えると、シリコンウェーハ最表面の結晶性の乱れが大きくなりすぎてしまい、エピタキシャル成長処理時にエピタキシャル層に欠陥を発生させてしまうおそれがある。２．０×１０１４ａｔｏｍｓ／ｃｍ２以上１．０×１０１６ａｔｏｍｓ／ｃｍ２以下のドーズ量でクラスターイオン照射を行うと、改質層１８における構成元素の深さ方向の濃度プロファイルのピーク濃度が、９．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲となる。
なお、本発明において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が２種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
クラスターイオンを照射する場合、ゲッタリング層としての改質層１８の深さ位置は、クラスターイオン１６の加速電圧とクラスターサイズに依存する。改質層１８をシリコンウェーハ１０の表面部に形成するために、クラスターイオン１６の加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とする。好ましくは、４０ｋｅＶ／ａｔｏｍ以下である。また、クラスターサイズは２個以上とし、好ましくは５０個以下とする。ここで、「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
また、構成元素として炭素を含む２種以上の元素、すなわち、炭素以外に１種以上の元素を含むことが好ましい。これは、析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるが、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。具体的には、炭素以外に、水素、やリン、ホウ素等を含むことができ、例えば、炭素の場合には、ニッケルや銅を効率的にゲッタリングできるのに対して、ホウ素の場合には、銅や鉄を効率的にゲッタリングすることができる。
こうして、シリコンウェーハ１０の表面部に高濃度炭素領域からなるゲッタリング層としての改質層１８を形成し、優れたゲッタリング能力を有するシリコンウェーハ１０を得ることができる。
続いて、シリコンウェーハ１０の表面１０Ａ上にエピタキシャル層２０を形成する（図１（Ｄ））。ここで、エピタキシャル層２０は、具体的にはシリコンエピタキシャル層である。また、エピタキシャル層２０の抵抗率は、シリコンウェーハ１０の抵抗率よりも大きな値とし、例えば、０．０１Ω・ｃｍ超１００Ω・ｃｍの範囲内の値である。好ましくは、シリコンウェーハ１０の抵抗率の１０倍以上とする。また、エピタキシャル層２０の厚みは、設計に従って任意に設定することができるが、好ましくは１μｍ以上１５μｍ以下である。
このエピタキシャル層２０は、周知の一般的な方法により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、１０００〜１１５０℃程度で化学気相成長（ＣＶＤ；Chemical Vapor Deposition)法により、シリコンウェーハ１０上にエピタキシャル成長させることができる。
以上の本発明によるエピタキシャルウェーハの製造方法において、クラスターイオン照射工程の後、かつエピタキシャル層形成工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、５００℃以上１１００℃以下で１０秒以上１時間以下行えばよい。ここで、熱処理温度を５００℃以上１１００℃以下とするのは、５００℃未満では、結晶性の回復効果が得られにくいためであり、一方、１１００℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を１０秒以上１時間以下とするのは、１０秒未満では回復効果が得られにくいためであり、一方、１時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。
このような回復熱処理は、例えば、ＲＴＡやＲＴＯなどの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、１５分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン１６の照射条件を考慮して適切なものを選択すればよい。
（エピタキシャルウェーハ）
次に、本発明に係るエピタキシャルウェーハ１００について説明する。図１（Ｄ）に示した、本発明に係るエピタキシャルウェーハ１００は、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハ１０と、該シリコンウェーハ１０の表面部に形成された、該シリコンウェーハ１０中に少なくとも炭素を含む所定元素が固溶してなる改質層１８と、該改質層１８上に、シリコンウェーハ１０よりも高い抵抗率を有するエピタキシャル層２０とを有する。ここで、改質層１８における所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であり、改質層１８における濃度プロファイルのピーク濃度が、９．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下である。
このエピタキシャルウェーハ１００は、基板として低抵抗率を有するシリコンウェーハ１０を用いているため、高抵抗率（例えば、１０Ω・ｃｍ）を有するシリコンウェーハを用いた場合に比べて、エピタキシャル層に形成されるエピタキシャル欠陥の数が少ない。また、シリコンウェーハ１０の表面部、すなわち、エピタキシャル層２０の直下に、濃度プロファイルのピーク濃度が、９．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下である炭素を含む、高濃度炭素領域からなる改質層１８を有している。
なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法（ＳＩＭＳ；Secondary Iron Mass Spectrometry）にて測定した深さ方向の濃度分布を意味する。また、「所定元素の深さ方向の濃度プロファイルの半値幅」とは、測定精度を考慮して、エピタキシャル層の厚さが１μｍ超えの場合は、エピタキシャル層を１μｍに薄膜化した状態で、ＳＩＭＳにて所定元素の濃度プロファイルを測定したときの半値幅を意味する。
以上の本発明によるエピタキシャルウェーハにおいて、より高いゲッタリング能力を得る観点から、シリコンウェーハ１０の表面からの深さが１５０ｎｍ以下の範囲内に、改質層１８における濃度プロファイルのピークが位置することが好ましい。
また、所定元素としては、炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。
さらに、改質層１８の深さ方向厚みは、概ね３０〜４００ｎｍの範囲内とすることができる。
こうして、本発明によるエピタキシャルウェーハ１００は、エピタキシャル欠陥が少なく、デバイス形成工程における熱処理時にシリコンウェーハ中のドーパントおよび酸素がエピタキシャル層へ拡散するのを抑制できる、優れたゲッタリング能力を有するエピタキシャルウェーハである。
（発明例１〜発明例３）
以下、本発明の実施例について説明する。
まず、エピタキシャルウェーハの基板として、直径：３００ｍｍ、厚さ：７７５μｍ、抵抗率：約０．００３Ω・ｃｍを有するシリコンウェーハを用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、クラスターイオンとしてＣ３Ｈ５クラスターを生成し、炭素１原子当たりの加速電圧２３．４ｋｅＶ／ａｔｏｍの条件でシリコンウェーハの表面に照射した。ここで、クラスターイオンのドーズ量は、１．０×１０１５ａｔｏｍｓ／ｃｍ２（発明例１）、５×１０１５ａｔｏｍｓ／ｃｍ２（発明例２）、２×１０１４ａｔｏｍｓ／ｃｍ２（発明例３）の３水準とした。続いて、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハ上にシリコンのエピタキシャル層（厚さ：４．０μｍ、ドーパント：ホウ素、抵抗率：約０．３Ω・ｃｍ）をエピタキシャル成長させ、本発明に従うエピタキシャルウェーハとした。
（比較例１〜比較例４）
比較例１として、基板として約１０Ω・ｃｍの抵抗率を有するシリコンウェーハを用いた以外は、発明例１と同様（すなわち、ドーズ量が１．０×１０１５ａｔｏｍｓ／ｃｍ２）にして、比較例１に係るエピタキシャルウェーハを作製した。
比較例２として、基板として約１０Ω・ｃｍの抵抗率を有するシリコンウェーハを用いた以外は、発明例２と同様（すなわち、ドーズ量が５×１０１５ａｔｏｍｓ／ｃｍ２）にして、比較例２に係るエピタキシャルウェーハを作製した。
比較例３として、シリコンウェーハに対してクラスターイオンを照射しなかった以外は、発明例１と同様にして、比較例３に係るエピタキシャルウェーハを作製した。
比較例４として、クラスターイオンのドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２の低ドーズ量に変更した以外は、発明例１と同様にして、比較例４に係るエピタキシャルウェーハを作製した。
＜エピタキシャル欠陥の評価＞
上記発明例１〜３および比較例１〜４のエピタキシャルウェーハそれぞれについてエピタキシャル層に形成されたエピタキシャル欠陥の数を評価した。具体的には、表面欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−１）を用いて観察評価し、輝点欠陥（Light Point Defect, ＬＰＤ）の発生状況を調べた。その際、観察モードはＤＣＮモード（Dark Field Composite Normal mode）とし、具体的には、サイズ（直径）がＤＷＮモード（Dark Field Wide Normal mode）で９０ｎｍ以上かつＤＮＮモード（Dark Field Narrow Normal mode）で１１０ｎｍ以上の輝点欠陥を検出する条件で行った。続いて、走査型電子顕微鏡（Scanning Electron Microscope, ＳＥＭ）を用いて、ＬＰＤの発生部位を観察評価して、ＬＰＤが積層欠陥であるか否かを評価した。それぞれ１０枚ずつ作製した発明例１〜３および比較例１〜４のウェーハに対してこの評価を実施し、ウェーハ１枚当たりの積層欠陥の平均の個数を求めた。その結果、ウェーハ１枚当たりの積層欠陥の平均の個数は、発明例１では３．２個、発明例２では２．８個（、発明例３では２．５個）であったのに対して、比較例１では５．０個、比較例２では６．０個（、比較例３では２．２個、比較例４では２．３個）であった。このように、ドーズ量を高めた発明例１および発明例２のエピタキシャルウェーハは、同じドーズ量である比較例１および比較例２のエピタキシャルウェーハよりもエピタキシャル欠陥の個数が低減され、低抵抗率を有する基板を用いることにより、エピタキシャル欠陥の形成を抑制できることが確認された。なお、クラスターイオンを照射しなかった比較例３、および１×１０１４ａｔｏｍｓ／ｃｍ２の低ドーズ量の比較例４のエピタキシャルウェーハは、エピタキシャル欠陥の個数が少なかった。
＜ゲッタリング能力の評価＞
上記発明例１〜３および比較例１〜４のエピタキシャルウェーハそれぞれについてゲッタリング能力の評価を行った。具体的には、各エピタキシャルウェーハのエピタキシャル層表面をＣｕ汚染液（１．０×１０１３／ｃｍ２）でスピンコート汚染法を用いて故意に汚染し、引き続き１０００℃、１時間の拡散熱処理を施した。その後、ＳＩＭＳ測定を行うことによりＣｕの濃度ピークを評価した。
その結果、発明例１〜３（および比較例１、２）のエピタキシャルウェーハは全て１×１０１６ａｔｏｍｓ／ｃｍ２以上のＣｕのピーク濃度が検出されたのに対し、クラスターイオンを照射しなかった比較例３およびドーズ量が低い比較例４のエピタキシャルウェーハはＣｕ濃度のピークが観察されなかった。クラスターイオンを照射する際のドーズ量を高めることによりゲッタリング能力が向上することが確認された。
＜ドーパントおよび酸素の拡散抑制効果のドーズ量依存性＞
次に、エピタキシャル層へのドーパントおよび酸素の拡散抑制効果とクラスターイオンのドーズ量との関係を調べるため、以下の実験を行った。
すなわち、上記発明例３、比較例３および比較例４のエピタキシャルウェーハに対して、デバイス形成工程における熱処理を模した模擬熱処理（ガス雰囲気：３体積％の酸素を含む窒素雰囲気、熱処理温度：最高到達温度９００℃以下の熱処理シーケンス、トータル熱処理時間：６０時間）を施した。その後、ＳＩＭＳにより各エピタキシャルウェーハそれぞれについて深さ方向のホウ素濃度分布を調査した。また、リファレンスとして、模擬熱処理を行っていない比較例３のエピタキシャルウェーハについても同様の評価を行った。測定結果を図２に示す。
図２から明らかなように、クラスターイオンを照射しない（つまり、ドーズ量が０）比較例３では、模擬熱処理前に比べて模擬熱処理後では、シリコンウェーハ中のホウ素がエピタキシャル層に大きく拡散していることが分かる。しかし、クラスターイオンのドーズ量を増加させるに従って、エピタキシャル層へのホウ素の拡散は抑制され、ドーズ量が２．０×１０１４ａｔｏｍｓ／ｃｍ２の発明例３の場合には、ホウ素の濃度プロファイルは、クラスターイオンを照射しなかった模擬熱処理前のエピタキシャルウェーハとほぼ同じである。つまり、ドーズ量が２．０×１０１４ａｔｏｍｓ／ｃｍ２以上であれば、シリコンウェーハ中のホウ素がエピタキシャル層内に拡散するのを抑制できることが分かる。
上記発明例３、比較例３のエピタキシャルウェーハに対して、デバイス形成工程における熱処理を模した模擬熱処理（ガス雰囲気：３体積％の酸素を含む窒素雰囲気、熱処理温度：最高到達温度９００℃以下の熱処理シーケンス、トータル熱処理時間：６０時間）を施して、ＳＩＭＳにより各エピタキシャルウェーハそれぞれについて深さ方向の酸素濃度分布を調査した。模擬熱処理を行っていない発明例３および比較例３のエピタキシャルウェーハについても同様の評価を行った。測定結果を図３に示す。
図３から明らかなように、クラスターイオンを照射しない（つまり、ドーズ量が０）比較例３では、模擬熱処理前に比べて模擬熱処理後では、エピタキシャル層におけるエピタキシャル層とシリコンウェーハとの間の界面近傍の領域において酸素濃度が増加していることが分かる。一方、クラスターイオンのドーズ量が２×１０１４ａｔｏｍｓ／ｃｍ２の発明例３では、模擬熱処理前の酸素濃度プロファイルと模擬熱処理後の酸素濃度プロファイルはほぼ同じであり、エピタキシャル層におけるエピタキシャル層とシリコンウェーハとの間の界面近傍の領域において酸素濃度はむしろ減少していることが分かる。
図４は、本発明によるエピタキシャルウェーハの製造方法により、シリコンウェーハ中の抵抗率の変動が抑制される様子を説明する図である。図４（ａ）は、比較例３のエピタキシャルウェーハにおける上記模擬熱処理前後の深さ方向の抵抗率分布を示すものであり、図４（ｂ）は、発明例３のエピタキシャルウェーハにおける上記模擬熱処理前後の深さ方向の抵抗率分布を示すものである。深さ方向における抵抗率の分布は、抵抗率測定装置（型番：ＳＳＭ２０００、日本エス・エス・エム株式会社製）を用いて、ＳＲ法により測定したものである。
図４（ａ）および図４（ｂ）から明らかなように、比較例３においては、模擬熱処理後に、エピタキシャル層におけるエピタキシャル層とシリコンウェーハとの間の界面近傍の領域において抵抗率が減少していることが分かる。これに対して、発明例３においては、エピタキシャル層におけるエピタキシャル層とシリコンウェーハとの間の界面近傍の領域において抵抗率はほとんど変動していないことが分かる。
なお、抵抗率が０．００１Ω・ｃｍを有するシリコンウェーハおよび抵抗率が０．１Ω・ｃｍを有するシリコンウェーハを用いて、発明例１〜３の条件で製造したエピタキシャルウェーハについても同様の評価を行ったが、上記した実験結果とほぼ同様のエピタキシャル欠陥の低減効果、抵抗率変動の抑制効果が確認された。
本発明によれば、エピタキシャル欠陥の形成を抑制しつつ、デバイス形成工程における熱処理時にシリコンウェーハ中のドーパントおよび酸素がエピタキシャル層へ拡散するのを抑制できる、優れたゲッタリング能力を有するエピタキシャルウェーハを製造することができるため、半導体ウェーハ製造業において有用である。
１０ シリコンウェーハ
１０Ａ シリコンウェーハの表面
１６ クラスターイオン
１８ 改質層
２０ エピタキシャル層
１００ エピタキシャルウェーハ

Claims (8)

  1. ０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハの表面に２．０×１０１４／ｃｍ２以上１．０×１０１６／ｃｍ２以下のドーズ量で少なくとも炭素を含むクラスターイオンを照射して、前記シリコンウェーハの表面部に、前記クラスターイオンの構成元素が固溶してなる改質層を形成するクラスターイオン照射工程と、
    前記シリコンウェーハの改質層上に前記シリコンウェーハよりも高い抵抗率を有するエピタキシャル層を形成するエピタキシャル層形成工程と、
    を有することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記クラスターイオンが構成元素として炭素を含む２種以上の元素を含む、請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記シリコンウェーハの抵抗率は、ホウ素の添加により調整されたものである、請求項１または２に記載のエピタキシャルウェーハの製造方法。
  4. 前記クラスターイオン照射工程の後かつ前記エピタキシャル層形成工程の前に、非酸化性雰囲気において５００℃以上１１００℃以下の温度にて熱処理を行う熱処理工程をさらに有する、請求項１〜３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. ０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下の抵抗率を有するシリコンウェーハと、該シリコンウェーハの表面部に形成された、該シリコンウェーハ中に少なくとも炭素を含む所定元素が固溶してなる改質層と、該改質層上に、前記シリコンウェーハよりも高い抵抗率を有するエピタキシャル層と、を有し、
    前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であり、前記改質層における前記濃度プロファイルのピーク濃度が、９．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とするエピタキシャルウェーハ。
  6. 前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する、請求項５に記載のエピタキシャルウェーハ。
  7. 前記所定元素が炭素を含む２種以上の元素を含む、請求項５または６に記載のエピタキシャルウェーハ。
  8. 前記シリコンウェーハの抵抗率は、ホウ素の添加により調整されたものである、請求項５〜７のいずれか一項に記載のエピタキシャルウェーハ。
JP2014001074A 2013-12-20 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ Active JP6056772B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
US15/104,592 US20160348181A1 (en) 2013-12-20 2013-12-20 Quantitative reverse transcription polymerase chain reaction kit using tissue and blood for early diagnosis and screening test for therapeutic agent of breast cancer
JP2014001074A JP6056772B2 (ja) 2014-01-07 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US15/104,692 US10062569B2 (en) 2014-01-07 2014-12-10 Epitaxial wafer manufacturing method and epitaxial wafer
KR1020167016687A KR101856012B1 (ko) 2014-01-07 2014-12-10 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
PCT/JP2014/006163 WO2015104755A1 (ja) 2014-01-07 2014-12-10 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
DE112014006124.7T DE112014006124B4 (de) 2014-01-07 2014-12-10 Epitaxialwaferherstellungsverfahren und Epitaxialwafer
CN201480068022.XA CN106062937B (zh) 2014-01-07 2014-12-10 外延晶片的制造方法和外延晶片
TW103146424A TWI534306B (zh) 2014-01-07 2014-12-31 磊晶晶圓的製造方法及磊晶晶圓
US15/996,924 US10453682B2 (en) 2014-01-07 2018-06-04 Epitaxial wafer manufacturing method and epitaxial wafer
US17/038,941 USRE49657E1 (en) 2014-01-07 2020-09-30 Epitaxial wafer manufacturing method and epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014001074A JP6056772B2 (ja) 2014-01-07 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2015130396A JP2015130396A (ja) 2015-07-16
JP6056772B2 true JP6056772B2 (ja) 2017-01-11

Family

ID=53523614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001074A Active JP6056772B2 (ja) 2013-12-20 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Country Status (7)

Country Link
US (3) US10062569B2 (ja)
JP (1) JP6056772B2 (ja)
KR (1) KR101856012B1 (ja)
CN (1) CN106062937B (ja)
DE (1) DE112014006124B4 (ja)
TW (1) TWI534306B (ja)
WO (1) WO2015104755A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2017201647A (ja) 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
JP7035925B2 (ja) * 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
CN1289722C (zh) * 2003-12-30 2006-12-13 宁波立立电子股份有限公司 用于重掺直拉硅单晶制造的掺杂方法及其掺杂漏斗
JP2007525838A (ja) * 2004-02-14 2007-09-06 エピオン コーポレーション ドープ済みおよび未ドープの歪み半導体の形成方法およびガスクラスタイオン照射による半導体薄膜の形成方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
TWI504002B (zh) * 2009-06-05 2015-10-11 Semiconductor Energy Lab 光電轉換裝置
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
FR2962852A1 (fr) 2010-07-19 2012-01-20 Saint Gobain Electrode transparente pour cellule photovoltaique a haut rendement
JP2012038973A (ja) 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012094575A (ja) * 2010-10-25 2012-05-17 Panasonic Corp 半導体基板の製造方法
US10544517B2 (en) 2011-05-06 2020-01-28 Gtat Ip Holding Llc. Growth of a uniformly doped silicon ingot by doping only the initial charge
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
US10453682B2 (en) 2019-10-22
TW201527609A (zh) 2015-07-16
WO2015104755A1 (ja) 2015-07-16
CN106062937B (zh) 2019-06-18
US10062569B2 (en) 2018-08-28
US20180286677A1 (en) 2018-10-04
KR101856012B1 (ko) 2018-05-09
DE112014006124B4 (de) 2023-06-22
US20160351393A1 (en) 2016-12-01
USRE49657E1 (en) 2023-09-12
JP2015130396A (ja) 2015-07-16
CN106062937A (zh) 2016-10-26
DE112014006124T5 (de) 2016-09-22
TWI534306B (zh) 2016-05-21
KR20160089461A (ko) 2016-07-27

Similar Documents

Publication Publication Date Title
JP6056772B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5938969B2 (ja) エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427894B2 (ja) エピタキシャルウェーハの製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW201937562A (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6442817B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250