TW201527609A - 磊晶晶圓的製造方法及磊晶晶圓 - Google Patents

磊晶晶圓的製造方法及磊晶晶圓 Download PDF

Info

Publication number
TW201527609A
TW201527609A TW103146424A TW103146424A TW201527609A TW 201527609 A TW201527609 A TW 201527609A TW 103146424 A TW103146424 A TW 103146424A TW 103146424 A TW103146424 A TW 103146424A TW 201527609 A TW201527609 A TW 201527609A
Authority
TW
Taiwan
Prior art keywords
wafer
epitaxial
layer
resistivity
germanium
Prior art date
Application number
TW103146424A
Other languages
English (en)
Other versions
TWI534306B (zh
Inventor
Takuro Iwanaga
Kazunari Kurita
Takeshi Kadono
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201527609A publication Critical patent/TW201527609A/zh
Application granted granted Critical
Publication of TWI534306B publication Critical patent/TWI534306B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Abstract

本發明提供一種製造抑制磊晶缺陷的形成且具有優異的吸除能力的磊晶晶圓的方法。本發明的方法的特徵在於包括：簇離子照射步驟，以2.0×1014/cm2以上且1.0×1016/cm2以下的劑量，對具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率的矽晶圓10的表面照射至少含有碳的簇離子16，在矽晶圓10的表面部形成簇離子16的構成元素固溶而成的改質層18；以及磊晶層形成步驟，在矽晶圓10的改質層18上形成具有比矽晶圓10高的電阻率的磊晶層20。

Description

磊晶晶圓的製造方法及磊晶晶圓
本發明是有關於一種磊晶晶圓(epitaxial wafer)的製造方法及磊晶晶圓，尤其是有關於一種製造抑制磊晶缺陷的形成且具有優異的吸除(gettering)能力的磊晶晶圓的方法。
近年來，矽元件的微細化日益進行，要求在元件形成區域，不存在成為洩漏電流的增大或載體的壽命縮短的原因的結晶缺陷。為了因應該要求，製作使磊晶層在矽晶圓上成長而成的磊晶晶圓，將表面的磊晶層用作元件形成區域。
且說，作為矽元件的製造製程中的問題之一，可列舉重金屬向晶圓中的混入。例如，在鈷、銅或鎳等重金屬混入至晶圓中的情況下，會造成暫停時間(pause time)不良、滯留(retention)不良、接合洩漏不良、及氧化膜的絕緣擊穿等對元件特性而言顯著的不良影響。因此，為了抑制重金屬擴散至元件形成區域，通常情況下採用吸除法。
作為該吸除法，有如下方法：內部吸除法(IG法：Intrinsic Gettering method)，使氧在晶圓內部析出，將所形成的氧析出物用 作吸除位置；以及外部吸除法(EG法：Extrinsic Gettering method)，使用噴砂法等對晶圓的背面賦予機械應變，或形成多晶矽膜等而成為吸除位置。
然而，因元件形成製程的低溫化及矽晶圓的大口徑化， 存在無法對矽晶圓、進而磊晶晶圓充分賦予吸除能力的問題。即，因形成製程溫度的低溫化，而難以在晶圓內部形成氧析出物。而且，按照慣例，對具有300mm以上的口徑的矽晶圓而言，不僅對其主面而且對背面亦實施鏡面研磨處理，但會存在如下狀況：無法對晶圓的背面提供機械應變、或無法形成多晶矽膜等。
如此，目前處於難以對晶圓賦予吸除能力的狀況。
在該背景下，作為對磊晶晶圓賦予吸除能力的方法，專利文獻1中提出如下技術，即，將碳離子注入至矽晶圓表面，於製作在矽晶圓的表面部形成吸除層的矽晶圓後，在該矽晶圓的表面上形成磊晶層，所述吸除層包含含有高濃度碳的區域(以下稱作「高濃度碳區域」)，藉此製作具有優異的吸除能力的磊晶晶圓。
然而，當在矽晶圓上形成磊晶層時、或在元件形成區域上形成元件器件時，若污染金屬附著於晶圓表面，則有如下顧慮，即，污染金屬因所述元件形成製程的低溫化而無法離開元件形成區域，從而無法被存在於距晶圓表面深的位置的吸除位置所捕獲。
而且，為了向距晶圓表面深的位置高濃度地注入碳離子而形成吸除層，需要提高碳離子的加速電壓，結果，亦存在晶圓表面的結晶性劣化且在該晶圓表面上成長的磊晶層發生缺陷的問 題。
作為解決所述問題的方法，專利文獻2中記載了如下技術：將原子或分子多個集合而成塊的簇(cluster)的離子注入至矽晶圓表面附近的極淺的位置，形成作為包含高濃度碳區域的吸除層的改質層，藉此解決晶圓表面的結晶性的紊亂的問題，且製造具有更優異的吸除能力的磊晶晶圓。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平5-152304號公報
[專利文獻2]國際公開第2012/17162號手冊
藉由專利文獻2中記載的簇離子(cluster ion)照射而形成的改質層具有比藉由專利文獻1中記載的離子注入法獲得的吸除層高的吸除能力。然而，如所述那樣，因元件的微細化日益發展，故亦增加對金屬污染對策的要求的嚴格性，從而期望吸除能力的進一步提高。
專利文獻2中記載的簇離子照射技術中，為了提高磊晶晶圓的吸除能力，增加所照射的簇離子的劑量即可。然而，本發明者等人為了提高吸除能力，使劑量增加而進行簇離子的照射並製作磊晶晶圓，然後判明形成於磊晶層的結晶缺陷(即，磊晶缺陷)增加。
如此，每當藉由簇離子照射技術對磊晶晶圓賦予吸除能力時，吸除能力的提高與磊晶缺陷的減少存在折衷(trade off)的關係，從而需要確立一種製造抑制磊晶缺陷的形成且具有優異的吸除能力的磊晶晶圓的方法。
因此，本發明的目的在於提供一種製造抑制磊晶缺陷的形成且具有優異的吸除能力的磊晶晶圓的方法。
發明者等人對解決所述課題的方法進行了積極研究。結果發現，每當提供藉由簇離子照射技術提高了吸除能力的磊晶晶圓時，降低作為磊晶晶圓的基板的矽晶圓的電阻率對於抑制磊晶層的缺陷的發生有效。
然而，一般而言，使用電阻率低的矽晶圓而形成了電阻率比矽晶圓高的磊晶層的磊晶晶圓會存在如下問題：藉由元件形成步驟中的熱處理等，矽晶圓中的摻雜劑或氧擴散至磊晶層內從而磊晶層的電阻率發生變動。
根據本發明者等人的實驗發現，當在規定的劑量範圍內對低電阻率的矽晶圓照射簇離子時，可抑制摻雜劑向磊晶層內的擴散，並且亦可抑制矽晶圓中的氧擴散至磊晶層內，從而完成了本發明。
即，本發明的主旨構成為以下所示。
(1)一種磊晶晶圓的製造方法，其特徵在於包括：簇離子照射步驟，以2.0×1014/cm2以上且1.0×1016/cm2以下的劑量，對具有 0.001Ω．cm以上且0.1Ω．cm以下的電阻率的矽晶圓的表面照射至少含有碳的簇離子，在所述矽晶圓的表面部形成所述簇離子的構成元素固溶而成的改質層；以及磊晶層形成步驟，在所述矽晶圓的改質層上形成具有比所述矽晶圓高的電阻率的磊晶層。
(2)如所述(1)所述的磊晶晶圓的製造方法，所述簇離子包含含有碳的2種以上的元素來作為構成元素。
(3)如所述(1)或(2)所述的磊晶晶圓的製造方法，所述矽晶圓的電阻率藉由硼的添加而得到調整。
(4)如所述(1)或(2)所述的磊晶晶圓的製造方法，其還包括熱處理步驟，所述熱處理步驟是在所述簇離子照射步驟後且所述磊晶層形成步驟前，在非氧化性環境下以500℃以上且1100℃以下的溫度進行熱處理。
(5)一種磊晶晶圓，其特徵在於包括：矽晶圓，具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率；改質層，形成於該矽晶圓的表面部且由至少含有碳的規定元素固溶於該矽晶圓中而成；以及磊晶層，位於該改質層上且具有比所述矽晶圓高的電阻率，所述改質層中的所述規定元素在深度方向上的濃度分佈的半值寬為100nm以下，所述改質層中的所述濃度分佈的峰值濃度為9.0×1018atoms/cm3以上且1.0×1021atoms/cm3以下。
(6)如所述(5)所述的磊晶晶圓，所述改質層中的所述濃度分佈的峰值位於自所述矽晶圓的表面算起的深度為150nm以下的範圍內。
(7)如所述(5)或(6)所述的磊晶晶圓，所述規定元素包含含有碳的2種以上的元素。
(8)如所述(5)或(6)所述的磊晶晶圓，所述矽晶圓的電阻率藉由硼的添加而得到調整。
根據本發明，因使用具有低電阻率的矽晶圓來作為磊晶晶圓的基板，故可獲得抑制磊晶缺陷的形成且具有優異的吸除能力的磊晶晶圓。
而且，以在適當範圍內的劑量對所述具有低電阻率的矽晶圓照射簇離子，因而可抑制氧及摻雜劑從矽晶圓向磊晶層的擴散，從而可抑制磊晶層的電阻率的變動。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓的表面
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧磊晶層
100‧‧‧磊晶晶圓
圖1是說明本發明的磊晶晶圓的製造方法的示意剖面圖。
圖2是說明簇離子的劑量與抑制硼向磊晶層內的擴散的效果的關係的圖。
圖3是說明藉由本發明的磊晶晶圓的製造方法抑制矽晶圓中的氧向磊晶層的擴散的情況的圖。
圖4(a)、圖4(b)是說明藉由本發明的磊晶晶圓的製造方法抑制矽晶圓中的電阻率的變動的情況的圖。
(磊晶晶圓的製造方法)
以下，參照圖式對本發明的實施形態進行說明。圖1是說明本發明的磊晶晶圓的製造方法的示意剖面圖。該圖所示的磊晶晶圓100的製造方法具有：簇離子照射步驟，對矽晶圓10的表面10A照射至少含有碳的簇離子16，在矽晶圓10的表面部形成簇離子16的構成元素固溶而成的改質層18(圖1的(A)~圖1的(C))；以及磊晶層形成步驟，在矽晶圓10的改質層18上形成具有比矽晶圓10高的電阻率的磊晶層20(圖1的(D))。此處，重要的是使用具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率的矽晶圓來作為矽晶圓10，及以2.0×1014atoms/cm2以上且1.0×1016atoms/cm2以下的劑量進行簇離子16的照射。
如上述般，每當對矽晶圓照射簇離子而對磊晶晶圓賦予 吸除能力時，可藉由增加簇離子的劑量來提高磊晶晶圓的吸除能力。並且，藉由使用具有低電阻率的矽晶圓，而可抑制在磊晶層上發生缺陷。認為這是因為，可能藉由高濃度地添加摻雜劑，而導致矽晶圓其自身的導熱度降低，簇離子與矽晶圓表面碰撞時產生的熱不易被除去，由簇離子的照射而產生的矽晶圓表面的損傷會因由簇離子的照射而產生的熱變得容易恢復。
如此，簇離子照射技術中，藉由使用具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率的矽晶圓，可製作抑制磊晶缺陷的形成且具有優異的吸除能力的磊晶晶圓。另外，若電阻率超過0.1Ω．cm，則因電阻高而無法獲得充分的磊晶缺陷形成的抑制效果，若電阻率小於0.001Ω．cm，則矽結晶的培育自身變得困難。
而且，藉由將簇離子照射的劑量設為2.0×1014atoms/cm2 以上，在元件形成步驟的熱處理後，亦抑制矽晶圓中的摻雜劑及氧向磊晶層內擴散，從而可抑制磊晶層的電阻率變動。認為這是因為，雖然摻雜劑的擴散可能藉由晶格間矽而助長，但簇離子照射產生的高濃度的碳與晶格間矽結合而晶格間矽的濃度降低，結果，抑制摻雜劑的擴散。然而，若將劑量設為超過1.0×1016atoms/cm2的值，則有矽晶圓最表面的結晶性的紊亂會變得過大，從而使在磊晶成長處理時產生於磊晶層的缺陷個數增大之虞。
這樣，使用具有0.001Ω．cm以上且0.1Ω．cm以下的電 阻率的矽晶圓作為基板，以2.0×1014atoms/cm2以上且1.0×1016atoms/cm2以下的劑量進行簇離子的照射，藉此可獲得如下的具有優異的吸除能力的磊晶晶圓，其既可抑制磊晶缺陷的形成又可抑制元件形成步驟中的熱處理時矽晶圓中的摻雜劑及氧向磊晶層擴散。以下，對本發明的磊晶晶圓的製造方法的各步驟進行說明。
首先，準備具有0.001Ω．cm以上且0.1Ω．cm以下的電 阻率的矽晶圓10來作為磊晶晶圓100的基板(圖1的(A))。本發明中的電阻率可藉由擴散擴展電阻測定法(Spreading Resistance Analysis；SR法)或四探針法等測定方法而測定。
作為此種矽晶圓10的原材料的單晶矽錠(ingot)例如 可藉由柴氏法(CZ(Czochralski)法)而培育。具體而言，可藉由將種晶浸漬於供給至石英坩堝內的矽熔液中，一邊使石英坩堝及種晶旋轉一邊提拉種晶而培育。
電阻率在所述範圍內的調整可藉由調整投入到石英坩 堝的摻雜劑的量來進行。作為摻雜劑，可與p型、n型無關而使用硼、磷、銻、砷等中的任一種摻雜劑。另外，砷及銻因非常容易蒸發，故存在如下問題：難以充分提高矽結晶中的摻雜劑濃度，從而難以製造低電阻率的矽結晶。與此相對，硼或磷的偏析係數更接近1，可製造低電阻率的矽晶圓，因而較佳為使用硼或磷。尤其在使用硼的情況下，具有對擴散速度相對慢的Fe等的吸除效果提高的優點。
接下來，對準備好的具有低電阻率的矽晶圓10的表面10A照射使至少含有碳的簇離子化而成的簇離子16(圖1的(B))。簇離子16的照射中，能夠以低於單體離子的能量將簇離子16的構成元素導入至矽晶圓10的表面部，因而比起注入單體離子的情況，可使含有碳的簇離子16的構成元素的最大濃度的位置位於更靠近表面10A的位置。而且，可縮小簇離子16的構成元素分佈的晶圓深度方向的範圍，因而亦可提高簇離子16的構成元素的最大濃度。此外，因以低能量照射簇離子16，故亦可抑制矽晶圓10的表面的結晶性的降低。
此處，作為簇離子的碳源，可使用乙烷、甲烷、丙烷、聯苄基(C14H14)、二氧化碳(CO2)等。而且，因容易形成小尺寸的簇離子光束，故較佳為使用藉由芘(C16H10)、聯苄基(C14H14)等生成的簇CnHm(3≦n≦16，3≦m≦10)。
簇離子16的劑量設為2.0×1014atoms/cm2以上且 1.0×1016atoms/cm2以下。如所述般，在劑量小於2.0×1014atoms/cm2時，無法抑制來自矽晶圓的摻雜劑及氧向磊晶層的擴散。另一方面，若劑量超過1.0×1016atoms/cm2，則有矽晶圓最表面的結晶性的紊亂變得過大，磊晶成長處理時在磊晶層產生缺陷之虞。若以2.0×1014atoms/cm2以上且1.0×1016atoms/cm2以下的劑量進行簇離子照射，則改質層18的構成元素在深度方向上的濃度分佈的峰值濃度成為9.0×1018atoms/cm3以上且1.0×1021atoms/cm3以下的範圍。
另外，本發明中，「構成元素在深度方向上的濃度分佈」 在構成元素包含2種以上的元素的情況下，是指各個單獨元素的分佈而非合計元素的分佈。
在照射簇離子的情況下，作為吸除層的改質層18的深 度位置依存於簇離子16的加速電壓與簇尺寸。為了將改質層18形成於矽晶圓10的表面部，簇離子16的加速電壓設為超過0keV/atom且50keV/atom以下。較佳為40keV/atom以下。而且，簇尺寸設為2個以上，較佳為50個以下。此處，「簇尺寸」是指構成一個簇的原子或分子的個數。
而且，較佳為包含含有碳的2種以上的元素，即除碳以 外亦含有1種以上的元素來作為構成元素。這是因為，根據析出元素的種類而可高效地吸除的金屬的種類不同，但藉由使2種以上的元素固溶而能夠應對更大範圍的金屬污染。具體而言，除碳以外可包含氫、或磷、硼等，例如在碳的情況下，可高效地將鎳 或銅吸除，與此相對，在硼的情況下，可高效地將銅或鐵吸除。
這樣，在矽晶圓10的表面部形成作為包含高濃度碳區 域的吸除層的改質層18，從而可獲得具有優異的吸除能力的矽晶圓10。
繼而，在矽晶圓10的表面10A上形成磊晶層20(圖1 的(D))。此處，磊晶層20具體而言為矽磊晶層。而且，磊晶層20的電阻率設為比矽晶圓10的電阻率大的值，例如為超過0.01Ω．cm且100Ω．cm的範圍內的值。較佳設為矽晶圓10的電阻率的10倍以上。而且，磊晶層20的厚度可依據設計任意地設定，但較佳為1μm以上且15μm以下。
該磊晶層20可藉由周知的普通的方法形成。例如，可 將氫作為載氣，將二氯矽烷、三氯矽烷等來源氣體導入至腔室內，以1000℃~1150℃左右藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法在矽晶圓10上磊晶成長。
以上的本發明的磊晶晶圓的製造方法中，亦可在簇離子 照射步驟後且磊晶層形成步驟前，使用與磊晶裝置分開的熱處理裝置進行恢復熱處理。該恢復熱處理在500℃以上且1100℃以下進行10秒以上且1小時以下即可。此處，將熱處理溫度設為500℃以上且1100℃以下是因為，若小於500℃則難以獲得結晶性的恢復效果，另一方面，若超過1100℃則會產生因高溫下的熱處理而引起的打滑(slip)，而且，對裝置的熱負荷增大。而且，將熱處理時間設為10秒以上且1小時以下是因為，若小於10秒則難以 獲得恢復效果，另一方面，若超過1小時則會導致生產性降低且對裝置的熱負荷增大。
此種恢復熱處理例如可使用快速熱退火(rapid thermal annealing，RTA)或快速熱氧化(rapid thermal oxidation，RTO)等急速升降溫熱處理裝置或批次式熱處理裝置(縱型熱處理裝置、橫型熱處理裝置)來進行。前者為燈照射加熱方式，因而裝置構造方面不適合於長時間處理，適合於15分鐘以內的熱處理。另一方面，後者雖為了使溫度上升至規定溫度而耗費時間，但可一次對多塊晶圓同時進行處理。而且，為電阻加熱方式，因而可進行長時間的熱處理。就所使用的熱處理裝置而言，考慮簇離子16的照射條件選擇適合者即可。
(磊晶晶圓)
接下來，對本發明的磊晶晶圓100進行說明。圖1的(D)所示的本發明的磊晶晶圓100包括：矽晶圓10，具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率；改質層18，形成於該矽晶圓10的表面部，且由至少含有碳的規定元素固溶於該矽晶圓10中而成；以及磊晶層20，位於該改質層18上且具有比矽晶圓10高的電阻率。此處，改質層18中的規定元素在深度方向上的濃度分佈的半值寬為100nm以下，改質層18的濃度分佈的峰值濃度為9.0×1018atoms/cm3以上且1.0×1021atoms/cm3以下。
該磊晶晶圓100使用具有低電阻率的矽晶圓10來作為基板，因而比起使用具有高電阻率(例如10Ω．cm)的矽晶圓的情 況，形成於磊晶層的磊晶缺陷的數量更少。而且，在矽晶圓10的表面部，即，磊晶層20的正下方，具有包含高濃度碳區域的改質層18，該高濃度碳區域含有濃度分佈的峰值濃度為9.0×1018atoms/cm3以上且1.0×1021atoms/cm3以下的碳。
另外，本說明書中的「深度方向上的濃度分佈」是指藉 由二次離子質量分析法(Secondary Ion Mass Spectrometry，SIMS)測定出的深度方向上的濃度分佈。而且，「規定元素在深度方向上的濃度分佈的半值寬」是指考慮測定精度，在磊晶層的厚度超過1μm時，在將磊晶層薄膜化至1μm的狀態下，藉由SIMS測定規定元素的濃度分佈時的半值寬。
以上的本發明的磊晶晶圓中，自獲得更高吸除能力的觀 點考慮，較佳為改質層18的濃度分佈的峰值位於自矽晶圓10的表面算起的深度為150nm以下的範圍內。
而且，較佳為將含碳的2種以上的元素作為規定元素，已如上述般進行敍述。
進而，改質層18的深度方向厚度可設為約30nm~400nm的範圍內。
這樣，本發明的磊晶晶圓100為如下的磊晶晶圓，即，磊晶缺陷少，可抑制元件形成步驟中的熱處理時矽晶圓中的摻雜劑及氧向磊晶層擴散，且具有優異的吸除能力。
[實施例] (發明例1~發明例3)
以下，對本發明的實施例進行說明。
首先，準備具有直徑：300mm、厚度：775μm、電阻率：約0.003Ω．cm的矽晶圓來作為磊晶晶圓的基板。接下來，使用簇離子發生裝置(日新離子設備公司製造，型號：CLARIS)，生成C3H5簇來作為簇離子，且在每個碳原子的加速電壓為23.4keV/atom的條件下照射至矽晶圓的表面。此處，簇離子的劑量設為1.0×1015atoms/cm2(發明例1)、5×1015atoms/cm2(發明例2)、2×1014atoms/cm2(發明例3)這3個水準。繼而，將矽晶圓搬送至單片式磊晶成長裝置(應用材料(Applied materials)公司製造)內，在裝置內以1120℃的溫度實施30秒的氫烘烤處理。然後，將氫作為載氣，將三氯矽烷作為來源氣體，在1150℃下藉由CVD法而在矽晶圓上使矽的磊晶層(厚度：4.0μm，摻雜劑：硼，電阻率：約0.3Ω．cm)磊晶成長，從而製成依照本發明的磊晶晶圓。
(比較例1~比較例4)
作為比較例1，除使用具有約10Ω．cm的電阻率的矽晶圓作為基板以外，與發明例1同樣地(即，劑量為1.0×1015atoms/cm2)製作比較例1的磊晶晶圓。
作為比較例2，除使用具有約10Ω．cm的電阻率的矽晶圓作為基板以外，與發明例2同樣地(即，劑量為5×1015atoms/cm2)製作比較例2的磊晶晶圓。
作為比較例3，除對矽晶圓不照射簇離子以外，與發明例1同樣地製作比較例3的磊晶晶圓。
作為比較例4，除將簇離子的劑量變更為1×1014atoms/cm2的低劑量以外，與發明例1同樣地製作比較例4的磊晶晶圓。
<磊晶缺陷的評估>
對所述發明例1~發明例3及比較例1~比較例4的磊晶晶圓分別評估形成於磊晶層的磊晶缺陷的數量。具體而言，使用表面缺陷檢查裝置(科磊(KLA-Tencor)公司製造：Surfscan SP-1)進行觀察評估，調查亮點缺陷(Light Point Defect，LPD)的發生狀況。此時，觀察模式設為暗場複合正常模式(Dark Field Composite Normal mode，DCN模式)，具體而言，在檢測出尺寸(直徑)在寬暗場正常模式(Dark Field Wide Normal mode，DWN模式)下為90nm以上、且在窄暗場正常模式(Dark Field Narrow Normal mode，DNN)下為110nm以上的LPD的條件下進行觀察。繼而，使用掃描型電子顯微鏡(Scanning Electron Microscope，SEM)，對LPD的發生部位進行觀察評估，且評估LPD是否為積層缺陷。對分別各製作10塊的發明例1~發明例3及比較例1~比較例4的晶圓實施該評估，求出每一塊晶圓的積層缺陷的平均個數。結果，每一塊晶圓的積層缺陷的平均個數在發明例1中為3.2個，發明例2中為2.8個，發明例3中為2.5個，與此相對，在比較例1中為5.0個，比較例2中為6.0個，比較例3中為2.2個，比較例4中為2.3個。如此確認：提高了劑量的發明例1及發明例2的磊晶晶圓中，磊晶缺陷的個數比相同劑量的比較例1及比較例2的磊晶晶圓低，藉由使用具有低電阻率的基板，而可抑 制磊晶缺陷的形成。另外，未照射簇離子的比較例3及1×1014atoms/cm2的低劑量的比較例4的磊晶晶圓的磊晶缺陷的個數少。
<吸除能力的評估>
分別對所述發明例1~發明例3及比較例1~比較例4的磊晶晶圓進行吸除能力的評估。具體而言，以Cu污染液(1.0×1013/cm2)且使用旋塗污染法故意污染各磊晶晶圓的磊晶層表面，接下來實施1000℃、1小時的擴散熱處理。然後，藉由進行SIMS測定而評估Cu的濃度峰值。
結果，發明例1~發明例3(及比較例1、比較例2)的磊晶晶圓均檢測到1×1016atoms/cm2以上的Cu的峰值濃度，與此相對，未照射簇離子的比較例3及劑量低的比較例4的磊晶晶圓未觀察到Cu濃度的峰值。確認到藉由提高照射簇離子時的劑量而吸除能力提高。
<摻雜劑及氧的擴散抑制效果的劑量依存性>
接下來，為了調查摻雜劑及氧向磊晶層的擴散抑制效果與簇離子的劑量的關係，而進行以下的實驗。
即，對所述發明例3、比較例3及比較例4的磊晶晶圓，實施模擬元件形成步驟中的熱處理的模擬熱處理(氣體環境：含有3體積%的氧的氮環境，熱處理溫度：最高到達溫度為900℃以下的熱處理順序(sequence)，合計熱處理時間：60小時)。然後，藉由SIMS對各磊晶晶圓分別調查深度方向上的硼濃度分佈。而且，作為參考，亦對不進行模擬熱處理的比較例3的磊晶晶圓進 行相同的評估。將測定結果表示於圖2。
根據圖2可知，未照射簇離子(即，劑量為0)的比較 例3中，比起模擬熱處理前，在模擬熱處理後，矽晶圓中的硼大量擴散至磊晶層。然而，隨著使簇離子的劑量增加，抑制硼向磊晶層的擴散，在劑量為2.0×1014atoms/cm2的發明例3的情況下，硼的濃度分佈與未照射簇離子的模擬熱處理前的磊晶晶圓大致相同。即，可知若劑量為2.0×1014atoms/cm2以上，則可抑制矽晶圓中的硼擴散至磊晶層內。
對所述發明例3、比較例3的磊晶晶圓，實施模擬元件 形成步驟中的熱處理的模擬熱處理(氣體環境：含有3體積%的氧的氮環境，熱處理溫度：最高到達溫度為900℃以下的熱處理順序，合計熱處理時間：60小時)，藉由SIMS對各磊晶晶圓分別調查深度方向上的氧濃度分佈。對未進行模擬熱處理的發明例3及比較例3的磊晶晶圓亦進行相同的評估。將測定結果表示於圖3。
根據圖3可知，未照射簇離子(即，劑量為0)的比較例3中，比起模擬熱處理前，在模擬熱處理後，在磊晶層中的磊晶層與矽晶圓之間的界面附近的區域氧濃度增加。另一方面可知，在簇離子的劑量為2×1014atoms/cm2的發明例3中，模擬熱處理前的氧濃度分佈與模擬熱處理後的氧濃度分佈大致相同，在磊晶層中的磊晶層與矽晶圓之間的界面附近的區域氧濃度反而減少。
圖4(a)、圖4(b)是說明藉由本發明的磊晶晶圓的製造方法抑制矽晶圓中的電阻率的變動的情況的圖。圖4(a)表示 比較例3的磊晶晶圓的所述模擬熱處理前後的深度方向上的電阻率分佈，圖4(b)表示發明例3的磊晶晶圓的所述模擬熱處理前後的深度方向上的電阻率分佈。深度方向上的電阻率的分佈是使用電阻率測定裝置(型號：SSM2000，日本SSM股份有限公司製造)藉由SR法測定出。
根據圖4(a)及圖4(b)可知，比較例3中，模擬熱處理後，在磊晶層中的磊晶層與矽晶圓之間的界面附近的區域電阻率減少。與此相對可知，發明例3中，在磊晶層中的磊晶層與矽晶圓之間的界面附近的區域電阻率幾乎不發生變動。
另外，使用電阻率為0.001Ω．cm的矽晶圓及電阻率為0.1Ω．cm的矽晶圓，對在發明例1~發明例3的條件下製造的磊晶晶圓亦進行相同的評估，確認到與所述實驗結果大致相同的磊晶缺陷的減少效果、電阻率變動的抑制效果。
[產業上之可利用性]
根據本發明，可製造如下的具有優異的吸除能力的磊晶晶圓，其既可抑制磊晶缺陷的形成又可抑制元件形成步驟中的熱處理時矽晶圓中的摻雜劑及氧向磊晶層擴散，因而本發明在半導體晶圓製造業中有用。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓的表面
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧磊晶層
100‧‧‧磊晶晶圓

Claims (8)

  1. 一種磊晶晶圓的製造方法，其特徵在於包括：簇離子照射步驟，以2.0×1014/cm2以上且1.0×1016/cm2以下的劑量，對具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率的矽晶圓的表面照射至少含有碳的簇離子，在所述矽晶圓的表面部形成所述簇離子的構成元素固溶而成的改質層；以及磊晶層形成步驟，在所述矽晶圓的所述改質層上形成具有比所述矽晶圓高的電阻率的磊晶層。
  2. 如申請專利範圍第1項所述的磊晶晶圓的製造方法，其中所述簇離子包含含有碳的2種以上的元素來作為構成元素。
  3. 如申請專利範圍第1項或第2項所述的磊晶晶圓的製造方法，其中所述矽晶圓的電阻率藉由硼的添加而得到調整。
  4. 如申請專利範圍第1項或第2項所述的磊晶晶圓的製造方法，其還包括熱處理步驟，所述熱處理步驟是在所述簇離子照射步驟後且所述磊晶層形成步驟前，在非氧化性環境下以500。℃以上且1100℃以下的溫度進行熱處理。
  5. 一種磊晶晶圓，其特徵在於包括：矽晶圓，具有0.001Ω．cm以上且0.1Ω．cm以下的電阻率；改質層，形成於所述矽晶圓的表面部且由至少含有碳的規定元素固溶於所述矽晶圓中而成；以及磊晶層，位於所述改質層上且具有比所述矽晶圓高的電阻率，所述改質層中的所述規定元素在深度方向上的濃度分佈的半 值寬為100nm以下，所述改質層中的所述濃度分佈的峰值濃度為9.0×1018atoms/cm3以上且1.0×1021atoms/cm3以下。
  6. 如申請專利範圍第5項所述的磊晶晶圓，其中所述改質層中的所述濃度分佈的峰值位於自所述矽晶圓的表面算起的深度為150nm以下的範圍內。
  7. 如申請專利範圍第5項或第6項所述的磊晶晶圓，其中所述規定元素包含含有碳的2種以上的元素。
  8. 如申請專利範圍第5項或第6項所述的磊晶晶圓，其中所述矽晶圓的電阻率藉由硼的添加而得到調整。
TW103146424A 2014-01-07 2014-12-31 磊晶晶圓的製造方法及磊晶晶圓 TWI534306B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014001074A JP6056772B2 (ja) 2014-01-07 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
TW201527609A true TW201527609A (zh) 2015-07-16
TWI534306B TWI534306B (zh) 2016-05-21

Family

ID=53523614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146424A TWI534306B (zh) 2014-01-07 2014-12-31 磊晶晶圓的製造方法及磊晶晶圓

Country Status (7)

Country Link
US (3) US10062569B2 (zh)
JP (1) JP6056772B2 (zh)
KR (1) KR101856012B1 (zh)
CN (1) CN106062937B (zh)
DE (1) DE112014006124B4 (zh)
TW (1) TWI534306B (zh)
WO (1) WO2015104755A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2017201647A (ja) 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
JP7035925B2 (ja) * 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
CN1289722C (zh) 2003-12-30 2006-12-13 宁波立立电子股份有限公司 用于重掺直拉硅单晶制造的掺杂方法及其掺杂漏斗
JP2007525838A (ja) * 2004-02-14 2007-09-06 エピオン コーポレーション ドープ済みおよび未ドープの歪み半導体の形成方法およびガスクラスタイオン照射による半導体薄膜の形成方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
TWI504002B (zh) * 2009-06-05 2015-10-11 Semiconductor Energy Lab 光電轉換裝置
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
FR2962852A1 (fr) 2010-07-19 2012-01-20 Saint Gobain Electrode transparente pour cellule photovoltaique a haut rendement
JP2012038973A (ja) 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012094575A (ja) * 2010-10-25 2012-05-17 Panasonic Corp 半導体基板の製造方法
US10544517B2 (en) 2011-05-06 2020-01-28 Gtat Ip Holding Llc. Growth of a uniformly doped silicon ingot by doping only the initial charge
JP5673811B2 (ja) * 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
KR20160089461A (ko) 2016-07-27
USRE49657E1 (en) 2023-09-12
TWI534306B (zh) 2016-05-21
US10453682B2 (en) 2019-10-22
DE112014006124B4 (de) 2023-06-22
JP6056772B2 (ja) 2017-01-11
US20160351393A1 (en) 2016-12-01
KR101856012B1 (ko) 2018-05-09
DE112014006124T5 (de) 2016-09-22
JP2015130396A (ja) 2015-07-16
WO2015104755A1 (ja) 2015-07-16
CN106062937B (zh) 2019-06-18
US20180286677A1 (en) 2018-10-04
CN106062937A (zh) 2016-10-26
US10062569B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
KR101916931B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
TW201742155A (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
TW201826396A (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6442817B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法