JP6442817B2 - エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ - Google Patents

Description

本発明は、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハに関し、特に、エピタキシャル層の直下に高濃度の炭素を含む領域からなるゲッタリング層を形成した場合にも、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハの製造方法およびエピタキシャルウェーハに関するものである。

半導体プロセスにおける問題点の１つとして、シリコンウェーハ中への重金属の混入が挙げられる。例えば、コバルト、銅やニッケルといった重金属がシリコンウェーハ中に混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そこで、シリコンウェーハ表面のデバイス作製領域に重金属が拡散するのを抑制するように、ゲッタリング法を採用するのが通例である。

このゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔａｒｉｎｇ ｍｅｔｈｏｄ，ＩＧ法）と、シリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとする、エクストリンシック・ゲッタリング法（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ｍｅｔｈｏｄ，ＥＧ法）とがある。

しかし、製造プロセスの低温下およびシリコンウェーハの大口径化により、シリコンウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、製造プロセス温度の低温下により、シリコンウェーハ内部に酸素析出物を形成させることが困難となっている。
また、３００ｍｍ以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、シリコンウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成できない状況にある。
このように、現在、シリコンウェーハに対してゲッタリング能力を付与するのが困難な状況にある。

さて、近年、デバイスを作製するための領域であるデバイス作製領域が無欠陥であることが要求されている。そのため、シリコンウェーハ上にエピタキシャル層を成長させたエピタキシャルウェーハを作製し、そのエピタキシャル層をデバイス作製領域として使用されている。

こうしたエピタキシャルウェーハにゲッタリング層を形成する方法として、炭素イオンをシリコンウェーハ表面に注入してウェーハの表層域に高濃度の炭素を含む領域（以下、「高濃度炭素領域」と称する）からなるゲッタリング層を形成したシリコンウェーハを作製した後、このシリコンウェーハの表面上にエピタキシャル層を形成することにより、優れたゲッタリング能力を有するエピタキシャルウェーハを作製する方法がある（例えば、特許文献１参照）。

この炭素イオン注入法によりゲッタリング層を形成する場合には、エピタキシャル層への炭素の拡散を極力避けるために、炭素イオンの注入飛程距離を大きくして、ウェーハ表面から比較的深い位置にゲッタリング層が形成されるようにイオン注入処理を行うのが通例である。

特開平５−１５２３０４号公報

しかし、シリコンウェーハ上にエピタキシャル層を形成する際、あるいはデバイス作製領域上にデバイス素子を形成する際に、汚染金属がウェーハ表面に付着すると、上記したデバイス製造プロセスの低温化によりデバイス作製領域から離れることができず、ウェーハ表面から深い位置に存在するゲッタリングサイトに捕獲されない懸念がある。その場合、例えば固体撮像素子において、白傷不良といったデバイス特性不良が発生する。

また、ウェーハ表面から深い位置に炭素イオンを高濃度で注入してゲッタリング層を形成するためには、炭素イオンの加速電圧を高める必要があり、その結果、ウェーハ表面の結晶性が悪化して、その上に成長させるエピタキシャル層に欠陥を発生させる問題もある。

発明者は、これらの問題を解決する方途について検討した結果、共有原子半径が大きな炭素のイオンをシリコンウェーハ表面近傍の極めて浅い位置にイオン注入して、ウェーハの表層域に高濃度炭素領域からなるゲッタリング層を形成することにより、上記問題を解決できる上に、より優れたゲッタリング能力を有するエピタキシャルウェーハが得られることを見出した。

しかしながら、シリコンウェーハの表層域に高濃度炭素領域からなるゲッタリング層を形成し、その上にエピタキシャル層を成長させてエピタキシャルウェーハを作製すると、エピタキシャル層とシリコンウェーハとの界面近傍のエピタキシャル層内の領域の抵抗率が、エピタキシャルウェーハを作製するに当たって設定された目標の抵抗率から著しく変動し、デバイス作製領域として求められる目標の抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚みを満足していないことが判明した。

そこで、本発明の目的は、エピタキシャル層直下に高濃度炭素領域からなるゲッタリング層を形成した場合にも、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供することにある。

発明者は、上記課題を解決する方途について鋭意検討した。上述のように、発明者は、共有原子半径が大きな炭素のイオンをシリコンウェーハ表面近傍のごく浅い位置に注入して、高濃度炭素領域からなるゲッタリング層を形成することにより、ウェーハ表面の結晶性の乱れの問題を解決し、より優れたゲッタリング能力を有するエピタキシャルウェーハを得ることができることを見出した。しかし、エピタキシャル層直下に高濃度炭素領域からなるゲッタリング層を形成すると、エピタキシャル層とシリコンウェーハとの界面近傍のエピタキシャル層内の領域において、エピタキシャルウェーハを作製するに当たって設定された目標抵抗率から著しく変動し、デバイス作製領域として求められる目標抵抗率範囲を満たさない、抵抗率が目標抵抗率から許容量を超えて変動した領域（以下、「抵抗変動領域」と称する）が生じ、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚みを満足していないことが判明したのである。

発明者は、様々な作製条件により得られたシリコンエピタキシャルウェーハについて、エピタキシャル層の抵抗率について詳細に調査した。その結果、抵抗変動領域の厚みは、炭素イオンのドーズ量に依存し、ドーズ量が増加すると抵抗変動領域の厚みも増加することが分かった。

また、炭素イオンのドーズ量と抵抗変動領域の厚みとの関係は、エピタキシャル層の導電型によって大きく相違し、エピタキシャル層の導電型がｐ型の場合には、ドーズ量の増加に対する抵抗変動領域の厚みの増加率が大きいことが分かった。また、ドーズ量が低い場合には、抵抗変動領域は生じないことも分かった。
これに対して、エピタキシャル層の導電型がｎ型の場合には、ドーズ量の増加に対する抵抗変動領域の厚みの増加率は小さいものの、ドーズ量が低い場合にも抵抗変動領域は形成されることが明らかとなった。

さらに、抵抗変動領域の厚みは、エピタキシャル層の抵抗率（目標抵抗率）にも依存し、エピタキシャル層の抵抗率が高くなるに従い、抵抗変動領域が厚くなることも分かった。

これらの結果を踏まえ、発明者は、抵抗変動領域が生じる原因は、エピタキシャル層直下に高濃度炭素領域からなるゲッタリング層を形成すると、シリコンウェーハ中の酸素がゲッタリング層内の炭素原子の周囲に集って酸素ドナーが発生し、この酸素ドナーから放出される電子がエピタキシャル層内に拡散し、エピタキシャル層とシリコンウェーハとの界面近傍のエピタキシャル層内の領域において抵抗率を変動させるため、と考えている。

すなわち、エピタキシャル層の導電型がｐ型の場合、酸素ドナーから放出される電子がエピタキシャル層内に拡散すると、ｐ型ドーパントから放出される正孔と再結合し、抵抗率を増加させる。よって、炭素イオンのドーズ量が増えると、エピタキシャル層内に拡散する電子の数も増えるため、抵抗変動量および抵抗変動領域の厚みも増加する。

一方、エピタキシャル層の導電型がｎ型の場合、ｐ型の場合と同様に酸素ドナーから電子が放出されてエピタキシャル層内に拡散する。しかし、ゲッタリング層において発生する酸素ドナーの量は、エピタキシャル層に添加されるｎ型ドーパントの量に対して少ない。そのため、炭素イオンのドーズ量が増加しても、抵抗変動量および抵抗変動領域の厚みは小さい。

このように、エピタキシャル層の導電型がｐ型の場合には、抵抗変動領域は、炭素イオンの注入を高いドーズ量で行った場合に形成されるため、ドーズ量を低減することにより抵抗変動領域が生じるのを防止することはできるが、その結果、ゲッタリング能力が低下する。一方、エピタキシャル層の導電型がｎ型の場合には、炭素イオンのドーズ量を低減したとしても、抵抗変動領域は生じる。

以上の結果を踏まえ、発明者は、エピタキシャル層の直下に高濃度炭素領域からなるゲッタリング層を形成した場合にも、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハを得る方途について鋭意検討した結果、エピタキシャル層の形成を、ゲッタリング層の形成によりエピタキシャル層内に形成された、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域の厚みに基づいてエピタキシャル層の厚みを調整して行うことが有効であることを見出し、本発明を完成させるに到った。

すなわち、本発明の要旨構成は以下の通りである。
（１）シリコンウェーハの表面に炭素イオンを注入して前記シリコンウェーハの表層域にゲッタリング層を形成し、次いで前記ゲッタリング層が形成された側の前記シリコンウェーハの表面上にエピタキシャル層を形成してエピタキシャルウェーハを製造するに当たり、前記エピタキシャル層の形成は、前記ゲッタリング層に起因して前記エピタキシャル層内に生じた、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域の厚みに基づいて前記エピタキシャル層の厚みを調整して行い、前記抵抗変動領域の厚みの算出は、前記炭素イオンのドーズ量と前記抵抗変動領域の厚みとの関係を求めた検量線を用いて行うことを特徴とするエピタキシャルウェーハの製造方法。

（２）前記エピタキシャル層の厚みの調整は、前記目標抵抗率範囲を満たすエピタキシャル層の厚みが、デバイス作製領域として求められる目標厚み以上となるように行う、前記（１）に記載の製造方法。

（３）前記炭素イオンの注入は、５×１０¹³ａｔｏｍｓ／ｃｍ²以上のドーズ量で行う、前記（１）または（２）に記載の製造方法。

（４）前記炭素イオンの注入は、３００ｋｅＶ／ａｔｏｍ以下の加速電圧で行う、前記（１）〜（３）のいずれか一項に記載の製造方法。

本発明によれば、エピタキシャル層の形成を、ゲッタリング層の形成によりエピタキシャル層の形成時にエピタキシャル層内に形成された、デバイス作製領域として求められる目標抵抗率の範囲を満たさない抵抗変動領域の厚みに基づいてエピタキシャル層の厚みを調整して行うため、デバイス作製領域として求められる目標抵抗率の範囲を満たすエピタキシャル層を、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハを得ることができる。

本発明に係るエピタキシャルウェーハの製造方法のフローチャートを示す図である。 エピタキシャル層直下に高濃度炭素領域からなるゲッタリング層を形成した際の、エピタキシャル層の抵抗率の厚み方向の変動を示す図である。 炭素イオンのドーズ量とエピタキシャル層の形成の際に追加する膜厚との関係を表す検量線の一例を示す図である。炭素イオンのドーズ量と抵抗変動領域の厚みとの関係を求めた検量線 （ａ）比較例、および（ｂ）発明例に対するエピタキシャル層の表面からの深さ位置とエピタキシャル層の抵抗率およびコバルトの濃度との関係を示す図である。

（エピタキシャルウェーハの製造方法）
以下、図面を参照して本発明について詳しく説明する。図１は、本発明に係るエピタキシャルウェーハの製造方法のフローチャートを示す図である。まず、エピタキシャルウェーハの基板となるシリコンウェーハ１１を用意する（図１（Ａ））。このシリコンウェーハ１１としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。この単結晶シリコンウェーハは、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ ｍｅｔｈｏｄ，ＣＺ法）や浮遊帯域溶融法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ ｍｅｔｈｏｄ，ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、リンやホウ素等の任意の適切な不純物を添加して、導電型をｎ型またはｐ型とすることができる。

次いで、シリコンウェーハ１１の表面１１Ａに炭素イオンを注入し（図１（Ｂ））、シリコンウェーハ１１の表層域１２に、高濃度炭素領域からなるゲッタリング層１３を形成する（図１（Ｃ））。これにより、シリコンウェーハ１１の表面１１Ａの結晶性を乱すことなく、優れたゲッタリング能力を有するゲッタリング層１３を得ることができる。このイオン注入は、周知のイオン注入技術を用いて行うことができる。

なお、本発明において、シリコンウェーハ１１の「表層域」とは、シリコンウェーハ１１の表面１１Ａから１μｍの深さ位置までの領域を意味している。また、図１（Ｃ）においては、ゲッタリング層１３の表面は、シリコンウェーハ１１の表面１１Ａに位置しているが、その必要はなく、表層域１２の内部に位置してもよい。

ゲッタリング層１３の炭素濃度は、炭素イオンのドーズ量に依存する。近年、エピタキシャルウェーハに対して、より優れたゲッタリング能力を備えることが要求されていることから、本発明における炭素イオンのドーズ量は、５×１０^１３ａｔｏｍｓ／ｃｍ^２以上とする。また、ウェーハの反りや割れ、表面欠陥発生により製品不良となるため、ドーズ量は、２．０×１０^１６ａｔｏｍｓ／ｃｍ^２以下とする。この範囲のドーズ量で炭素イオンの注入を行うことにより、最大濃度が３×１０^１８ａｔｏｍｓ／ｃｍ^３以上の高濃度炭素領域からなるゲッタリング層１３を形成することができる。

ゲッタリング層１２の深さ位置は、炭素イオンの加速電圧に依存する。本発明においては、シリコンウェーハ１１の表層域１２にゲッタリング層１３を形成するために、炭素イオンの加速電圧は３００ｋｅＶ／ａｔｏｍ以下とする。また、加速電圧の下限については、炭素イオンをシリコンウェーハ１１の表面１１Ａに注入して高濃度炭素領域からなるゲッタリング層１２を形成できればよいことから、１０ｋｅＶ／ａｔｏｍである。

以上の炭素イオンの注入条件は、炭素イオンが、単一の炭素原子がイオン化された、いわゆるモノマーイオンの場合の注入条件であるが、国際公開第２０１２／１５７１６２号パンフレットに記載されているように、モノマーイオンに代えて、原子や分子から構成されるクラスターをイオン化させたクラスターイオンを、シリコンウェーハ１１の表面１１Ａに照射することもできる。この場合、モノマーイオンよりも低いエネルギーでクラスターイオンをシリコンウェーハ１１の表層域１２に導入できるため、モノマーイオンを注入する場合に比べて、炭素の最大濃度の位置をより表面１１Ａに近く位置させることができる。また、炭素が分布するウェーハ深さ方向の範囲を狭めることができるため、炭素の最大濃度を高めることもできる。さらに、クラスターイオンを低エネルギーで照射するため、シリコンウェーハ１１の表面の結晶性の乱れを抑制することもできる。

炭素イオンをクラスターイオンとしてシリコンウェーハ１１の表面１１Ａに照射する場合には、クラスターイオンの炭素源として、エタン、メタン、プロパン、ジベンジル（Ｃ_１４Ｈ_１４）、二酸化炭素（ＣＯ_２）等を使用することができる。また、小サイズのクラスターイオンビームを形成しやすいため、ピレン（Ｃ_１６Ｈ_１０）、ジベンジル（Ｃ_１４Ｈ_１４）などより生成したクラスターＣ_ｎＨ_ｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。

ゲッタリング層１３の炭素濃度は、モノマーイオンの場合と同様、クラスターイオンのドーズ量に依存する。クラスターイオンのドーズ量は炭素１原子当たりに換算して、炭素１原子当たりで５×１０^１３ａｔｏｍｓ／ｃｍ^２以上とする。また、ウェーハの反りや割れ、表面欠陥発生により製品不良となるため、ドーズ量は、２．０×１０^１６ａｔｏｍｓ／ｃｍ^２以下とする。この範囲のドーズ量で炭素イオンの注入を行うことにより、最大濃度が３×１０^１８ａｔｏｍｓ／ｃｍ^３以上の高濃度炭素領域からなるゲッタリング層１３を形成することができる。

クラスターイオンを照射する場合、ゲッタリング層１２の深さ位置は、クラスターイオンの加速電圧とクラスターサイズに依存する。ゲッタリング層１３を表層域１２に形成するために、クラスターイオンの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とする。好ましくは、４０ｋｅＶ／ａｔｏｍ以下である。また、クラスターサイズは２個以上とし、好ましくは５０個以下とする。ここで、「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。

こうして、シリコンウェーハ１１の表層域１２に高濃度炭素領域からなるゲッタリング層１３を形成し、優れたゲッタリング能力を有するシリコンウェーハ１１を得ることができる。

続いて、シリコンウェーハ１１のゲッタリング層１３側の表面１１上にエピタキシャル層１４を形成する（図１（Ｄ））。その際、エピタキシャル層１４の形成は、ゲッタリング層１３に起因してエピタキシャル層１４内に生じた、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域１４Ａの厚みに基づいてエピタキシャル層１４の厚みを調整して行うことが肝要である。

上述のように、シリコンウェーハ１１の表面１１Ａに炭素イオンを注入すると、シリコンウェーハ１１の表層域１２に高濃度炭素領域からなるゲッタリング層１３が形成され、シリコンウェーハ中の酸素がゲッタリング層における炭素原子の周囲に集まって酸素ドナーが発生していると考えられる。そして、シリコンウェーハ１１のゲッタリング層１３側の表面１１上にエピタキシャル層１４を成長させると、酸素ドナーから放出された電子がエピタキシャル層１４内に拡散し、エピタキシャル層１４とシリコンウェーハ１１との界面近傍のエピタキシャル層１４内の領域の抵抗率を目標抵抗率から変動させ、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域１４Ａが生じると考えられる。

なお、本発明において、「抵抗変動領域」とは、製品規格の抵抗率を元に下記式から計算される値を超えた領域である。すなわち、
｜（エピタキシャル層１４の表面での抵抗率）−（製品規格の抵抗率の最大値または最小値）｜／（製品規格の抵抗率の最大値または最小値）
である。ここで、（エピタキシャル層１４の表面での抵抗率）が（製品規格の抵抗率の最大値）および（製品規格の抵抗率の最小値）と比較して（製品規格の抵抗率の最小値）に近い場合に（製品規格の抵抗率の最小値）を用い、（製品規格の抵抗率の最大値）に近い場合には（製品規格の抵抗率の最大値）を用いる。

図２は、エピタキシャルウェーハにおけるエピタキシャル層の抵抗率の厚み方向の変動を示す図である。この図において、横軸はシリコンウェーハとエピタキシャル層１４との界面からの厚み方向の位置を、縦軸はエピタキシャル層１４の表面での抵抗率と、エピタキシャル層１４とシリコンウェーハ１１との界面からの厚み方向の各位置における抵抗率との差の、表面での抵抗率に対する割合を表している。すなわち、
｜（シリコンウェーハ１１との界面からの厚み方向の各位置における抵抗率）−（エピタキシャル層１４の表面での抵抗率）｜／（エピタキシャル層１４の表面での抵抗率）
である。

この抵抗率の測定に供したエピタキシャルウェーハは、単結晶シリコンウェーハからなるシリコンウェーハの表面に、１×１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量、６０ｋｅＶ／ａｔｏｍの加速電圧で炭素イオンを注入した後、リンをドープしてｎ型のシリコンエピタキシャル層を８μｍ成長させて得られたｎ型シリコンエピタキシャルウェーハである。また、エピタキシャル層１４の目標抵抗率は６５Ω・ｃｍである。

こうして得られたｎ型シリコンエピタキシャルウェーハについて、そのエピタキシャル層１４の厚み方向の各位置にて抵抗率を測定した。その結果、図２に示すように、エピタキシャル層１４の表面から約３μｍまでの深さ位置までの領域では、抵抗率の変動の割合は１０％未満だった。しかし、エピタキシャル層１４とシリコンウェーハ１１との界面から３μｍまでの領域では、抵抗率の変動の割合が１０％を超え、エピタキシャル層１４表面での抵抗率から著しく変動していた。なお、エピタキシャル層１４（ウェーハ）表面での抵抗率は、ほぼ目標抵抗率となっていた。

抵抗率の変動の割合がどの程度であれば、デバイス作製領域として求められる目標抵抗率範囲を満たすかは、各エピタキシャルウェーハの製品仕様に依存するため、一意には決定されない。つまり、抵抗変動領域１４Ａの厚みは、許容される抵抗率の変動の割合に依存する。例えば、図２において、許容される抵抗率の変動の割合が１０％、すなわち、目標抵抗率からの変動が１０％以内にある場合に抵抗率がデバイス作製領域として求められる目標抵抗率範囲を満たすものとする場合、抵抗変動領域１４Ａの厚みは約３μｍとなる。

この抵抗変動領域１４Ａは、デバイス作製領域としては使用できないため、抵抗変動領域１４Ａ上に存在する、デバイス作製領域として求められる目標抵抗率範囲を満たす所定抵抗領域１４Ｂのみがデバイス作製領域として使用できる。通常、成長させたエピタキシャル層１４の全てをデバイス作製領域として使用することを前提としているため、抵抗変動領域１４Ａが生じたことにより、当初想定した厚みのエピタキシャル層１４を使用できないことになる。そこで、エピタキシャル層１４の形成は、ゲッタリング層１３の形成によりエピタキシャル層１４内に生じた抵抗変動領域１４Ａの厚みに基づいてエピタキシャル層１４の厚みを調整して行うことが肝要となる。

ここで、エピタキシャル層１４の厚みの調整は、目標抵抗率範囲を満たすエピタキシャル層の厚みが、デバイス作製領域として求められる目標厚み以上となるように行う。具体的には、成長させるエピタキシャル層１４の厚みを、デバイス作製領域として求められる目標厚みに、抵抗変動領域１４Ａの厚みを足し合わせた厚み以上とする。これにより、抵抗変動領域１４Ａが生じても、当初想定した厚みのエピタキシャル層１４をデバイス作製領域として使用できるようになる。こうして、エピタキシャル層の直下に高濃度炭素領域からなるゲッタリング層を形成した場合にも、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハ１を得ることができる（図１（Ｅ））。

上記、エピタキシャル層１４の厚みの調整を行う際に、抵抗変動領域１４Ａの厚みは、炭素イオンのドーズ量と抵抗変動領域の厚みとの関係を求めた検量線を用いて算出することができる。この検量線は、エピタキシャル層１４の導電型および抵抗率（目標抵抗率）、並びに炭素イオンのドーズ量に依存し、これらの様々な条件について予め求めておくことができる。図３は、炭素イオンのドーズ量とエピタキシャル層１４の形成の際に追加する膜厚との関係を表す検量線の一例を示す図である。この検量線を得るために用いたエピタキシャルウェーハにおけるエピタキシャル層１４の目標抵抗率は６５Ω・ｃｍである。また、この図において、縦軸のエピタキシャル層の形成の際に追加する膜厚は、抵抗変動領域１４Ａの厚みを意味している。

この図に示すように、エピタキシャル層１４の形成の際に追加する膜厚（抵抗変動領域１４Ａの厚み）は、炭素イオンのドーズ量およびエピタキシャル層１４の導電型に依存するため、炭素イオン注入の際のドーズ量およびエピタキシャル層１４の導電型に基づいて、追加する膜厚を求める。そして、デバイス作製領域として求められる目標厚みに、求めた追加する膜厚を足し合わせた厚みのエピタキシャル層１４を成長させるようにする。これにより、エピタキシャル層１４直下に優れたゲッタリング能力を有するゲッタリング層１３を形成した場合にも、デバイス作製領域として求められる目標の抵抗率範囲を満たすエピタキシャル層１４が、デバイス作製領域として求められる目標厚み以上で得られるエピタキシャルウェーハ１を製造することができる。

（エピタキシャルウェーハ）
次に、本発明に係るエピタキシャルウェーハ１について説明する。図１（Ｅ）に示された、本発明に係るエピタキシャルウェーハ１は、表面から１μｍ以下の表層域１２に最大濃度が３×１０^１８ａｔｏｍｓ／ｃｍ^３以上の炭素を含むゲッタリング層１３を有するシリコンウェーハ１と、ゲッタリング層１３が形成された側のシリコンウェーハ１１の表面上に形成されたエピタキシャル層１４とを備える。ここで、エピタキシャル層１４は、シリコンウェーハ１１に隣接し、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域１４Ａと、抵抗変動領域１４Ａに隣接し、目標抵抗率範囲を満たす所定抵抗領域１４Ｂとからなり、所定抵抗領域１４Ｂの厚みがデバイス作製領域として求められる目標厚み以上である。

このエピタキシャルウェーハ１は、シリコンウェーハ１の表層域１２、すなわち、エピタキシャル層１４の直下に、最大濃度で３×１０^１８ａｔｏｍｓ／ｃｍ^３以上の炭素を含む、高濃度炭素領域からなるゲッタリング層１３を有している。そのため、従来よりも優れたゲッタリング能力を有するエピタキシャルウェーハである。

（発明例）
以下、本発明の実施例について説明する。
図２に示したフローチャートに従って、本発明に係るエピタキシャルウェーハを製造した。すなわち、まず、ＣＺ単結晶から得たｎ型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：リン、抵抗率：１５〜２０Ω・ｃｍ、酸素濃度：１．８×１０^１８ａｔｏｍｓ／ｃｍ^３）を用意した。次いで、中電流型イオン注入装置を用いて、ドーズ量：６．０×１０^１４ａｔｏｍｓ／ｃｍ^２、加速電圧：６０ｋｅＶ／ａｔｏｍで炭素のモノマーイオンをシリコンウェーハの表面に注入した。その際、炭素イオンの注入深さ位置のターゲットは０．２μｍとした。続いて、シリコンウェーハをエピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、フォスフィンをドーパントガスとし、１０００〜１１５０℃の成長温度で、ＣＶＤ法によりシリコンウェーハ上にシリコンのエピタキシャル層（目標厚み：８μｍ、ドーパント種類：リン、目標抵抗率：５５Ω・ｃｍ）をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハを作製した。その際、エピタキシャル層の導電型および抵抗率、並びに炭素イオン注入のドーズ量から、抵抗変動領域の厚みが２μｍであることが予め用意した検量線から分かったため、目標厚み８μｍに抵抗変動領域の厚み２μｍを足し合わせて、１０μｍの厚みのエピタキシャル層を成長させた。

（比較例）
発明例と同様に、エピタキシャルウェーハを作製した。ただし、炭素イオンの加速電圧は２ＭｅＶ／ａｔｏｍとし、炭素イオンの注入深さ位置のターゲットは２μｍとした。また、成長させるエピタキシャル層の厚みは、目標厚みである８μｍとした。それ以外の条件は発明例と全て同じである。

＜抵抗率の測定＞
作製した発明例および比較例のエピタキシャルウェーハの抵抗率を調べた。具体的には、抵抗率測定装置（型番：ＳＳＭ２０００、日本エス・エス・エム株式会社製）を用いて、広がり抵抗法（ＳＲ法；Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ａｎａｌｙｓｉｓ）により測定した。

＜ゲッタリング能力の評価＞
作製した発明例および比較例のエピタキシャルウェーハについて、エピタキシャル層の表面を、コバルト汚染液（１．０×１０^１２ａｔｏｍｓ／ｃｍ^２）を用いてスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において１０００℃で１０分間の熱処理を施した。その後、エピタキシャルウェーハ中のコバルトの濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定して、各エピタキシャルウェーハのゲッタリング性能を評価した。

図４は、（ａ）比較例、および（ｂ）発明例に対するエピタキシャル層の表面からの深さ位置とエピタキシャル層の抵抗率およびコバルトの濃度との関係を示す図である。なお、図４において、太線が抵抗率、細線がコバルトの濃度をそれぞれ示している。
まず、図４（ａ）を見ると、比較例においては、炭素イオンの注入深さ位置のターゲットが２μｍであることから、エピタキシャル層の表面から１０μｍの深さ位置にコバルトの濃度ピークが観察された。また、シリコンウェーハ内には、抵抗率が目標抵抗率から大きく変動した領域が存在するが、炭素イオンの注入深さが深いことから、エピタキシャル層の抵抗率の変動は小さいことが分かる。
これに対して、図４（ｂ）を見ると、発明例においては、炭素イオンの注入深さ位置のターゲットが０．２μｍであることから、エピタキシャル層の表面から約１０μｍの深さ位置にコバルトの濃度ピークが位置している。また、エピタキシャル層とシリコンウェーハとの界面近傍のエピタキシャル層内の領域に、２μｍの厚みの抵抗変動領域が生じていることが分かる。しかし、この抵抗変動領域上には、８μｍの厚みの所定抵抗領域が存在し、デバイス作製領域として求められる目標厚みが８μｍであることから、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られていることが分かる。
また、発明例および比較例のゲッタリング能力を比較すると、図４（ａ）に示した比較例においては、コバルトの最大濃度は２×１０^１６ａｔｏｍｓ／ｃｍ^３であるのに対して、図４（ｂ）に示した発明例においては、コバルトの最大濃度は１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、発明例のエピタキシャルウェーハは、比較例のものよりも優れたゲッタリング能力を有していることが分かる。

本発明によれば、エピタキシャル層の形成を、エピタキシャル層の厚み方向の抵抗率の変動に基づいてエピタキシャル層の厚みを調整して行うため、エピタキシャル層の直下に高濃度炭素領域からなるゲッタリング層を形成した場合にも、デバイス作製領域として求められる目標抵抗率範囲を満たすエピタキシャル層が、デバイス作製領域として求められる目標厚み以上で得られるため、半導体ウェーハ製造業に有用である。

１ エピタキシャルウェーハ
１１ シリコンウェーハ
１１Ａ 表面
１２ 表層域
１３ ゲッタリング層
１４ エピタキシャル層
１４Ａ 抵抗変動領域
１４Ｂ 所定抵抗領域

Claims (4)

1. シリコンウェーハの表面に炭素イオンを注入して前記シリコンウェーハの表層域にゲッタリング層を形成し、次いで前記ゲッタリング層が形成された側の前記シリコンウェーハの表面上にエピタキシャル層を形成してエピタキシャルウェーハを製造するに当たり、
   前記エピタキシャル層の形成は、前記ゲッタリング層に起因して前記エピタキシャル層内に生じた、デバイス作製領域として求められる目標抵抗率範囲を満たさない抵抗変動領域の厚みに基づいて前記エピタキシャル層の厚みを調整して行い、
   前記抵抗変動領域の厚みの算出は、前記炭素イオンのドーズ量と前記抵抗変動領域の厚みとの関係を求めた検量線を用いて行うことを特徴とするエピタキシャルウェーハの製造方法。
2. 前記エピタキシャル層の厚みの調整は、前記目標抵抗率範囲を満たすエピタキシャル層の厚みが、デバイス作製領域として求められる目標厚み以上となるように行う、請求項１に記載の製造方法。
3. 前記炭素イオンの注入は、５×１０¹³ａｔｏｍｓ／ｃｍ²以上のドーズ量で行う、請求項１または２に記載の製造方法。
4. 前記炭素イオンの注入は、３００ｋｅＶ／ａｔｏｍ以下の加速電圧で行う、請求項１〜３のいずれか一項に記載の製造方法。

Images