JPH0817841A - 半導体基板，半導体装置及び半導体装置の製造方法 - Google Patents
半導体基板，半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0817841A JPH0817841A JP6143105A JP14310594A JPH0817841A JP H0817841 A JPH0817841 A JP H0817841A JP 6143105 A JP6143105 A JP 6143105A JP 14310594 A JP14310594 A JP 14310594A JP H0817841 A JPH0817841 A JP H0817841A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- silicon substrate
- density
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャル基板に関し，基板からエピタ
キシャル層への酸素拡散を阻止し，かつ優れたゲッタリ
ング効果を得る。 【構成】 シリコン基板１に注入不純物２をイオン注入
した後，酸素析出核６を生成する核生成熱処理により，
シリコン基板１表面に形成された注入不純物２濃度が低
くかつ析出核６密度が低い表面層３，その下に形成され
た注入不純物２濃度が高くかつ析出核６密度が高い高密
度層４ａ，及びその下に形成された注入不純物２濃度が
高密度層４ａより低くかつ析出核６密度が高密度層４ａ
より低い低密度領域５ａとを形成し，その後，表面層３
上にエピタキシャル層８を堆積する。
キシャル層への酸素拡散を阻止し，かつ優れたゲッタリ
ング効果を得る。 【構成】 シリコン基板１に注入不純物２をイオン注入
した後，酸素析出核６を生成する核生成熱処理により，
シリコン基板１表面に形成された注入不純物２濃度が低
くかつ析出核６密度が低い表面層３，その下に形成され
た注入不純物２濃度が高くかつ析出核６密度が高い高密
度層４ａ，及びその下に形成された注入不純物２濃度が
高密度層４ａより低くかつ析出核６密度が高密度層４ａ
より低い低密度領域５ａとを形成し，その後，表面層３
上にエピタキシャル層８を堆積する。
Description
【０００１】
【産業上の利用分野】本発明は，キャリア拡散長が短
く，かつゲッタリング効果の優れたシリコン基板上に低
酸素濃度エピタキシャル半導体層を有する半導体基板，
かかるエピタキシャル半導体層を利用した半導体装置及
びその半導体装置の製造方法に関する。
く，かつゲッタリング効果の優れたシリコン基板上に低
酸素濃度エピタキシャル半導体層を有する半導体基板，
かかるエピタキシャル半導体層を利用した半導体装置及
びその半導体装置の製造方法に関する。
【０００２】半導体装置，例えば相補性トランジスタを
有する集積回路においては，ソフトエラーの低減及びラ
ッチアップ防止の目的から，キャリア拡散長が短い低抵
抗シリコン基板上に高抵抗エピタキシャル半導体層を堆
積したものを半導体基板として用い，その半導体基板の
エピタキシャル層８に半導体素子を形成する構造が採用
されている。
有する集積回路においては，ソフトエラーの低減及びラ
ッチアップ防止の目的から，キャリア拡散長が短い低抵
抗シリコン基板上に高抵抗エピタキシャル半導体層を堆
積したものを半導体基板として用い，その半導体基板の
エピタキシャル層８に半導体素子を形成する構造が採用
されている。
【０００３】この半導体素子が形成されるエピタキシャ
ル層は，欠陥の発生を抑制するため，低酸素濃度のシリ
コン層である必要がある。一方，エピタキシャル基板と
なる低抵抗シリコン基板は，汚染物質のゲッタリング効
果の大きな高酸素濃度シリコン基板であることが望まし
い。
ル層は，欠陥の発生を抑制するため，低酸素濃度のシリ
コン層である必要がある。一方，エピタキシャル基板と
なる低抵抗シリコン基板は，汚染物質のゲッタリング効
果の大きな高酸素濃度シリコン基板であることが望まし
い。
【０００４】このため，エピタキシャル層の酸素濃度が
低く，かつシリコン基板のゲッタリング効果が大きな半
導体基板が要望されている。
低く，かつシリコン基板のゲッタリング効果が大きな半
導体基板が要望されている。
【０００５】
【従来の技術】エピタキシャル用シリコン基板には，キ
ャリアの拡散長を短くするために不純物を高濃度にドー
プした低抵抗シリコンが用いられる。しかし，かかる低
抵抗シリコン基板は酸素が析出し難く，そのため低抵抗
シリコン基板上に半導体層を堆積した半導体基板では，
汚染物質のゲッタリング効果が小さいという問題が生ず
る。
ャリアの拡散長を短くするために不純物を高濃度にドー
プした低抵抗シリコンが用いられる。しかし，かかる低
抵抗シリコン基板は酸素が析出し難く，そのため低抵抗
シリコン基板上に半導体層を堆積した半導体基板では，
汚染物質のゲッタリング効果が小さいという問題が生ず
る。
【０００６】また，過飽和酸素を含有するシリコン基板
をエピタキシャル用基板として用い，その上にエピタキ
シャル層を堆積した従来の半導体基板では，半導体素子
の製造工程における熱処理中に酸素が基板からエピタキ
シャル層中に拡散して，エピタキシャル層の酸素濃度が
上昇しエピタキシャル層中に酸素起因の欠陥を発生する
という問題がある。
をエピタキシャル用基板として用い，その上にエピタキ
シャル層を堆積した従来の半導体基板では，半導体素子
の製造工程における熱処理中に酸素が基板からエピタキ
シャル層中に拡散して，エピタキシャル層の酸素濃度が
上昇しエピタキシャル層中に酸素起因の欠陥を発生する
という問題がある。
【０００７】これらの問題を解決するため，シリコン基
板に不純物元素をイオン注入して酸素析出を容易にし，
その後熱処理して酸素を析出させたシリコン基板をエピ
タキシャル基板とする方法が考案され，特開昭６２─２
１９５２９に開示されている。以下，この方法について
実施例に基づき説明する。
板に不純物元素をイオン注入して酸素析出を容易にし，
その後熱処理して酸素を析出させたシリコン基板をエピ
タキシャル基板とする方法が考案され，特開昭６２─２
１９５２９に開示されている。以下，この方法について
実施例に基づき説明する。
【０００８】図４は従来例半導体基板の製造工程図であ
り，エピタキシャルシリコン基板の製造工程とその構造
を断面図で表している。従来の半導体基板は，図４
（ａ）を参照して，先ず，過飽和の酸素を含む低抵抗シ
リコン基板１に，注入不純物２をイオン注入する。その
結果，シリコン基板１表面に注入不純物の少ない表面層
３が，その下に注入不純物濃度の高い高濃度層４が，さ
らに高濃度層４の下に高濃度層４よりも注入不純物濃度
が低い低濃度領域５が形成される。
り，エピタキシャルシリコン基板の製造工程とその構造
を断面図で表している。従来の半導体基板は，図４
（ａ）を参照して，先ず，過飽和の酸素を含む低抵抗シ
リコン基板１に，注入不純物２をイオン注入する。その
結果，シリコン基板１表面に注入不純物の少ない表面層
３が，その下に注入不純物濃度の高い高濃度層４が，さ
らに高濃度層４の下に高濃度層４よりも注入不純物濃度
が低い低濃度領域５が形成される。
【０００９】次いで，シリコン基板４を非酸化性雰囲気
中で高温，例えば１１００℃以上で熱処理し，図４
（ｂ）を参照して，シリコン基板４の表面に酸素の外方
拡散により生ずる低酸素濃度のデヌーデットゾーン２１
を形成する。
中で高温，例えば１１００℃以上で熱処理し，図４
（ｂ）を参照して，シリコン基板４の表面に酸素の外方
拡散により生ずる低酸素濃度のデヌーデットゾーン２１
を形成する。
【００１０】次いで，酸素を析出する熱処理を行う。そ
の結果，注入不純物濃度の高い高濃度層４のうち，デヌ
ーデットゾーン２１が形成されない深部に，酸素の析出
物６ａが高密度に形成された欠陥層２２が形成される。
また，低濃度領域５には，酸素濃度と注入不純物濃度に
応じた密度の酸素析出物６ａが発生する。なお，表面層
３を含むデヌーデットゾーン２１には，酸素濃度が低い
ため析出物は生成しない。
の結果，注入不純物濃度の高い高濃度層４のうち，デヌ
ーデットゾーン２１が形成されない深部に，酸素の析出
物６ａが高密度に形成された欠陥層２２が形成される。
また，低濃度領域５には，酸素濃度と注入不純物濃度に
応じた密度の酸素析出物６ａが発生する。なお，表面層
３を含むデヌーデットゾーン２１には，酸素濃度が低い
ため析出物は生成しない。
【００１１】次いで，図４（ｃ）を参照して，シリコン
基板１上，即ち表面層３上に，シリコンのエピタキシャ
ル層８を堆積して半導体基板を完成する。かかる方法に
より製造された半導体基板は，エピタキシャル層８と接
するシリコン基板１表面が低酸素濃度のデヌーデットゾ
ーン２１であるから，シリコン基板１からの酸素の拡散
がなく，低酸素濃度のエピタキシャル層８を堆積するこ
とができる。また，その後の半導体装置の製造工程で熱
処理がなされても，シリコン基板１深部から上面に拡散
する酸素は，欠陥層２２の析出物に吸収されてエピタキ
シャル層８に到達しない。さらに，半導体装置の基板と
して用いられたとき，半導体装置の製造工程において混
入する汚染物質が析出物６ａに吸収され，ゲッタリング
効果を奏する。
基板１上，即ち表面層３上に，シリコンのエピタキシャ
ル層８を堆積して半導体基板を完成する。かかる方法に
より製造された半導体基板は，エピタキシャル層８と接
するシリコン基板１表面が低酸素濃度のデヌーデットゾ
ーン２１であるから，シリコン基板１からの酸素の拡散
がなく，低酸素濃度のエピタキシャル層８を堆積するこ
とができる。また，その後の半導体装置の製造工程で熱
処理がなされても，シリコン基板１深部から上面に拡散
する酸素は，欠陥層２２の析出物に吸収されてエピタキ
シャル層８に到達しない。さらに，半導体装置の基板と
して用いられたとき，半導体装置の製造工程において混
入する汚染物質が析出物６ａに吸収され，ゲッタリング
効果を奏する。
【００１２】しかし，シリコン基板４表面にデヌーデッ
トゾーン２１が形成されているため，エピタキシャル層
８と欠陥層２２との距離が遠く，キャリア拡散の抑制効
果及び汚染物質のゲッタリング効果が減殺される。ま
た，半導体装置の製造時には既に酸素は析出しているた
めに，ゲッタリング効果を持続できない。なお，デヌー
デッドゾーンの形成は，本実施例では，エピタキシャル
堆積に必要な結晶性を確保するために不可欠である。
トゾーン２１が形成されているため，エピタキシャル層
８と欠陥層２２との距離が遠く，キャリア拡散の抑制効
果及び汚染物質のゲッタリング効果が減殺される。ま
た，半導体装置の製造時には既に酸素は析出しているた
めに，ゲッタリング効果を持続できない。なお，デヌー
デッドゾーンの形成は，本実施例では，エピタキシャル
堆積に必要な結晶性を確保するために不可欠である。
【００１３】
【発明が解決しようとする課題】上述したように，過飽
和の酸素を含むシリコン基板上にエピタキシャル層を形
成する従来の半導体基板では，基板からエピタキシャル
層中へ酸素が拡散するため欠陥を低減することができな
い。
和の酸素を含むシリコン基板上にエピタキシャル層を形
成する従来の半導体基板では，基板からエピタキシャル
層中へ酸素が拡散するため欠陥を低減することができな
い。
【００１４】また，デヌーデットゾーンが形成されたシ
リコン基板上にエピタキシャル層を堆積した半導体基板
では，エピタキシャル層と欠陥層との距離が遠く，キャ
リア拡散の抑制効果及び汚染物質のゲッタリング効果が
減殺される。さらに，シリコン基板中の酸素は析出して
いるため，ゲッタリング効果を持続できないという欠点
がある。
リコン基板上にエピタキシャル層を堆積した半導体基板
では，エピタキシャル層と欠陥層との距離が遠く，キャ
リア拡散の抑制効果及び汚染物質のゲッタリング効果が
減殺される。さらに，シリコン基板中の酸素は析出して
いるため，ゲッタリング効果を持続できないという欠点
がある。
【００１５】本発明は，注入不純物がイオン注入された
シリコン基板上に，デヌーデットゾーンを形成すること
なくエピタキシャル層を堆積し，その後に酸素析出核を
シリコン基板中に生成する半導体基板に関し，半導体装
置の製造工程において酸素析出物がエピタキシャル層近
くのシリコン基板中に形成され，かつシリコン基板から
エピタキシャル層中への酸素拡散が少ない半導体基板を
提供することを目的とする。
シリコン基板上に，デヌーデットゾーンを形成すること
なくエピタキシャル層を堆積し，その後に酸素析出核を
シリコン基板中に生成する半導体基板に関し，半導体装
置の製造工程において酸素析出物がエピタキシャル層近
くのシリコン基板中に形成され，かつシリコン基板から
エピタキシャル層中への酸素拡散が少ない半導体基板を
提供することを目的とする。
【００１６】
【課題を解決するための手段】図１は本発明の実施例断
面工程図であり，半導体基板の製造工程及びそれを利用
した半導体装置を表している。
面工程図であり，半導体基板の製造工程及びそれを利用
した半導体装置を表している。
【００１７】上述した課題を解決するために，図１を参
照して，本発明の第一の構成に係る半導体基板は，過飽
和の酸素を含む第一導電型のシリコン基板１上にエピタ
キシャル層８が堆積された半導体基板において，該シリ
コン基板１は，炭素又は第一導電型の不純物からなる注
入不純物２のイオン注入及び該イオン注入後になされた
酸素の析出核６を生成する核生成熱処理により，該シリ
コン基板１表面に形成された該注入不純物２濃度が低く
かつ該析出核６密度が低い表面層３と，該表面層３の下
に形成された該注入不純物２濃度が高くかつ該析出核６
密度が高い高密度層４ａと，該高密度層４ａの下に形成
された該注入不純物２濃度が該高密度層４ａより低くか
つ該析出核６密度が該高密度層４ａより低い低密度領域
５ａとを有し，該エピタキシャル層８は，該表面層３上
に堆積された半導体からなることを特徴として構成し，
及び，第二の構成に係る半導体装置は，第一の構成の半
導体基板上に半導体回路を形成したことを特徴として構
成し，及び，第三の構成に係る半導体装置の製造方法
は，過飽和の酸素を含む第一導電型のシリコン基板１上
に堆積されたエピタキシャル層８を有する半導体装置の
製造方法において，該シリコン基板１に炭素又は第一導
電型の不純物からなる注入不純物２をイオン注入して，
該シリコン基板１表面に該注入不純物２濃度が低い表面
層３を，該表面層３の下に該注入不純物２濃度が高い高
濃度層４を，及び該高濃度層４の下に該注入不純物２濃
度が該高濃度層４より低い低濃度領域５を形成する工程
と，次いで，酸素の析出核６を生成する核生成熱処理に
より，該高濃度層４中に高密度の該析出核６を及び該低
濃度層５中に低密度の該析出核６を形成する工程と，次
いで，該表面層３上にエピタキシャル層８を堆積する工
程と，次いで，該析出核６に酸素が析出する熱処理工程
とを有することを特徴として構成する。
照して，本発明の第一の構成に係る半導体基板は，過飽
和の酸素を含む第一導電型のシリコン基板１上にエピタ
キシャル層８が堆積された半導体基板において，該シリ
コン基板１は，炭素又は第一導電型の不純物からなる注
入不純物２のイオン注入及び該イオン注入後になされた
酸素の析出核６を生成する核生成熱処理により，該シリ
コン基板１表面に形成された該注入不純物２濃度が低く
かつ該析出核６密度が低い表面層３と，該表面層３の下
に形成された該注入不純物２濃度が高くかつ該析出核６
密度が高い高密度層４ａと，該高密度層４ａの下に形成
された該注入不純物２濃度が該高密度層４ａより低くか
つ該析出核６密度が該高密度層４ａより低い低密度領域
５ａとを有し，該エピタキシャル層８は，該表面層３上
に堆積された半導体からなることを特徴として構成し，
及び，第二の構成に係る半導体装置は，第一の構成の半
導体基板上に半導体回路を形成したことを特徴として構
成し，及び，第三の構成に係る半導体装置の製造方法
は，過飽和の酸素を含む第一導電型のシリコン基板１上
に堆積されたエピタキシャル層８を有する半導体装置の
製造方法において，該シリコン基板１に炭素又は第一導
電型の不純物からなる注入不純物２をイオン注入して，
該シリコン基板１表面に該注入不純物２濃度が低い表面
層３を，該表面層３の下に該注入不純物２濃度が高い高
濃度層４を，及び該高濃度層４の下に該注入不純物２濃
度が該高濃度層４より低い低濃度領域５を形成する工程
と，次いで，酸素の析出核６を生成する核生成熱処理に
より，該高濃度層４中に高密度の該析出核６を及び該低
濃度層５中に低密度の該析出核６を形成する工程と，次
いで，該表面層３上にエピタキシャル層８を堆積する工
程と，次いで，該析出核６に酸素が析出する熱処理工程
とを有することを特徴として構成する。
【００１８】
【作用】本発明の第一の構成に係る半導体基板は，図１
（ｃ）及び（ｄ）を参照して，シリコン基板１の表面か
ら内部に，表面層３，高密度層４ａ及び低密度領域５ａ
がこの順に形成されたシリコン基板１と，このシリコン
基板１上に堆積されたエピタキシャル層８とを有する。
（ｃ）及び（ｄ）を参照して，シリコン基板１の表面か
ら内部に，表面層３，高密度層４ａ及び低密度領域５ａ
がこの順に形成されたシリコン基板１と，このシリコン
基板１上に堆積されたエピタキシャル層８とを有する。
【００１９】表面層３は，イオン注入された注入不純物
が透過した層であり，シリコン基板１の表面に形成され
る。この表面層３は，注入不純物濃度が低いため過飽和
の酸素を含んでいても核生成熱処理において酸素の析出
核が形成されない。
が透過した層であり，シリコン基板１の表面に形成され
る。この表面層３は，注入不純物濃度が低いため過飽和
の酸素を含んでいても核生成熱処理において酸素の析出
核が形成されない。
【００２０】高密度層４ａは，注入不純物濃度がピーク
を形成する領域を中心に形成された注入不純物濃度が高
い層であり，核生成熱処理により生成された酸素の析出
核６を高密度に含有する。
を形成する領域を中心に形成された注入不純物濃度が高
い層であり，核生成熱処理により生成された酸素の析出
核６を高密度に含有する。
【００２１】低密度領域５ａは，シリコン基板１の深部
に注入された注入不純物を含む領域であり，高密度層４
ａの下に形成される。この低密度領域５ａには，注入不
純物濃度に応じた密度の析出核６が形成されている。
に注入された注入不純物を含む領域であり，高密度層４
ａの下に形成される。この低密度領域５ａには，注入不
純物濃度に応じた密度の析出核６が形成されている。
【００２２】図１（ｅ）は，第一の構成の半導体基板を
半導体装置の基板として利用した半導体装置の断面を表
している。図１（ｅ）を参照して，半導体装置の製造工
程中の熱処理において，シリコン基板１に含まれる酸素
が析出核６に析出して酸素析出物６ａを形成すると同時
に，その酸素析出物６ａが汚染物質を捕獲し，ゲッタリ
ング効果を生ずる。この酸素の析出は，半導体装置の製
造工程中の熱処理の間に除々に進行するから，長期間ゲ
ッタリング効果が持続する。さらに，シリコン基板１中
の固溶酸素は，酸素析出物６ａが少ない半導体装置の製
造工程の初期には高濃度に含まれているから，初期のシ
リコン基板１は塑性変形に対する強度が大きい。
半導体装置の基板として利用した半導体装置の断面を表
している。図１（ｅ）を参照して，半導体装置の製造工
程中の熱処理において，シリコン基板１に含まれる酸素
が析出核６に析出して酸素析出物６ａを形成すると同時
に，その酸素析出物６ａが汚染物質を捕獲し，ゲッタリ
ング効果を生ずる。この酸素の析出は，半導体装置の製
造工程中の熱処理の間に除々に進行するから，長期間ゲ
ッタリング効果が持続する。さらに，シリコン基板１中
の固溶酸素は，酸素析出物６ａが少ない半導体装置の製
造工程の初期には高濃度に含まれているから，初期のシ
リコン基板１は塑性変形に対する強度が大きい。
【００２３】半導体装置の製造工程中に成長する酸素析
出物６ａは，析出核６が高密度に形成されている高密度
層４ａ中に最も高密度に生成する。この高密度層４ａ
は，イオン注入により，シリコン基板１の極めて表面近
くに形成することができる。即ち，酸素析出物が高密度
に存在する高密度層４ａをエピタキシャル層８と近接し
て設けることができる。このため，本構成の半導体基板
は，エピタキシャル層８に対するゲッタリング効果が高
く，かつシリコン基板１の表面近くを拡散するキャリア
に対するトラップ効果も大きい。従って，本発明の第二
の構成に係る半導体装置のように第一の構成の半導体基
板を用いて製造された半導体装置は，汚染が少なくかつ
キャリアの拡散に起因する問題，例えばソフトエラー又
はラッチアップが少ない。
出物６ａは，析出核６が高密度に形成されている高密度
層４ａ中に最も高密度に生成する。この高密度層４ａ
は，イオン注入により，シリコン基板１の極めて表面近
くに形成することができる。即ち，酸素析出物が高密度
に存在する高密度層４ａをエピタキシャル層８と近接し
て設けることができる。このため，本構成の半導体基板
は，エピタキシャル層８に対するゲッタリング効果が高
く，かつシリコン基板１の表面近くを拡散するキャリア
に対するトラップ効果も大きい。従って，本発明の第二
の構成に係る半導体装置のように第一の構成の半導体基
板を用いて製造された半導体装置は，汚染が少なくかつ
キャリアの拡散に起因する問題，例えばソフトエラー又
はラッチアップが少ない。
【００２４】本構成では，エピタキシャル層８は，析出
核６の少ない表面層３上に堆積されるから，結晶性は良
好である。このエピタキシャル層８の堆積及び半導体装
置の製造工程において，表面層３中に固溶していた酸素
は，エピタキシャル層８中に拡散し，さらにエピタキシ
ャル層８の表面から外方拡散して消散する。他方，シリ
コン基板１の深部，例えば低密度領域５ａに固溶する酸
素は，高密度層４ａを拡散する途中で高密度層４ａに多
量に存在する析出核６又は酸素析出物６ａに吸収され
て，表面層３に到達しない。従って，エピタキシャル層
８は，半導体装置の製造の間，低酸素濃度に保たれるか
ら，酸素に起因する欠陥が少なく，優れた電気的特性を
有する半導体装置が製造される。
核６の少ない表面層３上に堆積されるから，結晶性は良
好である。このエピタキシャル層８の堆積及び半導体装
置の製造工程において，表面層３中に固溶していた酸素
は，エピタキシャル層８中に拡散し，さらにエピタキシ
ャル層８の表面から外方拡散して消散する。他方，シリ
コン基板１の深部，例えば低密度領域５ａに固溶する酸
素は，高密度層４ａを拡散する途中で高密度層４ａに多
量に存在する析出核６又は酸素析出物６ａに吸収され
て，表面層３に到達しない。従って，エピタキシャル層
８は，半導体装置の製造の間，低酸素濃度に保たれるか
ら，酸素に起因する欠陥が少なく，優れた電気的特性を
有する半導体装置が製造される。
【００２５】なお，上述した第一の構成の半導体基板
は，次に説明する第三の構成と同様にして製造すること
ができる。本発明の第三の構成は，第一の構造の半導体
基板と同様の構造を，シリコン基板表面の一部又は全部
に形成する工程を有する半導体装置の製造方法に関す
る。
は，次に説明する第三の構成と同様にして製造すること
ができる。本発明の第三の構成は，第一の構造の半導体
基板と同様の構造を，シリコン基板表面の一部又は全部
に形成する工程を有する半導体装置の製造方法に関す
る。
【００２６】本構成では，図１（ａ）及び（ｂ）を参照
して，シリコン基板１に注入不純物をイオン注入して，
シリコン基板１表面に注入不純物濃度の低い表面層３
と，その下に注入不純濃度の高い高濃度層４と，さらに
その下に高濃度層４よりは注入不純物濃度が低い低濃度
領域を形成する。なお，イオン注入によりかかる層及び
領域が形成されることは良く知られている。
して，シリコン基板１に注入不純物をイオン注入して，
シリコン基板１表面に注入不純物濃度の低い表面層３
と，その下に注入不純濃度の高い高濃度層４と，さらに
その下に高濃度層４よりは注入不純物濃度が低い低濃度
領域を形成する。なお，イオン注入によりかかる層及び
領域が形成されることは良く知られている。
【００２７】次いで，図１（ｃ）を参照して，核生成熱
処理を施す。核生成熱処理は，酸素の析出核を形成する
ための熱処理で，例えば６００〜７００℃の温度範囲で
１〜３時間の熱処理とすることができる。勿論，良く知
られている他の核生成熱処理条件によることもできる。
処理を施す。核生成熱処理は，酸素の析出核を形成する
ための熱処理で，例えば６００〜７００℃の温度範囲で
１〜３時間の熱処理とすることができる。勿論，良く知
られている他の核生成熱処理条件によることもできる。
【００２８】酸素の析出核乃至酸素の析出物は，低抵抗
シリコン基板中では発生し難い。しかし，注入不純物を
イオン注入した低抵抗シリコン基板中には，注入不純物
濃度に応じて析出核乃至酸素の析出物が生成することが
知られている。従って，核生成熱処理により，注入不純
物を含有する高濃度層４及び低濃度領域に，注入不純物
濃度に応じた濃度の酸素の析出核６が形成される。他
方，注入不純物濃度が低い表面層には析出核６は生成し
ない。
シリコン基板中では発生し難い。しかし，注入不純物を
イオン注入した低抵抗シリコン基板中には，注入不純物
濃度に応じて析出核乃至酸素の析出物が生成することが
知られている。従って，核生成熱処理により，注入不純
物を含有する高濃度層４及び低濃度領域に，注入不純物
濃度に応じた濃度の酸素の析出核６が形成される。他
方，注入不純物濃度が低い表面層には析出核６は生成し
ない。
【００２９】次いで，図１（ｄ）を参照して，表面層３
上に半導体，例えばシリコンをエピタキシャル成長し
て，エピタキシャル層８を設ける。表面層３には析出核
６が生成していないので，結晶性のよいエピタキシャル
層８が形成される。
上に半導体，例えばシリコンをエピタキシャル成長し
て，エピタキシャル層８を設ける。表面層３には析出核
６が生成していないので，結晶性のよいエピタキシャル
層８が形成される。
【００３０】以上の工程を経て，既述した第一の構成に
係る半導体基板が製造される。また，第三の構成に係る
半導体装置の製造方法では，以上の工程により，基板全
面又は基板の一部表面に，エピタキシャル層８，表面層
３，高密度層４ａ及び低密度領域５ａからなる既述の第
一の構成の半導体基板と同様の構造が形成される。従っ
て，本構成の半導体装置の製造方法によれば，この後，
エピタキシャル層８に半導体回路を製造する工程におい
て，第一の構成の半導体基板と同じく，長時間持続する
ゲッタリング効果，効果的なキャリア拡散の防止効果，
及び基板からエピタキシャル層への酸素拡散の阻止効
果，さらにシリコン基板の塑性変形の防止効果を奏する
ことができる。
係る半導体基板が製造される。また，第三の構成に係る
半導体装置の製造方法では，以上の工程により，基板全
面又は基板の一部表面に，エピタキシャル層８，表面層
３，高密度層４ａ及び低密度領域５ａからなる既述の第
一の構成の半導体基板と同様の構造が形成される。従っ
て，本構成の半導体装置の製造方法によれば，この後，
エピタキシャル層８に半導体回路を製造する工程におい
て，第一の構成の半導体基板と同じく，長時間持続する
ゲッタリング効果，効果的なキャリア拡散の防止効果，
及び基板からエピタキシャル層への酸素拡散の阻止効
果，さらにシリコン基板の塑性変形の防止効果を奏する
ことができる。
【００３１】なお本発明では，注入不純物を，炭素又は
シリコン基板と同一導電型の不純物とすることができ
る。周知のように，炭素は，効果的に析出核を生成し，
かつ拡散が少ないので，本発明の構造を容易に維持でき
るという利点がある。またこれらの注入不純物はシリコ
ン基板の導電型を反転することがないから，半導体装置
の製造に便宜である。
シリコン基板と同一導電型の不純物とすることができ
る。周知のように，炭素は，効果的に析出核を生成し，
かつ拡散が少ないので，本発明の構造を容易に維持でき
るという利点がある。またこれらの注入不純物はシリコ
ン基板の導電型を反転することがないから，半導体装置
の製造に便宜である。
【００３２】
【実施例】本発明を実施例を参照して説明する。先ず，
図１（ａ）を参照して，比抵抗が０．０２Ω・cm，酸素
濃度が１×１０ 18cm-3のｎ型シリコン基板１に，注入不
純物としてＡｓをイオン注入した。このイオン注入は，
１〜３MeV の加速エネルギで，１×１０14〜１×１０15
cm-2，例えば５×１０15cm-2の注入不純物を注入した。
この結果，図１（ｂ）を参照して，注入不純物が透過し
た薄い表面層３の下に注入不純物濃度の高い高濃度層４
が，さらに下に高濃度層４より注入不純物濃度が低い低
濃度領域５が形成された。
図１（ａ）を参照して，比抵抗が０．０２Ω・cm，酸素
濃度が１×１０ 18cm-3のｎ型シリコン基板１に，注入不
純物としてＡｓをイオン注入した。このイオン注入は，
１〜３MeV の加速エネルギで，１×１０14〜１×１０15
cm-2，例えば５×１０15cm-2の注入不純物を注入した。
この結果，図１（ｂ）を参照して，注入不純物が透過し
た薄い表面層３の下に注入不純物濃度の高い高濃度層４
が，さらに下に高濃度層４より注入不純物濃度が低い低
濃度領域５が形成された。
【００３３】次いで，シリコン基板１を６００〜７００
℃で１〜３時間，例えば６５０℃で２時間熱処理する核
生成熱処理を行った。この結果，図１（ｃ）を参照し
て，高濃度層４は高密度に析出核を含む高密度層４ａ
に，低濃度領域５はより低密度に析出核を含む低密度領
域５ａとなった。
℃で１〜３時間，例えば６５０℃で２時間熱処理する核
生成熱処理を行った。この結果，図１（ｃ）を参照し
て，高濃度層４は高密度に析出核を含む高密度層４ａ
に，低濃度領域５はより低密度に析出核を含む低密度領
域５ａとなった。
【００３４】次いで，図１（ｄ）を参照して，化学的気
相堆積法により，シリコン基板１上に厚さ５μｍ，比抵
抗１０Ω・cmのシリコンエピタキシャル層８を堆積し
た。次いで，図１（ｅ）を参照して，通常のＣＭＯＳ回
路の製造方法によりエピタキシャル層８にｎチャネル及
びｐチャネルＭＯＳトランジスタ（ｎＭＯＳ１２，ｐＭ
ＯＳ１１を形成し，配線１０を形成してＣＭＯＳ集積回
路を製造した。この半導体装置の製造過程において，析
出核６は酸素の析出物６ａとなり，ゲッタリングサイト
として作用した。析出物６ａの密度は，高密度層４ａ中
で１×１０6cm-2であり，十分なゲッタリング効果が発
揮された。
相堆積法により，シリコン基板１上に厚さ５μｍ，比抵
抗１０Ω・cmのシリコンエピタキシャル層８を堆積し
た。次いで，図１（ｅ）を参照して，通常のＣＭＯＳ回
路の製造方法によりエピタキシャル層８にｎチャネル及
びｐチャネルＭＯＳトランジスタ（ｎＭＯＳ１２，ｐＭ
ＯＳ１１を形成し，配線１０を形成してＣＭＯＳ集積回
路を製造した。この半導体装置の製造過程において，析
出核６は酸素の析出物６ａとなり，ゲッタリングサイト
として作用した。析出物６ａの密度は，高密度層４ａ中
で１×１０6cm-2であり，十分なゲッタリング効果が発
揮された。
【００３５】図２は，本発明の実施例酸素濃度分布図で
あり，半導体装置を製造した後のエピタキシャル層及び
シリコン基板表面近傍の酸素濃度分布を表している。酸
素濃度はＳＩＭＳ（二次イオン質量分析）により測定し
た。
あり，半導体装置を製造した後のエピタキシャル層及び
シリコン基板表面近傍の酸素濃度分布を表している。酸
素濃度はＳＩＭＳ（二次イオン質量分析）により測定し
た。
【００３６】図２中のイは本実施例についての酸素濃度
分布を，図２中のロはシリコン基板に直接エピタキシャ
ル層を堆積した従来例についての酸素濃度分布を表して
いる。
分布を，図２中のロはシリコン基板に直接エピタキシャ
ル層を堆積した従来例についての酸素濃度分布を表して
いる。
【００３７】本実施例では，酸素濃度は，イを参照し
て，エピタキシャル層中で低くシリコン基板中で高い階
段状に分布する。この事実は，シリコン基板中の酸素が
シリコン基板中の表面近傍に形成された高密度層にトラ
ップされ，シリコン基板表面まで拡散しないことを明ら
かにしている。その段差位置は，シリコン基板表面から
０．５μｍ程度の深さにある。このことは，高密度層が
この程度の浅い位置に形成されていること，言い換えれ
ば０．５μｍ程度の表面層を挟みエピタキシャル層と高
密度層とが形成されたことを意味している。
て，エピタキシャル層中で低くシリコン基板中で高い階
段状に分布する。この事実は，シリコン基板中の酸素が
シリコン基板中の表面近傍に形成された高密度層にトラ
ップされ，シリコン基板表面まで拡散しないことを明ら
かにしている。その段差位置は，シリコン基板表面から
０．５μｍ程度の深さにある。このことは，高密度層が
この程度の浅い位置に形成されていること，言い換えれ
ば０．５μｍ程度の表面層を挟みエピタキシャル層と高
密度層とが形成されたことを意味している。
【００３８】他方，図２中のロを参照して，かかる酸素
の拡散障壁となる高密度層が存在しない従来例では，シ
リコン基板中の酸素はエピタキシャル層を通りエピタキ
シャル層表面に外方拡散するため，シリコン基板表面の
酸素濃度が低下し，逆にエピタキシャル層の酸素濃度が
上昇している。
の拡散障壁となる高密度層が存在しない従来例では，シ
リコン基板中の酸素はエピタキシャル層を通りエピタキ
シャル層表面に外方拡散するため，シリコン基板表面の
酸素濃度が低下し，逆にエピタキシャル層の酸素濃度が
上昇している。
【００３９】このように，本実施例に係る方法では，エ
ピタキシャル層と高密度層とを接近して設けられ，また
シリコン基板中の酸素濃度を高く維持される。なお，図
１では，シリコン基板全面にエピタキシャル層を堆積し
ているが，既述のようにシリコン基板の表面の一部に選
択的にエピタキシャル層を形成することもできる。
ピタキシャル層と高密度層とを接近して設けられ，また
シリコン基板中の酸素濃度を高く維持される。なお，図
１では，シリコン基板全面にエピタキシャル層を堆積し
ているが，既述のようにシリコン基板の表面の一部に選
択的にエピタキシャル層を形成することもできる。
【００４０】また，本実施例の注入不純物をＡｓに代え
てＰにしても同様の効果を奏する。さらに，注入不純物
をＡｓに代えてＣ（炭素）とすることができる。この場
合，Ｐ及びＣを注入する条件，核生成熱処理条件とも上
述したＡｓの場合と同様にしてよい。
てＰにしても同様の効果を奏する。さらに，注入不純物
をＡｓに代えてＣ（炭素）とすることができる。この場
合，Ｐ及びＣを注入する条件，核生成熱処理条件とも上
述したＡｓの場合と同様にしてよい。
【００４１】上述した実施例において，ｎ型シリコン基
板に代えてｐ型シリコン基板とすることもできる。この
とき，注入不純物はｐ型不純物，例えばＢとすることが
できる。また，ｎ型シリコン基板の場合と同様にＣとし
てもよい。これらのイオン注入条件及び核生成熱処理条
件は同じにしてよい。
板に代えてｐ型シリコン基板とすることもできる。この
とき，注入不純物はｐ型不純物，例えばＢとすることが
できる。また，ｎ型シリコン基板の場合と同様にＣとし
てもよい。これらのイオン注入条件及び核生成熱処理条
件は同じにしてよい。
【００４２】図３は，酸素析出の比抵抗依存性を表す図
であり，熱処理により比抵抗の異なるシリコン基板中に
発生する酸素析出物の密度を表している。図中，Ｐ及び
Ｎの文字は，それぞれｐ型及びｎ型シリコン基板につい
ての結果である。
であり，熱処理により比抵抗の異なるシリコン基板中に
発生する酸素析出物の密度を表している。図中，Ｐ及び
Ｎの文字は，それぞれｐ型及びｎ型シリコン基板につい
ての結果である。
【００４３】図３を参照して，ｐ型シリコン基板につい
ては０．０１Ω・cm以下で，ｎ型シリコン基板について
は０．１Ω・cm以下で急激に析出物密度が低下する。本
発明では，注入不純物が少ない表面層には核生成熱処理
により酸素析出を生じないことが好ましく，このためイ
オン注入がされていないシリコン基板には酸素析出が起
こらないことが好ましい。従って，本発明は，比抵抗が
０．０１Ω・cm以下のｐ型シリコン基板，又は比抵抗が
０．１Ω・cm以下のｎ型シリコン基板に適用することで
大きな効果を奏する。
ては０．０１Ω・cm以下で，ｎ型シリコン基板について
は０．１Ω・cm以下で急激に析出物密度が低下する。本
発明では，注入不純物が少ない表面層には核生成熱処理
により酸素析出を生じないことが好ましく，このためイ
オン注入がされていないシリコン基板には酸素析出が起
こらないことが好ましい。従って，本発明は，比抵抗が
０．０１Ω・cm以下のｐ型シリコン基板，又は比抵抗が
０．１Ω・cm以下のｎ型シリコン基板に適用することで
大きな効果を奏する。
【００４４】本実施例の核生成熱処理を低温で行うため
に，核生成熱処理を水素雰囲気中で行うことができる。
このとき，４００〜６００℃の熱処理温度で，１〜３時
間の熱処理することで，十分な核生成をなすことができ
る。従って，この方法は，イオン注入後に高温の熱処理
を回避したい場合に適用できる。
に，核生成熱処理を水素雰囲気中で行うことができる。
このとき，４００〜６００℃の熱処理温度で，１〜３時
間の熱処理することで，十分な核生成をなすことができ
る。従って，この方法は，イオン注入後に高温の熱処理
を回避したい場合に適用できる。
【００４５】
【発明の効果】上述したように，本発明によれば，表面
にエピタキシャル層を有するシリコン基板中に，エピタ
キシャル層に近接して酸素の析出核を高密度に有する層
が設けられるので，キャリア拡散を効果的に防止する半
導体装置を提供し，基板からエピタキシャル層への酸素
拡散を阻止し，かつゲッタリング効果を長時間持続する
半導体基板又は半導体装置の製造方法を提供ずくことが
でき，半導体装置の性能向上に寄与するところが大き
い。
にエピタキシャル層を有するシリコン基板中に，エピタ
キシャル層に近接して酸素の析出核を高密度に有する層
が設けられるので，キャリア拡散を効果的に防止する半
導体装置を提供し，基板からエピタキシャル層への酸素
拡散を阻止し，かつゲッタリング効果を長時間持続する
半導体基板又は半導体装置の製造方法を提供ずくことが
でき，半導体装置の性能向上に寄与するところが大き
い。
【図１】 本発明の実施例断面工程図
【図２】 本発明の実施例酸素濃度分布図
【図３】 酸素析出の比抵抗依存性を表す図
【図４】 従来例半導体基板の製造工程図
１ シリコン基板 ２ 注入不純物 ３ 表面層 ４ 高濃度層 ４ａ 高密度層 ５ 低濃度領域 ５ａ 低密度領域 ６ 析出核 ６ａ 析出物 ８ エピタキシャル層 １０ 配線 １１ ｐＭＯＳ １２ ｎＭＯＳ
Claims (3)
- 【請求項１】 過飽和の酸素を含む第一導電型のシリコ
ン基板上にエピタキシャル層が堆積された半導体基板に
おいて，該シリコン基板は，炭素又は第一導電型の不純
物からなる注入不純物のイオン注入及び該イオン注入後
になされた酸素の析出核を生成する核生成熱処理によ
り，該シリコン基板表面に形成された該注入不純物濃度
が低くかつ該析出核密度が低い表面層と，該表面層の下
に形成された該注入不純物濃度が高くかつ該析出核密度
が高い高密度層と，該高密度層の下に形成された該注入
不純物濃度が該高密度層より低くかつ該析出核密度が該
高密度層より低い低密度領域とを有し，該エピタキシャ
ル層は，該表面層上に堆積された半導体からなることを
特徴とする半導体基板。 - 【請求項２】 請求項１記載の半導体基板上に半導体回
路を形成したことを特徴とする半導体装置。 - 【請求項３】 過飽和の酸素を含む第一導電型のシリコ
ン基板上に堆積されたエピタキシャル層を有する半導体
装置の製造方法において，該シリコン基板に炭素又は第
一導電型の不純物からなる注入不純物をイオン注入し
て，該シリコン基板表面に該注入不純物濃度が低い表面
層を，該表面層の下に該注入不純物濃度が高い高濃度層
を，及び該高濃度層の下に該注入不純物濃度が該高濃度
層より低い低濃度領域を形成する工程と，次いで，酸素
の析出核を生成する核生成熱処理により，該高濃度層中
に高密度の該析出核を及び該低濃度層中に低密度の該析
出核を形成する工程と，次いで，該表面層上にエピタキ
シャル層を堆積する工程と，次いで，該析出核に酸素が
析出する熱処理工程とを有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143105A JPH0817841A (ja) | 1994-06-24 | 1994-06-24 | 半導体基板，半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143105A JPH0817841A (ja) | 1994-06-24 | 1994-06-24 | 半導体基板，半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817841A true JPH0817841A (ja) | 1996-01-19 |
Family
ID=15331028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143105A Withdrawn JPH0817841A (ja) | 1994-06-24 | 1994-06-24 | 半導体基板，半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817841A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
| US6198157B1 (en) | 1997-02-26 | 2001-03-06 | Hitachi, Ltd. | Semiconductor device having buried boron and carbon regions |
| WO2006008957A1 (ja) * | 2004-07-22 | 2006-01-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2006066532A (ja) * | 2004-08-25 | 2006-03-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
| JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
| WO2015104755A1 (ja) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
| JP2016122762A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
-
1994
- 1994-06-24 JP JP6143105A patent/JPH0817841A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198157B1 (en) | 1997-02-26 | 2001-03-06 | Hitachi, Ltd. | Semiconductor device having buried boron and carbon regions |
| US6635950B1 (en) | 1997-02-26 | 2003-10-21 | Hitachi, Ltd. | Semiconductor device having buried boron and carbon regions, and method of manufacture thereof |
| JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
| WO2006008957A1 (ja) * | 2004-07-22 | 2006-01-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2006040972A (ja) * | 2004-07-22 | 2006-02-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2006066532A (ja) * | 2004-08-25 | 2006-03-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
| JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
| WO2015104755A1 (ja) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
| JP2015130396A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
| US10062569B2 (en) | 2014-01-07 | 2018-08-28 | Sumco Corporation | Epitaxial wafer manufacturing method and epitaxial wafer |
| US10453682B2 (en) | 2014-01-07 | 2019-10-22 | Sumco Corporation | Epitaxial wafer manufacturing method and epitaxial wafer |
| USRE49657E1 (en) | 2014-01-07 | 2023-09-12 | Sumco Corporation | Epitaxial wafer manufacturing method and epitaxial wafer |
| JP2016122762A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| KR19980071448A (ko) | 반도체웨이퍼, 반도체웨이퍼의 제조방법, 반도체장치 및 반도체 장치의 제조방법 | |
| JPS58154267A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH0469814B2 (ja) | ||
| JPS61500753A (ja) | 導電性シリコンサブストレ−トを製造する方法 | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
| JPH0817841A (ja) | 半導体基板，半導体装置及び半導体装置の製造方法 | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| Kiyota et al. | Ultra-thin-base Si bipolar transistor using rapid vapor-phase direct doping (RVD) | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| US5407838A (en) | Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects | |
| JP3145694B2 (ja) | 半導体装置 | |
| JP2001093985A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH0533527B2 (ja) | ||
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| WO1981001911A1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JP3207551B2 (ja) | 半導体装置の製造方法 | |
| JPH09232324A (ja) | 半導体基板及びその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |