JP2006066532A - シリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2006066532A JP2006066532A JP2004245691A JP2004245691A JP2006066532A JP 2006066532 A JP2006066532 A JP 2006066532A JP 2004245691 A JP2004245691 A JP 2004245691A JP 2004245691 A JP2004245691 A JP 2004245691A JP 2006066532 A JP2006066532 A JP 2006066532A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- heat treatment
- oxide film
- silicon
- temperature heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
【課題】 酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前提とし、かつ、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸洗浄を用いなくとも自然酸化膜のレベルに留めることができ、さらには洗浄後のパーティクルの増加を抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】 CZ法により製造され、かつ抵抗率が0.02Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上1に、シリコンエピタキシャル層2を気相成長する気相成長工程と、気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後のシリコンエピタキシャル層2上に形成されるシリコン酸化膜3の厚さt1が2nm以下となる時間で行い、シリコン単結晶基板1中に酸素析出核11を形成する低温熱処理工程と、低温熱処理工程で形成されたシリコン酸化膜3を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の洗浄として行なう洗浄工程と、をこの順に行なう。
【選択図】 図1
Description
気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後のシリコンエピタキシャル層上に形成されるシリコン酸化膜の厚さが2nm以下となる時間で行い、シリコン単結晶基板中に酸素析出核を形成する低温熱処理工程と、
低温熱処理工程で形成されたシリコン酸化膜を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の洗浄として行なう洗浄工程と、
をこの順に行なうことを特徴とする。
(1)アンモニア、過酸化水素及び水の混合液(代表組成は、後述のSC−1洗浄液):有機性汚れやパーティクル(付着粒子)の除去に用いる。
(2)フッ酸水溶液:シリコン酸化膜の除去用である。
(3)塩化水素、過酸化水素及び水の混合液(代表組成は、後述のSC−2洗浄液):表面金属不純物の除去に用いる。
図1は、本発明に係るシリコンエピタキシャルウェーハの製造方法の一例を示す工程説明図である。まず、ボロンを添加して抵抗率が0.02Ω・cm以下、初期酸素濃度が6×1017cm−3以上10×1017cm−3以下に調整されたp+型CZシリコン単結晶基板1(以下、単に基板1という)を準備する(図1:工程a)。基板1の抵抗率の下限は、シリコンに対するボロンの固溶限で規定される値であるが、半導体デバイス製造用に現在入手可能な基板1の抵抗率は、0.0005Ω・cm(0.5mΩ・cm)以上である。基板1中には、結晶引上げ工程においてシリコン単結晶が固化してから室温まで冷却される間に形成された酸素析出核11が存在する。
2 シリコンエピタキシャル層
3 シリコン酸化膜
11 酸素析出核
12 酸素析出物
50,60,100,200 シリコンエピタキシャルウェーハ
Claims (4)
- CZ法により製造され、かつ抵抗率が0.02Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
前記気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後の前記シリコンエピタキシャル層上に形成されるシリコン酸化膜の厚さが2nm以下となる時間で行い、前記シリコン単結晶基板中に酸素析出核を形成する低温熱処理工程と、
前記低温熱処理工程で形成された前記シリコン酸化膜を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、前記低温熱処理工程後の最初の洗浄として行なう洗浄工程と、
をこの順に行なうことを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記洗浄工程を実施後の前記シリコンエピタキシャル層上のパーティクル数を、該洗浄工程前のパーティクル数よりも減少させることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
- 前記洗浄工程後の前記シリコン酸化膜の厚みが、前記低温熱処理工程後の厚さよりも小さく、かつ、1nm以上とすることを特徴とする請求項1又は請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
- 前記洗浄液としてSC−1洗浄液を使用することを特徴とする請求項1ないし請求項3のいずれか1項に記載のシリコンエピタキシャルウェーハの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245691A JP4711167B2 (ja) | 2004-08-25 | 2004-08-25 | シリコンエピタキシャルウェーハの製造方法 |
US11/660,764 US7713851B2 (en) | 2004-08-25 | 2005-08-03 | Method of manufacturing silicon epitaxial wafer |
KR1020077005802A KR101143983B1 (ko) | 2004-08-25 | 2005-08-03 | 실리콘 에피택셜 웨이퍼의 제조방법 |
PCT/JP2005/014175 WO2006022127A1 (ja) | 2004-08-25 | 2005-08-03 | シリコンエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245691A JP4711167B2 (ja) | 2004-08-25 | 2004-08-25 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066532A true JP2006066532A (ja) | 2006-03-09 |
JP4711167B2 JP4711167B2 (ja) | 2011-06-29 |
Family
ID=35967345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245691A Active JP4711167B2 (ja) | 2004-08-25 | 2004-08-25 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7713851B2 (ja) |
JP (1) | JP4711167B2 (ja) |
KR (1) | KR101143983B1 (ja) |
WO (1) | WO2006022127A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182233A (ja) * | 2008-01-31 | 2009-08-13 | Shin Etsu Handotai Co Ltd | アニールウェーハの洗浄方法 |
JP2013070091A (ja) * | 2012-12-19 | 2013-04-18 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
US9362114B2 (en) | 2008-12-15 | 2016-06-07 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5795461B2 (ja) * | 2009-08-19 | 2015-10-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
US20150118861A1 (en) * | 2013-10-28 | 2015-04-30 | Texas Instruments Incorporated | Czochralski substrates having reduced oxygen donors |
DE102017213587A1 (de) * | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
CN114496733B (zh) * | 2022-04-15 | 2022-07-29 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254429A (ja) * | 1986-04-28 | 1987-11-06 | Sony Corp | シリコンウエフアの洗浄方法 |
JPH0817841A (ja) * | 1994-06-24 | 1996-01-19 | Fujitsu Ltd | 半導体基板,半導体装置及び半導体装置の製造方法 |
JPH09283529A (ja) * | 1996-02-15 | 1997-10-31 | Toshiba Microelectron Corp | 半導体基板の製造方法およびその検査方法 |
JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
JP2001213696A (ja) * | 1999-11-22 | 2001-08-07 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 |
JP2001345291A (ja) * | 2000-05-31 | 2001-12-14 | Mitsubishi Materials Silicon Corp | 片面鏡面ウェーハの製造方法 |
JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04107922A (ja) | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体洗浄液およびそれを用いた洗浄方法 |
JPH0786220A (ja) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | 半導体ウエハの洗浄方法 |
JP3473063B2 (ja) | 1993-11-15 | 2003-12-02 | 松下電器産業株式会社 | シリコン基板の洗浄方法 |
JP3319397B2 (ja) | 1998-07-07 | 2002-08-26 | 信越半導体株式会社 | 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 |
JP4720058B2 (ja) * | 2000-11-28 | 2011-07-13 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP4107922B2 (ja) | 2002-09-11 | 2008-06-25 | シャープ株式会社 | 空気調和システム |
-
2004
- 2004-08-25 JP JP2004245691A patent/JP4711167B2/ja active Active
-
2005
- 2005-08-03 KR KR1020077005802A patent/KR101143983B1/ko active IP Right Grant
- 2005-08-03 US US11/660,764 patent/US7713851B2/en active Active
- 2005-08-03 WO PCT/JP2005/014175 patent/WO2006022127A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254429A (ja) * | 1986-04-28 | 1987-11-06 | Sony Corp | シリコンウエフアの洗浄方法 |
JPH0817841A (ja) * | 1994-06-24 | 1996-01-19 | Fujitsu Ltd | 半導体基板,半導体装置及び半導体装置の製造方法 |
JPH09283529A (ja) * | 1996-02-15 | 1997-10-31 | Toshiba Microelectron Corp | 半導体基板の製造方法およびその検査方法 |
JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
JP2001213696A (ja) * | 1999-11-22 | 2001-08-07 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 |
WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
JP2001345291A (ja) * | 2000-05-31 | 2001-12-14 | Mitsubishi Materials Silicon Corp | 片面鏡面ウェーハの製造方法 |
JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182233A (ja) * | 2008-01-31 | 2009-08-13 | Shin Etsu Handotai Co Ltd | アニールウェーハの洗浄方法 |
US9362114B2 (en) | 2008-12-15 | 2016-06-07 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
US9991386B2 (en) | 2008-12-15 | 2018-06-05 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
JP2013070091A (ja) * | 2012-12-19 | 2013-04-18 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101143983B1 (ko) | 2012-05-09 |
US20070243699A1 (en) | 2007-10-18 |
JP4711167B2 (ja) | 2011-06-29 |
WO2006022127A1 (ja) | 2006-03-02 |
KR20070049666A (ko) | 2007-05-11 |
US7713851B2 (en) | 2010-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6413310B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
JP5276863B2 (ja) | シリコンウェーハ | |
JP2005322875A (ja) | シリコンウェーハ及びその製造方法 | |
JP5439305B2 (ja) | シリコン基板の製造方法及びシリコン基板 | |
KR101143983B1 (ko) | 실리콘 에피택셜 웨이퍼의 제조방법 | |
KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
JP2009170656A (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
JP4473571B2 (ja) | シリコンウェーハの製造方法 | |
US20080038526A1 (en) | Silicon Epitaxial Wafer And Manufacturing Method Thereof | |
JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2002184779A (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
JP6052189B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP2009231429A (ja) | シリコンウェーハの製造方法 | |
JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
US20070269338A1 (en) | Silicon Epitaxial Wafer and Manufacturing Method Thereof | |
JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP6052188B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
JP2010045247A (ja) | シリコンウェーハおよびシリコンウェーハの製造方法 | |
KR20070032336A (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조방법 | |
JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4711167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |