JP2006066532A - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2006066532A
JP2006066532A JP2004245691A JP2004245691A JP2006066532A JP 2006066532 A JP2006066532 A JP 2006066532A JP 2004245691 A JP2004245691 A JP 2004245691A JP 2004245691 A JP2004245691 A JP 2004245691A JP 2006066532 A JP2006066532 A JP 2006066532A
Authority
JP
Japan
Prior art keywords
cleaning
heat treatment
oxide film
silicon
temperature heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004245691A
Other languages
English (en)
Other versions
JP4711167B2 (ja
Inventor
Fumitaka Kume
史高 久米
Chisa Yoshida
知佐 吉田
Takeshi Aihara
健 相原
Ryoji Hoshi
亮二 星
Toshimi Tobe
敏視 戸部
Naohisa Toda
尚久 戸田
Fumio Tawara
史夫 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004245691A priority Critical patent/JP4711167B2/ja
Priority to US11/660,764 priority patent/US7713851B2/en
Priority to KR1020077005802A priority patent/KR101143983B1/ko
Priority to PCT/JP2005/014175 priority patent/WO2006022127A1/ja
Publication of JP2006066532A publication Critical patent/JP2006066532A/ja
Application granted granted Critical
Publication of JP4711167B2 publication Critical patent/JP4711167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract


【課題】 酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前提とし、かつ、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸洗浄を用いなくとも自然酸化膜のレベルに留めることができ、さらには洗浄後のパーティクルの増加を抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】 CZ法により製造され、かつ抵抗率が0.02Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上1に、シリコンエピタキシャル層2を気相成長する気相成長工程と、気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後のシリコンエピタキシャル層2上に形成されるシリコン酸化膜3の厚さt1が2nm以下となる時間で行い、シリコン単結晶基板1中に酸素析出核11を形成する低温熱処理工程と、低温熱処理工程で形成されたシリコン酸化膜3を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の洗浄として行なう洗浄工程と、をこの順に行なう。
【選択図】 図1

Description

本発明は、比較的高濃度のボロン(硼素)が添加されたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長してなるシリコンエピタキシャルウェーハの製造方法に関する。
特開平9−283529号公報 特開平10−270455号公報 国際公開WO01/056071号公報
抵抗率が0.02Ω・cm以下の低抵抗率となるように、チョクラルスキー法(Czochralski法;以下、単にCZ法という)により高濃度のボロンが添加されて製造されたシリコン単結晶基板(以下、pCZ基板という)上に、シリコンエピタキシャル層を気相成長して得られるシリコンエピタキシャルウェーハは、例えばラッチアップ防止のため、あるいは、素子形成領域を無欠陥化するために広く用いられている。
CZ基板には、結晶引上げ工程において結晶が固化してから室温まで冷却される間に、多数の酸素析出核が形成されている。酸素析出核の寸法は、通常1nm以下と極めて小さい。酸素析出核は、上記の核形成温度以上であってシリコン単結晶バルクへの再固溶に係るある臨界温度以下に保持された場合、酸素析出物へと成長する。この酸素析出物はBMD(Bulk Micro Defect)の1つであり、耐圧低下や電流リークなどの不良要因となるため、デバイス形成領域には極力形成されていないことが望ましい。しかし、素子形成に利用されない基板領域においては、該酸素析出物を、デバイス工程での重金属成分のゲッターとして有効活用することができるので、シリコンエピタキシャルウェーハにおいても、成長用のシリコン単結晶基板には、反りなどの不具合が生じない範囲で酸素析出物を積極形成することが行なわれている。このような酸素析出物による重金属のゲッタリング効果は、いわゆるIG(Intrinsic Gettering)効果の一つである。
ところで、酸素析出核は、上記の臨界温度よりも高温に保持すれば、シリコン単結晶バルクに再固溶して消滅することが知られている。シリコンエピタキシャルウェーハでは、シリコンエピタキシャル層の気相成長工程が、核消滅する1100℃以上の高温熱処理に相当するために、気相成長前に多数存在していた酸素析出核も、該気相成長の熱履歴によって大幅に減少することになる。酸素析出核が減少すると、使用するシリコン単結晶基板の初期酸素濃度が高くても、半導体デバイス製造工程での酸素析出物の形成は抑制され、IG効果はあまり期待できなくなる。
そこで、この問題を解決するために、シリコンエピタキシャルウェーハに450℃以上750℃以下の低温熱処理を施して、pCZ基板中に新たに酸素析出核を形成させ、その後に中温熱処理(低温熱処理と高温熱処理の間の温度範囲)を施して酸素析出物を成長させる方法が提案されている(特許文献1、2、3)。
特許文献1には、その発明の実施の形態に、酸素析出核形成用の低温熱処理を酸素雰囲気中で行なうと、シリコンエピタキシャルウェーハの表面にシリコン酸化膜が形成されることが記載されている。形成された不要なシリコン酸化膜は、周知のごとくフッ酸洗浄により除去することが可能である。しかし、フッ酸洗浄でシリコン酸化膜を除去すると、シリコンエピタキシャルウェーハ表面のパーティクルレベルが、洗浄後に増加してしまう問題がある。また、低温熱処理後にシリコン酸化膜除去のためにフッ酸洗浄を介在させることは、工程の増加につながり、ひいてはシリコンエピタキシャルウェーハの製造コストの増大を招く。
本発明の課題は、酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前提とし、かつ、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸洗浄を用いずとも自然酸化膜のレベルに留めることができ、さらには洗浄後のパーティクルの増加を抑制できるシリコンエピタキシャルウェーハの製造方法を提供することにある。
課題を解決するための手段及び発明の効果
上記課題を解決するために、本発明のシリコンエピタキシャルウェーハの製造方法は、CZ法により製造され、かつ抵抗率が0.02Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後のシリコンエピタキシャル層上に形成されるシリコン酸化膜の厚さが2nm以下となる時間で行い、シリコン単結晶基板中に酸素析出核を形成する低温熱処理工程と、
低温熱処理工程で形成されたシリコン酸化膜を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の洗浄として行なう洗浄工程と、
をこの順に行なうことを特徴とする。
シリコンエピタキシャルウェーハを洗浄する洗浄液としては、一般に広く認知されたものに、米国RCA社が提唱した以下の3種類の洗浄液がある。
(1)アンモニア、過酸化水素及び水の混合液(代表組成は、後述のSC−1洗浄液):有機性汚れやパーティクル(付着粒子)の除去に用いる。
(2)フッ酸水溶液:シリコン酸化膜の除去用である。
(3)塩化水素、過酸化水素及び水の混合液(代表組成は、後述のSC−2洗浄液):表面金属不純物の除去に用いる。
いずれの洗浄液も当業界にてほぼ技術標準化しており、各洗浄液の使用用途も上記のごとく画然と区別されていて、用途をまたいだ転用等はほぼありえないといって差し支えない。従って、本発明の課題に鑑みた場合、低温熱処理工程で形成されたシリコン酸化膜を除去するためには、(2)のフッ酸洗浄液を用いるのが常識的である。しかし、フッ酸洗浄液を用いた洗浄(以下、フッ酸洗浄ともいう)を行なうと、前述の通り、ウェーハ表面のパーティクル数が増大する。従って、当業者であれば、そのフッ酸洗浄にて増えたパーティクルを除去するために、(1)のアンモニア、過酸化水素及び水の混合液を用いたSC−1洗浄をさらに行なう、いわば2段階の洗浄を考慮するのが常識的である。
本発明は、(1)のアンモニア、過酸化水素及び水の混合液からなる洗浄液が、(2)のフッ酸洗浄液よりはもちろん小さいが、シリコン酸化膜に対するエッチング効果も多少有している点に着目し、「シリコン酸化膜の除去にはフッ酸が必ず必要」との、上記の常識をいわば覆すべくなされたものである。すなわち、酸化性雰囲気下での低温熱処理工程でのシリコン酸化膜の増分が、上記洗浄液によるエッチング可能厚さとほぼ拮抗しうるものとなるように、酸素析出核形成用の低温熱処理条件(温度及び時間)を選定する。具体的には、pCZ基板中への酸素析出核の形成が顕著となる450℃以上750℃以下の範囲内に低温熱処理温度を設定し、また、その熱処理時間は、熱処理後のシリコンエピタキシャル層上に形成される酸化膜の厚さが2nm以下となるように設定する。そして、該条件での低温熱処理工程に続き、(1)の洗浄液によるシリコン酸化膜のエッチングを低温熱処理工程後の最初の洗浄として行なう。
上記の方法では、低温熱処理工程によりシリコン酸化膜の厚みが増大するのであるが、該低温熱処理工程後の厚みが2nm以下となる程度に熱処理条件が選定される。そして、その後、通常はパーティクル除去用として認識されている上記(1)の洗浄液による洗浄を直接行なうことにより、当該洗浄液が有する潜在的かつ限定的なエッチング能を有効活用して、低温熱処理工程によるシリコン酸化膜の増加代を効果的に削減することができる。その結果、酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前提としつつも、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸洗浄を用いずとも自然酸化膜のレベルに留めることができる。また、(1)の洗浄液は、パーティクル除去効果が本来的に良好だから、洗浄後のパーティクルの増加も抑制できる。この場合、洗浄工程を実施後のシリコンエピタキシャル層上のパーティクル数を、該洗浄工程前のパーティクル数よりも減少させることが十分可能であり、パーティクル起因の不良を効果的に低減することができる。
洗浄工程後のシリコン酸化膜の厚みは、上記洗浄液のエッチング効果により、低温熱処理工程後の厚みより当然小さなものとなる。他方、シリコンエピタキシャル層の表面保護の観点からは、洗浄工程後においても、自然酸化膜レベルの厚さである1nm以上にシリコン酸化膜が残留していることが望ましい。(1)の洗浄液においては、アンモニアによる洗浄活性が過酸化水素の配合により高められているのであるが、過酸化水素が比較的強力な酸化剤であることから、過度にシリコン酸化膜が薄い場合であっても、過酸化水素による酸化能により1nm以上の厚さに修復することができる。
次に、シリコン単結晶基板の抵抗率が0.02Ω・cmより高くなると、酸素析出を促進するボロンの濃度が小さすぎ、酸素析出核の個数が減少するから、IG効果を十分に確保するにたる酸素析出物の形成密度を確保できなくなる。特に本発明では、上記の通り、シリコン酸化膜厚さが2nm以下となるように、低温熱処理工程が比較的短時間で実施されるから、酸素析出核の必要個数を確保するためには、シリコン単結晶基板の抵抗率を0.02Ω・cm以下に設定することが重要である。該観点において、基板の抵抗率は0.014Ω・cm未満に設定することがより望ましい。他方、酸素析出物の形成密度が過度に増加して基板の反り等を生じ難くする観点からは、基板の抵抗率は0.011Ω・cm以上となるように設定することが望ましい。
また、低温熱処理工程の温度が450℃未満では酸素析出核の形成数が極端に少なくなり、逆に750℃を超えると格子間酸素の過飽和度が低すぎるために、酸素析出核の形成数は不十分となる。それ故、上記低温熱処理の温度は450℃以上750℃以下の範囲内にて設定する。
また、シリコン単結晶基板中の初期酸素濃度は、6×1017cm−3以上10×1017cm−3以下であることが好ましい。初期酸素濃度が6×1017cm−3未満では、酸素析出物の形成密度を十分に確保できなくなり、IG効果が十分に期待できない。逆に、初期酸素濃度が10×1017cm−3を超えると、酸素析出物の形成密度が過多となり、反り等のウェーハの変形が急に大きくなる可能性が高くなる。なお本明細書において酸素濃度の単位は、JEIDA(社団法人日本電子工業振興会の略称。現在はJEITA(社団法人電子情報技術産業協会)に改称された)の基準を用いて示すものとする。
気相成長工程後に上記温度範囲内での低温熱処理を施すことにより、該気相成長工程中に消滅・減少した酸素析出核を、IG効果確保の上で必要な形成密度となるように復元することができる。その後、低温熱処理の温度よりも高く気相成長の温度よりも低い範囲内の温度、より具体的には、800℃以上1100℃未満の中温熱処理をさらに施すことにより、酸素析出核を酸素析出物とすることができる。
本発明にて使用する洗浄液としては、SC−1(Standard Cleaning 1)洗浄液を使用することができる。一般的なSC−1洗浄液における28重量%アンモニア水:30〜35重量%過酸化水素水:水の容積配合比は1:1以上2以下:5以上7以下であり、SC−1洗浄前に厚さが2nm以下に留められているシリコン酸化膜であれば、それを自然酸化膜の厚さにまで問題なく低減でき、また、パーティクルの除去効果も高い。なお、SC−1洗浄の洗浄液組成には近年種々の改良が加えられており、例えば森田らは、SC−1洗浄の洗浄特性はアンモニア濃度と過酸化水素濃度との比に依存し、アンモニア濃度と過酸化水素濃度の比が一定であるならば水の比率はエッチング速度に無関係であるとして、従来よりも薬液成分の濃度が低い、NH水:H水:HO=1:1:10あるいは15の洗浄液組成を紹介している(応用物理第59巻第11号第79頁〜第80頁、1990年)。また、特開平4−107922号公報に記載の発明でも、エッチング量の低減と薬液コスト低減のために、洗浄液における過酸化水素水の容量比をアンモニア水以上にするとともに、純水の比率を高くしている。さらに、特開平7−142435号公報に記載の発明では、SC−1洗浄液中のアンモニアの濃度を、一般的に用いられている濃度である4.3重量%よりも少ない2.0重量%から3.5重量%の範囲内に限定して制御することにより、アンモニアの使用量を低減している。
SC−1洗浄液による1回の洗浄で得られるシリコン酸化膜のエッチング代は約1nmであり、洗浄工程前の酸化膜の厚さが2nm以下であれば、エッチングにより目減りしたシリコン酸化膜の厚さが1nm未満となることが考えられるが、前述の過酸化水素の修復効果により、最終的なシリコン酸化膜の厚さが結局約1nmに落ち着く。これは、洗浄後のシリコン酸化膜の厚さ均一性を高める観点においても有益である。なお、本明細書において膜厚を約Xnmと称するときは、Xnmを中心値として、膜厚が該中心値に対して±10%以内に収まっていることをいう。
以下に、図面を用いて本発明の実施形態を説明する。
図1は、本発明に係るシリコンエピタキシャルウェーハの製造方法の一例を示す工程説明図である。まず、ボロンを添加して抵抗率が0.02Ω・cm以下、初期酸素濃度が6×1017cm−3以上10×1017cm−3以下に調整されたp型CZシリコン単結晶基板1(以下、単に基板1という)を準備する(図1:工程a)。基板1の抵抗率の下限は、シリコンに対するボロンの固溶限で規定される値であるが、半導体デバイス製造用に現在入手可能な基板1の抵抗率は、0.0005Ω・cm(0.5mΩ・cm)以上である。基板1中には、結晶引上げ工程においてシリコン単結晶が固化してから室温まで冷却される間に形成された酸素析出核11が存在する。
次に、基板1上に1100℃以上の温度でシリコンエピタキシャル層2を気相成長する気相成長工程を行い、シリコンエピタキシャルウェーハ50を得る(図1:工程b)。気相成長工程は1100℃以上の高温で行われるため、結晶引上げ工程で形成された基板1中の酸素析出核11の殆どが溶体化する。
気相成長工程後、シリコンエピタキシャルウェーハ50を図示しない熱処理炉に投入し、酸化性雰囲気中、450℃以上750℃以下の低温熱処理を所定時間施し、前記基板1中に酸素析出核11を再び形成し、シリコンエピタキシャルウェーハ60とする(図1:工程c)。酸化性雰囲気は、例えば乾燥酸素が窒素等の不活性ガスで希釈されてなる雰囲気であるが、乾燥酸素100%の雰囲気でもよい。低温熱処理は、450℃未満の温度で行なうと格子間酸素の拡散が極端に遅くなり、酸素析出核11が形成されにくい。また、低温熱処理温度が750℃を超えると、格子間酸素の過飽和度が低くなるため、やはり酸素析出核11が形成されにくくなる。
本発明においては、上記の低温熱処理を、熱処理後のシリコン酸化膜3の厚さt1が2nm以下となる時間だけ施すようにする。具体的な熱処理時間は、熱処理温度によっても変動するが、4時間以下の短時間にて行なうことが好ましい。ただし、熱処理時間が1時間未満では基板1に十分な酸素析出核を形成できないことがあるので、1時間以上にて設定するようにする。この場合、上記のような短時間熱処理となるので、基板1の抵抗率が0.02Ω・cmよりも高い場合、その後の中温熱処理中に形成可能な酸素析出物の密度が高々10cm−3台となり、十分なIG(Intrinsic Gettering)効果を期待することができる10cm−3台以上の密度に酸素析出物を形成することが困難となる。従って、基板1は、抵抗率が0.02Ω・cm以下のものを使用する。
上記低温熱処理工程が終了後、最初の洗浄としてSC−1洗浄液による洗浄(以下、SC−1洗浄ともいう)を行い、シリコンエピタキシャルウェーハ60の表面に付着したパーティクルを除去するとともに、ウェーハ60の表面に形成されたシリコン酸化膜3をエッチングする(図1:工程d)。SC−1洗浄は、気相成長後の洗浄工程で通常行われるが、シリコン酸化膜除去を行ないたい場合は、該SC−1洗浄に先立ってフッ酸洗浄を行なうのが通常である。しかし、フッ酸洗浄を行なうとウェーハ表面のパーティクルが増加しやすく、また工程を増加することになるため、本発明においてはフッ酸洗浄を行なわず、SC−1洗浄液が有するエッチング作用を利用して、シリコン酸化膜3の厚さt1を減ずるようにする。
SC−1洗浄においては、洗浄液に含まれるアンモニアのエッチング作用により、その1回の洗浄工程で、約1nmのシリコン酸化膜3をエッチングすることができる。本発明の低温熱処理工程で形成されるシリコン酸化膜3の厚さt1は2nm以下であるので、洗浄工程後のシリコン酸化膜3の厚さt2が1nmよりも薄くなることが予想される。しかしながら、シリコン酸化膜3の厚さt2が1nmよりも薄くなる場合は、過酸化水素の酸化作用が顕著になり、シリコン酸化膜の厚さを1nm以上にすることができる。ただし、低温熱処理工程で形成されるシリコン酸化膜3の厚さt1が2nmよりも厚い場合は、1回のSC−1洗浄工程で、その厚さを約1nmにすることが困難となる。なお、上記の洗浄工程において、SC−1洗浄の後に、必要に応じてSC−2洗浄液(塩酸、過酸化水素及び水の混合液)による洗浄をさらに行ってもよい。
洗浄工程終了後、シリコンエピタキシャルウェーハ100には、例えばデバイス工程でIC等製造のために中温熱処理が施され(図1:工程e)、その中温熱処理により酸素析出核11が成長して、ゲッタリング効果を有する酸素析出物12が形成される。その熱処理が酸化性雰囲気中で行われると、シリコンエピタキシャルウェーハ200上のシリコン酸化膜3は厚くなる。
SC−1洗浄の前にフッ酸洗浄を行なう場合と行なわない場合とについて、洗浄の前後でのパーティクル変化量にどのような相違が生ずるかを実験により確認したので、以下、その結果について説明する。シリコン酸化膜の形成されたシリコンエピタキシャルウェーハをフッ酸洗浄した後に、さらにSC−1洗浄とSC−2洗浄を行なう場合、直径0.1μm以上のパーティクルは一連の洗浄工程により平均0.5ヶ/ウェーハ増加する。これに対して、SC−1洗浄の前にフッ酸洗浄を行なわない場合、パーティクルは平均0.8ヶ/ウェーハ減少する。
すなわち、抵抗率が0.02Ω・cm以下のp型CZシリコン単結晶基板1上にシリコンエピタキシャル層2を気相成長して得られるシリコンエピタキシャルウェーハ50に酸素析出核11を形成するために低温熱処理を酸化性雰囲気中で施す際、形成されるシリコン酸化膜3の厚さt1を2nm以下に制御することにより、SC−1洗浄でシリコン酸化膜3の厚さt2を自然酸化膜と同じ約1nmにすることができる。気相成長後に低温熱処理を施さずにSC−1洗浄を行なう場合でも、シリコン酸化膜の厚さは約1nmになるので、パーティクルレベルが増加しやすいフッ酸洗浄を行なわなくても、シリコン酸化膜の厚さt2を自然酸化膜のレベルと同等にすることができる。
以下に、実施例をあげて本発明をさらに具体的に説明する。なお、本実施例に記載されるシリコン単結晶基板の酸素濃度は、不活性ガス融解法による測定値を、通常抵抗率(1〜20Ω・cm)の基板を用いて求められたフーリエ変換赤外分光法と不活性ガス融解法との相関関係に基づいて換算したものである。
抵抗率0.011Ω・cm、酸素濃度6.7×1017cm−3(13.4ppma)のボロンドープシリコン単結晶基板1を用意し、該基板1の(100)主表面上に、抵抗率20Ω・cm、厚さ5μmのシリコンエピタキシャル層2を1100℃の温度で気相成長させ、シリコンエピタキシャルウェーハ50を得る。次に、シリコンエピタキシャルウェーハ50に対し、酸素3%、窒素97%の酸化性雰囲気中、酸素析出核形成用の低温熱処理を650℃の温度で1時間行なう。この低温熱処理で形成されたシリコン酸化膜3の厚さt1をエリプソメトリで測定したところ、2nmであった。さらにこのシリコンエピタキシャルウェーハ60にSC−1洗浄を施してシリコン酸化膜の厚さt2を測定したところ、その厚さは1nmであった。その後、800℃/4時間+1000℃/16時間の中温熱処理を行って酸素析出核を酸素析出物に成長させ、その密度を赤外散乱トモグラフ法により評価したところ、該密度は2×1010cm−3であった。
なお、比較のため、上記と同じ条件でシリコンエピタキシャルウェーハ50を得た後に、650℃/1時間の低温熱処理を行なわずにシリコン酸化膜の厚さをエリプソメトリで測定したところ、1nmであった。さらにこのシリコンエピタキシャルウェーハにSC−1洗浄を施してシリコン酸化膜の厚さを測定したところ、その厚さは0.9nmであった。次に、800℃/4時間+1000℃/16時間の中温熱処理を施した後に酸素析出物密度を赤外散乱トモグラフ法により評価したところ、該密度は5×10cm−3であった。
本発明に係るシリコンエピタキシャルウェーハの製造方法の一例を示した説明工程図。
符号の説明
1 シリコン単結晶基板
2 シリコンエピタキシャル層
3 シリコン酸化膜
11 酸素析出核
12 酸素析出物
50,60,100,200 シリコンエピタキシャルウェーハ

Claims (4)

  1. CZ法により製造され、かつ抵抗率が0.02Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
    前記気相成長工程後に、酸化性雰囲気中にて450℃以上750℃以下の範囲内での熱処理を、該熱処理後の前記シリコンエピタキシャル層上に形成されるシリコン酸化膜の厚さが2nm以下となる時間で行い、前記シリコン単結晶基板中に酸素析出核を形成する低温熱処理工程と、
    前記低温熱処理工程で形成された前記シリコン酸化膜を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、前記低温熱処理工程後の最初の洗浄として行なう洗浄工程と、
    をこの順に行なうことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記洗浄工程を実施後の前記シリコンエピタキシャル層上のパーティクル数を、該洗浄工程前のパーティクル数よりも減少させることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記洗浄工程後の前記シリコン酸化膜の厚みが、前記低温熱処理工程後の厚さよりも小さく、かつ、1nm以上とすることを特徴とする請求項1又は請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記洗浄液としてSC−1洗浄液を使用することを特徴とする請求項1ないし請求項3のいずれか1項に記載のシリコンエピタキシャルウェーハの製造方法。
JP2004245691A 2004-08-25 2004-08-25 シリコンエピタキシャルウェーハの製造方法 Active JP4711167B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004245691A JP4711167B2 (ja) 2004-08-25 2004-08-25 シリコンエピタキシャルウェーハの製造方法
US11/660,764 US7713851B2 (en) 2004-08-25 2005-08-03 Method of manufacturing silicon epitaxial wafer
KR1020077005802A KR101143983B1 (ko) 2004-08-25 2005-08-03 실리콘 에피택셜 웨이퍼의 제조방법
PCT/JP2005/014175 WO2006022127A1 (ja) 2004-08-25 2005-08-03 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004245691A JP4711167B2 (ja) 2004-08-25 2004-08-25 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006066532A true JP2006066532A (ja) 2006-03-09
JP4711167B2 JP4711167B2 (ja) 2011-06-29

Family

ID=35967345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245691A Active JP4711167B2 (ja) 2004-08-25 2004-08-25 シリコンエピタキシャルウェーハの製造方法

Country Status (4)

Country Link
US (1) US7713851B2 (ja)
JP (1) JP4711167B2 (ja)
KR (1) KR101143983B1 (ja)
WO (1) WO2006022127A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182233A (ja) * 2008-01-31 2009-08-13 Shin Etsu Handotai Co Ltd アニールウェーハの洗浄方法
JP2013070091A (ja) * 2012-12-19 2013-04-18 Sumco Corp エピタキシャルウェーハとその製造方法
US9362114B2 (en) 2008-12-15 2016-06-07 Sumco Corporation Epitaxial wafer and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
CN114496733B (zh) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254429A (ja) * 1986-04-28 1987-11-06 Sony Corp シリコンウエフアの洗浄方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板,半導体装置及び半導体装置の製造方法
JPH09283529A (ja) * 1996-02-15 1997-10-31 Toshiba Microelectron Corp 半導体基板の製造方法およびその検査方法
JPH10270455A (ja) * 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
WO2001056071A1 (fr) * 2000-01-26 2001-08-02 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche epitaxiale de silicium
JP2001213696A (ja) * 1999-11-22 2001-08-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107922A (ja) 1990-08-29 1992-04-09 Fujitsu Ltd 半導体洗浄液およびそれを用いた洗浄方法
JPH0786220A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JP3473063B2 (ja) 1993-11-15 2003-12-02 松下電器産業株式会社 シリコン基板の洗浄方法
JP3319397B2 (ja) 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP4107922B2 (ja) 2002-09-11 2008-06-25 シャープ株式会社 空気調和システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254429A (ja) * 1986-04-28 1987-11-06 Sony Corp シリコンウエフアの洗浄方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板,半導体装置及び半導体装置の製造方法
JPH09283529A (ja) * 1996-02-15 1997-10-31 Toshiba Microelectron Corp 半導体基板の製造方法およびその検査方法
JPH10270455A (ja) * 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JP2001213696A (ja) * 1999-11-22 2001-08-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
WO2001056071A1 (fr) * 2000-01-26 2001-08-02 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche epitaxiale de silicium
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182233A (ja) * 2008-01-31 2009-08-13 Shin Etsu Handotai Co Ltd アニールウェーハの洗浄方法
US9362114B2 (en) 2008-12-15 2016-06-07 Sumco Corporation Epitaxial wafer and method of manufacturing the same
US9991386B2 (en) 2008-12-15 2018-06-05 Sumco Corporation Epitaxial wafer and method of manufacturing the same
JP2013070091A (ja) * 2012-12-19 2013-04-18 Sumco Corp エピタキシャルウェーハとその製造方法

Also Published As

Publication number Publication date
KR101143983B1 (ko) 2012-05-09
US20070243699A1 (en) 2007-10-18
JP4711167B2 (ja) 2011-06-29
WO2006022127A1 (ja) 2006-03-02
KR20070049666A (ko) 2007-05-11
US7713851B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP5276863B2 (ja) シリコンウェーハ
JP2005322875A (ja) シリコンウェーハ及びその製造方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
KR101143983B1 (ko) 실리콘 에피택셜 웨이퍼의 제조방법
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP4473571B2 (ja) シリコンウェーハの製造方法
US20080038526A1 (en) Silicon Epitaxial Wafer And Manufacturing Method Thereof
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2002184779A (ja) アニールウェーハの製造方法及びアニールウェーハ
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2009231429A (ja) シリコンウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
US20070269338A1 (en) Silicon Epitaxial Wafer and Manufacturing Method Thereof
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP6052188B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH09223699A (ja) シリコンウェーハとその製造方法
JP2010045247A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
KR20070032336A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110310

R150 Certificate of patent or registration of utility model

Ref document number: 4711167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250