WO2006022127A1 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
WO2006022127A1
WO2006022127A1 PCT/JP2005/014175 JP2005014175W WO2006022127A1 WO 2006022127 A1 WO2006022127 A1 WO 2006022127A1 JP 2005014175 W JP2005014175 W JP 2005014175W WO 2006022127 A1 WO2006022127 A1 WO 2006022127A1
Authority
WO
WIPO (PCT)
Prior art keywords
cleaning
heat treatment
silicon
oxide film
silicon oxide
Prior art date
Application number
PCT/JP2005/014175
Other languages
English (en)
French (fr)
Inventor
Fumitaka Kume
Tomosuke Yoshida
Ken Aihara
Ryoji Hoshi
Satoshi Tobe
Naohisa Toda
Fumio Tahara
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to KR1020077005802A priority Critical patent/KR101143983B1/ko
Priority to US11/660,764 priority patent/US7713851B2/en
Publication of WO2006022127A1 publication Critical patent/WO2006022127A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxial wafer obtained by vapor-phase growth of a silicon epitaxial layer on a silicon single crystal substrate to which a relatively high concentration of boron (boron) is added.
  • a silicon epitaxial wafer obtained by vapor-phase growth of a silicon epitaxial layer on a silicon single crystal substrate (hereinafter referred to as a P + CZ substrate), for example, has an element formation region for preventing latch-up. Widely used to eliminate defects.
  • a large number of oxygen precipitation nuclei are formed on the p + CZ substrate while the crystal is solidified in the crystal pulling process and then cooled to room temperature.
  • the size of oxygen precipitation nuclei is usually very small, less than lnm.
  • Oxygen precipitation nuclei grow into oxygen precipitates when kept above the above nucleation temperature and below a certain critical temperature related to re-dissolution in the silicon single crystal butter.
  • This oxygen precipitate is one of BMDs (Bulk Micro Defects), and it is a cause of defects such as reduced pressure and current leakage, so it is desirable that it is not formed as much as possible in the device formation region.
  • the oxygen precipitate can be effectively used as a getter for heavy metal components in the device process. Therefore, silicon single crystals for growth are also used in silicon epitaxial wafers. In the substrate, oxygen precipitates are actively formed in a range where defects such as warpage do not occur. This gettering effect of heavy metals by oxygen precipitates is one of the so-called IG (Intrinsic Gettering) effects.
  • IG Intrinsic Gettering
  • silicon oxide is formed on the surface of a silicon epitaxial wafer. It is described that a film is formed.
  • the formed unnecessary silicon oxide film can be removed by cleaning with hydrofluoric acid as is well known.
  • hydrofluoric acid there is a problem that it increases after the particle level cleaning of the surface of the silicon epitaxial wafer.
  • interposing hydrofluoric acid cleaning for removing the silicon oxide film after the low-temperature heat treatment leads to an increase in the number of processes, which in turn increases the manufacturing cost of the silicon epitaxial wafer.
  • An object of the present invention is based on the premise that a heat treatment for forming oxygen precipitation nuclei is performed in an oxidizing atmosphere, and the final residual thickness of the silicon oxide film formed during the heat treatment is determined by hydrofluoric acid.
  • An object of the present invention is to provide a method for producing a silicon epitaxial wafer that can be kept at the level of a natural acid film without using cleaning, and that can suppress an increase in the number of partitions after cleaning.
  • the silicon epitaxial wafer according to the present invention is manufactured by the CZ method and boron is doped so that the resistivity is 0.02 ⁇ 'cm or less.
  • a low-temperature heat treatment step in which the treatment is performed for a time during which the thickness of the silicon oxide film formed on the silicon epitaxial layer after the heat treatment is 2 nm or less to form oxygen precipitation nuclei in the silicon single crystal substrate; ,
  • Ammonia, hydrogen peroxide and water mixture Used to remove organic dirt and particles (adherent particles).
  • Hydrogen chloride, hydrogen peroxide and water mixture Used to remove surface metal impurities.
  • the present invention is of course smaller than the hydrofluoric acid cleaning liquid of (1) cleaning liquid power (2), which is a mixed liquid power of ammonia, hydrogen peroxide and water, but also has many etching effects on the silicon oxide film. Focusing on the fact that it has a small amount, it was made to overturn the above-mentioned common sense that “hydrofluoric acid is absolutely necessary for removal of the silicon oxide film”. That is, the increment of the silicon oxide film in the low-temperature heat treatment step in an oxidizing atmosphere is the same as the thickness that can be etched by the cleaning solution. Low-temperature heat treatment conditions for oxygen precipitation nucleation (temperature and time)
  • the low-temperature heat treatment temperature is set within the range of 450 ° C or higher and 750 ° C or lower where the formation of oxygen precipitation nuclei in the p + CZ substrate becomes significant.
  • the thickness of the oxide film formed on the silicon epitaxial layer is set to 2 nm or less. Then, following the low temperature heat treatment step under the above conditions, the silicon oxide film is etched with the cleaning liquid (1) as the first cleaning after the low temperature heat treatment step.
  • the thickness of the silicon oxide film is increased by the low-temperature heat treatment step, but the heat treatment conditions are selected so that the thickness after the low-temperature heat treatment step is 2 nm or less. Then, by directly performing cleaning with the cleaning liquid (1), which is normally recognized for particle removal, the latent and limited etching ability of the cleaning liquid is effectively utilized to perform low-temperature heat treatment. The amount of increase in the silicon oxide film due to the process can be effectively reduced. As a result, the final residual thickness of the silicon oxide film formed during the heat treatment is determined without using hydrofluoric acid cleaning, assuming that heat treatment for forming oxygen precipitation nuclei is performed in an oxidizing atmosphere. Both can be kept at the level of natural acid film.
  • the cleaning solution (1) has an inherently good particle removal effect, so it increases the power of the particles after cleaning! ] Can also be suppressed.
  • it is sufficiently possible to reduce the number of particles on the silicon epitaxial layer after the cleaning process as compared with the number of particles before the cleaning process, and effectively reduce defects caused by the particles. it can.
  • the thickness of the silicon oxide film after the cleaning process is naturally smaller than the thickness after the low-temperature heat treatment process due to the etching effect of the cleaning liquid.
  • the cleaning activity by the ammonia is enhanced by the combination of hydrogen peroxide and hydrogen. Since hydrogen peroxide is a relatively strong oxidizing agent, Even when the oxide film is thin, it can be repaired to a thickness of 1 nm or more by the acid ability of hydrogen peroxide.
  • the resistivity of the silicon single crystal substrate is higher than 0.02 ⁇ 'cm, the concentration of boron that promotes oxygen precipitation is too small, and the number of oxygen precipitation nuclei decreases. Therefore, it becomes impossible to secure the density of formation of oxygen precipitates.
  • a silicon single crystal substrate is used. It is important to set the resistivity to less than 0.02 ⁇ 'cm. From this viewpoint, it is more desirable to set the resistivity of the substrate to less than 0.014 ⁇ ′cm. On the other hand, it is desirable to set the resistivity of the substrate to be not less than 0.011 ⁇ 'cm as the viewpoint power that the formation density of oxygen precipitates increases excessively and hardly warps the substrate.
  • the temperature of the low-temperature heat treatment step is less than 450 ° C, the number of oxygen precipitation nuclei formed is extremely small. On the contrary, when the temperature exceeds 750 ° C, the supersaturation degree of interstitial oxygen is too low. The number of nuclei formed is insufficient. Therefore, the temperature for the low-temperature heat treatment is set within the range of 450 ° C to 750 ° C.
  • the initial oxygen concentration in the silicon single crystal substrate, in 6 X 10 17 cm_ is preferably 3 or more 10 X 10 17 cm “3 or less. Initial oxygen concentration is less than 6 X 10 17 cm _3, The density of oxygen precipitates cannot be sufficiently secured, and the IG effect cannot be expected.On the other hand, when the initial oxygen concentration exceeds 10 X 10 17 cm _3 , the density of oxygen precipitates is excessive and warping, etc.
  • the unit of oxygen concentration is JEIDA (abbreviation of Japan Electronic Industry Development Association. Currently, ⁇ TA EITA (electronic information) It shall be indicated using the standard of (Renamed to the Technical Industry Association).
  • the oxygen precipitation nuclei disappeared and reduced during the vapor phase growth step have a formation density necessary for securing the IG effect. Can be restored. Thereafter, oxygen precipitation is performed by further performing a medium temperature heat treatment that is higher than the temperature of the low temperature heat treatment and lower than the temperature of the vapor phase growth, more specifically, 800 ° C or higher and lower than 1100 ° C.
  • the nuclei can be oxygen precipitates.
  • SC-1 Standard Cleaning 1
  • SC-1 cleaning liquid can be used.
  • SC-1 cleaning solution 28% by weight ammonia water: 30-35% by weight
  • Hydrogen peroxide solution The volume ratio of water is 1: 1 or more and 2 or less: 5 or more and 7 or less.
  • a silicon oxide film with a thickness of 2 nm or less can be reduced to the thickness of the natural oxide film without any problem, and the effect of removing particles is high.
  • various improvements have been made to the cleaning liquid composition of SC-1 cleaning. (Applied Physics No. 59 11 No. 11, pp. 79-80, 1990) showed that the cleaning characteristics of SC-1 cleaning depended on the ratio between the ammonia concentration and the hydrogen peroxide concentration. If the ratio of hydrogen peroxide to hydrogen peroxide is constant, the water ratio is irrelevant to the etching rate, and the concentration of chemical components is lower than before.
  • NH water: HO water: H 0 1: 1: 10 Or 15
  • the composition of the cleaning solution is introduced.
  • the volume ratio of the hydrogen peroxide solution in the cleaning solution is set to be higher than that of ammonia water, and the ratio of pure water is also increased. It is high.
  • the concentration of ammonia in the SC-1 cleaning solution is less than the commonly used concentration of 4.3% by weight, 2.0% by weight. To 3.5% by weight to limit the amount of ammonia used by controlling it within the range of!
  • the etching allowance of the silicon oxide film obtained by one cleaning with SC-1 cleaning liquid is about lnm, and if the thickness of the oxide film before the cleaning process is 2nm or less, the etching allowance is reduced.
  • the thickness of the silicon oxide film may be less than lnm, but the final thickness of the silicon oxide film eventually settles to about lnm due to the above-mentioned repair effect of hydrogen peroxide. . This is also beneficial from the viewpoint of increasing the thickness uniformity of the silicon oxide film after cleaning.
  • the film thickness is referred to as about Xnm, it means that the film thickness is within ⁇ 10% of the center value with Xnm being the center value.
  • FIG. 1 is an explanatory process diagram showing an example of a method for producing a silicon epitaxial wafer according to the present invention.
  • FIG. 1 is an explanatory view showing an example of a method for producing a silicon epitaxial wafer according to the present invention.
  • p + type CZ silicon single crystal substrate 1 (hereinafter referred to as the resistivity is adjusted to 0.06 ⁇ 'cm or less with boron added and initial oxygen concentration force S6 X 10 17 cm_ 3 or more and 10 X 10 17 cm_ 3 or less.
  • substrate 1 Fig. 1: Step a).
  • the lower limit of the resistivity of substrate 1 is a value defined by the solid solubility limit of boron with respect to silicon, but the resistivity of substrate 1 currently available for semiconductor device manufacturing is 0.0005 ⁇ cm ( 0.5 m ⁇ 'cm) or more.
  • substrate 1 includes oxygen precipitation nuclei 11 formed while the silicon single crystal is solidified and cooled to room temperature in the crystal pulling process.
  • a vapor phase growth process is performed in which the silicon epitaxial layer 2 is vapor-phase grown on the substrate 1 at a temperature of 1100 ° C. or higher to obtain a silicon epitaxial wafer 50 (FIG. 1: step b). Since the vapor phase growth process is performed at a high temperature of 1100 ° C. or higher, most of the oxygen precipitation nuclei 11 in the substrate 1 formed in the crystal bow I raising process are in solution.
  • the silicon epitaxial wafer 50 is put into a heat treatment furnace (not shown) and subjected to a low temperature heat treatment at 450 ° C or higher and 750 ° C or lower for a predetermined time in an oxidizing atmosphere.
  • Oxygen precipitation nuclei 11 are formed again to form silicon epitaxial wafer 60 ( Figure 1: Step c).
  • the oxidizing atmosphere may be, for example, an atmosphere of 100% strength dry oxygen that is an atmosphere in which dry oxygen is diluted with an inert gas such as nitrogen.
  • the low-temperature heat treatment is performed only for a time during which the thickness tl force of the silicon oxide film 3 after the heat treatment is 2 nm or less.
  • the specific heat treatment time varies depending on the heat treatment temperature, it is preferably performed in a short time of 4 hours or less.
  • the heat treatment time should be set to 1 hour or more.
  • the density of oxygen precipitates that can be formed during the subsequent intermediate temperature heat treatment is at most 10 8 cm_ 3 units, enough IG (Intrinsic
  • the substrate 1 having a resistivity of 0.02 ⁇ 'cm or less is used.
  • step d cleaning with SC-1 cleaning liquid
  • SC-1 cleaning is usually performed in the cleaning process after vapor phase growth.
  • hydrofluoric acid cleaning increases the number of wafer surface particles and increases the number of processes. Therefore, in the present invention, hydrofluoric acid cleaning is not performed and the etching action of the SC-1 cleaning solution is used. Thus, the thickness tl of the silicon oxide film 3 is reduced.
  • the silicon oxide film 3 having a thickness of about 1 nm can be etched in one cleaning step by the etching action of ammonia contained in the cleaning liquid. Since the thickness tl of the silicon oxide film 3 formed in the low-temperature heat treatment process of the present invention is 2 nm or less, the thickness t2 of the silicon oxide film 3 after the cleaning process may be thinner than lnm. is expected. However, when the thickness t2 of the silicon oxide film 3 becomes thinner than lnm, the oxidation action of hydrogen peroxide becomes remarkable, and the thickness of the silicon oxide film should be at least lnm. Can do.
  • the thickness tl of the silicon oxide film 3 formed in the low-temperature heat treatment process is thicker than 2 nm, it is difficult to reduce the thickness to about lnm by one SC-1 cleaning process. .
  • washing with an SC-2 washing liquid mixture of hydrochloric acid, hydrogen peroxide and water may be further performed as necessary.
  • the silicon epitaxial wafer 100 is subjected to an intermediate temperature heat treatment for manufacturing ICs or the like, for example, in the device process (Fig. 1: step e). 11 grows to form oxygen precipitates 12 having a gettering effect.
  • the heat treatment is performed in an oxidizing atmosphere, the silicon oxide film 3 on the silicon epitaxial wafer 200 becomes thick.
  • silicon is formed on a p-type CZ silicon single crystal substrate 1 having a resistivity of 0.02 ⁇ 'cm or less.
  • silicon oxide wafer 50 obtained by vapor phase epitaxy layer 2 is subjected to low-temperature heat treatment in an oxidizing atmosphere in order to form oxygen precipitation nuclei 11, silicon oxide film 3 is formed.
  • the thickness tl By controlling the thickness tl to 2 nm or less, the thickness t2 of the silicon oxide film 3 can be made about 1 nm, which is the same as that of the natural oxide film, by SC-1 cleaning. Even when SC-1 cleaning is performed without low-temperature heat treatment after vapor phase growth, the thickness of the silicon oxide film is approximately lnm. Therefore, the silicon oxide film can be removed without hydrofluoric acid cleaning, which tends to increase the particle level.
  • the thickness t2 can be made equal to the level of the natural acid film.
  • the oxygen concentration of the silicon single crystal substrate described in this example is a Fourier value obtained by using a substrate having a normal resistivity (1 to 20 ⁇ 'cm) as measured by an inert gas melting method. It is converted based on the correlation between the conversion infrared spectroscopy and the inert gas melting method.
  • a boron-doped silicon single crystal substrate 1 having a resistivity of 0. Oil ⁇ -cm and an oxygen concentration of 6.7 X 10 17 cm “ 3 (13.4 ppma) is prepared on the (100) main surface of the substrate 1
  • the silicon epitaxial layer 2 having a resistivity of 20 ⁇ and a thickness of 5 ⁇ m is vapor-grown at a temperature of 1100 ° C. to obtain the silicon epitaxial wafer 50.
  • 3% oxygen is added to the silicon epitaxial wafer 50.
  • a low temperature heat treatment for forming oxygen precipitation nuclei is performed for 1 hour at a temperature of 650 ° C.
  • the thickness tl of the silicon oxide film 3 formed by this low temperature heat treatment was measured by ellipsometry.
  • the thickness was lnm.
  • the thickness of the silicon oxide film was measured by ellipsometry without performing low-temperature heat treatment at 650 ° CZl time. However, it was lnm. Furthermore, when the silicon oxide film was subjected to SC-1 cleaning and the thickness of the silicon oxide film was measured, the thickness was 0.9 nm. Next, oxygen precipitates are applied after medium temperature heat treatment at 800 ° CZ for 4 hours + 1000 ° CZ for 16 hours. When the density was evaluated by an infrared scattering tomography method, the density was 5 ⁇ 10 6 cm _3 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

明 細 書
シリコンェピタキシャルゥエーハの製造方法 技術分野
[0001] 本発明は、比較的高濃度のボロン (硼素）が添加されたシリコン単結晶基板上に、 シリコンェピタキシャル層を気相成長してなるシリコンェピタキシャルゥエーハの製造 方法に関する。
背景技術
[0002] 抵抗率が 0. 02 Ω · cm以下の低抵抗率となるように、チヨクラルスキー法（Czochrals ki法;以下、単に CZ法という）により高濃度のボロンが添加されて製造されたシリコン 単結晶基板 (以下、 P+CZ基板という）上に、シリコンェピタキシャル層を気相成長して 得られるシリコンェピタキシャルゥエーハは、例えばラッチアップ防止のため、あるい は、素子形成領域を無欠陥化するために広く用いられて 、る。
[0003] p+CZ基板には、結晶引上げ工程において結晶が固化してから室温まで冷却され る間に、多数の酸素析出核が形成されている。酸素析出核の寸法は、通常 lnm以 下と極めて小さい。酸素析出核は、上記の核形成温度以上であってシリコン単結晶 バルタへの再固溶に係るある臨界温度以下に保持された場合、酸素析出物へと成 長する。この酸素析出物は BMD (Bulk Micro Defect)の 1つであり、而圧低下や電流 リークなどの不良要因となるため、デバイス形成領域には極力形成されていないこと が望ましい。しかし、素子形成に利用されない基板領域においては、該酸素析出物 を、デバイス工程での重金属成分のゲッターとして有効活用することができるので、シ リコンェピタキシャルゥエーハにおいても、成長用のシリコン単結晶基板には、反りな どの不具合が生じな ヽ範囲で酸素析出物を積極形成することが行なわれて ヽる。こ のような酸素析出物による重金属のゲッタリング効果は、いわゆる IG (Intrinsic Gettering)効果の一つである。
[0004] ところで、酸素析出核は、上記の臨界温度よりも高温に保持すれば、シリコン単結 晶バルタに再固溶して消滅することが知られている。シリコンェピタキシャルゥエーハ では、シリコンェピタキシャル層の気相成長工程力 核消滅する 1100°C以上の高温 熱処理に相当するために、気相成長前に多数存在していた酸素析出核も、該気相 成長の熱履歴によって大幅に減少することになる。酸素析出核が減少すると、使用 するシリコン単結晶基板の初期酸素濃度が高くても、半導体デバイス製造工程での 酸素析出物の形成は抑制され、 IG効果はあまり期待できなくなる。
[0005] そこで、この問題を解決するために、シリコンェピタキシャルゥエーハに 450°C以上 750°C以下の低温熱処理を施して、 p+CZ基板中に新たに酸素析出核を形成させ、 その後に中温熱処理 (低温熱処理と高温熱処理の間の温度範囲）を施して酸素析出 物を成長させる方法が提案されて!ヽる（特開平 9 - 283529号公報、特開平 10— 27 0455号公報、国際公開 WO01Z056071号公報)。
[0006] 特開平 9— 283529号公報には、その発明の実施の形態に、酸素析出核形成用の 低温熱処理を酸素雰囲気中で行なうと、シリコンェピタキシャルゥエーハの表面にシ リコン酸ィ匕膜が形成されることが記載されている。形成された不要なシリコン酸化膜は 、周知のごとくフッ酸洗浄により除去することが可能である。しかし、フッ酸洗浄でシリ コン酸化膜を除去すると、シリコンェピタキシャルゥエーハ表面のパーティクルレベル 力 洗浄後に増加してしまう問題がある。また、低温熱処理後にシリコン酸化膜除去 のためにフッ酸洗浄を介在させることは、工程の増加につながり、ひいてはシリコンェ ピタキシャルゥエーハの製造コストの増大を招く。
[0007] 本発明の課題は、酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前 提とし、かつ、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸 洗浄を用いずとも自然酸ィ匕膜のレベルに留めることができ、さらには洗浄後のパーテ イタルの増加を抑制できるシリコンェピタキシャルゥエーハの製造方法を提供すること にある。
発明の開示
[0008] 上記課題を解決するために、本発明のシリコンェピタキシャルゥエーハの製造方法 は、 CZ法により製造され、かつ抵抗率が 0. 02 Ω 'cm以下となるようにボロンがドー プされたシリコン単結晶基板上に、シリコンェピタキシャル層を気相成長する気相成 長工程と、
気相成長工程後に、酸ィ匕性雰囲気中にて 450°C以上 750°C以下の範囲内での熱 処理を、該熱処理後のシリコンェピタキシャル層上に形成されるシリコン酸ィ匕膜の厚 さが 2nm以下となる時間で行い、シリコン単結晶基板中に酸素析出核を形成する低 温熱処理工程と、
低温熱処理工程で形成されたシリコン酸化膜を、アンモニア、過酸化水素及び水 の混合液カゝらなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の 洗浄として行なう洗浄工程と、
をこの順に行なうことを特徴とする。
[0009] シリコンェピタキシャルゥエーハを洗浄する洗浄液としては、一般に広く認知された ものに、米国 RCA社が提唱した以下の 3種類の洗浄液がある。
(1)アンモニア、過酸化水素及び水の混合液 (代表組成は、後述の SC— 1洗浄液）： 有機性汚れやパーティクル (付着粒子)の除去に用いる。
(2)フッ酸水溶液:シリコン酸ィ匕膜の除去用である。
(3)塩化水素、過酸化水素及び水の混合液 (代表組成は、後述の SC— 2洗浄液）： 表面金属不純物の除去に用いる。
[0010] いずれの洗浄液も当業界にてほぼ技術標準化しており、各洗浄液の使用用途も上 記のごとく画然と区別されて 、て、用途をまた 、だ転用等はほぼありえな 、と 、つて 差し支えない。従って、本発明の課題に鑑みた場合、低温熱処理工程で形成された シリコン酸ィ匕膜を除去するためには、 (2)のフッ酸洗浄液を用いるのが常識的である 。しかし、フッ酸洗浄液を用いた洗浄 (以下、フッ酸洗浄ともいう）を行なうと、前述の 通り、ゥヱーハ表面のパーティクル数が増大する。従って、当業者であれば、そのフッ 酸洗浄にて増えたパーティクルを除去するために、（1)のアンモニア、過酸化水素及 び水の混合液を用いた SC— 1洗浄をさらに行なう、いわば 2段階の洗浄を考慮する のが常識的である。
[0011] 本発明は、（1)のアンモニア、過酸ィ匕水素及び水の混合液力 なる洗浄液力 (2) のフッ酸洗浄液よりはもちろん小さいが、シリコン酸ィ匕膜に対するエッチング効果も多 少有している点に着目し、「シリコン酸ィ匕膜の除去にはフッ酸が必ず必要」との、上記 の常識をいわば覆すべくなされたものである。すなわち、酸化性雰囲気下での低温 熱処理工程でのシリコン酸ィ匕膜の増分が、上記洗浄液によるエッチング可能厚さとほ ぼ拮抗しうるものとなるように、酸素析出核形成用の低温熱処理条件 (温度及び時間
)を選定する。具体的には、 p+CZ基板中への酸素析出核の形成が顕著となる 450 °C以上 750°C以下の範囲内に低温熱処理温度を設定し、また、その熱処理時間は、 熱処理後のシリコンェピタキシャル層上に形成される酸ィ匕膜の厚さが 2nm以下となる ように設定する。そして、該条件での低温熱処理工程に続き、（1)の洗浄液によるシ リコン酸ィ匕膜のエッチングを低温熱処理工程後の最初の洗浄として行なう。
[0012] 上記の方法では、低温熱処理工程によりシリコン酸化膜の厚みが増大するのであ るが、該低温熱処理工程後の厚みが 2nm以下となる程度に熱処理条件が選定され る。そして、その後、通常はパーティクル除去用として認識されている上記（1)の洗浄 液による洗浄を直接行なうことにより、当該洗浄液が有する潜在的かつ限定的なエツ チング能を有効活用して、低温熱処理工程によるシリコン酸化膜の増加代を効果的 に削減することができる。その結果、酸化性雰囲気中で酸素析出核形成用の熱処理 を行なうことを前提としつつも、熱処理時に形成されるシリコン酸ィ匕膜の最終的な残 留厚さを、フッ酸洗浄を用いずとも自然酸ィ匕膜のレベルに留めることができる。また、 (1)の洗浄液は、パーティクル除去効果が本来的に良好だから、洗浄後のパーテイク ルの増力！]も抑制できる。この場合、洗浄工程を実施後のシリコンェピタキシャル層上 のパーティクル数を、該洗浄工程前のパーティクル数よりも減少させることが十分可 能であり、パーティクル起因の不良を効果的に低減することができる。
[0013] 洗浄工程後のシリコン酸ィ匕膜の厚みは、上記洗浄液のエッチング効果により、低温 熱処理工程後の厚みより当然小さなものとなる。他方、シリコンェピタキシャル層の表 面保護の観点力もは、洗浄工程後においても、自然酸ィ匕膜レベルの厚さである lnm 以上にシリコン酸ィ匕膜が残留していることが望ましい。（1)の洗浄液においては、アン モ-ァによる洗浄活性が過酸ィ匕水素の配合により高められているのである力 過酸 化水素が比較的強力な酸化剤であることから、過度にシリコン酸ィ匕膜が薄い場合で あっても、過酸ィ匕水素による酸ィ匕能により lnm以上の厚さに修復することができる。
[0014] 次に、シリコン単結晶基板の抵抗率が 0. 02 Ω 'cmより高くなると、酸素析出を促進 するボロンの濃度が小さすぎ、酸素析出核の個数が減少するから、 IG効果を十分に 確保するにたる酸素析出物の形成密度を確保できなくなる。特に本発明では、上記 の通り、シリコン酸ィ匕膜厚さが 2nm以下となるように、低温熱処理工程が比較的短時 間で実施されるから、酸素析出核の必要個数を確保するためには、シリコン単結晶 基板の抵抗率を 0. 02 Ω 'cm以下に設定することが重要である。該観点において、 基板の抵抗率は 0. 014 Ω 'cm未満に設定することがより望ましい。他方、酸素析出 物の形成密度が過度に増カロして基板の反り等を生じ難くする観点力もは、基板の抵 抗率は 0. 011 Ω 'cm以上となるように設定することが望ましい。
[0015] また、低温熱処理工程の温度が 450°C未満では酸素析出核の形成数が極端に少 なくなり、逆に 750°Cを超えると格子間酸素の過飽和度が低すぎるために、酸素析出 核の形成数は不十分となる。それ故、上記低温熱処理の温度は 450°C以上 750°C 以下の範囲内にて設定する。
[0016] また、シリコン単結晶基板中の初期酸素濃度は、 6 X 1017cm_3以上 10 X 1017cm" 3以下であることが好ましい。初期酸素濃度が 6 X 1017cm_3未満では、酸素析出物 の形成密度を十分に確保できなくなり、 IG効果が十分に期待できない。逆に、初期 酸素濃度が 10 X 1017cm_3を超えると、酸素析出物の形成密度が過多となり、反り等 のゥ ーハの変形が急に大きくなる可能性が高くなる。なお本明細書において酸素 濃度の単位は、 JEIDA (社団法人日本電子工業振興会の略称。現在〖お EITA (社 団法人電子情報技術産業協会）に改称された)の基準を用いて示すものとする。
[0017] 気相成長工程後に上記温度範囲内での低温熱処理を施すことにより、該気相成長 工程中に消滅 '減少した酸素析出核を、 IG効果確保の上で必要な形成密度となるよ うに復元することができる。その後、低温熱処理の温度よりも高く気相成長の温度より も低い範囲内の温度、より具体的には、 800°C以上 1100°C未満の中温熱処理をさ らに施すことにより、酸素析出核を酸素析出物とすることができる。
[0018] 本発明にて使用する洗浄液としては、 SC—1 (Standard Cleaning 1)洗浄液を使用 することができる。一般的な SC— 1洗浄液における 28重量％アンモニア水： 30〜35 重量％過酸化水素水：水の容積配合比は 1 : 1以上 2以下： 5以上 7以下であり、 SC 1洗浄前に厚さが 2nm以下に留められているシリコン酸ィ匕膜であれば、それを自 然酸ィ匕膜の厚さにまで問題なく低減でき、また、パーティクルの除去効果も高い。な お、 SC—1洗浄の洗浄液組成には近年種々の改良が加えられており、例えば森田 ら (応用物理第 59卷第 11号第 79頁〜第 80頁、 1990年）は、 SC— 1洗浄の洗浄特 性はアンモニア濃度と過酸ィ匕水素濃度との比に依存し、アンモニア濃度と過酸化水 素濃度の比が一定であるならば水の比率はエッチング速度に無関係であるとして、 従来よりも薬液成分の濃度が低い、 NH水： H O水： H 0 = 1 : 1 : 10あるいは 15の
3 2 2 2
洗浄液組成を紹介している。また、特開平 4— 107922号公報に記載の発明でも、ェ ツチング量の低減と薬液コスト低減のために、洗浄液における過酸化水素水の容量 比をアンモニア水以上にするとともに、純水の比率を高くしている。さらに、特開平 7 — 142435号公報に記載の発明では、 SC—1洗浄液中のアンモニアの濃度を、一 般的に用いられている濃度である 4. 3重量％よりも少ない 2. 0重量％から 3. 5重量 %の範囲内に限定して制御することにより、アンモニアの使用量を低減して!/、る。
[0019] SC— 1洗浄液による 1回の洗浄で得られるシリコン酸ィ匕膜のエッチング代は約 lnm であり、洗浄工程前の酸ィ匕膜の厚さが 2nm以下であれば、エッチングにより目減りし たシリコン酸ィ匕膜の厚さが lnm未満となることが考えられるが、前述の過酸ィ匕水素の 修復効果により、最終的なシリコン酸ィ匕膜の厚さが結局約 lnmに落ち着く。これは、 洗浄後のシリコン酸ィ匕膜の厚さ均一性を高める観点においても有益である。なお、本 明細書において膜厚を約 Xnmと称するときは、 Xnmを中心値として、膜厚が該中心 値に対して ± 10%以内に収まっていることをいう。
図面の簡単な説明
[0020] [図 1]本発明に係るシリコンェピタキシャルゥエーハの製造方法の一例を示した説明 工程図。
発明を実施するための最良の形態
[0021] 以下に、図面を用いて本発明を実施するための最良の形態を説明する。
図 1は、本発明に係るシリコンェピタキシャルゥエーハの製造方法の一例を示すェ 程説明図である。まず、ボロンを添加して抵抗率が 0. 02 Ω 'cm以下、初期酸素濃度 力 S6 X 1017cm_3以上 10 X 1017cm_3以下に調整された p+型 CZシリコン単結晶基板 1 (以下、単に基板 1という）を準備する（図 1 :工程 a)。基板 1の抵抗率の下限は、シリ コンに対するボロンの固溶限で規定される値であるが、半導体デバイス製造用に現 在入手可能な基板 1の抵抗率は、 0. 0005 Ω · cm (0. 5m Ω 'cm)以上である。基板 1中には、結晶引上げ工程においてシリコン単結晶が固化して力 室温まで冷却さ れる間に形成された酸素析出核 11が存在する。
[0022] 次に、基板 1上に 1100°C以上の温度でシリコンェピタキシャル層 2を気相成長する 気相成長工程を行い、シリコンェピタキシャルゥエーハ 50を得る（図 1 :工程 b)。気相 成長工程は 1100°C以上の高温で行われるため、結晶弓 I上げ工程で形成された基 板 1中の酸素析出核 11の殆どが溶体ィ匕する。
[0023] 気相成長工程後、シリコンェピタキシャルゥエーハ 50を図示しない熱処理炉に投入 し、酸化性雰囲気中、 450°C以上 750°C以下の低温熱処理を所定時間施し、前記 基板 1中に酸素析出核 11を再び形成し、シリコンェピタキシャルゥエーハ 60とする（ 図 1 :工程 c)。酸化性雰囲気は、例えば乾燥酸素が窒素等の不活性ガスで希釈され てなる雰囲気である力 乾燥酸素 100%の雰囲気でもよい。低温熱処理は、 450°C 未満の温度で行なうと格子間酸素の拡散が極端に遅くなり、酸素析出核 11が形成さ れにくい。また、低温熱処理温度が 750°Cを超えると、格子間酸素の過飽和度が低く なるため、やはり酸素析出核 11が形成されにくくなる。
[0024] 本発明においては、上記の低温熱処理を、熱処理後のシリコン酸化膜 3の厚さ tl 力 2nm以下となる時間だけ施すようにする。具体的な熱処理時間は、熱処理温度に よっても変動するが、 4時間以下の短時間にて行なうことが好ましい。ただし、熱処理 時間が 1時間未満では基板 1に十分な酸素析出核を形成できないことがあるので、 1 時間以上にて設定するようにする。この場合、上記のような短時間熱処理となるので 、基板 1の抵抗率が 0. 02 Ω 'cmよりも高い場合、その後の中温熱処理中に形成可 能な酸素析出物の密度が高々 108cm_3台となり、十分な IG (Intrinsic
Gettering)効果を期待することができる 109cm_3台以上の密度に酸素析出物を形成 することが困難となる。従って、基板 1は、抵抗率が 0. 02 Ω 'cm以下のものを使用す る。
[0025] 上記低温熱処理工程が終了後、最初の洗浄として SC— 1洗浄液による洗浄 (以下 、 SC— 1洗浄ともいう）を行い、シリコンェピタキシャルゥエーノ、 60の表面に付着した パーティクルを除去するとともに、ゥエーハ 60の表面に形成されたシリコン酸ィ匕膜 3を エッチングする（図 1 :工程 d)。 SC—1洗浄は、気相成長後の洗浄工程で通常行わ れるが、シリコン酸ィ匕膜除去を行ないたい場合は、該 SC— 1洗浄に先立ってフッ酸 洗浄を行なうのが通常である。しかし、フッ酸洗浄を行なうとゥエーハ表面のパーティ クルが増加しやすぐまた工程を増加することになるため、本発明においてはフッ酸 洗浄を行なわず、 SC—1洗浄液が有するエッチング作用を利用して、シリコン酸ィ匕膜 3の厚さ tlを減ずるようにする。
[0026] SC— 1洗浄においては、洗浄液に含まれるアンモニアのエッチング作用により、そ の 1回の洗浄工程で、約 lnmのシリコン酸ィ匕膜 3をエッチングすることができる。本発 明の低温熱処理工程で形成されるシリコン酸ィ匕膜 3の厚さ tlは 2nm以下であるので 、洗浄工程後のシリコン酸ィ匕膜 3の厚さ t2が lnmよりも薄くなることが予想される。し 力しながら、シリコン酸ィ匕膜 3の厚さ t2が lnmよりも薄くなる場合は、過酸化水素の酸 化作用が顕著になり、シリコン酸ィ匕膜の厚さを lnm以上にすることができる。ただし、 低温熱処理工程で形成されるシリコン酸ィ匕膜 3の厚さ tlが 2nmよりも厚い場合は、 1 回の SC—1洗浄工程で、その厚さを約 lnmにすることが困難となる。なお、上記の洗 浄工程において、 SC—1洗浄の後に、必要に応じて SC— 2洗浄液 (塩酸、過酸化水 素及び水の混合液）による洗浄をさらに行ってもよい。
[0027] 洗浄工程終了後、シリコンェピタキシャルゥエーハ 100には、例えばデバイス工程 で IC等製造のために中温熱処理が施され（図 1 :工程 e)、その中温熱処理により酸 素析出核 11が成長して、ゲッタリング効果を有する酸素析出物 12が形成される。そ の熱処理が酸化性雰囲気中で行われると、シリコンェピタキシャルゥエーハ 200上の シリコン酸ィ匕膜 3は厚くなる。
[0028] SC—1洗浄の前にフッ酸洗浄を行なう場合と行なわない場合とについて、洗浄の 前後でのパーティクル変化量にどのような相違が生ずるかを実験により確認したので 、以下、その結果について説明する。シリコン酸ィ匕膜の形成されたシリコンェピタキシ ャルゥエーハをフッ酸洗浄した後に、さらに SC— 1洗浄と SC— 2洗浄を行なう場合、 直径 0.： L m以上のパーティクルは一連の洗浄工程により平均 0. 5ケ/ゥエーハ増 加する。これに対して、 SC—1洗浄の前にフッ酸洗浄を行なわない場合、パーテイク ルは平均 0. 8ケ Zゥヱーハ減少する。
[0029] すなわち、抵抗率が 0. 02 Ω 'cm以下の p型 CZシリコン単結晶基板 1上にシリコン ェピタキシャル層 2を気相成長して得られるシリコンェピタキシャルゥエーハ 50に酸素 析出核 11を形成するために低温熱処理を酸化性雰囲気中で施す際、形成されるシ リコン酸ィ匕膜 3の厚さ tlを 2nm以下に制御することにより、 SC— 1洗浄でシリコン酸 化膜 3の厚さ t2を自然酸ィ匕膜と同じ約 lnmにすることができる。気相成長後に低温 熱処理を施さずに SC— 1洗浄を行なう場合でも、シリコン酸化膜の厚さは約 lnmに なるので、パーティクルレベルが増加しやすいフッ酸洗浄を行なわなくても、シリコン 酸化膜の厚さ t2を自然酸ィ匕膜のレベルと同等にすることができる。
実施例
[0030] 以下に、実施例をあげて本発明をさらに具体的に説明する。なお、本実施例に記 載されるシリコン単結晶基板の酸素濃度は、不活性ガス融解法による測定値を、通 常抵抗率（1〜20 Ω 'cm)の基板を用いて求められたフーリエ変換赤外分光法と不 活性ガス融解法との相関関係に基づいて換算したものである。
[0031] 抵抗率 0. Oil Ω -cm,酸素濃度 6. 7 X 1017cm"3(13. 4ppma)のボロンドープシ リコン単結晶基板 1を用意し、該基板 1の（100)主表面上に、抵抗率 20 Ω 厚さ 5 μ mのシリコンェピタキシャル層 2を 1100°Cの温度で気相成長させ、シリコンェピタ キシャルゥエーハ 50を得る。次に、シリコンェピタキシャルゥエーハ 50に対し、酸素 3 %、窒素 97%の酸化性雰囲気中、酸素析出核形成用の低温熱処理を 650°Cの温 度で 1時間行なう。この低温熱処理で形成されたシリコン酸化膜 3の厚さ tlをエリプソ メトリで測定したところ、 2nmであった。さらにこのシリコンェピタキシャルゥエーノ、 60 に SC— 1洗浄を施してシリコン酸ィ匕膜の厚さ t2を測定したところ、その厚さは lnmで あった。その後、 800°CZ4時間 + 1000°CZ16時間の中温熱処理を行って酸素析 出核を酸素析出物に成長させ、その密度を赤外散乱トモグラフ法により評価したとこ ろ、該密度は 2 X lC^cm—3であった。
[0032] なお、比較のため、上記と同じ条件でシリコンェピタキシャルゥエーハ 50を得た後に 、 650°CZl時間の低温熱処理を行なわずにシリコン酸ィ匕膜の厚さをエリプソメトリで 測定したところ、 lnmであった。さらにこのシリコンェピタキシャルゥエーハに SC—1 洗浄を施してシリコン酸ィ匕膜の厚さを測定したところ、その厚さは 0. 9nmであった。 次に、 800°CZ4時間 + 1000°CZ16時間の中温熱処理を施した後に酸素析出物 密度を赤外散乱トモグラフ法により評価したところ、該密度は 5 X 106cm_3であった。

Claims

請求の範囲
[1] CZ法により製造され、かつ抵抗率が 0. 02 Ω · cm以下となるようにボロンがドープさ れたシリコン単結晶基板上に、シリコンェピタキシャル層を気相成長する気相成長ェ 程と、
前記気相成長工程後に、酸ィ匕性雰囲気中にて 450°C以上 750°C以下の範囲内で の熱処理を、該熱処理後の前記シリコンェピタキシャル層上に形成されるシリコン酸 化膜の厚さが 2nm以下となる時間で行い、前記シリコン単結晶基板中に酸素析出核 を形成する低温熱処理工程と、
前記低温熱処理工程で形成された前記シリコン酸化膜を、アンモニア、過酸化水 素及び水の混合液力もなる洗浄液によりエッチングする工程を、前記低温熱処理ェ 程後の最初の洗浄として行なう洗浄工程と、
をこの順に行なうことを特徴とするシリコンェピタキシャルゥエーハの製造方法。
[2] 前記洗浄工程を実施後の前記シリコンェピタキシャル層上のパーティクル数を、該洗 浄工程前のパーティクル数よりも減少させることを特徴とする請求の範囲第 1項に記 載のシリコンェピタキシャルゥエーハの製造方法。
[3] 前記洗浄工程後の前記シリコン酸ィ匕膜の厚みが、前記低温熱処理工程後の厚さより も小さぐかつ、 lnm以上とすることを特徴とする請求の範囲第 1項又は第 2項に記載 のシリコンェピタキシャルゥエーハの製造方法。
[4] 前記洗浄液として SC—1洗浄液を使用することを特徴とする請求の範囲第 1項ない し第 3項のいずれ力 1項に記載のシリコンェピタキシャルゥヱーハの製造方法。
PCT/JP2005/014175 2004-08-25 2005-08-03 シリコンエピタキシャルウェーハの製造方法 WO2006022127A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020077005802A KR101143983B1 (ko) 2004-08-25 2005-08-03 실리콘 에피택셜 웨이퍼의 제조방법
US11/660,764 US7713851B2 (en) 2004-08-25 2005-08-03 Method of manufacturing silicon epitaxial wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004245691A JP4711167B2 (ja) 2004-08-25 2004-08-25 シリコンエピタキシャルウェーハの製造方法
JP2004-245691 2004-08-25

Publications (1)

Publication Number Publication Date
WO2006022127A1 true WO2006022127A1 (ja) 2006-03-02

Family

ID=35967345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014175 WO2006022127A1 (ja) 2004-08-25 2005-08-03 シリコンエピタキシャルウェーハの製造方法

Country Status (4)

Country Link
US (1) US7713851B2 (ja)
JP (1) JP4711167B2 (ja)
KR (1) KR101143983B1 (ja)
WO (1) WO2006022127A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182233A (ja) * 2008-01-31 2009-08-13 Shin Etsu Handotai Co Ltd アニールウェーハの洗浄方法
JP2010141272A (ja) 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5516713B2 (ja) * 2012-12-19 2014-06-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
CN114496733B (zh) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254429A (ja) * 1986-04-28 1987-11-06 Sony Corp シリコンウエフアの洗浄方法
JPH0786220A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JPH09283529A (ja) * 1996-02-15 1997-10-31 Toshiba Microelectron Corp 半導体基板の製造方法およびその検査方法
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107922A (ja) 1990-08-29 1992-04-09 Fujitsu Ltd 半導体洗浄液およびそれを用いた洗浄方法
JP3473063B2 (ja) 1993-11-15 2003-12-02 松下電器産業株式会社 シリコン基板の洗浄方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
JPH10270455A (ja) * 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JP2001213696A (ja) * 1999-11-22 2001-08-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
US20020157597A1 (en) * 2000-01-26 2002-10-31 Hiroshi Takeno Method for producing silicon epitaxial wafer
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4107922B2 (ja) 2002-09-11 2008-06-25 シャープ株式会社 空気調和システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254429A (ja) * 1986-04-28 1987-11-06 Sony Corp シリコンウエフアの洗浄方法
JPH0786220A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JPH09283529A (ja) * 1996-02-15 1997-10-31 Toshiba Microelectron Corp 半導体基板の製造方法およびその検査方法
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法

Also Published As

Publication number Publication date
JP2006066532A (ja) 2006-03-09
KR20070049666A (ko) 2007-05-11
US20070243699A1 (en) 2007-10-18
US7713851B2 (en) 2010-05-11
KR101143983B1 (ko) 2012-05-09
JP4711167B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
WO2006022127A1 (ja) シリコンエピタキシャルウェーハの製造方法
JPH0684925A (ja) 半導体基板およびその処理方法
EP0954018B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
US20080038526A1 (en) Silicon Epitaxial Wafer And Manufacturing Method Thereof
US7033962B2 (en) Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer
JP2002184779A (ja) アニールウェーハの製造方法及びアニールウェーハ
KR20120023056A (ko) 실리콘 웨이퍼 및 그 제조 방법
JPH11100299A (ja) 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ
WO2006008915A1 (ja) シリコンエピタキシャルウェーハおよびその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
WO2003065439A1 (fr) Plaquette epitaxiale en silicium et son procede de production
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP4573282B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法
KR20070032336A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
US20070074652A1 (en) Method for epitaxy with low thermal budget and use thereof
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JPH09223668A (ja) 半導体基板および半導体基板の処理方法
JP2000178098A (ja) シリコンウエハの熱処理方法
JP2002353149A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11660764

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077005802

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11660764

Country of ref document: US