KR20070032336A - 실리콘 에피택셜 웨이퍼 및 그 제조방법 - Google Patents

실리콘 에피택셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20070032336A
KR20070032336A KR1020077001271A KR20077001271A KR20070032336A KR 20070032336 A KR20070032336 A KR 20070032336A KR 1020077001271 A KR1020077001271 A KR 1020077001271A KR 20077001271 A KR20077001271 A KR 20077001271A KR 20070032336 A KR20070032336 A KR 20070032336A
Authority
KR
South Korea
Prior art keywords
silicon epitaxial
oxygen
single crystal
silicon
epitaxial wafer
Prior art date
Application number
KR1020077001271A
Other languages
English (en)
Inventor
후미타카 쿠메
토모스케 요시다
켄 아이하라
료지 호시
사토시 토베
나오히사 토다
후미오 타하라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Priority to KR1020077001271A priority Critical patent/KR20070032336A/ko
Publication of KR20070032336A publication Critical patent/KR20070032336A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 에피택셜 웨이퍼(100)는 CZ법에 의해 제조되고, 또한, 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판(1) 상에, 실리콘 에피택셜 층(2)을 형성하여 이루어진다. 실리콘 에피택셜 웨이퍼(100)를 구성하는 실리콘 단결정 기판(1) 중에는, 밀도 1×1010cm-3 이상의 산소 석출핵을 갖는다. 또, 실리콘 단결정 기판(1)의 실리콘 에피택셜 층(2)과의 계면을 이루는 표층부에 형성된 산소 석출핵의 비형성영역(15)의 폭이 0㎛보다 크고 10㎛ 미만이다. 이것에 의해 보론 도핑에 의한 p+CZ 기판을 사용함과 동시에, 산소 석출핵 비형성영역의 형성폭을 충분히 축소하면서, IG효과 발현에는 충분한 밀도의 산소 석출물을 형성할 수 있는 실리콘 에피택셜 웨이퍼를 제공한다.
Figure 112007005247560-PCT00001
쵸크랄스키법, 실리콘 단결정 기판, 실리콘 에피택셜 층, 실리콘 에피택셜 웨이퍼, 산소 석출핵.

Description

실리콘 에피택셜 웨이퍼 및 그 제조방법{SILICON EPITAXIAL WAFER AND PROCESS FOR PRODUCING THE SAME}
본 발명은 비교적 고농도의 보론(붕소)이 첨가된 실리콘 단결정 기판 상에 실리콘 에피택셜 층을 기상성장 하여 이루어지는 실리콘 에피택셜 웨이퍼 및 그 제조방법에 관한 것이다.
저항율이 0.02Ω·cm 이하로 되도록, 쵸크랄스키법(Czochralski법; 이하, 간단히 CZ법이라고 함)에 의해 비교적 고농도의 보론이 첨가되어서 제조된 실리콘 단결정 기판(이하, p+CZ 기판이라고 함) 상에, 실리콘 에피택셜 층을 기상성장 하여 얻어지는 실리콘 에피택셜 웨이퍼는, 예를 들면 래치업 방지를 위해, 또는, 소자형성 영역을 무결함화 하기 위해서 널리 사용되고 있다.
p+CZ 기판에는, 결정 인상 공정에서 결정이 고화하고나서 실온까지 냉각되는 동안에, 다수의 산소 석출핵이 형성되고 있다. 이 산소 석출핵의 치수는 통상 1nm 이하로 극히 작다. 석출핵은, 상기의 핵형성 온도 이상이어도 실리콘 단결정 벌크 에의 재고용에 관계되는 어떤 임계온도 이하로 유지된 경우, 산소 석출물로 성장한다. 이 산소 석출물은 BMD(Bulk Micro Defect)라고 불리는 결정 결함의 하나로, 내압 저하나 전류 리크 등의 불량 요인으로 되기 때문에, 디바이스 형성 영역에는 최대한 형성되어 있지 않는 것이 바람직하다. 그러나, 소자 형성에 이용되지 않는 기판영역에서는, 산소 석출물을, 디바이스 공정에서의 중금속 성분의 게터로서 유효 활용할 수 있으므로, 실리콘 에피택셜 웨이퍼에서도, 성장용의 실리콘 단결정 기판에는, 휨 등의 문제가 발생하지 않는 범위에서 산소 석출물을 적극 형성하는 것이 행해지고 있다. 이러한 산소 석출물에 의한 중금속의 게터링 효과는 IG(lntrinsic Gettering) 효과라고 불린다.
그런데, 산소 석출물의 석출핵은 상기의 임계온도보다도 고온으로 유지하면, 실리콘 단결정 벌크에 재고용되어 소멸되는 것이 알려져 있다. 실리콘 에피택셜 웨이퍼에서는, 실리콘 에피택셜 층의 기상성장 공정이 1100℃ 이상의 고온 열처리에 상당하기 때문에, 기상성장 전에 다수 존재하고 있던 산소 석출핵이 이 기상성장의 열 이력에 의해 그 대부분이 소멸하게 된다. 석출핵이 감소하면, 실리콘 단결정의 초기 산소농도가 높아도, 반도체 디바이스 제조공정에서의 산소 석출물의 형성은 억제되어, IG 효과는 그다지 기대할 수 없게 된다.
그래서, 이 문제를 해결하기 위해서, 실리콘 에피택셜 웨이퍼에 450℃ 이상 750℃ 이하의 저온 열처리를 시행하여, p+CZ 기판 중에 새롭게 산소 석출핵을 형성시키고, 그 후에 중온 열처리(저온 열처리와 고온 열처리 사이의 온도범위)를 시행하여 산소 석출물을 성장시키는 방법이 제안되어 있다(일본 특개평9-283529호 공보, 일본 특개평10-270455호 공보, 국제공개 WO 01/056071호 공보). 또, 일본 특 개평9-283529호 공보에는, p+CZ 기판 중에 산소 석출핵 또는 산소 석출물을 형성한 후에 실리콘 에피택셜 층을 기상성장 함으로써, 실리콘 에피택셜 웨이퍼를 제조하는 방법도 제안되어 있다.
본 발명자들이 검토한 바, p+CZ 기판에서는, 실리콘 에피택셜 웨이퍼에 산소 석출핵을 형성하기 위한 저온 열처리를 시행할 때에, 다음과 같은 문제를 생기게 하는 것을 알았다. 즉, 보론 첨가량이 상기한 바와 같이 다소 낮은 경우, p+CZ 기판 중의 격자간 산소가 실리콘 에피택셜 층을 거쳐서 밖으로 확산되고, 산소 석출핵의 형성되지 않는 영역(산소 석출핵 비형성영역)이, p+CZ 기판의 실리콘 에피택셜 층과의 계면을 이루는 표층부에 형성된다. 산소 석출핵 비형성영역에는, 그 후의 중온 열처리에 의해 산소 석출물이나 벌크 적층결함 등의 BMD가 거의 형성되지 않고, 최종적으로 BMD 프리층(DZ(Denuded Zone)층이라고도 부름)이 된다. 이 BMD 프리층에는, 전술의 게터링 능력이 없다. 실리콘 에피택셜 웨이퍼를 사용한 디바이스 공정은, 그 처리온도가 저온화 할 수록, 중금속 불순물의 확산속도가 낮아지므로, 디바이스 공정 중에 실리콘 에피택셜 웨이퍼의 표면에 중금속 불순물이 부착된 경우, 웨이퍼 표면에 중금속 불순물이 잔류하는 비율이 높아진다. 이 의미로, 소자형성 영역인 실리콘 에피택셜 층의 극히 근방에는, 게터링 능력을 갖는 산소 석출물은 될 수 있는 한 형성되어 있는 것이 바람직하다.
그러나, 산소 석출물을 형성하기 위해서는 일정량의 산소 석출핵이 필요하 고, 이 산소 석출핵은 에피택셜 성장 공정 중에 대부분 상실되므로, 이것을 복원하기 위해서 전술의 저온 열처리가 본질적으로 필요하게 된다. 이 저온 열처리를 시행하면, 실리콘 에피택셜 층 직하의 BMD프리 층의 형성이 현저하게 되어, 중금속 불순물의 게터링 효과가 오히려 손상되어 버리는 딜레마가 있다. 따라서, 에피택셜 층 직하의 기판영역에 형성되는 BMD프리 층(산소 석출핵 비형성영역)의 폭을 축소하는 것은, 저온화 되는 경향이 있는 디바이스 공정에서, 중금속 오염을 회피함과 동시에서 극히 중요하지만, 이러한 과제는 종래, 특별히 주목되지도 않아, 그 해결을 위한 검토도 그다지 행해져 오지 않았다.
발명의 과제는, 보론 도핑에 의한 p+CZ 기판을 사용함과 동시에, 산소 석출핵 비형성 영역의 형성폭을 충분히 축소하면서, IG효과 발현에는 충분한 밀도의 산소 석출부를 형성할 수 있는 실리콘 에피택셜 웨이퍼와, 그 제조방법을 제공하는 것에 있다.
본 발명의 실리콘 에피택셜 웨이퍼는, 상기 과제를 해결하기 위해 행해진 것이며,
CZ법에 의해 제조되고, 또한, 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판 상에, 실리콘 에피택셜 층을 형성하여 이루어지는 실리콘 에피택셜 웨이퍼로서,
실리콘 단결정 기판이 밀도 1×1010cm-3 이상의 산소 석출핵을 가짐과 동시에, 실리콘 단결정 기판의 실리콘 에피택셜 층과의 계면을 이루는 표층부에 형성된 산소 석출핵의 비형성 영역의 폭이 0㎛ 보다 크고 10㎛ 미만인 것을 특징으로 한다.
보론 도핑 p+CZ 기판을 사용한 실리콘 에피택셜 웨이퍼에서는, 디바이스 공정에서의 IG효과를 충분한 것으로 하기 위해서, 그 실리콘 단결정 기판 중에 밀도 1×1010cm-3 이상의 산소 석출핵을 형성하는 것이 필요하다. 그 산소 석출핵은, 상기한 바와 같이 기상성장 공정에서 소멸하므로, IG효과 확보의 점에서 필요한 핵형성 밀도가 되도록, 실리콘 에피택셜 웨이퍼에 저온 열처리를 시행할 필요가 있다. 그러나, 이 저온 열처리에 의해, p+CZ 기판 중의 격자간 산소가 실리콘 에피택셜 층을 통하여 밖으로 확산되고, 산소 석출핵이 형성되지 않는 영역(산소 석출핵 비형성영역)이 기판의 표층부에 생긴다. 종래의 저온 열처리는, 450℃ 이상 750℃ 이하의 온도에서 3시간 이상 행해지기 때문에, 산소 석출핵 비형성영역은 10㎛ 이상으로 되기 쉽다. 반대로, 450℃ 이상 750℃ 이하의 저온 열처리를 3시간 미만으로 행하는 경우에는, 당해 저온 열처리에 의해 형성되는 산소 석출핵 비형성영역의 폭을 10㎛로 억제할 수 있다. 그러나 그 경우는, 1×1010cm-3 이상의 밀도의 산소 석출핵을 안정하게 형성할 수 없다.
그래서, 본 발명에서는, 보론 도핑의 p+CZ 기판의 저항율이 낮을 수록 산소 석출핵이 형성되기 쉬운 것을 이용하여, 실리콘 에피택셜 웨이퍼를 제조하기 위한 실리콘 단결정 기판으로서, CZ법에 의해 저항율이 0.012Ω·cm 이하가 되도록 보론이 도핑된 감히 사용한다. 그 결과, 충분한 게터링 효과를 기대할 수 있는 밀도 1×1010cm-3 이상의 산소 석출핵을 형성하면서도, 실리콘 단결정 기판의 실리콘 에피택셜 층과의 계면을 이루는 표층부에 형성되는 산소 석출핵의 비형성영역의 폭을 10㎛ 미만으로 유지하는 것이 비로소 가능하게 된다. 즉, 보론 도핑의 p+CZ 기판을 사용한 실리콘 에피택셜 웨이퍼에서, 필요한 밀도의 산소 석출핵이 형성되고, 또한, 산소 석출핵 비형성영역의 형성폭도 축소되어, 소자형성 영역이 되는 실리콘 에피택셜 층의 근방에서도 IG효과를 충분히 발현할 수 있는 실리콘 에피택셜 웨이퍼가 실현된다.
또, 본 발명의 실리콘 에피택셜 웨이퍼의 제조방법은,
CZ법에 의해 제조되고, 또한 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판 상에, 실리콘 에피택셜 층을 기상성장 하는 기상성장 공정과,
기상성장 공정 후에, 실리콘 단결정 기판 중의 산소 석출핵 밀도가 1×1010cm-3 이상 1×1011cm-3 미만이 되도록, 450℃ 이상 750℃ 이하의 열처리를 행하는 저온 열처리공정을 갖는 것을 특징으로 한다.
실리콘 에피택셜 웨이퍼를 제조하기 위한 실리콘 단결정 기판으로서, CZ법에 의해 저항율이 0.012Ω·cm 이하가 되도록 보론이 도핑된 것을 감히 사용함으로써, 이 실리콘 단결정 기판 상에 실리콘 에피택셜 층을 기상성장 하여 얻어지는 실리콘 에피택셜 웨이퍼에 시행하는, 450℃ 이상 750℃ 이하의 저온 열처리가, 예를 들면 3시간 미만의 단시간이어도, 충분한 게터링 효과를 기대할 수 있는 밀도 1×1010cm-3 이상의 산소 석출핵을 형성할 수 있다. 그리고, 저온 열처리의 시간을 단축할 수 있으므로, 실리콘 단결정 기판의 실리콘 에피택셜 층과의 계면에 형성되는 산소 석출핵의 비형성영역의 폭을 10㎛ 미만으로 유지할 수 있다. 단, 저온 열처리를 전혀 행하지 않는 것은 아니므로, 산소 석출핵 비형성영역은 미소(0㎛보다 큰 폭)하지만 형성된다.
사용하는 기판의 저항율이 0.012Ω·cm보다 높아지면, 산소 석출핵 비형성영역의 형성폭을 10㎛ 미만으로 유지하는 것이 곤란하게 된다. 다른 한편, 산소 석출물의 형성밀도가 과도하게 증가하는 것에 의한 기판의 휨 등을 발생시키기 어렵게 하는 관점에서는, 기판의 저항율은 0.009Ω·cm 이상이 되도록 설정하는 것이 바람직하다.
또, 실리콘 단결정 기판 중의 초기 산소농도는 6.5×1017cm-3 이상 10×1017cm-3 이하인 것이 바람직하다. 초기 산소농도가 6.5×1017cm-3 미만에서는, 산소 석출핵의 형성밀도를 충분하게 확보하기 어렵게 되어, IG 효과를 충분하게 기대할 수 없다. 반대로, 초기 산소농도가 10×1017cm-3를 초과하면, 산소 석출핵의 형성밀도가 과다하게 되어, 휨 등의 웨이퍼의 변형이 갑자기 커질 가능성이 높아진다. 또한 본 명세서에서 산소농도의 단위는 JEIDA(사단법인 일본전자공업진흥회의 약칭. 현재는 JEITA(사단법인 전자정보기술산업협회)로 개칭됨)의 기준을 사용하여 나타내는 것으로 한다. 또한, 휨 등의 웨이퍼의 변형을 억제하기 위해서는, 산소 석출핵의 밀도를 1×1011cm-3 미만으로 하는 것이 바람직하다.
도 1은 본 발명의 실리콘 에피택셜 웨이퍼를 도시한 개략적인 도면,
도 2는 본 발명의 실리콘 에피택셜 웨이퍼의 제조방법을 도시한 설명공정도,
도 3은 기판 저항율과 산소 석출핵 비형성영역의 폭과의 관계를 도시한 도면,
도 4는 기판 저항율과 기판 초기 산소농도와의 관계를 도시한 도면,
도 5는 기판 초기 산소농도와 산소 석출물 밀도와의 관계를 도시한 도면,
도 6은 기판 저항율과 산소 석출물 밀도와의 관계를 도시한 도면이다.
이하에, 도면을 사용하여 본 발명을 실시하기 위한 최선의 형태를 설명한다.
도 1은 본 발명의 실리콘 에피택셜 웨이퍼(100)를 도시하는 개략도이다. 본 발명의 실리콘 에피택셜 웨이퍼(100)는, CZ법에 의해 저항율이 0.009Ω·cm이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판(1) 상에, 1100℃ 이상의 온도에서 실리콘 에피택셜 층(2)을 기상성장 하여 이루어진다. 실리콘 에피택셜 웨이퍼(100)에는 기상성장 후에 450℃ 이상 750℃ 이하의 저온 열처리가 행해져 있고, 실리콘 단결정 기판(1)의 실리콘 에피택셜 층(2)과의 계면을 이루는 표층 부에 형성된 산소 석출핵 비형성영역(15)의 폭이, 0㎛보다 크고 10㎛ 미만으로 되어 있다. 그리고, 실리콘 에피택셜 웨이퍼(100)에 저온 열처리의 온도보다 높고 기상성장 온도보다 낮은 범위 내의 중온 열처리를 행함으로써, 실리콘 단결정 기판(1)에는, 밀도 1×1010cm-3 이상의 산소 석출핵(11)이 산소 석출물(12)(도 2)로서 발현된다.
실리콘 단결정 기판(1) 중의 격자간 산소농도는 6.5×1017cm-3 이상 10×1017cm-3 이하로 제어되어 있다. 격자간 산소농도가 6.5×1017cm-3에 도달하지 않으면, 기상성장 후에 예를 들면 3시간 미만의 단시간에 행하는 450℃ 이상 750℃ 이하의 저온 열처리에서는, 실리콘 단결정 기판(1) 중에 충분한 밀도의 산소 석출핵(11)이 형성되기 어렵고, 그 후의 중온 열처리에서 충분한 밀도의 산소 석출물(12)도 발현되기 어렵게 되어, 게터링 효과를 충분하게 기대할 수 없다. 반대로, 격자간 산소농도가 10×1017cm-3을 초과하면, 저온 열처리로 다량의 산소 석출핵(11)이 형성되기 때문에 중온 열처리에 의해 산소 석출물(12)이 과다하게 되어, 웨이퍼의 변형이 갑자기 커질 가능성이 높아진다. 또한, 웨이퍼의 변형을 억제하기 위해서는, 산소 석출핵(11) 나아가서는 산소 석출물(12)의 밀도를 1×1011cm-3 미만으로 하는 것이 바람직하다.
도 2는, 본 발명의 실리콘 에피택셜 웨이퍼(100)의 제조방법을 나타내는 개략 공정도이다. 우선, 보론을 첨가하여 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하, 초기 산소농도가 6.5×1017cm-3 이상 10×1017cm-3 이하로 조정된 p+형 CZ 실리콘 단결정 기판(1)(이하, 단지 기판(1)이라고 함)을 준비한다(도 2의 (a)). 기판(1) 중에는, 결정 인상 공정에서 실리콘 단결정이 고화하고나서 실온까지 냉각되는 동안에 형성된 산소 석출핵(11)이 존재한다.
다음에 기판(1) 상에 1100℃ 이상의 온도에서 실리콘 에피택셜 층(2)을 기상성장 하는 기상성장 공정을 행하여, 실리콘 에피택셜 웨이퍼(50)를 얻는다(도 2의 (b)). 기상성장 공정은 1100℃ 이상의 고온에서 이루어지기 때문에, 결정인상 공정 에서 형성된 기판(1) 중의 산소 석출핵(11)의 대부분이 용체화 된다.
기상성장 공정 후, 실리콘 에피택셜 웨이퍼(50)를 도시하지 않은 열처리 노에 투입하고, 산화성 분위기 중, 450℃ 이상 750℃ 이하의 저온 열처리를 소정 시간 시행하고, 상기 기판(1) 속에 산소 석출핵(11)을 다시 형성하고, 실리콘 에피택셜 웨이퍼(100)로 한다(도 2의 (c)). 그 때, 실리콘 단결정 기판(1)의 실리콘 에피택셜 층(2)과의 계면을 이루는 표층부에는, 폭이 0㎛보다 크고 10㎛ 미만의 산소 석출핵 비형성영역(15)이 형성된다. 산화성 분위기는, 예를 들면 건조 산소가 질소 등의 불활성가스로 희석되어서 이루어지는 분위기이지만, 건조 산소 100%의 분위기이어도 된다. 저온 열처리는, 450℃ 미만의 온도에서 행하면 격자간 산소의 확산이 극단적으로 늦어져, 산소 석출핵(11)이 형성되기 어렵다. 또, 저온 열처리온도가 750℃를 초과하면, 격자간 산소의 과포화도가 낮아지기 때문에, 역시 산소 석출핵(11)이 형성되기 어렵게 된다.
산소 석출핵(11)은, 예를 들면 디바이스 공정 중에, 800℃ 이상 1100℃ 미만 중온 열처리를 더 행함으로써 산소 석출물(12)로 된다(도 2의 (d)). 이렇게 하여 소자형성 영역인 실리콘 에피택셜 층(2)과의 계면으로부터 0㎛보다 크고 10㎛ 미만의 영역에, 고농도의 산소 석출물(12)이 안정하게 형성된 반도체 웨이퍼(200)가 얻어진다.
실시예 1
이하에, 실시예를 들어 본 발명을 더욱 구체적으로 설명한다. 또한, 본 실시예에 기재되는 실리콘 단결정 기판(1)의 초기 산소농도는, 불활성가스 융해법에 의한 측정값을, 통상 저항율(1∼20Ω·cm)의 기판을 사용하여 구해진 푸리에 변환 적외분광법과 불활성가스 융해법과의 상관관계에 기초하여 환산한 것이다. 또, 산소 석출핵(11)의 밀도는, 산소 석출핵(11)이 형성된 실리콘 에피택셜 웨이퍼(100)에 중온 열처리를 더 행함으로써 산소 석출물(12)을 형성시킨 후에, 불산(49∼50wt%):질산(60∼62wt%):아세트산(99∼100wt%):물=1:15:6:6(용량비)로 이루어지는 에칭액을 사용하여 선택 에칭하고, 배율 500∼1000배의 광학현미경을 사용하여 측정한다. 이 조성의 에칭액을 사용하면, 미세한 산소 석출물(12)도 명료하게 관찰할 수 있게 된다.
우선, 저항율 0.012Ω·cm, 초기 산소농도 6.8×1017cm-3(13.6ppma)의 보론 도핑 실리콘 단결정 기판(1)을 준비하고, 이 기판(1)의 (100) 주표면 상에, 저항율 20Ω·cm, 두께 5㎛의 실리콘 에피택셜 층(2)을 1100℃의 온도에서 기상성장 시켜, 실리콘 에피택셜 웨이퍼(50)를 얻는다.
다음에, 실리콘 에피택셜 웨이퍼(50)에 대하여, 산소 3%, 질소 97%의 산화성 분위기 중, 산소 석출핵 형성용의 저온 열처리를 650℃의 온도에서 1시간 행하여, 실리콘 에피택셜 웨이퍼(100)를 얻는다. 그 후에, 800℃/4시간+1000℃/16시간 중온 열처리를 행하여 산소 석출물(12)을 성장시키고, 산소 석출핵 밀도와 산소 석출핵 비형성영역(15)의 폭을 평가한 바, 산소 석출핵 밀도가 1.3×1010cm-3, 산소 석출핵 비형성영역(15)의 폭이 6㎛였다.
또한, 비교를 위해, 실시예 1과 동일한 조건으로 실리콘 에피택셜 웨이퍼(50)를 얻은 후에, 650℃/1시간의 저온 열처리를 행하지 않고, 800℃/4시간+1000℃/16시간 중온 열처리를 시행한 바, 산소 석출핵(11)은 형성되지 않았다. 다른 한편, 저항율 0.016Ω·cm, 초기 산소농도 5.9×1017cm-3(11.9ppma)의 보론 도핑 실리콘 단결정 기판(1)을 사용한 이외는, 실시예 1과 동일한 조건으로 기상성장과 열처리를 행한 바, 산소 석출핵(11)은 역시 형성되지 않았다. 또한, 저항율 0.015Ω·cm, 초기 산소농도 6.6×1017cm-3(13.1ppma)의 보론 도핑 실리콘 단결정 기판(1)을 사용하고, 저온 열처리를 650℃ 온도에서 4시간 행한 이외는, 실시예 1과 동일한 조건으로 기상성장과 열처리를 행한 바, 산소 석출핵 밀도가 3.5×109cm-3로 부족하고, 또한, 산소 석출핵 비형성영역(15)의 폭은 25㎛로 크게 되어 있었다.
실시예 2
도 3은, 기판 저항율을 여러가지로 설정한 p+CZ 기판(1)을 사용하여 상기와 같이 제조한 실리콘 에피택셜 웨이퍼(50)에 대하여, 650℃에서 1시간의 저온 열처리와 800℃/4시간+1000℃/16시간 중온 열처리를 이 순서로 행했을 때의, 기판 저항율과 산소 석출핵 비형성영역(15)의 폭과의 관계를 나타내는 것이다. 기판 저항율이 0.012Ω·cm 이하에서 산소 석출핵 비형성영역(15)의 폭이 10㎛ 이하로 되어 있는 것을 알 수 있다.
도 4는 기판 저항율과 기판의 초기 산소농도와의 관계를 나타내는 것으로, 기판 저항율이 작을 수록, 초기 산소농도가 증대하고 있다. 이것은, 기판 저항율이 작을 수록, 보다 다수의 산소 석출물을 형성할 수 있는 것을 의미함과 동시에, 주로 기판 저항율의 값에 의해 산소 석출핵 비형성영역(15)의 폭이 결정되는 것을 나타내고 있다. 도 5는, 초기 산소농도와 산소 석출물 밀도와의 관계를 나타내는 것으로, 산소 석출물 밀도는 초기 산소농도의 증가와 함께 완만하게 증가하고, 초기 산소농도가 6.5×1017cm-3 이상일 때에 산소 석출물 밀도가 1×1010cm-3 이상으로 되기 쉬운 것을 알 수 있다. 그리고, 도 6은, 기판 저항율과 산소 석출물 밀도와의 관계를 나타내는 것으로, 산소 석출물(12)의 밀도를 1×1010cm-3 이상으로 하기 위해서는, 기판 저항율을 0.012Ω·cm 이하에 머물게 하는 것이 바람직한 것을 알 수 있다.

Claims (4)

  1. 쵸크랄스키법에 의해 제조되고, 또한, 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판 상에, 실리콘 에피택셜 층을 형성하여 이루어지는 실리콘 에피택셜 웨이퍼로서,
    상기 실리콘 단결정 기판이 밀도 1×1010cm-3 이상의 산소 석출핵을 가짐과 동시에, 상기 실리콘 단결정 기판의 상기 실리콘 에피택셜 층과의 계면을 이루는 표층부에 형성된 산소 석출핵의 비형성영역의 폭이 0㎛ 보다 크고 10㎛ 미만인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  2. 제 1 항에 있어서, 상기 산소 석출핵의 밀도가 1×1011cm-3 미만인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  3. 제 1 항에 있어서, 상기 실리콘 단결정 기판 중의 초기 산소농도가 6.5×1017cm-3 이상 10×1017cm-3 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  4. 쵸크랄스키법에 의해 제조되고, 또한, 저항율이 0.009Ω·cm 이상 0.012Ω·cm 이하가 되도록 보론이 도핑된 실리콘 단결정 기판 상에, 실리콘 에피택셜 층을 기상성장 하는 기상성장 공정과,
    상기 기상성장 공정 후에, 상기 실리콘 단결정 기판 중의 산소 석출핵 밀도가 1×1010cm-3 이상 1×1011cm-3 미만이 되도록, 450℃ 이상 750℃ 이하의 열처리를 행하는 저온 열처리 공정을 갖는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
KR1020077001271A 2004-07-22 2005-07-05 실리콘 에피택셜 웨이퍼 및 그 제조방법 KR20070032336A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077001271A KR20070032336A (ko) 2004-07-22 2005-07-05 실리콘 에피택셜 웨이퍼 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00214895 2004-07-22
KR1020077001271A KR20070032336A (ko) 2004-07-22 2005-07-05 실리콘 에피택셜 웨이퍼 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070032336A true KR20070032336A (ko) 2007-03-21

Family

ID=43656334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001271A KR20070032336A (ko) 2004-07-22 2005-07-05 실리콘 에피택셜 웨이퍼 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070032336A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028439A (ko) * 2017-08-04 2020-03-16 실트로닉 아게 단결정질 실리콘의 반도체 웨이퍼 및 반도체 웨이퍼를 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028439A (ko) * 2017-08-04 2020-03-16 실트로닉 아게 단결정질 실리콘의 반도체 웨이퍼 및 반도체 웨이퍼를 제조하는 방법

Similar Documents

Publication Publication Date Title
JP4797477B2 (ja) シリコン単結晶の製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
KR20090130872A (ko) Simox 기판의 제조방법 및 그 방법에 의해 얻어지는 simox 기판
KR101143983B1 (ko) 실리콘 에피택셜 웨이퍼의 제조방법
US20080038526A1 (en) Silicon Epitaxial Wafer And Manufacturing Method Thereof
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
JP2009231429A (ja) シリコンウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
KR20070032789A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP2002110683A (ja) シリコン半導体基板の熱処理方法
KR20070032336A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
KR101089994B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH09199507A (ja) 半導体基板およびその製造方法
WO2021261309A1 (ja) シリコンウェーハ、及び、シリコンウェーハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
KR101383608B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination