WO2021261309A1 - シリコンウェーハ、及び、シリコンウェーハの製造方法 - Google Patents

シリコンウェーハ、及び、シリコンウェーハの製造方法 Download PDF

Info

Publication number
WO2021261309A1
WO2021261309A1 PCT/JP2021/022485 JP2021022485W WO2021261309A1 WO 2021261309 A1 WO2021261309 A1 WO 2021261309A1 JP 2021022485 W JP2021022485 W JP 2021022485W WO 2021261309 A1 WO2021261309 A1 WO 2021261309A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
oxygen
silicon wafer
concentration
wafer
Prior art date
Application number
PCT/JP2021/022485
Other languages
English (en)
French (fr)
Inventor
治生 須藤
高志 石川
宏治 泉妻
尚 松村
竜彦 青木
正二 池田
哲郎 遠藤
悦生 福田
Original Assignee
グローバルウェーハズ・ジャパン株式会社
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバルウェーハズ・ジャパン株式会社, 国立大学法人東北大学 filed Critical グローバルウェーハズ・ジャパン株式会社
Priority to US18/011,422 priority Critical patent/US20230243062A1/en
Priority to KR1020227045493A priority patent/KR20230015460A/ko
Publication of WO2021261309A1 publication Critical patent/WO2021261309A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Definitions

  • the present invention relates to a silicon wafer in which a semiconductor device is formed on the surface layer, and a method for manufacturing the silicon wafer.
  • This semiconductor device generally uses an epitaxial wafer in which an epitaxial layer of silicon is formed on the surface of a wafer obtained by slicing a silicon ingot grown by the Czochralski method.
  • silicon atoms are released from the pillars and fins in the process of thermally oxidizing the pillars and fins made of silicon to form a gate oxide film on the surface thereof.
  • the silicon missing phenomenon is remarkable.
  • this silicon missing phenomenon occurs, there is a problem that the core portion of pillars, fins, etc. becomes thin and collapses, or the boundary surface between the core portion and the gate oxide film becomes uneven and the electrical resistance increases.
  • Patent Document 1 As shown in Patent Document 1 below, the inventor of the present application has concluded from the experimental results so far that the higher the oxygen concentration near the surface of the wafer, the more the silicon missing phenomenon can be reduced, and the oxygen concentration of the surface layer.
  • a polished wafer was used instead of the epitaxial wafer with a low value, and an attempt was made to increase the oxygen concentration on the surface.
  • Patent Document 2 As a method for increasing the oxygen concentration on the surface, for example, as shown in Patent Document 2 below, a method of introducing interstitial oxygen atoms into the surface layer of a wafer by rapid elevating and heating heat treatment in an oxygen-containing atmosphere is known.
  • the oxygen concentration of the bulk layer is 0.5 ⁇ 10 18 / cm 3 or more.
  • a silicon wafer having an oxygen concentration of 2 ⁇ 10 18 / cm 3 or more in the surface layer from the surface to a depth of 300 nm was constructed.
  • the oxygen concentration of the bulk layer By setting the oxygen concentration of the bulk layer to the above range, it is possible to prevent the occurrence of slip dislocations in the wafer manufacturing process and the device manufacturing process by this interstitial oxygen. Moreover, by setting the oxygen concentration of the surface layer within the above range, the silicon missing phenomenon can be effectively suppressed, and the collapse of pillars, fins, and the like can be prevented.
  • the oxygen concentration in the surface layer from the surface to a depth of 300 nm is preferably 2.5 ⁇ 10 18 / cm 3 or more.
  • the oxygen concentration in the surface layer is within the above range, the effect of suppressing the silicon missing phenomenon can be further enhanced.
  • the density of void defects having a size of 15 nm or more is 1 ⁇ 10 6 / cm 3 or less, and the diameter of the oxygen precipitate is 15 nm or more in terms of sphere.
  • the density is preferably 1 ⁇ 10 6 / cm 3 or less.
  • the density of void defects of the above size or larger is within the above range, it is possible to prevent the withstand voltage characteristics of the gate oxide film such as pillars and fins having a three-dimensional structure from deteriorating due to the void defects. .. Further, when the density of oxygen precipitates having a diameter equal to or larger than the above range is within the above range, the wafer is locally deformed due to the occurrence of slip dislocations from the oxygen precipitates, and the shape accuracy of the three-dimensional structure is lowered. Can be prevented.
  • the pore concentration from the depth of 100 ⁇ m to the center of the thickness is 1 ⁇ 10 12 / cm 3 or more.
  • oxygen precipitates are formed in the above depth region during the device manufacturing process. Since this oxygen precipitate has a gettering effect on metal impurities, it is possible to improve the electrical characteristics in the device forming region.
  • the density difference C V -C I of vacancy concentration C V and interstitial silicon atomic concentration C I of the single crystal silicon is, -2.0 ⁇ 10 12 / cm 3 or more, 6.0 ⁇ 10 preferably between 12 / cm 3 within the following range.
  • the concentration difference C V -C I when the concentration difference C V -C I is negative remains predominant interstitial silicon atoms, it is positive when it means that holes are the predominant residual.
  • the range of density differences C V -C I limit as described above, i.e., the use of silicon wafers, commonly referred to as a defect-free region, in a region immediately below the wafer surface in which the interstitial oxygen concentration supersaturated, silicon It is possible to prevent the Green-in defect introduced during the growth of the single crystal from remaining.
  • the value of the density difference C V -C I is to control the ratio V / G of the temperature gradient G at the pulling speed V and the vicinity of the solid-liquid interface of the silicon single crystal (the temperature range from the melting point of silicon to about 1350 ° C.) It is possible to adjust by.
  • the maximum temperature within the range of 1315 ° C or higher and 1375 ° C or lower is 5 seconds or longer and 30 seconds or lower in an oxidizing atmosphere.
  • the surface is cooled from the maximum temperature to 1100 ° C. at a cooling rate of 50 ° C./sec or more and 150 ° C./sec or less, and after the cooling, the surface is cooled to a depth of 2 ⁇ 10 18 / cm 3 or more.
  • a method for manufacturing a silicon wafer from which a layer is removed was constructed.
  • Supersaturated interstitial oxygen (2 x 10 18 / cm 3 or more) that can effectively prevent the silicon missing phenomenon in three-dimensional structures such as pillars and fins by holding for a predetermined time in the above temperature range. ) Can be introduced. Further, by cooling within the above cooling rate range, the outward diffusion of interstitial oxygen during cooling can be suppressed as much as possible. Further, by removing the surface layer to the above depth, the high oxygen region is exposed in the device forming region on the surface, and the effect of suppressing the silicon missing phenomenon can be surely exhibited.
  • the maximum temperature is preferably in the range of 1325 ° C. or higher and 1350 ° C. or lower.
  • the oxidizing atmosphere is an oxygen atmosphere and the oxygen partial pressure is in the range of 1% or more and 100% or less.
  • heat treatment is performed within the range of 800 ° C. or higher and 1000 ° C. or lower for 1 hour or more and 4 hours or less, and the diameter in terms of sphere is 15 nm or more in the region from the depth of 100 ⁇ m to the center of thickness. It is preferable to form the oxygen precipitate at a density of 1 ⁇ 10 8 / cm 3 or more.
  • oxygen precipitates having the above diameter and density can be reliably introduced into the silicon wafer to impart the gettering effect of metal impurities.
  • the pore concentration is within the above range, as described above, oxygen precipitates are formed in the above depth region during the device manufacturing process, and the gettering effect of the metal impurities by the oxygen precipitates causes the device formation region.
  • the electrical characteristics can be improved.
  • the density difference C V -C I of vacancy concentration C V and interstitial silicon atomic concentration C I of the single crystal silicon is, -2.0 ⁇ 10 12 / cm 3 or more, 6.0 ⁇ 10 preferably introduced pores and interstitial silicon atoms so as to be 12 / cm 3 within the following range.
  • the range of density differences C V -C I of vacancies and interstitial silicon in the single crystal silicon -2.0 ⁇ 10 12 / cm 3 or more, by limiting to 6.0 ⁇ 10 12 / cm 3 or less
  • the figure which shows the oxygen concentration profile of the silicon wafer shown in FIG. The figure which shows the pore density profile of the silicon wafer shown in FIG.
  • FIG. 1 The cross-sectional structure of the silicon wafer (hereinafter referred to as wafer 1) according to the present invention is shown in FIG. 1, the oxygen concentration profile of the wafer 1 shown in FIG. 1 is shown in FIG. 2, and the pore density profile is shown in FIG. 3, respectively.
  • This wafer 1 is obtained by subjecting a Czochralski wafer obtained by slicing a single crystal silicon ingot grown by the Czochralski method to a predetermined heat treatment described later, and is mainly three-dimensional such as pillars and fins. Used for semiconductor devices with formed structures.
  • the wafer 1 has a surface layer 2 which is a region from the surface to a depth of 300 nm, and a bulk layer 3 which is a region deeper than the surface layer 2. Note that FIG. 1 shows only the region from the surface to a depth of about 150 ⁇ m.
  • This Czochralski wafer is made by slicing a silicon ingot grown by the Czochralski method and then performing a predetermined heat treatment for surface modification.
  • This silicon ingot contains oxygen eluted from the quartz crucible used during growth as interstitial oxygen in the crystal.
  • This interstitial oxygen diffuses outward from the surface of the wafer by the above heat treatment, but a predetermined amount of interstitial oxygen remains in the surface layer 2.
  • CVD method chemical vapor deposition method
  • the surface layer 2 is a device region in which a three-dimensional structure is formed. That is, the device is formed in a region having a depth of 300 nm from the surface of the wafer 1.
  • the interstitial oxygen concentration in the surface layer 2 is 2 ⁇ 10 18 / cm 3 or more, more preferably 2.5 ⁇ 10 18 / cm 3 or more. This interstitial oxygen is introduced by rapid elevating temperature heat treatment in an oxygen atmosphere, as will be described later. The higher the oxygen concentration, the greater the effect of reducing the silicon missing phenomenon when forming the three-dimensional structure, but by setting the concentration to 2 ⁇ 10 18 / cm 3 or more, the device formation is not adversely affected. The predetermined reduction effect of is exhibited. This interstitial oxygen concentration can be increased to 4 ⁇ 10 18 / cm 3, which is the upper limit of the equilibrium concentration (solid solubility) of oxygen in silicon.
  • the bulk layer 3 is located in a region deeper in the thickness direction of the wafer 1 than the surface layer 2, that is, a region deeper than the depth of the wafer 1 of 300 nm.
  • the interstitial oxygen concentration in the bulk layer 3 is 0.5 ⁇ 10 18 / cm 3 or more.
  • the higher the oxygen concentration the higher the effect of fixing slip dislocations generated during the wafer manufacturing heat treatment and device manufacturing heat treatment.
  • the concentration is preferably 1.5 ⁇ 10 18 / cm 3 or less.
  • the density of void defects is 1 ⁇ 10 6 / cm 3 or less.
  • This void defect is a cavity defect caused by the aggregation of pores introduced into the crystal during the growth of the silicon ingot.
  • the presence of void defects in the device formation region may worsen the pressure resistance of the gated oxide film of the three-dimensional structure.
  • This void defect shrinks or disappears to the extent that it does not affect the pressure resistance characteristics with the high temperature retention of the rapid elevating temperature heat treatment during wafer manufacturing, but a part of it may remain in the crystal.
  • the size of the void defect controlled by the above density can be appropriately determined, for example, 5 nm or more, or 10 nm or more, but is particularly preferably 15 nm or more.
  • the density of oxygen precipitates is 1 ⁇ 10 6 / cm 3 or less.
  • this oxygen precipitate is present in a deep region of the bulk layer 3 (for example, several tens of ⁇ m or more), it effectively acts as a gettering source for metal impurities, while when it is present in the vicinity of the surface layer 2, it becomes a slip dislocation source. This may adversely affect the shape accuracy of the three-dimensional structure.
  • the density of oxygen precipitates after the rapid elevating temperature heat treatment is within the above range, the influence of oxygen precipitates on the shape accuracy can be suppressed as much as possible.
  • the size of the oxygen precipitate controlled by the above density can be appropriately determined such that the diameter in terms of a sphere is, for example, 5 nm or more, or 10 nm or more, but it is particularly preferable that the diameter is 15 nm or more.
  • the shape of this oxygen precipitate is often not only spherical but also plate-shaped.
  • the density of the plate-shaped oxygen precipitates having a diagonal length of 1 ⁇ 10 6 / cm 3 or less may be set.
  • the pore concentration from the depth of 100 ⁇ m to the center of the thickness of the wafer 1 is 1 ⁇ 10 12 / cm 3 or more.
  • the vacancies are believed to exist as a complex with interstitial oxygen (vacant oxygen complex VO X).
  • the pores promote the formation of oxygen precipitates in the bulk layer 3 during the device manufacturing process, ensuring a high gettering effect of metal impurities. By setting the pore concentration to 5 ⁇ 10 12 / cm 3 or more, a higher gettering effect can be ensured.
  • This silicon ingot as a starting material of the wafer 1 is not particularly limited, wherein the density difference C V -C I of vacancy concentration C V and interstitial silicon atomic concentration C I is, -2.0 ⁇ 10 12 / Silicon wafers within the range of cm 3 or more and 6.0 ⁇ 10 12 / cm 3 or less (neutral region) are used. If the concentration difference C V -C I is within the above range, not introduced void defects during growth of crystals, or, even very small in size as introduced, void defects by rapid lifting heat treatment in the device formation region A high-quality wafer 1 that does not exist can be easily manufactured.
  • the concentration difference C V -C I is, 1.3 ⁇ 10 13 / cm 3 or more, 5.6 ⁇ 10 12 / cm 3 within the range of (V-rich crystal) and 3.5 ⁇ 10 12 / cm Even within the range of 3 or more and 1.1 ⁇ 10 13 / cm 3 or less (Low COP crystal), the void defect can be eliminated by appropriately changing the maximum temperature and holding time of the rapid elevating temperature heat treatment. It is possible.
  • the manufacturing method of the wafer 1 shown in FIG. 1 will be described.
  • the wafer 1 a mirror surface wafer obtained by slicing a single crystal silicon ingot grown by the Czochralski method is used.
  • this mirror-finished wafer was subjected to rapid elevating and heating heat treatment in an oxygen atmosphere with an oxygen partial pressure of 100%.
  • the temperature rise rate of this rapid elevating temperature heat treatment was set within the range of 25 ° C./sec or more and 75 ° C./sec or less, and the temperature rise rate was gradually lowered as the temperature approached the maximum temperature.
  • the maximum temperature was 1350 ° C.
  • the holding time at the maximum temperature was 15 seconds
  • the cooling rate was 120 ° C./sec.
  • the oxygen concentration profile after the rapid elevating temperature heat treatment becomes the highest at a certain depth position (about 1 ⁇ m in this example) from the surface of the wafer 1, and tends toward the center in the thickness direction of the wafer 1. It shows a distribution that decreases toward the surface or toward the surface.
  • the surface of the wafer 1 was removed by polishing to a depth where the oxygen concentration was 2 ⁇ 10 18 / cm 3 or more.
  • a region having a high oxygen concentration introduced by the rapid elevating temperature heat treatment is formed in a range from the surface to a depth of 300 nm.
  • the higher the oxygen concentration the higher the effect of reducing the silicon missing phenomenon when forming a three-dimensional structure.
  • by setting the oxygen concentration to 2.5 ⁇ 10 18 / cm 3 or more a high reduction effect is exhibited. Will be done.
  • This oxygen concentration tends to increase as the maximum temperature of the rapid elevating temperature heat treatment is higher, the holding time at the maximum temperature is longer, or the cooling rate is higher.
  • FIGS. 7 and 8 show the peak value of the oxygen concentration after the rapid elevating temperature heat treatment, and the relationship between the peak value of the pore concentration and the maximum temperature in the rapid elevating temperature heat treatment.
  • the black circles of each data value are oxygen concentration 1.1 ⁇ 10 18 / cm 3
  • the lower end of the error bar is oxygen concentration 0.5 ⁇ 10 18 / cm 3
  • the upper end of the error bar is oxygen concentration 1.5 ⁇ 10 18 corresponding respectively to / cm 3.
  • the oxygen concentration (2 ⁇ 10 18 / cm 3 or higher) effective for suppressing the silicon missing phenomenon regardless of the oxygen concentration of the bulk layer 3 and , Pore concentration (1 ⁇ 10 12 / cm 3 or more) could be achieved. If the maximum temperature is lower than 1315 ° C, sufficient oxygen concentration and pore concentration cannot be secured, and if it exceeds 1375 ° C, the problem of slip may become remarkable. Further, by setting the maximum temperature to 1325 ° C. or higher and 1350 ° C. or lower, the oxygen concentration and the pore concentration can be surely within the above concentration range, and the occurrence of slip can be surely suppressed.
  • the oxidizing atmosphere in the rapid elevating temperature heat treatment is an oxygen atmosphere
  • the oxidizing atmosphere is not limited to the oxygen atmosphere, and can be changed as long as interstitial oxygen can be introduced into the wafer 1.
  • the wafer 1 whose surface was removed after being subjected to rapid elevating temperature heat treatment was heat-treated at 800 ° C. for 1 hour in an argon atmosphere.
  • oxygen precipitates having a diameter of 15 nm or more in terms of spheres are introduced into the region from the depth of 100 ⁇ m to the center of the thickness at a density of 1 ⁇ 10 8 / cm 3 or more.
  • the formation of this oxygen precipitate is promoted by the pores (vacant oxygen composite) introduced into the wafer 1 by the rapid elevating temperature heat treatment, and the formation region of this oxygen precipitate is a pore. It corresponds to the region where the concentration (pore oxygen complex concentration) is 1 ⁇ 10 12 / cm 3 or more.
  • the temperature of this heat treatment is within the temperature range of 800 ° C. or higher and 1000 ° C. or lower and 1 hour or more and 4 hours or less, which has almost no effect on the pores (pore oxygen complex) introduced by the rapid elevating temperature heat treatment. It is preferable to carry out within the time range.
  • silicon ingot as the starting material is not particularly limited in the production method of the wafer 1, wherein the density difference C V -C I of vacancy concentration C V and interstitial silicon atomic concentration C I is, -2.0 ⁇ Single crystal silicon wafers grown by the Czochralski method within the range of 10 12 / cm 3 or more and 6.0 ⁇ 10 12 / cm 3 or less (neutral region) are used.
  • concentration difference C V -C I within the above range, the void defect by rapid lifting heat treatment can be easily produced a high-quality wafer 1 that is not present in the device formation region.
  • the wafer 1 and the manufacturing method thereof described above are merely examples, and the silicon wafer 1 suitable for manufacturing a semiconductor device having a fine three-dimensional structure and the manufacturing method of the silicon wafer 1 are provided. Changes may be made to the configuration as long as the problems of the invention can be solved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

シリコンからなるチョクラルスキーウェーハ（１）であって、バルク層（３）の酸素濃度が、０．５×１０１８／ｃｍ３以上であり、表面から深さ３００ｎｍまでの表面層（２）の酸素濃度が２×１０１８／ｃｍ３以上であるシリコンウェーハ。

Description

シリコンウェーハ、及び、シリコンウェーハの製造方法
　この発明は、表層に半導体デバイスが形成されるシリコンウェーハ、及び、そのシリコンウェーハの製造方法に関する。
　トランジスタ等の半導体デバイスのリーク電流の抑制等を目的として、従来の平面構造に代わって、ピラーやフィン等の三次元構造が形成された半導体デバイスの開発が近年進められている。この半導体デバイスは、チョクラルスキー法で育成されたシリコンインゴットをスライスしたウェーハの表面にシリコンのエピタキシャル層を形成したエピタキシャルウェーハを使用するのが一般的である。
　ところが、デバイス構造がナノレベルまで微細化されるのに伴って、シリコンからなるピラーやフィン等を熱酸化してその表面にゲート酸化膜を形成する工程において、ピラーやフィン等からシリコン原子が放出されるシリコンミッシング現象が顕著となっている。このシリコンミッシング現象が生じると、ピラーやフィン等の芯部が細くなって倒壊したり、芯部とゲート酸化膜の境界面に凹凸が生じて電気抵抗が大きくなったりする問題があった。
　本願の発明者は、例えば下記特許文献１に示すように、これまでの実験結果から、ウェーハの表面近傍の酸素濃度が高いほどシリコンミッシング現象を低減し得るという結論に至り、表面層の酸素濃度が低いエピタキシャルウェーハに代えてポリッシュドウェーハを用い、その表面の酸素濃度を高めることを試みた。表面の酸素濃度を高める手法としては、例えば下記特許文献２に示すように、酸素含有雰囲気下における急速昇降温熱処理によってウェーハの表面層に格子間酸素原子を導入する方法が知られている。
国際特許出願２０１９／０１７３２６号公報 特開２０１３－１４３５０４号公報
　特許文献１に記載の構成においては、ウェーハの表面層の酸素濃度が約１×１０１８／ｃｍ３程度の一般的なウェーハの中では比較的高酸素濃度のものを使用することで、シリコンミッシング現象の一定の抑制効果は確認できたが、まだ改良の余地が残されている。特許文献２に記載の方法によると、ウェーハ表面からの酸素の内方拡散によって、表面から所定深さに酸素濃度のピークが形成される一方で、表面近傍には降温中の酸素の外方拡散に伴う酸素濃度の相対的に低い領域が形成される。一般的に、半導体デバイスはウェーハの表面層に形成されるため、酸素の外方拡散の影響を受けたシリコンミッシング現象により、三次元構造のデバイスの製造に適さないという問題が依然として残る。
　そこで、この発明は、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ、及び、そのシリコンウェーハの製造方法を提供することを課題とする。
　上記の課題を解決するために、この発明においては、
　シリコンからなるチョクラルスキーウェーハであって、
　バルク層の酸素濃度が、０．５×１０１８／ｃｍ３以上であり、
　表面から深さ３００ｎｍまでの表面層における酸素濃度が２×１０１８／ｃｍ３以上であるシリコンウェーハを構成した。
　バルク層の酸素濃度を上記の範囲とすることにより、この格子間酸素によって、ウェーハ製造プロセス及びデバイス製造プロセスにおけるスリップ転位の発生を防止することができる。しかも、表面層の酸素濃度を上記の範囲とすることによって、シリコンミッシング現象を効果的に抑制でき、ピラーやフィン等の倒壊等を防止することができる。
　前記構成においては、表面から深さ３００ｎｍまでの表面層における酸素濃度が２．５×１０１８／ｃｍ３以上とするのが好ましい。
　表面層の酸素濃度を上記の範囲とすると、シリコンミッシング現象の抑制効果を一層高めることができる。
　前記構成においては、表面から深さ３０μｍまでの領域において、サイズ１５ｎｍ以上のボイド欠陥の密度が１×１０６／ｃｍ３以下であり、かつ、球形換算での直径が１５ｎｍ以上の酸素析出物の密度が１×１０６／ｃｍ３以下とするのが好ましい。
　上記サイズ以上のボイド欠陥の密度を上記の範囲とすると、このボイド欠陥に起因して、三次元立体構造としたピラーやフィン等のゲート酸化膜の耐圧特性が低下するのを防止することができる。さらに、上記直径以上の酸素析出物の密度を上記の範囲とすると、この酸素析出物からのスリップ転位の発生に起因して局所的にウェーハが変形し、三次元構造体の形状精度が低下するのを防止することができる。
　前記構成においては、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上とするのが好ましい。
　空孔濃度を上記の範囲とすると、デバイス製造プロセス中に上記の深さ領域に酸素析出物が形成される。この酸素析出物は、金属不純物のゲッタリング効果を有するため、デバイス形成領域における電気特性を向上することができる。
　前記構成においては、前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内とするのが好ましい。
　ここで、濃度差ＣＶ－ＣＩが負のときは格子間シリコン原子が優勢に残留し、正のときは空孔が優勢に残留していることを意味する。濃度差ＣＶ－ＣＩの範囲を上記のように限定する、すなわち、一般的に無欠陥領域と呼ばれるシリコンウェーハを用いると、格子間酸素濃度を過飽和状態としたウェーハ表面直下の領域において、シリコン単結晶の育成時に導入されたＧｒｏｗｎ－ｉｎ欠陥が残留するのを防止することができる。この濃度差ＣＶ－ＣＩの値は、シリコン単結晶の引き上げ速度Ｖと固液界面近傍（シリコンの融点から約１３５０℃までの温度範囲）における温度勾配Ｇの比Ｖ／Ｇを制御することによって調節することが可能である。
　また、この発明においては、
　チョクラルスキー法で育成された単結晶シリコンのインゴットをスライスして得られたシリコンウェーハに対し、酸化性雰囲気下において、１３１５℃以上１３７５℃以下の範囲内の最高温度に５秒以上３０秒以下の間保持した後に、前記最高温度から１１００℃まで５０℃／秒以上１５０℃／秒以下の冷却速度で冷却し、前記冷却後に、酸素濃度が２×１０１８／ｃｍ３以上となる深さまで表面層を除去するシリコンウェーハの製造方法を構成した。
　上記の温度範囲で所定時間の間保持することによって、ピラーやフィン等の三次元立体構造においてシリコンミッシング現象を効果的に防止することができる過飽和の格子間酸素（２×１０１８／ｃｍ３以上）を導入することができる。また、上記の冷却速度の範囲内で冷却することにより、冷却中における格子間酸素の外方拡散を極力抑制することができる。さらに、上記の深さまで表面層を除去することにより、表面のデバイス形成領域に高酸素領域が露出し、シリコンミッシング現象の抑制効果を確実に発揮させることができる。
　前記構成においては、前記最高温度が１３２５℃以上１３５０℃以下の範囲内とするのが好ましい。
　上記の温度範囲で保持することにより、熱応力に起因するスリップを抑制しつつ、シリコンミッシング現象を効果的に防止することができる過飽和の格子間酸素を確実に導入することができる。
　前記構成においては、前記酸化性雰囲気が酸素雰囲気であって、その酸素分圧が１％以上１００％以下の範囲内とするのが好ましい。
　酸素分圧を上記の範囲内とすると、シリコンウェーハに格子間酸素を効果的に導入することができる。
　前記構成においては、８００℃以上１０００℃以下の範囲内で１時間以上４時間以下の範囲内で熱処理を行い、深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物を１×１０８／ｃｍ３以上の密度で形成するのが好ましい。
　上記の温度及び時間の範囲内で熱処理を行うことにより、上記の直径及び密度の酸素析出物をシリコンウェーハ内に確実に導入して、金属不純物のゲッタリング効果を付与することができる。
　前記構成においては、前記酸化性雰囲気での熱処理によって、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上となるよう空孔を導入するのが好ましい。
　空孔濃度を上記の範囲とすると、既述の通り、デバイス製造プロセス中に上記の深さ領域に酸素析出物が形成され、この酸素析出物による金属不純物のゲッタリング効果によって、デバイス形成領域における電気特性を向上することができる。
　前記構成においては、前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内となるよう空孔及び格子間シリコン原子を導入するのが好ましい。
　前記単結晶シリコンにおける空孔と格子間シリコンの濃度差ＣＶ－ＣＩの範囲を、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下に限定することにより、既述の通り、格子間酸素濃度を過飽和状態としたウェーハ表面直下の領域において、シリコン単結晶の育成時に導入されたＧｒｏｗｎ－ｉｎ欠陥が残留するのを防止することができる。
　上記のこの発明によると、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ、及び、そのシリコンウェーハの製造方法を提供することができる。
この発明に係るシリコンウェーハの断面構造を模式的に示す図 図１に示すシリコンウェーハの酸素濃度プロファイルを示す図 図１に示すシリコンウェーハの空孔濃度プロファイルを示す図 急速昇降温熱処理の終了後における酸素濃度プロファイル（シミュレーション結果）を示す図 表層を研磨した後の酸素濃度プロファイル（シミュレーション結果）を示す図 酸素濃度プロファイルのシミュレーション結果と実測結果の対比を示す図 急速昇降温熱処理の最高温度と酸素濃度の関係を示す図 急速昇降温熱処理の最高温度と空孔濃度の関係を示す図
　この発明に係るシリコンウェーハ（以下、ウェーハ１と称する。）の断面構造を図１に、図１に示すウェーハ１の酸素濃度プロファイルを図２に、空孔濃度プロファイルを図３にそれぞれ示す。このウェーハ１は、チョクラルスキー法で育成された単結晶シリコンインゴットをスライスしたチョクラルスキーウェーハに対し後述する所定の熱処理等を施したものであって、主に、ピラーやフィン等の三次元構造が形成された半導体デバイスに用いられる。このウェーハ１は、表面から深さ３００ｎｍまでの領域である表面層２と、この表面層２よりも深い領域であるバルク層３とを有している。なお、図１においては、表面から約１５０μｍの深さまでの領域のみを示している。
　このチョクラルスキーウェーハは、チョクラルスキー法で育成したシリコンインゴットをスライスした上で、表面改質のための所定の熱処理を行ったものである。このシリコンインゴットは、育成時に使用する石英ルツボから溶出した酸素を格子間酸素として結晶内に含んでいる。この格子間酸素は、上記の熱処理によってウェーハの表面から外方拡散するが、表面層２には所定量の格子間酸素が残留している。このように、表面層２に格子間酸素が存在する点において、チョクラルスキーウェーハの表面に化学蒸着法（ＣＶＤ法）によってシリコンをエピタキシャル成長させた、表面層に格子間酸素がほとんど存在しないエピタキシャルウェーハと相違する。
　表面層２は、三次元構造が形成されるデバイス領域である。すなわち、デバイスは、ウェーハ１の表面から深さ３００ｎｍの領域内に形成される。この表面層２における格子間酸素濃度は、２×１０１８／ｃｍ３以上とされ、より好ましくは２．５×１０１８／ｃｍ３以上とされる。この格子間酸素は、後述するように、酸素雰囲気下における急速昇降温熱処理によって導入される。この酸素濃度が高いほど、三次元構造を形成する際におけるシリコンミッシング現象を低減する効果が高まるが、その濃度を２×１０１８／ｃｍ３以上とすることで、デバイス形成に悪影響を与えない程度の所定の低減効果が発揮される。この格子間酸素濃度は、シリコンにおける酸素の平衡濃度（固溶度）の上限である４×１０１８／ｃｍ３まで高めることができる。
　バルク層３は、表面層２よりもウェーハ１の厚さ方向に深い領域、すなわち、ウェーハ１の深さ３００ｎｍよりもさらに深い領域に位置する。このバルク層３における格子間酸素濃度は、０．５×１０１８／ｃｍ３以上とされる。この酸素濃度が高いほど、ウェーハ製造熱処理やデバイス製造熱処理の際に発生したスリップ転位を固着する効果が高まるが、その濃度を０．５×１０１８／ｃｍ３以上とすることで、ウェーハ１の局所的な変形を生じない程度の所定の効果が発揮される。その一方で、バルク層３における格子間酸素濃度は、１．５×１０１８／ｃｍ３以下とするのが好ましい。このように格子間酸素濃度の範囲を限定すると、表面層２とバルク層３の界面近傍で酸素析出物の異常析出が抑制され、ラッチアップ現象等のデバイス特性に係る不具合を防止することができる。
　ウェーハ１の表面から深さ３０μｍまでの領域においては、ボイド欠陥の密度が１×１０６／ｃｍ３以下とされる。このボイド欠陥は、シリコンインゴットの育成時に結晶内に導入された空孔が凝集することによって生じる空洞欠陥である。デバイスの形成領域にボイド欠陥が存在すると、三次元構造体のゲート酸化膜の耐圧特性を悪化させる虞がある。このボイド欠陥は、ウェーハ製造時における急速昇降温熱処理の高温保持に伴って、耐圧特性に影響を与えない程度に縮小又は消滅するが、その一部が結晶内に残存することがある。急速昇降温熱処理後のボイド欠陥の密度を上記の範囲とすると、耐圧特性に対するボイド欠陥の影響を極力抑制することができる。上記の密度に制御されるボイド欠陥のサイズは、例えば、５ｎｍ以上、あるいは、１０ｎｍ以上のように適宜決めることができるが、特に、１５ｎｍ以上とするのが好ましい。
　また、ウェーハ１の表面から深さ３０μｍまでの領域においては、酸素析出物の密度が１×１０６／ｃｍ３以下とされる。この酸素析出物は、バルク層３の深い領域（例えば、数１０μｍ以上）に存在すると、金属不純物のゲッタリング源として有効に作用する一方で、表面層２の近傍に存在すると、スリップ転位源となって三次元構造体の形状精度に悪影響を与えることがある。急速昇降温熱処理後の酸素析出物の密度を上記の範囲とすると、形状精度に対する酸素析出物の影響を極力抑制することができる。上記の密度に制御される酸素析出物のサイズは、球形換算での直径が例えば５ｎｍ以上、あるいは、１０ｎｍ以上のように適宜決めることができるが、特に、１５ｎｍ以上とするのが好ましい。
　この酸素析出物の形状は、球形のみならず板状であることも多い。例えば、その形状がアスペクト比（厚み／対角長）β＝０．０１の正方形板状とすると、例えば、球形換算で直径１５ｎｍは板状換算で対角長が約５６ｎｍとなり、この約５６ｎｍ以上の対角長の板状酸素析出物の密度を１×１０６／ｃｍ３以下とすればよい。
　バルク層３においては、深さ１００μｍからウェーハ１の厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上とされる。空孔は、格子間酸素との複合体（空孔酸素複合体ＶＯＸ）として存在すると考えられている。この空孔（空孔酸素複合体）によってデバイス製造プロセス中のバルク層３における酸素析出物の形成が促進され、金属不純物の高いゲッタリング効果が確保される。この空孔濃度を５×１０１２／ｃｍ３以上とすることにより、一層高いゲッタリング効果を確保することができる。
　このウェーハ１の出発材料となるシリコンインゴットは特に限定されないが、ここでは、空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内（ニュートラル領域）のシリコンインゴットが使用されている。濃度差ＣＶ－ＣＩが上記の範囲の場合、結晶の育成時にボイド欠陥が導入されない、又は、導入されたとしてもそのサイズが非常に小さく、急速昇降温熱処理によってボイド欠陥がデバイス形成領域に存在しない高品質なウェーハ１を容易に製造することができる。
　なお、濃度差ＣＶ－ＣＩが、１．３×１０１３／ｃｍ３以上、５．６×１０１２／ｃｍ３以下の範囲内（Ｖ－ｒｉｃｈ結晶）や３．５×１０１２／ｃｍ３以上、１．１×１０１３／ｃｍ３以下の範囲内（Ｌｏｗ　ＣＯＰ結晶）であっても、急速昇降温熱処理の最高温度及び保持時間を適宜変更することによって、ボイド欠陥を消滅させることは可能である。
　次に、図１に示すウェーハ１の製造方法について説明する。このウェーハ１として、チョクラルスキー法で育成された単結晶シリコンインゴットをスライスして得られた鏡面ウェーハを用いる。まず、この鏡面ウェーハに対し、酸素分圧１００％の酸素雰囲気下において急速昇降温熱処理を行った。この急速昇降温熱処理の昇温速度は、２５℃／秒以上、７５℃／秒以下の範囲内とし、最高温度に近付くにつれてその昇温速度を段階的に低下させた。また、最高温度は１３５０℃、最高温度での保持時間は１５秒、冷却速度は１２０℃／秒とした。
　この急速昇降温熱処理の最高温度での保持に伴って、ウェーハ１の表面に酸化膜が形成され、この酸化膜とシリコンの界面から格子間酸素が過飽和に導入される。この格子間酸素は、ウェーハ１の厚み方向中心に向かって内方拡散する。その一方で、ウェーハ１の冷却中に格子間酸素はウェーハ１の表面に向かって外方拡散して、その表面近傍の酸素濃度は低下する。その結果、図４に示すように、急速昇降温熱処理後の酸素濃度プロファイルは、ウェーハ１の表面からある深さ位置（本例では約１μｍ）において最も高くなり、ウェーハ１の厚み方向中心に向かうほど、あるいは、表面に向かうほど低下する分布を示す。
　次に、酸素濃度が２×１０１８／ｃｍ３以上となる深さまで、ウェーハ１の表面を研磨によって除去した。これによって、図５に示すように、急速昇降温熱処理によって導入された高酸素濃度の領域が表面から深さ３００ｎｍまでの範囲に形成される。この酸素濃度が高いほど、三次元構造を形成する際におけるシリコンミッシング現象を低減する効果が高まり、特にこの酸素濃度を２．５×１０１８／ｃｍ３以上とすることにより、高い低減効果が発揮される。この酸素濃度は、急速昇降温熱処理の最高温度が高いほど、最高温度での保持時間が長いほど、又は、冷却速度が大きいほど高くなる傾向がある。
　上記においては、熱処理時における酸素濃度等の分布をシミュレーションによって導出したが（図２～図５参照）、その酸素濃度シミュレーションの精度を検証した。図６に示すように、このシミュレーション結果とＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）による酸素濃度の実測結果を比較したところ、シミュレーション結果と実測結果はほぼ一致しており、シミュレーションによって実測結果を精度よく予測できることが確認できた。
　急速昇降温熱処理を行った後の酸素濃度のピーク値、及び、空孔濃度のピーク値と急速昇降温熱処理における最高温度の関係を図７及び図８に示す。各データ値の黒丸が酸素濃度１．１×１０１８／ｃｍ３に、エラーバーの下端が酸素濃度０．５×１０１８／ｃｍ３に、エラーバーの上端が酸素濃度１．５×１０１８／ｃｍ３にそれぞれ対応している。この最高温度が１３１５℃以上、１３７５℃以下の温度範囲内において、バルク層３の酸素濃度にかかわらず、シリコンミッシング現象の抑制に効果的な酸素濃度（２×１０１８／ｃｍ３以上）、及び、空孔濃度（１×１０１２／ｃｍ３以上）を達成することができた。この最高温度が１３１５℃を下回ると十分な酸素濃度及び空孔濃度を確保することができず、１３７５℃を超えるとスリップの問題が顕著となる虞がある。また、この最高温度を１３２５℃以上、１３５０℃以下とすることにより、酸素濃度及び空孔濃度を確実に上記の濃度範囲内とすることができるとともにスリップの発生を確実に抑制することができる。
　急速昇降温熱処理における酸化性雰囲気を酸素雰囲気とする場合、酸素分圧を１００％とするのがウェーハ１への格子間酸素の導入効率の点で好ましいが、１％以上１００％以下の範囲内で適宜変更することができる。なお、酸化性雰囲気は酸素雰囲気に限定されず、ウェーハ１に格子間酸素を導入することができる限りにおいて変更することができる。
　さらに、急速昇降温熱処理を行った上で表面を除去したウェーハ１に対し、アルゴン雰囲気下において８００℃１時間の熱処理を行った。この熱処理によって、ウェーハ１の深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物が、１×１０８／ｃｍ３以上の密度で導入される。これにより、酸素析出物をウェーハ内に確実に導入して、金属不純物のゲッタリング効果を付与することができる。この酸素析出物の形成は、急速昇降温熱処理によってウェーハ１内に導入された空孔（空孔酸素複合体）によって促進されることが分かっており、この酸素析出物の形成領域は、空孔濃度（空孔酸素複合体濃度）が１×１０１２／ｃｍ３以上の領域に対応している。
　この熱処理の温度は、急速昇降温熱処理によって導入された空孔（空孔酸素複合体）にほとんど影響を与えない、８００℃以上１０００℃以下の温度範囲内、かつ、１時間以上４時間以下の時間範囲内で行うのが好ましい。
　このウェーハ１の製造方法において出発材料となるシリコンインゴットは特に限定されないが、ここでは、空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内（ニュートラル領域）のチョクラルスキー法で育成された単結晶シリコンインゴットが使用されている。濃度差ＣＶ－ＣＩを上記の範囲内に限定することにより、急速昇降温熱処理によってボイド欠陥がデバイス形成領域に存在しない高品質なウェーハ１を容易に製造することができる。
　上記において説明したウェーハ１およびその製造方法はあくまでも例示であって、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ１、及び、そのシリコンウェーハ１の製造方法を提供する、というこの発明の課題を解決し得る限りにおいて、その構成に変更を加えることもできる。
１　シリコンウェーハ（ウェーハ）
２　表面層
３　バルク層

Claims (11)

  1. 　シリコンからなるチョクラルスキーウェーハ（１）であって、
    　バルク層（３）の酸素濃度が、０．５×１０１８／ｃｍ３以上であり、
    　表面から深さ３００ｎｍまでの表面層（２）における酸素濃度が２×１０１８／ｃｍ３以上であるシリコンウェーハ。
  2. 　表面から深さ３００ｎｍまでの表面層（２）における酸素濃度が２．５×１０１８／ｃｍ３以上である請求項１に記載のシリコンウェーハ。
  3. 　表面から深さ３０μｍまでの領域において、サイズ１５ｎｍ以上のボイド欠陥の密度が１×１０６／ｃｍ３以下であり、かつ、球形換算での直径が１５ｎｍ以上の酸素析出物の密度が１×１０６／ｃｍ３以下である請求項１又は２に記載のシリコンウェーハ。
  4. 　深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上である請求項１から３のいずれか１項に記載のシリコンウェーハ。
  5. 　前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内である請求項１から４のいずれか１項に記載のシリコンウェーハ。
  6. 　チョクラルスキー法で育成された単結晶シリコンのインゴットをスライスして得られたシリコンウェーハ（１）に対し、酸化性雰囲気下において、１３１５℃以上１３７５℃以下の範囲内の最高温度に５秒以上３０秒以下の間保持した後に、前記最高温度から１１００℃まで５０℃／秒以上１５０℃／秒以下の冷却速度で冷却し、前記冷却後に、酸素濃度が２×１０１８／ｃｍ３以上となる深さまで表面層（２）を除去するシリコンウェーハの製造方法。
  7. 　前記最高温度が１３２５℃以上１３５０℃以下の範囲内である請求項６に記載のシリコンウェーハの製造方法。
  8. 　前記酸化性雰囲気が酸素雰囲気であって、その酸素分圧が１％以上１００％以下の範囲内である請求項６又は７に記載のシリコンウェーハの製造方法。
  9. 　８００℃以上１０００℃以下の範囲内で１時間以上４時間以下の範囲内で熱処理を行い、深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物を１×１０８／ｃｍ３以上の密度で形成した請求項６から８のいずれか１項に記載のシリコンウェーハの製造方法。
  10. 　前記酸化性雰囲気での熱処理によって、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上となるよう空孔を導入する請求項６から９のいずれか１項に記載のシリコンウェーハの製造方法。
  11. 　前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内となるよう空孔及び格子間シリコン原子を導入する請求項６から１０のいずれか１項に記載のシリコンウェーハの製造方法。
PCT/JP2021/022485 2020-06-24 2021-06-14 シリコンウェーハ、及び、シリコンウェーハの製造方法 WO2021261309A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/011,422 US20230243062A1 (en) 2020-06-24 2021-06-14 Silicon wafer and method for producing silicon wafer
KR1020227045493A KR20230015460A (ko) 2020-06-24 2021-06-14 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-108627 2020-06-24
JP2020108627A JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2021261309A1 true WO2021261309A1 (ja) 2021-12-30

Family

ID=79281126

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022485 WO2021261309A1 (ja) 2020-06-24 2021-06-14 シリコンウェーハ、及び、シリコンウェーハの製造方法

Country Status (5)

Country Link
US (1) US20230243062A1 (ja)
JP (1) JP7090295B2 (ja)
KR (1) KR20230015460A (ja)
TW (1) TWI809428B (ja)
WO (1) WO2021261309A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
WO2010016586A1 (ja) * 2008-08-08 2010-02-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2013143504A (ja) * 2012-01-11 2013-07-22 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2015032810A (ja) * 2013-08-07 2015-02-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013010188A1 (de) 2012-06-21 2013-12-24 Fairchild Semiconductor Corp. Schalt-Schaltkreis und Steuer- bzw. Regelschaltkreis
KR102370145B1 (ko) 2017-08-11 2022-03-04 현대자동차주식회사 배터리 관리 장치, 그를 가지는 차량 및 그 제어 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
WO2010016586A1 (ja) * 2008-08-08 2010-02-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2013143504A (ja) * 2012-01-11 2013-07-22 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2015032810A (ja) * 2013-08-07 2015-02-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
US20230243062A1 (en) 2023-08-03
TWI809428B (zh) 2023-07-21
JP2022006418A (ja) 2022-01-13
JP7090295B2 (ja) 2022-06-24
KR20230015460A (ko) 2023-01-31
TW202217093A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
JP6115651B2 (ja) シリコンウェーハの製造方法
TWI625789B (zh) 矽 Wafer manufacturing method
US20060130736A1 (en) Methods for manufacturing silicon wafer and silicon epitaxial wafer, and silicon epitaxial wafer
KR20070112261A (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
TWI421944B (zh) 具有控制晶胚分佈的矽晶圓及其製備方法
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
WO2021261309A1 (ja) シリコンウェーハ、及び、シリコンウェーハの製造方法
TWI623018B (zh) 矽晶圓的製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP7188299B2 (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
JP2013030723A (ja) シリコンウェーハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP2005064256A (ja) エピタキシャルウエーハの製造方法
CN115135818A (zh) 半导体硅晶片的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21829687

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227045493

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21829687

Country of ref document: EP

Kind code of ref document: A1