JP7090295B2 - シリコンウェーハ、及び、シリコンウェーハの製造方法 - Google Patents

シリコンウェーハ、及び、シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP7090295B2
JP7090295B2 JP2020108627A JP2020108627A JP7090295B2 JP 7090295 B2 JP7090295 B2 JP 7090295B2 JP 2020108627 A JP2020108627 A JP 2020108627A JP 2020108627 A JP2020108627 A JP 2020108627A JP 7090295 B2 JP7090295 B2 JP 7090295B2
Authority
JP
Japan
Prior art keywords
concentration
oxygen
silicon
wafer
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020108627A
Other languages
English (en)
Other versions
JP2022006418A (ja
Inventor
治生 須藤
高志 石川
宏治 泉妻
尚 松村
竜彦 青木
正二 池田
哲郎 遠藤
悦生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
GlobalWafers Japan Co Ltd
Original Assignee
Tohoku University NUC
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, GlobalWafers Japan Co Ltd filed Critical Tohoku University NUC
Priority to JP2020108627A priority Critical patent/JP7090295B2/ja
Priority to KR1020227045493A priority patent/KR20230015460A/ko
Priority to PCT/JP2021/022485 priority patent/WO2021261309A1/ja
Priority to US18/011,422 priority patent/US20230243062A1/en
Priority to TW110122408A priority patent/TWI809428B/zh
Publication of JP2022006418A publication Critical patent/JP2022006418A/ja
Application granted granted Critical
Publication of JP7090295B2 publication Critical patent/JP7090295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Description

この発明は、表層に半導体デバイスが形成されるシリコンウェーハ、及び、そのシリコンウェーハの製造方法に関する。
トランジスタ等の半導体デバイスのリーク電流の抑制等を目的として、従来の平面構造に代わって、ピラーやフィン等の三次元構造が形成された半導体デバイスの開発が近年進められている。この半導体デバイスは、チョクラルスキー法で育成されたシリコンインゴットをスライスしたウェーハの表面にシリコンのエピタキシャル層を形成したエピタキシャルウェーハを使用するのが一般的である。
ところが、デバイス構造がナノレベルまで微細化されるのに伴って、シリコンからなるピラーやフィン等を熱酸化してその表面にゲート酸化膜を形成する工程において、ピラーやフィン等からシリコン原子が放出されるシリコンミッシング現象が顕著となっている。このシリコンミッシング現象が生じると、ピラーやフィン等の芯部が細くなって倒壊したり、芯部とゲート酸化膜の境界面に凹凸が生じて電気抵抗が大きくなったりする問題があった。
本願の発明者は、例えば下記特許文献1に示すように、これまでの実験結果から、ウェーハの表面近傍の酸素濃度が高いほどシリコンミッシング現象を低減し得るという結論に至り、表面層の酸素濃度が低いエピタキシャルウェーハに代えてポリッシュドウェーハを用い、その表面の酸素濃度を高めることを試みた。表面の酸素濃度を高める手法としては、例えば下記特許文献２に示すように、酸素含有雰囲気下における急速昇降温熱処理によってウェーハの表面層に格子間酸素原子を導入する方法が知られている。
国際特許出願２０１９／０１７３２６号公報 特開２０１３－１４３５０４号公報
特許文献１に記載の構成においては、ウェーハの表面層の酸素濃度が約１×１０１８／ｃｍ３程度の一般的なウェーハの中では比較的高酸素濃度のものを使用することで、シリコンミッシング現象の一定の抑制効果は確認できたが、まだ改良の余地が残されている。特許文献２に記載の方法によると、ウェーハ表面からの酸素の内方拡散によって、表面から所定深さに酸素濃度のピークが形成される一方で、表面近傍には降温中の酸素の外方拡散に伴う酸素濃度の相対的に低い領域が形成される。一般的に、半導体デバイスはウェーハの表面層に形成されるため、酸素の外方拡散の影響を受けたシリコンミッシング現象により、三次元構造のデバイスの製造に適さないという問題が依然として残る。
そこで、この発明は、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ、及び、そのシリコンウェーハの製造方法を提供することを課題とする。
上記の課題を解決するために、この発明においては、
シリコンからなるチョクラルスキーウェーハであって、
バルク層の酸素濃度が、０．５×１０１８／ｃｍ３以上であり、
表面から深さ３００ｎｍまでの表面層における酸素濃度が２×１０１８／ｃｍ３以上であるシリコンウェーハを構成した。
バルク層の酸素濃度を上記の範囲とすることにより、この格子間酸素によって、ウェーハ製造プロセス及びデバイス製造プロセスにおけるスリップ転位の発生を防止することができる。しかも、表面層の酸素濃度を上記の範囲とすることによって、シリコンミッシング現象を効果的に抑制でき、ピラーやフィン等の倒壊等を防止することができる。
前記構成においては、表面から深さ３００ｎｍまでの表面層における酸素濃度が２．５×１０１８／ｃｍ３以上とするのが好ましい。
表面層の酸素濃度を上記の範囲とすると、シリコンミッシング現象の抑制効果を一層高めることができる。
前記構成においては、表面から深さ３０μｍまでの領域において、サイズ１５ｎｍ以上のボイド欠陥の密度が１×１０６／ｃｍ３以下であり、かつ、球形換算での直径が１５ｎｍ以上の酸素析出物の密度が１×１０６／ｃｍ３以下とするのが好ましい。
上記サイズ以上のボイド欠陥の密度を上記の範囲とすると、このボイド欠陥に起因して、三次元立体構造としたピラーやフィン等のゲート酸化膜の耐圧特性が低下するのを防止することができる。さらに、上記直径以上の酸素析出物の密度を上記の範囲とすると、この酸素析出物からのスリップ転位の発生に起因して局所的にウェーハが変形し、三次元構造体の形状精度が低下するのを防止することができる。
前記構成においては、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上とするのが好ましい。
空孔濃度を上記の範囲とすると、デバイス製造プロセス中に上記の深さ領域に酸素析出物が形成される。この酸素析出物は、金属不純物のゲッタリング効果を有するため、デバイス形成領域における電気特性を向上することができる。
前記構成においては、前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内とするのが好ましい。
ここで、濃度差ＣＶ－ＣＩが負のときは格子間シリコン原子が優勢に残留し、正のときは空孔が優勢に残留していることを意味する。濃度差ＣＶ－ＣＩの範囲を上記のように限定する、すなわち、一般的に無欠陥領域と呼ばれるシリコンウェーハを用いると、格子間酸素濃度を過飽和状態としたウェーハ表面直下の領域において、シリコン単結晶の育成時に導入されたＧｒｏｗｎ－ｉｎ欠陥が残留するのを防止することができる。この濃度差ＣＶ－ＣＩの値は、シリコン単結晶の引き上げ速度Ｖと固液界面近傍（シリコンの融点から約１３５０℃までの温度範囲）における温度勾配Ｇの比Ｖ／Ｇを制御することによって調節することが可能である。
また、この発明においては、
チョクラルスキー法で育成された単結晶シリコンのインゴットをスライスして得られたシリコンウェーハに対し、酸化性雰囲気下において、１３１５℃以上１３７５℃以下の範囲内の最高温度に５秒以上３０秒以下の間保持した後に、前記最高温度から１１００℃まで５０℃／秒以上１５０℃／秒以下の冷却速度で冷却し、前記冷却後に、酸素濃度が２×１０１８／ｃｍ３以上となる深さまで表面層を除去するシリコンウェーハの製造方法を構成した。
上記の温度範囲で所定時間の間保持することによって、ピラーやフィン等の三次元立体構造においてシリコンミッシング現象を効果的に防止することができる過飽和の格子間酸素（２×１０１８／ｃｍ３以上）を導入することができる。また、上記の冷却速度の範囲内で冷却することにより、冷却中における格子間酸素の外方拡散を極力抑制することができる。さらに、上記の深さまで表面層を除去することにより、表面のデバイス形成領域に高酸素領域が露出し、シリコンミッシング現象の抑制効果を確実に発揮させることができる。
前記構成においては、前記最高温度が１３２５℃以上１３５０℃以下の範囲内とするのが好ましい。
上記の温度範囲で保持することにより、熱応力に起因するスリップを抑制しつつ、シリコンミッシング現象を効果的に防止することができる過飽和の格子間酸素を確実に導入することができる。
前記構成においては、前記酸化性雰囲気が酸素雰囲気であって、その酸素分圧が１％以上１００％以下の範囲内とするのが好ましい。
酸素分圧を上記の範囲内とすると、シリコンウェーハに格子間酸素を効果的に導入することができる。
前記構成においては、８００℃以上１０００℃以下の範囲内で１時間以上４時間以下の範囲内で熱処理を行い、深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物を１×１０８／ｃｍ３以上の密度で形成するのが好ましい。
上記の温度及び時間の範囲内で熱処理を行うことにより、上記の直径及び密度の酸素析出物をシリコンウェーハ内に確実に導入して、金属不純物のゲッタリング効果を付与することができる。
前記構成においては、前記酸化性雰囲気での熱処理によって、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上となるよう空孔を導入するのが好ましい。
空孔濃度を上記の範囲とすると、既述の通り、デバイス製造プロセス中に上記の深さ領域に酸素析出物が形成され、この酸素析出物による金属不純物のゲッタリング効果によって、デバイス形成領域における電気特性を向上することができる。
前記構成においては、前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内となるよう空孔及び格子間シリコン原子を導入するのが好ましい。
前記単結晶シリコンにおける空孔と格子間シリコンの濃度差ＣＶ－ＣＩの範囲を、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下に限定することにより、既述の通り、格子間酸素濃度を過飽和状態としたウェーハ表面直下の領域において、シリコン単結晶の育成時に導入されたＧｒｏｗｎ－ｉｎ欠陥が残留するのを防止することができる。
上記のこの発明によると、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ、及び、そのシリコンウェーハの製造方法を提供することができる。
この発明に係るシリコンウェーハの断面構造を模式的に示す図 図１に示すシリコンウェーハの酸素濃度プロファイルを示す図 図１に示すシリコンウェーハの空孔濃度プロファイルを示す図 急速昇降温熱処理の終了後における酸素濃度プロファイル（シミュレーション結果）を示す図 表層を研磨した後の酸素濃度プロファイル（シミュレーション結果）を示す図 酸素濃度プロファイルのシミュレーション結果と実測結果の対比を示す図 急速昇降温熱処理の最高温度と酸素濃度の関係を示す図 急速昇降温熱処理の最高温度と空孔濃度の関係を示す図
この発明に係るシリコンウェーハ（以下、ウェーハ１と称する。）の断面構造を図１に、図１に示すウェーハ１の酸素濃度プロファイルを図２に、空孔濃度プロファイルを図３にそれぞれ示す。このウェーハ１は、チョクラルスキー法で育成された単結晶シリコンインゴットをスライスしたチョクラルスキーウェーハに対し後述する所定の熱処理等を施したものであって、主に、ピラーやフィン等の三次元構造が形成された半導体デバイスに用いられる。このウェーハ１は、表面から深さ３００ｎｍまでの領域である表面層２と、この表面層２よりも深い領域であるバルク層３とを有している。なお、図１においては、表面から約１５０μｍの深さまでの領域のみを示している。
このチョクラルスキーウェーハは、チョクラルスキー法で育成したシリコンインゴットをスライスした上で、表面改質のための所定の熱処理を行ったものである。このシリコンインゴットは、育成時に使用する石英ルツボから溶出した酸素を格子間酸素として結晶内に含んでいる。この格子間酸素は、上記の熱処理によってウェーハの表面から外方拡散するが、表面層２には所定量の格子間酸素が残留している。このように、表面層２に格子間酸素が存在する点において、チョクラルスキーウェーハの表面に化学蒸着法（ＣＶＤ法）によってシリコンをエピタキシャル成長させた、表面層に格子間酸素がほとんど存在しないエピタキシャルウェーハと相違する。
表面層２は、三次元構造が形成されるデバイス領域である。すなわち、デバイスは、ウェーハ１の表面から深さ３００ｎｍの領域内に形成される。この表面層２における格子間酸素濃度は、２×１０１８／ｃｍ３以上とされ、より好ましくは２．５×１０１８／ｃｍ３以上とされる。この格子間酸素は、後述するように、酸素雰囲気下における急速昇降温熱処理によって導入される。この酸素濃度が高いほど、三次元構造を形成する際におけるシリコンミッシング現象を低減する効果が高まるが、その濃度を２×１０１８／ｃｍ３以上とすることで、デバイス形成に悪影響を与えない程度の所定の低減効果が発揮される。この格子間酸素濃度は、シリコンにおける酸素の平衡濃度（固溶度）の上限である４×１０１８／ｃｍ３まで高めることができる。
バルク層３は、表面層２よりもウェーハ１の厚さ方向に深い領域、すなわち、ウェーハ１の深さ３００ｎｍよりもさらに深い領域に位置する。このバルク層３における格子間酸素濃度は、０．５×１０１８／ｃｍ３以上とされる。この酸素濃度が高いほど、ウェーハ製造熱処理やデバイス製造熱処理の際に発生したスリップ転位を固着する効果が高まるが、その濃度を０．５×１０１８／ｃｍ３以上とすることで、ウェーハ１の局所的な変形を生じない程度の所定の効果が発揮される。その一方で、バルク層３における格子間酸素濃度は、１．５×１０１８／ｃｍ３以下とするのが好ましい。このように格子間酸素濃度の範囲を限定すると、表面層２とバルク層３の界面近傍で酸素析出物の異常析出が抑制され、ラッチアップ現象等のデバイス特性に係る不具合を防止することができる。
ウェーハ１の表面から深さ３０μｍまでの領域においては、ボイド欠陥の密度が１×１０６／ｃｍ３以下とされる。このボイド欠陥は、シリコンインゴットの育成時に結晶内に導入された空孔が凝集することによって生じる空洞欠陥である。デバイスの形成領域にボイド欠陥が存在すると、三次元構造体のゲート酸化膜の耐圧特性を悪化させる虞がある。このボイド欠陥は、ウェーハ製造時における急速昇降温熱処理の高温保持に伴って、耐圧特性に影響を与えない程度に縮小又は消滅するが、その一部が結晶内に残存することがある。急速昇降温熱処理後のボイド欠陥の密度を上記の範囲とすると、耐圧特性に対するボイド欠陥の影響を極力抑制することができる。上記の密度に制御されるボイド欠陥のサイズは、例えば、５ｎｍ以上、あるいは、１０ｎｍ以上のように適宜決めることができるが、特に、１５ｎｍ以上とするのが好ましい。
また、ウェーハ１の表面から深さ３０μｍまでの領域においては、酸素析出物の密度が１×１０６／ｃｍ３以下とされる。この酸素析出物は、バルク層３の深い領域（例えば、数１０μｍ以上）に存在すると、金属不純物のゲッタリング源として有効に作用する一方で、表面層２の近傍に存在すると、スリップ転位源となって三次元構造体の形状精度に悪影響を与えることがある。急速昇降温熱処理後の酸素析出物の密度を上記の範囲とすると、形状精度に対する酸素析出物の影響を極力抑制することができる。上記の密度に制御される酸素析出物のサイズは、球形換算での直径が例えば５ｎｍ以上、あるいは、１０ｎｍ以上のように適宜決めることができるが、特に、１５ｎｍ以上とするのが好ましい。
この酸素析出物の形状は、球形のみならず板状であることも多い。例えば、その形状がアスペクト比（厚み／対角長）β＝０．０１の正方形板状とすると、例えば、球形換算で直径１５ｎｍは板状換算で対角長が約５６ｎｍとなり、この約５６ｎｍ以上の対角長の板状酸素析出物の密度を１×１０６／ｃｍ３以下とすればよい。
バルク層３においては、深さ１００μｍからウェーハ１の厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上とされる。空孔は、格子間酸素との複合体（空孔酸素複合体ＶＯＸ）として存在すると考えられている。この空孔（空孔酸素複合体）によってデバイス製造プロセス中のバルク層３における酸素析出物の形成が促進され、金属不純物の高いゲッタリング効果が確保される。この空孔濃度を５×１０１２／ｃｍ３以上とすることにより、一層高いゲッタリング効果を確保することができる。
このウェーハ１の出発材料となるシリコンインゴットは特に限定されないが、ここでは、空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内（ニュートラル領域）のシリコンインゴットが使用されている。濃度差ＣＶ－ＣＩが上記の範囲の場合、結晶の育成時にボイド欠陥が導入されない、又は、導入されたとしてもそのサイズが非常に小さく、急速昇降温熱処理によってボイド欠陥がデバイス形成領域に存在しない高品質なウェーハ１を容易に製造することができる。
なお、濃度差ＣＶ－ＣＩが、１．３×１０１３／ｃｍ３以上、５．６×１０１２／ｃｍ３以下の範囲内（Ｖ－ｒｉｃｈ結晶）や３．５×１０１２／ｃｍ３以上、１．１×１０１３／ｃｍ３以下の範囲内（Ｌｏｗ ＣＯＰ結晶）であっても、急速昇降温熱処理の最高温度及び保持時間を適宜変更することによって、ボイド欠陥を消滅させることは可能である。
次に、図１に示すウェーハ１の製造方法について説明する。このウェーハ１として、チョクラルスキー法で育成された単結晶シリコンインゴットをスライスして得られた鏡面ウェーハを用いる。まず、この鏡面ウェーハに対し、酸素分圧１００％の酸素雰囲気下において急速昇降温熱処理を行った。この急速昇降温熱処理の昇温速度は、２５℃／秒以上、７５℃／秒以下の範囲内とし、最高温度に近付くにつれてその昇温速度を段階的に低下させた。また、最高温度は１３５０℃、最高温度での保持時間は１５秒、冷却速度は１２０℃／秒とした。
この急速昇降温熱処理の最高温度での保持に伴って、ウェーハ１の表面に酸化膜が形成され、この酸化膜とシリコンの界面から格子間酸素が過飽和に導入される。この格子間酸素は、ウェーハ１の厚み方向中心に向かって内方拡散する。その一方で、ウェーハ１の冷却中に格子間酸素はウェーハ１の表面に向かって外方拡散して、その表面近傍の酸素濃度は低下する。その結果、図４に示すように、急速昇降温熱処理後の酸素濃度プロファイルは、ウェーハ１の表面からある深さ位置（本例では約１μｍ）において最も高くなり、ウェーハ１の厚み方向中心に向かうほど、あるいは、表面に向かうほど低下する分布を示す。
次に、酸素濃度が２×１０１８／ｃｍ３以上となる深さまで、ウェーハ１の表面を研磨によって除去した。これによって、図５に示すように、急速昇降温熱処理によって導入された高酸素濃度の領域が表面から深さ３００ｎｍまでの範囲に形成される。この酸素濃度が高いほど、三次元構造を形成する際におけるシリコンミッシング現象を低減する効果が高まり、特にこの酸素濃度を２．５×１０１８／ｃｍ３以上とすることにより、高い低減効果が発揮される。この酸素濃度は、急速昇降温熱処理の最高温度が高いほど、最高温度での保持時間が長いほど、又は、冷却速度が大きいほど高くなる傾向がある。
上記においては、熱処理時における酸素濃度等の分布をシミュレーションによって導出したが（図２～図５参照）、その酸素濃度シミュレーションの精度を検証した。図６に示すように、このシミュレーション結果とＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による酸素濃度の実測結果を比較したところ、シミュレーション結果と実測結果はほぼ一致しており、シミュレーションによって実測結果を精度よく予測できることが確認できた。
急速昇降温熱処理を行った後の酸素濃度のピーク値、及び、空孔濃度のピーク値と急速昇降温熱処理における最高温度の関係を図７及び図８に示す。各データ値の黒丸が酸素濃度１．１×１０１８／ｃｍ３に、エラーバーの下端が酸素濃度０．５×１０１８／ｃｍ３に、エラーバーの上端が酸素濃度１．５×１０１８／ｃｍ３にそれぞれ対応している。この最高温度が１３１５℃以上、１３７５℃以下の温度範囲内において、バルク層３の酸素濃度にかかわらず、シリコンミッシング現象の抑制に効果的な酸素濃度（２×１０１８／ｃｍ３以上）、及び、空孔濃度（１×１０１２／ｃｍ３以上）を達成することができた。この最高温度が１３１５℃を下回ると十分な酸素濃度及び空孔濃度を確保することができず、１３７５℃を超えるとスリップの問題が顕著となる虞がある。また、この最高温度を１３２５℃以上、１３５０℃以下とすることにより、酸素濃度及び空孔濃度を確実に上記の濃度範囲内とすることができるとともにスリップの発生を確実に抑制することができる。
急速昇降温熱処理における酸化性雰囲気を酸素雰囲気とする場合、酸素分圧を１００％とするのがウェーハ１への格子間酸素の導入効率の点で好ましいが、１％以上１００％以下の範囲内で適宜変更することができる。なお、酸化性雰囲気は酸素雰囲気に限定されず、ウェーハ１に格子間酸素を導入することができる限りにおいて変更することができる。
さらに、急速昇降温熱処理を行った上で表面を除去したウェーハ１に対し、アルゴン雰囲気下において８００℃１時間の熱処理を行った。この熱処理によって、ウェーハ１の深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物が、１×１０８／ｃｍ３以上の密度で導入される。これにより、酸素析出物をウェーハ内に確実に導入して、金属不純物のゲッタリング効果を付与することができる。この酸素析出物の形成は、急速昇降温熱処理によってウェーハ１内に導入された空孔（空孔酸素複合体）によって促進されることが分かっており、この酸素析出物の形成領域は、空孔濃度（空孔酸素複合体濃度）が１×１０１２／ｃｍ３以上の領域に対応している。
この熱処理の温度は、急速昇降温熱処理によって導入された空孔（空孔酸素複合体）にほとんど影響を与えない、８００℃以上１０００℃以下の温度範囲内、かつ、１時間以上４時間以下の時間範囲内で行うのが好ましい。
このウェーハ１の製造方法において出発材料となるシリコンインゴットは特に限定されないが、ここでは、空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内（ニュートラル領域）のチョクラルスキー法で育成された単結晶シリコンインゴットが使用されている。濃度差ＣＶ－ＣＩを上記の範囲内に限定することにより、急速昇降温熱処理によってボイド欠陥がデバイス形成領域に存在しない高品質なウェーハ１を容易に製造することができる。
上記において説明したウェーハ１およびその製造方法はあくまでも例示であって、微細な三次元構造を有する半導体デバイスの製造に適したシリコンウェーハ１、及び、そのシリコンウェーハ１の製造方法を提供する、というこの発明の課題を解決し得る限りにおいて、その構成に変更を加えることもできる。
１ シリコンウェーハ（ウェーハ）
２ 表面層
３ バルク層

Claims (10)

  1. 酸素濃度が０．５×１０ １８ ／ｃｍ ３ 以上、１．５×１０ １８ ／ｃｍ ３ 以下の単結晶シリコンのインゴットをスライスしたチョクラルスキーウェーハ（１）であって、
    表面から深さ３００ｎｍまでの表面層（２）における酸素濃度が２．５×１０ １８ ／ｃｍ ３ 以上であるシリコンウェーハ。
  2. 表面から深さ３０μｍまでの領域において、サイズ１５ｎｍ以上のボイド欠陥の密度が１×１０６／ｃｍ３以下であり、かつ、球形換算での直径が１５ｎｍ以上の酸素析出物の密度が１×１０６／ｃｍ３以下である請求項１に記載のシリコンウェーハ。
  3. 深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上である請求項１又は２に記載のシリコンウェーハ。
  4. 前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内である請求項１から３のいずれか１項に記載のシリコンウェーハ。
  5. 酸素濃度が０．５×１０ １８ ／ｃｍ ３ 以上、１．５×１０ １８ ／ｃｍ ３ 以下のチョクラルスキー法で育成された単結晶シリコンのインゴットをスライスして得られたシリコンウェーハ（１）に対し、酸化性雰囲気下において、１３１５℃以上１３７５℃以下の範囲内の最高温度に５秒以上３０秒以下の間保持した後に、前記最高温度から１１００℃まで５０℃／秒以上１５０℃／秒以下の冷却速度で冷却し、前記冷却後に、酸素濃度が２．５×１０ １８ ／ｃｍ ３ 以上となる深さまで表面を除去し、表面から深さ３００ｎｍまでの表面層（２）における酸素濃度を２．５×１０ １８ ／ｃｍ ３ 以上とするシリコンウェーハの製造方法。
  6. 前記最高温度が１３２５℃以上１３５０℃以下の範囲内である請求項５に記載のシリコンウェーハの製造方法。
  7. 前記酸化性雰囲気が酸素雰囲気であって、その酸素分圧が１％以上１００％以下の範囲内である請求項５又は６に記載のシリコンウェーハの製造方法。
  8. ８００℃以上１０００℃以下の範囲内で１時間以上４時間以下の範囲内で熱処理を行い、深さ１００μｍから厚み中心までの領域内に、球形換算での直径が１５ｎｍ以上の酸素析出物を１×１０８／ｃｍ３以上の密度で形成した請求項５から７のいずれか１項に記載のシリコンウェーハの製造方法。
  9. 前記酸化性雰囲気での熱処理によって、深さ１００μｍから厚み中心までの空孔濃度が１×１０１２／ｃｍ３以上となるよう空孔を導入する請求項５から８のいずれか１項に記載のシリコンウェーハの製造方法。
  10. 前記単結晶シリコンの空孔濃度ＣＶと格子間シリコン原子濃度ＣＩの濃度差ＣＶ－ＣＩが、－２．０×１０１２／ｃｍ３以上、６．０×１０１２／ｃｍ３以下の範囲内となるよう空孔及び格子間シリコン原子を導入する請求項５から９のいずれか１項に記載のシリコンウェーハの製造方法。
JP2020108627A 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法 Active JP7090295B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020108627A JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法
KR1020227045493A KR20230015460A (ko) 2020-06-24 2021-06-14 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법
PCT/JP2021/022485 WO2021261309A1 (ja) 2020-06-24 2021-06-14 シリコンウェーハ、及び、シリコンウェーハの製造方法
US18/011,422 US20230243062A1 (en) 2020-06-24 2021-06-14 Silicon wafer and method for producing silicon wafer
TW110122408A TWI809428B (zh) 2020-06-24 2021-06-18 矽晶圓、及矽晶圓之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020108627A JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2022006418A JP2022006418A (ja) 2022-01-13
JP7090295B2 true JP7090295B2 (ja) 2022-06-24

Family

ID=79281126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020108627A Active JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法

Country Status (5)

Country Link
US (1) US20230243062A1 (ja)
JP (1) JP7090295B2 (ja)
KR (1) KR20230015460A (ja)
TW (1) TWI809428B (ja)
WO (1) WO2021261309A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
WO2010016586A1 (ja) 2008-08-08 2010-02-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2013143504A (ja) 2012-01-11 2013-07-22 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2015032810A (ja) 2013-08-07 2015-02-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
WO2017208582A1 (ja) 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013010188A1 (de) 2012-06-21 2013-12-24 Fairchild Semiconductor Corp. Schalt-Schaltkreis und Steuer- bzw. Regelschaltkreis
KR102370145B1 (ko) 2017-08-11 2022-03-04 현대자동차주식회사 배터리 관리 장치, 그를 가지는 차량 및 그 제어 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207991A (ja) 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
WO2010016586A1 (ja) 2008-08-08 2010-02-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2013143504A (ja) 2012-01-11 2013-07-22 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2015032810A (ja) 2013-08-07 2015-02-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
WO2017208582A1 (ja) 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
TWI809428B (zh) 2023-07-21
WO2021261309A1 (ja) 2021-12-30
KR20230015460A (ko) 2023-01-31
US20230243062A1 (en) 2023-08-03
TW202217093A (zh) 2022-05-01
JP2022006418A (ja) 2022-01-13

Similar Documents

Publication Publication Date Title
KR100913635B1 (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
EP1598452A1 (en) Silicon wafer, process for producing the same and method of growing silicon single crystal
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2002524845A (ja) 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
TWI548785B (zh) 矽晶圓及其製造方法
JP2016152370A (ja) シリコンウェーハの製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
US10861990B2 (en) Epitaxial silicon wafer
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JP7090295B2 (ja) シリコンウェーハ、及び、シリコンウェーハの製造方法
JP6447351B2 (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP5565079B2 (ja) Ｓｏｉウェーハの製造方法
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
JP2006040972A (ja) シリコンエピタキシャルウェーハおよびその製造方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP5965607B2 (ja) シリコンウェーハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2003073191A (ja) エピタキシャルウェーハの製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7090295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150