JP2003073191A - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法Info
- Publication number
- JP2003073191A JP2003073191A JP2002148634A JP2002148634A JP2003073191A JP 2003073191 A JP2003073191 A JP 2003073191A JP 2002148634 A JP2002148634 A JP 2002148634A JP 2002148634 A JP2002148634 A JP 2002148634A JP 2003073191 A JP2003073191 A JP 2003073191A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- crystal ingot
- heat treatment
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
タリング能力を有するエビタキシャルウェーハを製造す
る。 【解決手段】(1)窒素を1×1013atoms/cm3以上ドー
プして育成したシリコン単結晶インゴットから切り出し
たシリコンウェーハに700℃以上900℃未満の温度
で15分から4時間の処理時間で熱処理を施した後、ウ
ェーハ表面にエピタキシャル成長処理するエピタキシャ
ルウェーハの製造方法である。さらに、シリコンウェー
ハ中の酸素濃度を11×1017atoms /cm3以上にするこ
と、上記の熱処理をウェーハの鏡面研磨工程前に行うこ
と、酸素と不活性ガスの混合雰囲気で行うことが望まし
い。(2)単結晶インゴットの育成に際し、テール部形成
時の引き上げ速度を直胴部の引き上げ速度より速めるこ
とがないようにすること、または、単結晶インゴットの
直胴部とテール部の境界から200mmまでの直胴部領域
において、1050℃から700℃までの冷却速度を
2.5℃/分以下にすることが望ましい。
Description
育成過程で窒素をドープし、育成された単結晶インゴッ
トからシリコンウェーハを切り出して、エピタキシャル
成長処理をする前に、得られたウェーハに所定の熱処理
を施し、その後のエピタキシャル成長処理を行うことに
よって、高いゲッタリング能力を有するエピタキシャル
ウェーハの製造方法に関するものである。
子(デバイス)の集積高密度化の傾向は、急速に進行し
ており、デバイスを形成させるシリコンウェーハの品質
への要求は、ますます厳しくなっている。すなわち、集
積が高密度化するほど回路は繊細となるので、ウェーハ
上でのデバイスが形成されるいわゆるデバイス活性領域
においては、リーク電流の増大やキャリアのライフタイ
ム短縮原因となる、転位などの結晶欠陥およびドーパン
ト以外の金属系元素の不純物は、これまでよりはるかに
厳しく制限される。従来から、半導体のデバイス用とし
ては、チョクラルスキー法(以下、「CZ法」という)
によって引上げられたシリコン単結晶から切り出された
ウェーハ(以下、「CZウェーハ」という)が用いられ
てきた。このウェーハには、過飽和の格子間酸素が10
18atoms/cm3程度含まれている。酸素は転位の発生防
止によるウェーハの強度向上や、ゲッタリング効果など
の有用な効果もあるが、一方においては酸化物となって
析出し、デバイス形成時の熱履歴によって、転位や積層
欠陥などの結晶欠陥をもたらすこともよく知られてい
る。
ルド酸化膜のLOCOSによる形成やウエル拡散層の形
成に、1100〜1200℃の高温で数時間保持される
ため、ウェーハ表面近傍では格子間酸素の外方拡散によ
って、表面近傍数十μmには結晶欠陥のないDZ層(den
uded zone)が形成される。このDZ層がデバイス活性領
域となるので、結晶欠陥の少ない状態がもたらされてい
た。
伴い、ウエル形成に高エネルギーイオン注入法が採用さ
れ、デバイスの製造が1000℃以下で処理されるよう
になると、上述の酸素の拡散が充分に起こらず、表面近
傍でのDZ層の形成が困難になる。そこで、ウェーハの
低酸素化が進められたが、結晶欠陥は十分には抑制でき
ず、酸素低減によるウェーハの性能劣化も生じ、満足す
べき結果は得られなかった。このため、シリコンウェー
ハ上に、結晶欠陥をほとんど含まないSiのエピタキシ
ャル層を成長させた、エピタキシャルウェーハが開発さ
れ、高集積度デバイスに多く用いられるようになってい
る。
ャルウェーハを用いても、その後のデバイスの製造工程
におけるエピタキシャル膜の金属系元素の不純物による
汚染は、集積が高密度化するほどデバイスプロセスも複
雑になって、不純物汚染の機会が増し、影響も大きくな
ってくる。
ング方法があり、これは、汚染により侵入してきた不純
物元素をデバイス活性領域外の場所(シンク)に集め、
無害化する手段である。ゲッタリング技術として、デバ
イスプロセスでの熱処理中に誘起される酸素起因の結晶
欠陥(BMD:Bulk Micro Defect )をシンクとするイ
ントリンシックゲッタリング(IG:intrinsic getter
ing)とよばれるものがある。
場合、エピタキシャル層形成の工程で、1050〜12
00℃の高温になるため、ウェーハ中の微小欠陥の核と
なるべき酸素析出物が縮小、消滅し、その後のデバイス
プロセスにおいて、ウェーハ内にゲッタリング源となる
BMDを充分に誘起することが困難になる。特に、前述
のように、デバイスプロセスが低温化すると、酸素析出
物の成長が遅くなり、デバイスプロセスの初期だけでな
く、デバイスプロセスの全体にわたって金属不純物に対
して充分なゲッタリング効果が望めないという問題が生
じる。
ストリンシックゲッタリング(EG:extrinsic getter
ing)も併用されてきた。この方法は、ウェーハのデバ
イスを形成させる面の裏面側にサンドブラスト、研削、
レーザー照射、イオン打ち込み、あるいはSi3N4膜
や多結晶Si膜の成長など、外的要因によって歪みを与
え結晶欠陥を導入するものである。このため、EG法を
併用することによって、工程数の増加に伴うコストの問
題の他に、歪み層からシリコン片が剥がれることによる
パーティクルの発生や、多結晶シリコン膜の成長による
フラットネスの劣化といった問題がある。
頼らず、IG能力そのものを向上させるための方法とし
て、酸素析出を促進させる不純物を単結晶の育成時に、
ドープする方法が提案されている。例えば、特開平11
−189493号公報では、酸素析出を促進させゲッタ
リング能力を付与させる元素として窒素を選択し、窒素
濃度で1×1013atoms/cm3以上ドープすることによっ
て、高温処理であるエピタキシャル工程でも消滅しがた
い、安定した析出物をウェーハ内に形成する方法を提案
している。
て、窒素を1×1013atoms/cm3以上の所定濃度でドー
プすると、育成された単結晶インゴットのトップ部から
テール部に向かって窒素が偏析し、単結晶インゴットの
全長にわたり窒素濃度が変化する。これにともなって、
ゲッタリング能力に影響を及ぼすBMD密度が変化する
ため、単結晶インゴットのトップ部からテール部まで、
均一なゲッタリング能力を期待することができない。
法として、特開2000−44389号公報では、窒素
を1×1010〜5×1015atoms/cm3ドープしたCZウ
ェーハを用いて、エピタキシャル成長処理前に、900
℃からシリコンの融点以下の温度、望ましくは1100
℃から1250℃の温度で熱処理する方法が提案されて
いる。この方法によれば、エピタキシャル層内の欠陥発
生を抑制することができるとともに、ゲッタリング効果
を得ることができるとしている。しかし、ここで提案さ
れた方法であっても、育成された単結晶インゴットのト
ップ部からテール部に向かって発生する窒素の偏析に対
して考慮されておらず、単結晶インゴット全体にわたっ
て均一なゲッタリング能力を得ることは困難である。
る育成の際の窒素偏析に起因して、単結晶インゴットか
ら切り出される位置により、エピタキシャルウェーハ中
のゲッタリング能力が異なるという問題に鑑みてなされ
たものであり、単結晶インゴットから切り出された位置
に拘わらず、いずれのウェーハであっても、均一で高い
水準のゲッタリング能力を有し、かつエピタキシャル層
の欠陥の発生を抑制できるエピタキシャルウェーハの製
造方法を提供することを目的としている。
(3)のエピタキシャルウェーハの製造方法を要旨として
いる。 (1) 窒素を1×1013atoms/cm3以上ドープして育成し
たシリコン単結晶インゴットから切り出したシリコンウ
ェーハに700℃以上900℃未満の温度で15分から
4時間の処理時間で熱処理を施した後、ウェーハ表面に
エピタキシャル成長処理することを特徴とするエピタキ
シャルウェーハの製造方法である。さらに、シリコンウ
ェーハ中の酸素濃度を11×1017atoms /cm3以上にす
るのが望ましい。 (2) 上記(1)のエピタキシャルウェーハの製造方法で
は、700℃以上900℃未満の温度で15分から4時
間の処理時間での熱処理をウェーハの鏡面研磨工程前に
行うこと、さらには、この熱処理を酸素と不活性ガスの
混合雰囲気で行うことが望ましい。 (3) 上記(1)での単結晶インゴットの育成に際し、テー
ル部形成時の引き上げ速度を直胴部の引き上げ速度より
速めることがないようにすること、または、単結晶イン
ゴットの直胴部とテール部の境界から200mmまでの直
胴部領域において、1050℃から700℃までの冷却
速度を2.5℃/分以下にすることが望ましい。
の検討結果に基づくものであり、その検討結果から得ら
れた知見について、以下に、詳細に説明する。酸素含有
に起因する結晶の微細欠陥に、酸化誘起積層欠陥(Oxid
ation-induced stacking fault:以下単に「OSF」と
言う)がある。これはデバイス製造プロセスの高温の熱
酸化処理の際、酸化膜の下地結晶に発生する積層欠陥で
ある。
結晶インゴットは酸素を含有するもであるから、これか
ら切り出されたウェーハは、1000〜1200℃で1
〜20時間の熱酸化処理を施すことにより、ウェーハの
結晶面にリング状の酸化誘起積層欠陥( ring likely d
istributed oxidation-induced stacking faults :以
下、「OSFリング」という)が発生する場合がある。
し難い安定な酸素析出物を核として、上記1000〜1
200℃での熱酸化処理により誘起される。この熱酸化
処理を施した場合に、ウェーハ面内にOSFの発生が想
定されるリング状の領域を、ここでは「潜在的OSFリ
ング」と呼ぶことにする。この潜在的OSFリングを含
むウェーハの表面にSiのエピタキシャル層を形成させ
ると、リング領域の酸素析出物核は消失せず、エピタキ
シャル層形成後のデバイスプロセスでBMDを形成し
て、効果的なゲッタリング能力を発揮する。
有するが、単結晶の育成時に窒素をドープすることによ
り、OSFリングの幅を拡大することができる。そし
て、この単結晶インゴットから切り出されたウェーハ
は、良好なゲッタリング能力を発揮する。
物の密度は、窒素濃度に依存する。さらに、単結晶イン
ゴットに含有される窒素は、融液からの偏析係数にした
がって単結晶中に導入される。このため、インゴットの
トップ部とテール部では必然的に窒素濃度が変化し、B
MD密度もそれに応じて変化する。換言すると、単結晶
インゴットの窒素濃度は、トップ部からテール部に向か
って増加し、それに伴いゲッタリング能力が変動するた
め、ウェーハに切り出す単結晶インゴット位置によりゲ
ッタリング能力が異なることになる。
シャル成長処理前に700℃以上900℃未満の温度で
ウェーハに熱処理を施すことによって、小さな析出核の
成長を促進させることができる。したがって、この熱処
理がなければ高温のエピタキシャル成長処理によって消
滅してしまうような析出核も、この熱処理で成長させる
ことによって、エピタキシャル成長処理によっても消滅
せず残留する析出物の核密度を増大させることができ
る。
もなって発生する表面疵、例えば、被熱処理材であるウ
ェーハを積載するウェーハボートによる疵を残さないよ
うにするため、エピタキシャル処理を行うウェーハの鏡
面研磨工程の前に行うことが望ましい。
処理は、エピタキシャル工程でも消滅し難い酸素析出物
を形成することが目的である。しかし、熱処理時間が4
時間を超えると、析出物がエピタキシャル層まで突き抜
け、エピタキシャル層の欠陥を誘起しやすくなる。この
ため、熱処理時間は4時間以下にする。
る恐れがあるが、そのウェーハの汚染防止を図るために
は、ウェーハの保護膜として酸化膜を形成するのが有効
である。このため、熱処理の雰囲気として、酸素と不活
性ガスの混合雰囲気を用いるのが望ましい。
の熱処理を実施すれば、ウェーハ表面に形成された酸化
膜は、鏡面研磨工程にて除去される。このため、酸化膜
を取り除くための特別な工程として、例えば、沸酸(H
F)による酸化膜の除去工程を必要としない。
処理のうち、上限の900℃近傍で処理した場合、単結
晶インゴットのテール部に近い直胴部におけるBMD密
度が、それ以外の部分に比べ小さくなる。これは、一般
的なCZ法では、単結晶インゴットのテール部形成に移
行する際の引き上げ速度を、それ以前の直胴部(ボディ
ー部)の引き上げ速度の1.1〜1.3倍の高速にし
て、テール部の形成に移行することが原因である。
よって、テール部形成に移行する直胴部において急冷さ
れることによる。該当する直胴部位では、酸素析出核が
形成する温度領域である1050℃から700℃を通過
する時間が、他の直胴部位に比べ、短時間になるため、
酸素析出物核の形成が阻害されるためである。
き上げ速度の調整によらず、融液温度を高めてテール部
を絞り込むことによっても行うことができる。したがっ
て、単結晶インゴットのテール部形成に移行する際の引
き上げ速度を速めることなく、融液温度を増大させて、
テール部を形成すれば、テール部に近い直胴部において
も酸素析出物の増大が図れ、BMD密度を均一にするこ
とができる。
ープする場合に、窒素ドープ量を1×1013atoms/cm3
以上とするのは、これより窒素量が少ない場合、OSF
リングの幅の拡大が不十分で、ゲッタシンクのウェーハ
内均一分散が得られないためである。また、ドープ量の
上限は特には規制しないが、多くなりすぎると多結晶に
なりやすくなるので、4.5×1015atoms/cm3程度まで
とするのが望ましい。
ドープできるのであれば、どんな方法でもよく、特に従
来例の少ない窒素ドープについて言えば、原料中あるい
は融液中への窒化物の混合、窒素を添加したフローティ
ングゾーン法(FZ法)によるシリコン結晶や表面に窒
化珪素膜を形成させたウェーハの原料への混合、炉内へ
の窒素あるいは窒素化合物ガスを流しながらの単結晶育
成、溶融前の高温にて多結晶シリコンへの窒素あるいは
窒素化合物ガスの吹き付け、窒化物製るつぼの使用等が
あげられる。
し、表面を研磨清浄化後エピタキシャル層を形成させ、
ウェーハを作製するが、気相成長法の熱分解法など、結
晶欠陥のないエピタキシャル層の形成方法であればどん
な方法でも良い。
および2に基づいて説明する。 (実施例1)CZ法によって、窒素をドープした100
kgの原料シリコンの溶液から、直胴部の直径が200
mmで、酸素濃度が13×1017atoms/cm3(old ASTM、
1976)、および抵抗率が0.1Ωcmであるp型(10
0)の単結晶インゴットを育成した。さらに、この単結
晶インゴットの各部位から切り出してCZウェーハを作
製した。
て、直ちにエピタキシャル成長処理する場合と、CZウ
ェーハを鏡面研磨仕上げして880℃で1時間の熱処理
を施した後にエピタキシャル成長処理する場合とに区分
した。
後にエピタキシャル成長処理する場合には、単結晶イン
ゴットのテール部形成において、引き上げ速度は直胴部
の引き上げ速度と同じとし、融液温度の上昇によりテー
ル部を形成した場合を加えた。
キシャル成長装置(ASM社製:イプシロン)を使用
し、堆積温度を1150℃として、厚み約5μmのエピ
タキシャル層をウェーハ表面上に成長させた。得られた
エピタキシャルウェーハは、デバイスプロセスでの熱履
歴を模した酸素雰囲気中で1000℃にて16時間の評
価熱処理を施した。その後、ウェーハ断面をライトエッ
チング液で5分間の選択エッチングをおこない、光学顕
微鏡で断面のBMD密度を測定した。
位から得られたエピタキシャルウェーハの窒素濃度と、
評価熱処理後のウェーハ断面におけるBMD密度との関
係を示す図である。CZウェーハを直ちにエピタキシャ
ル成長処理したウェーハでは、窒素濃度の増加に伴い、
BMD密度が増大している。このBMD密度の増大は、
ウェーハ中に導入される窒素濃度が単結晶インゴットの
トップ部からテール部に向かって高まることに起因して
おり、単結晶インゴットからの切り出し位置によって、
エピタキシャルウェーハのゲッタリング能力が変化する
ことを示している。
℃で1時間の熱処理を施したウェーハでは、単結晶イン
ゴットのトップ部においてBMD密度が1×105個/cm
2以上に増大しており、単結晶インゴットの全長にわた
ってゲッタリング能力が高い水準にあることがわかる。
は、デバイスプロセス初期から高いゲッタリング能力が
要求されるデバイスにおいて有効である。しかも、エピ
タキシャル成長処理前に880℃で1時間の熱処理を施
すことにより、単結晶インゴットからの切り出し位置に
拘わらず、一定のゲッタリング能力を有したエピタキシ
ャルウェーハを得ることができる。
密度を比較すると、CZウェーハを直ちにエピタキシャ
ル成長処理した場合には、BMD密度の低下が著しい。
また、880℃で1時間の熱処理を施した後にエピタキ
シャル成長処理する場合であっても、単結晶インゴット
のテール部形成において、引き上げ速度を直胴部の引き
上げ速度と同じとし、融液温度の上昇によりテール部を
形成しなければ、テール部近傍の直胴部でのBMD密度
の低下が観察される。このBMD密度の低下は、直胴部
とテール部の境界から200mmまでの直胴部の領域にお
いて観察されることが判明した。
速度を比較すると、単結晶インゴットのテール部形成に
おいて、引き上げ速度を直胴部の引き上げ速度と同じと
し、融液温度の上昇によりテール部を形成した場合に
は、1050℃から700℃までの冷却速度は2.5℃
/minであったのに対し、この処理をしなかった場合に
は、冷却速度は3.0℃/分であった。テール部近傍の
直胴部でのBMD密度の均一化には、融液温度の上昇に
よりテール部を形成することが望ましい。
×1013atoms/cm3とし、酸素濃度を3水準(11×10
17atoms/cm3、13×1017atoms/cm3、15×1017at
oms/cm3、old ASTM、1976)に変化させたCZウ
ェーハを使用した。得られたウェーハに650℃〜11
00℃の温度範囲で0.5〜4時間の熱処理を施して、
鏡面研磨処理を施した後、実施例1と同様の条件でエピ
タキシャル成長処理をして、その後、酸素雰囲気中で1
000℃/16hrの評価熱処理、ライトエッチおよび顕
微鏡観察を実施し、ウェーハ断面のBMD密度を評価し
た。
製:SP1)を用い、エピタキシャル層内のサイズ0.
09μm以上の欠陥の発生状況を欠陥密度で観察を行っ
た。実施例2での、製造条件および評価結果を表1に示
す。
を比較すると、ウェーハに880℃で0.5時間の熱処
理を施した場合(本発明例1〜3)には、酸素濃度が11
×10 17/cm3であれば(本発明例1)、BMD密度の
上昇がほとんど観察されないのに対し、ウェーハに88
0℃で1.0時間の熱処理を施した場合(本発明例4〜
6)には、酸素濃度が11×1017/cm3と低くても(本
発明例4)、BMD密度は105個/cm2以上になってい
る。
素濃度および熱処理時間にともなって増大しており、酸
素濃度15×1017/cm3のように高い濃度は選択しない
方が望ましいことが分かる。
間が4時間では(本発明例7〜9)、エピタキシャル層
の欠陥密度が急激に増大しており、処理時間は4時間未
満にするのが望ましい。熱処理温度が600℃以下では
(本発明例10〜12)、BMD密度は増加せず、70
0℃の熱処理で処理時間を4時間にすることによって
(本発明例13〜15)、BMD密度は3〜7×104個
/cm2となっている。
も(本発明例16〜18)、析出物密度は増大しない。
したがって、エピタキシャル成長処理前に施す熱処理
は、880℃程度と比較的高い温度で、しかも酸素濃度
を13×1017atoms/cm3程度を含有させたウェーハに、
処理時間が1時間未満で処理するのが望ましい。
濃度を含有させ、熱処理を施した後、エピタキシャル成
長処理することによって、単結晶インゴットから切り出
されるウェーハの位置に拘わらず、ほぼ一定で高い水準
のゲッタリング能力を有するエビタキシャルウェーハを
製造することができ、しかも、エビタキシャル層内の欠
焔発生を抑制することができる。
エピタキシャルウェーハの窒素濃度と、評価熱処理後の
ウェーハ断面におけるBMD密度との関係を示す図であ
る。
Claims (6)
- 【請求項1】窒素を1×1013atoms/cm3以上ドープし
て育成したシリコン単結晶インゴットから切り出したシ
リコンウェーハに700℃以上900℃未満の温度で1
5分から4時間の処理時間で熱処理を施した後、ウェー
ハ表面にエピタキシャル成長処理することを特徴とする
エピタキシャルウェーハの製造方法。 - 【請求項2】シリコンウェーハ中の酸素濃度が11×10
17atoms /cm3以上であることを特徴とする請求項1
に記載のエピタキシャルウェーハの製造方法。 - 【請求項3】700℃以上900℃未満の温度で15分
から4時間の処理時間での熱処理をウェーハの鏡面研磨
工程前に行うことを特徴とする請求項1または2に記載
のエピタキシャルウェーハの製造方法。 - 【請求項4】上記熱処理を酸素と不活性ガスの混合雰囲
気で行うことを特徴とする請求項1〜3のいずれかに記
載のエピタキシャルウェーハの製造方法。 - 【請求項5】上記単結晶インゴットの育成に際し、テー
ル部形成時の引き上げ速度を直胴部の引き上げ速度より
速めることがないことを特徴とする請求項1〜4のいず
れかに記載のエピタキシャルウェーハの製造方法。 - 【請求項6】上記単結晶インゴットの育成に際し、単結
晶インゴットの直胴部とテール部の境界から200mmま
での直胴部領域において、1050℃から700℃まで
の冷却速度が2.5℃/分以下であることを特徴とする
請求項1〜4のいずれかに記載のエピタキシャルウェー
ハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002148634A JP3760889B2 (ja) | 2001-06-19 | 2002-05-23 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-184185 | 2001-06-19 | ||
JP2001184185 | 2001-06-19 | ||
JP2002148634A JP3760889B2 (ja) | 2001-06-19 | 2002-05-23 | エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003073191A true JP2003073191A (ja) | 2003-03-12 |
JP3760889B2 JP3760889B2 (ja) | 2006-03-29 |
Family
ID=26617148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002148634A Expired - Lifetime JP3760889B2 (ja) | 2001-06-19 | 2002-05-23 | エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3760889B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008169057A (ja) * | 2007-01-09 | 2008-07-24 | Sumco Techxiv株式会社 | 半導体単結晶の製造方法 |
US7582357B2 (en) | 2005-10-24 | 2009-09-01 | Sumco Corporation | Silicon semiconductor substrate |
JP2010030856A (ja) * | 2008-07-30 | 2010-02-12 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
US7875117B2 (en) | 2004-08-12 | 2011-01-25 | Sumco Techxiv Corporation | Nitrogen doped silicon wafer and manufacturing method thereof |
US8696809B2 (en) | 2007-06-18 | 2014-04-15 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer and substrate cleaning apparatus |
US10020203B1 (en) | 2017-01-06 | 2018-07-10 | Sumco Corporation | Epitaxial silicon wafer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229093A (ja) * | 1997-02-17 | 1998-08-25 | Sumitomo Sitix Corp | シリコンエピタキシャルウェーハの製造方法 |
JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
JP2001156074A (ja) * | 1999-11-26 | 2001-06-08 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
-
2002
- 2002-05-23 JP JP2002148634A patent/JP3760889B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229093A (ja) * | 1997-02-17 | 1998-08-25 | Sumitomo Sitix Corp | シリコンエピタキシャルウェーハの製造方法 |
JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
JP2001156074A (ja) * | 1999-11-26 | 2001-06-08 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7875117B2 (en) | 2004-08-12 | 2011-01-25 | Sumco Techxiv Corporation | Nitrogen doped silicon wafer and manufacturing method thereof |
US7582357B2 (en) | 2005-10-24 | 2009-09-01 | Sumco Corporation | Silicon semiconductor substrate |
US7846253B2 (en) | 2005-10-24 | 2010-12-07 | Sumco Corporation | Silicon semiconductor substrate and production method thereof |
JP2008169057A (ja) * | 2007-01-09 | 2008-07-24 | Sumco Techxiv株式会社 | 半導体単結晶の製造方法 |
US8696809B2 (en) | 2007-06-18 | 2014-04-15 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer and substrate cleaning apparatus |
JP2010030856A (ja) * | 2008-07-30 | 2010-02-12 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
US10020203B1 (en) | 2017-01-06 | 2018-07-10 | Sumco Corporation | Epitaxial silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
JP3760889B2 (ja) | 2006-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
JP4983161B2 (ja) | シリコン半導体基板およびその製造方法 | |
JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
JP4718668B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
US7153785B2 (en) | Method of producing annealed wafer and annealed wafer | |
JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
US6709957B2 (en) | Method of producing epitaxial wafers | |
JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
JP2002184779A (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
JP2016210649A (ja) | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ | |
US6835245B2 (en) | Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor | |
JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
JP2013048137A (ja) | シリコンウェーハの製造方法 | |
JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
JP4085467B2 (ja) | シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法 | |
JP2013030723A (ja) | シリコンウェーハの製造方法 | |
JP2003286094A (ja) | 半導体シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3760889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |