JP4549589B2 - シリコン半導体基板およびその製造方法 - Google Patents
シリコン半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP4549589B2 JP4549589B2 JP2001280460A JP2001280460A JP4549589B2 JP 4549589 B2 JP4549589 B2 JP 4549589B2 JP 2001280460 A JP2001280460 A JP 2001280460A JP 2001280460 A JP2001280460 A JP 2001280460A JP 4549589 B2 JP4549589 B2 JP 4549589B2
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- silicon
- semiconductor substrate
- silicon semiconductor
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 132
- 229910052710 silicon Inorganic materials 0.000 title claims description 132
- 239000010703 silicon Substances 0.000 title claims description 132
- 239000000758 substrate Substances 0.000 title claims description 88
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 120
- 230000007547 defect Effects 0.000 claims description 83
- 229910052757 nitrogen Inorganic materials 0.000 claims description 59
- 238000010438 heat treatment Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 56
- 239000013078 crystal Substances 0.000 claims description 53
- 238000001816 cooling Methods 0.000 claims description 46
- 229910052760 oxygen Inorganic materials 0.000 claims description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 39
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 125000004429 atom Chemical group 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 35
- 239000011800 void material Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 15
- 239000002344 surface layer Substances 0.000 description 12
- 239000002244 precipitate Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000005247 gettering Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000005204 segregation Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体基板およびその製造方法に関するものである。詳しく述べると、ボイド系製品の無欠陥領域を得るため、該ボイド系欠陥を熱処理により消滅が容易な形状にしたシリコン半導体基板を使用し、その後の熱処理により表層無欠陥層が深く、デバイス特性に優れ、良好なゲッタリング特性を持つシリコン半導体基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板の表層無欠陥性の改善では、水素雰囲気中で１２００℃の温度にて1時間以上の熱処理を実施し、表層から１０μｍまで酸素析出物欠陥のない無欠陥層が広がっている技術が報告されており（特開平６−２５２１５４）、この時1ないし３μｍまでの深さまで空孔型欠陥が消滅していることが知られている。最近では窒素を添加することにより空孔型欠陥を高密度で小さくすることにより表層からより深い領域まで該空孔型欠陥を消滅させる技術も報告されるに至った（特開平１１−１３５５１１、特開２０００-２５６０９２）。このうちの後者の発明においては、空孔型欠陥の形態の変化に着目してその形状で窒素添加効果を記載している。
【０００３】
しかし、該先行技術は窒素添加効果が空孔型欠陥に及ぼす形態変化効果を記載したにすぎず、空孔型欠陥を消滅させるために実施される熱処理に対する効果的な窒素濃度、酸素濃度、引上げ時の１１００℃の温度域を通過する時の冷却速度（以下冷却速度とのみ記述）の限定がなされていない。すなわち、空孔型欠陥において、熱処理で消滅する際に空孔型欠陥の表面から点欠陥である空孔が拡散していくわけであるが、その時にその拡散は空孔型欠陥の外周部分の表面積に比例するわけであり、空孔型欠陥消滅に必要な限定がなされたとは言えない。
【０００４】
実際、先行技術では熱処理後の欠陥も表層から０．５μｍ深さで欠陥残存率がパーセントオーダーまでしか消滅しておらず、空孔型欠陥を工業的に生産性の優れた製造条件でデバイス作成に影響の出ない密度まで消滅させる十分な限定がなされていない。
【０００５】
さらに該先行技術では現在要求されている大口径化により空孔型欠陥がその製造条件により、より大型の空孔型欠陥に成長することを考えると、適量な窒素添加がなされないとその効果が不十分であることが予想され、表層から深い領域までは空孔型欠陥が消滅した工業的に有用なシリコン半導体基板を作成する上では条件限定の不足という欠点を有している。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、以上のような従来技術の欠点に鑑み、新規なシリコン半導体基板およびその製造方法を提供することにある。
【０００７】
すなわち、本発明では従来技術で製造できていない表層からより深い領域まで空孔型欠陥を消滅させることが可能で、同一熱処理温度で比べた場合、従来よりもより深い領域まで空孔型欠陥を消滅させることが可能である。
【０００８】
また同じ深さの無欠陥層を得るのに、従来技術に比べより短時間の熱処理で所望の深さの無欠陥層を有するシリコン半導体基板を作成する製造法およびそのために必要なシリコン半導体基板を提供するものである。
【０００９】
【課題を解決するための手段】
上記諸目的は、下記（１）〜（１０）により達成される。
【００１０】
（１） チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、空孔型欠陥の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に、０．２≧Ｖ／Ｓ／Ｒの関係を満たすことを特徴とするシリコン半導体基板。
【００１１】
（２） 窒素を１×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下で含有することを特徴とする前記（１）に記載のシリコン半導体基板。
【００１２】
（３） 酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦３０ｎｍであることを特徴とする前記（１）に記載のシリコン半導体基板。
【００１３】
（４） 酸素濃度が８．５×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ窒素濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦７５ｎｍであることを特徴とする前記（１）記載のシリコン半導体基板。
【００１４】
（５） チョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が１℃／分以上で育成したシリコン単結晶から得た前記（１）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１５】
（６） １×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が１℃／分以上で育成したシリコン単結晶から得た前記（２）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１６】
（７） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が５℃／分以上で育成したシリコン単結晶から得た前記（３）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１７】
（８） １×１０18ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により１１００℃での冷却速度が１℃／分以上かつ５℃／分未満で育成したシリコン単結晶から得た前記（４）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１８】
（９） 前記（３）に記載のシリコン半導体基板を非酸化性雰囲気で１２００℃以上での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が６×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃化部を持ち、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で１×１０9個／ｃｍ3以上であることを特徴とするシリコン半導体基板の製造方法。
【００１９】
（１０） 前記（４）に記載のシリコン半導体基板を非酸化性雰囲気で１２００℃以上での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃度部を持ち、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で５×１０8個／ｃｍ3以上であることを特徴とするシリコン半導体基板の製造方法。
【００２０】
【発明の実施の形態】
本発明によるシリコン半導体基板は、チョクラルスキー法（以下、「ＣＺ法」という。）または磁場印加チョクラルスキー法（以下、「磁場印加ＣＺ法」という。）により育成したシリコン単結晶棒を所定の厚みにスライスして得られるものである。
【００２１】
すなわち、ＣＺ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、予め石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、または雰囲気ガスを窒素を含む雰囲気とすること等によって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することができる。また、磁場印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させながら行なう以外はＣＺ法の場合と同様である。このようにして、例えばシリコンウエ−ハの状態で、１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいはシリコン融液の状態で、１×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素濃度に制御することも容易に行なうことができる。
【００２２】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を６×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3の範囲に制御することが好ましい。
【００２３】
シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えば、ルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【００２４】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、結晶成長中の冷却速度を１〜１５℃／ｍｉｎに制御することが好ましい。実際にこのような結晶製造条件を実現するためには、例えば結晶の引上げ速度を調整して結晶の成長速度を増減させる方法により行なうことが可能である。あるいは、ＣＺ法または磁場印加ＣＺ法シリコン単結晶製造装置のチャンバー内において、結晶を任意の冷却速度で冷却することができる装置を設ければ良い。このような冷却装置としては、冷却ガスを吹き付けて結晶を冷却できる装置あるいは、融液面上の一定位置に、結晶を囲うように水冷リングを設ける等の方法を適用することができる。この場合、上記冷却法と結晶の引上速度を調整することによって、上記冷却速度範囲内とすることができる。
【００２５】
このようにしてＣＺ法または磁場印加ＣＺ法において、所望濃度の窒素がドープされ、所望濃度の酸素を含有し、所望の冷却速度で結晶成長がなされたシリコン単結晶棒を得ることができる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【００２６】
そして、このようにして得られたシリコン単結晶ウエーハは、空孔型欠陥（以下、ボイド系欠陥ともいう）の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に ０．２≧Ｖ／Ｓ／Ｒ の関係を満すシリコン半導体基板が得られる。その後のゲッタリング熱処理および／またはデバイス製造熱処理において熱処理を施すことにより、工業的に生産性に優れ、かつデバイス不良を発生させない程度まで表層のボイド系欠陥を低減させることができる。
【００２７】
本発明において、空孔型欠陥の体積を規定しているが、実施例では体積Ｖおよび表面積ＳはＴＥＭの試料を傾斜させ、三次元的に空孔型欠陥の形状を測定して求めた値であり、また半径ＲはこのＴＥＭ観察により求められた体積をＶとした時にＶ=4πＲ3／3の関係式から計算により求めたものである。
【００２８】
また、本発明によるシリコン半導体基板は、二次イオン質量分析法（ＳＩＭＳ）による窒素分析において測定を行い。その窒素濃度は１×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3である。そして、後述するように、シリコン単結晶中の空孔型欠陥は、添加された窒素濃度と引上げ時にそのシリコン単結晶が１１００℃の温度域を通過する時の冷却速度によりその形態が八面体から板状さらには板または／かつ板状の変形率の大きいものから酸素析出物（全面ＯＳＦ領域）となる。この領域のうち、八面体以外の形態の空孔型欠陥は、同じ体積を持つ従来の八面体空孔型欠陥系に比べて空孔型欠陥の表面積が大きくなることから、その後の熱処理で点欠陥である空孔の拡散が促進され、表面の無欠陥層を作りやすくなる。したがって、八面体空孔型欠陥に比べて表面積が増加した板状さらには板または／かつ棒状の空孔型欠陥体積と表面積の比の範囲としては条件式 ０．２≧Ｖ／Ｓ／Ｒ の関係を満たす形状の空孔型欠陥に熱処理前の状態で制御すれば良く、上記関係式を満たせば、その後の熱処理によりその空孔型欠陥を消滅させやすく出来る。そして、該条件を満足するために必要な窒素添加量は少なくとも本発明条件である１×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3が必要である。
【００２９】
さらに該ボイド系欠陥を熱処理により消滅しやすくしたシリコン半導体基板は、非酸化性雰囲気中、例えば水素、窒素、アルゴン、ヘリウム、これらのガスの１種または２種以上の混合ガス等の雰囲気中で熱処理する以前において、冷却速度が5℃／分以上のときは酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下、かつ窒素濃度が５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3であることが好ましい。また、冷却速度が1℃／分以上5℃／分未満では、８．５×１０17ａｔｏｍｓ／ｃｍ3以下、窒素濃度が１×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3であることが望ましい。そして、それぞれの窒素濃度に制御されたシリコン半導体基板中の空孔型欠陥の体積を球型とした時に冷却速度が5℃／分以上のときはその半径ＲがＲ≦３０ｎｍ、冷却速度が1℃／分以上5℃／分未満の時はその半径ＲがＲ≦７５ｎｍであることが望ましい。
【００３０】
ここで、冷却速度が1℃／分以上5℃／分未満と冷却速度が5℃／分以上で場合分けをしているのは、おおむね冷却速度5℃／分を境として、空孔型欠陥の八面体から板状、棒状を経る形態変化を引き起こす窒素濃度が変化し、同じ窒素添加量で見た場合、前者の方が表面積をより増加させる傾向があり、より大型の空孔型欠陥であってもその後の熱処理での空孔型欠陥の消滅効果は大きくなる。したがって、本発明における空孔型欠陥を球形と仮定した時の半径Ｒは前者の遅い冷却速度の場合の方がより大きい値を許容できる。
【００３１】
さらに、酸素濃度範囲を本発明記載ように冷却速度で場合分けしているのは、冷却速度が遅いほど空孔型欠陥の内壁にシリコン酸化膜が成長しやすく、空孔型欠陥が消滅するためには、初期段階としてこの内壁酸化膜を全て拡散消滅させる必要があるためである。このことから、冷却速度が遅い場合は該内壁酸化膜を薄くする必要がある。すなわち、空孔型欠陥の消滅のためになされる熱処理前のシリコン半導体基板中の酸素濃度を冷却速度が速い場合よりも低く制限する必要がある。実際には後述する本発明の範囲に熱処理前のシリコン半導体基板の酸素濃度を限定することが望ましい。
【００３２】
ＣＺ法または磁場印加ＣＺ法により冷却速度が１℃／分以上、好ましくは１〜１５℃／分で育成したシリコン単結晶から得たシリコン半導体基板のうち、本発明記載の熱処理を実施する前に０．２≧Ｖ／Ｓ／Ｒの関係を満たすシリコン半導体基板は、前記非酸化性雰囲気中にて１１５０℃以上、好ましくは１１５０〜１２５０℃の温度で、１時間以上、好ましくは最高到達温度が１１５０℃では２〜４時間、最高到達温度１２００〜１２５０℃では１〜２時間熱処理することにより表層に空孔型欠陥のないデバイス歩留まりの優れた無欠陥層を有するシリコン半導体基板が得られる。
【００３３】
本発明の目的とするシリコン半導体基板表層で空孔型欠陥を消滅させたシリコン半導体基板を得るために、空孔型欠陥の消滅しやすい形状である条件０．２≧Ｖ／Ｓ／Ｒを満たすためには、熱処理前のシリコン半導体基板中に窒素を１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3含有させれば良く、シリコン半導体基板中に該窒素濃度が添加されるためには、引き上げ時に、２×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により引き上げれば良い。そしてこのシリコン単結晶引上げ時の１１００℃の温度域を通過する時の冷却速度が１℃／分以上であれば良い。さらにより好ましくは窒素濃度と冷却速度をそれぞれ限定した方が、空孔型欠陥の消滅を目的とした熱処理後にシリコン基板表面の空孔型欠陥の消滅領域をより深い領域まで確保できる。その限定は冷却速度が１℃／分以上５℃／分未満の場合は、シリコン半導体基板中で窒素濃度1×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3、該濃度の窒素添加がされるためには引き上げ時のシリコン融液中では１×１０18〜１．５×１０19ａｔｏｍｓ／ｃｍ3であることが望ましい。また、冷却速度が５℃／分以上の場合はシリコン半導体基板中で窒素濃度５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3、該濃度の窒素添加がされるためには引き上げ時のシリコン融液中では２×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3であることが望ましい。そして該条件にて育成したシリコン単結晶から得たシリコン半導体基板を、前記非酸化性雰囲気中にて１１５０℃以上、好ましくは１１５０〜１２５０℃の温度で、１時間以上、好ましくは最高到達温度が１１５０℃では２〜４時間、最高到達温度１２００〜１２５０℃では１〜２時間熱処理することにより表層に空孔型欠陥のないデバイス歩留まりの優れた半導体基板が得られる。
【００３４】
また、前述した通り空孔型欠陥の内壁酸化膜も制御する必要があり、引き上げ時に冷却速度が１℃／分以上５℃／分未満の場合は熱処理前の酸素濃度が８．５×１０17ａｔｏｍｓ/ｃｍ3以下が望ましく、冷却速度が５℃／分以上の場合は、熱処理前の酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下であることが望ましい。
【００３５】
また、本発明によれば、前記半径ＲがＲ≦３０ｎｍである前記シリコン半導体基板を、前記非酸化性雰囲気で１２００℃以上、好ましくは１２００〜１２５０℃での熱処理を行ない、該熱処理により半導体基板中心の表面から１μｍ深さでの酸素濃度が６×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度２倍以上の濃度を示す窒素偏析による局所濃化部を持つようにシリコン半導体基板を製造した場合、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で１×１０9個／ｃｍ3以上であるデバイス歩留まりの良い、ゲッタリング特性に優れたシリコン半導体基板を製造できる。
【００３６】
また、本発明によれば前記半径ＲがＲ≦７５ｎｍである前記シリコン半導体基板を、前記非酸化性雰囲気で１２００℃以上、好ましくは１２００〜１２５０℃での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃化部を持つようなシリコン半導体基板を製造した場合、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で５×１０8個／ｃｍ3以上であるデバイス歩留まりに優れ、かつゲッタリング特性の優れたシリコン半導体基板を製造できる。
【００３７】
【実施例】
以下、本発明を、実施例および比較例を挙げてより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３８】
ＣＺ法により、直径6インチウエーハの場合は１８インチ、また8インチウエーハの場合は２２インチ、１２インチウエーハの場合は２４インチの石英ルツボに、原料多結晶シリコンをチャージし、表１に示すように、直径６インチおよび８インチ、１２インチ、Ｐ型、方位＜１００＞、抵抗率８．５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて調製した。
【００３９】
窒素ドープ量の制御は、原料中に予め所定量の窒化珪素膜を有するシリコンウエーハを投入しておくことにより行なった。酸素濃度の制御は、引き上げ中ルツボ回転を制御することにより行なった。冷却速度の制御は、単結晶棒の引上げ速度を変化させ、結晶の成長速度を変化させることにより行なった。得られたシリコン単結晶棒の測定値は、表１に示すとおりであった。
【００４０】
【表１】
【００４１】
このようにして得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープ量、酸素濃度及び冷却速度以外の条件はほぼ同一としたシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【００４２】
そしてこのようにして得られたシリコン単結晶ウエーハに空孔型欠陥消滅およびゲッタリング熱処理を目的とした熱処理を施した。この場合の熱処理は、シリコン単結晶ウエーハを水素２０容量％とアルゴン８０容量％から成る雰囲気下で、８００〜１０００℃の温度域では、８℃／ｍｉｎの昇温率、１０００〜１１００℃の温度域では４℃／ｍｉｎの昇温率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉｎの昇温率で昇温し、最高到達温度が１１５０℃では４時間または８時間保持または１２００℃では３０分から２時間保持した後、１２００〜１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１１００〜８００℃の温度域では４℃／ｍｉｎの降温率で冷却することにより行なった。なお、この熱処理の際の非酸化性雰囲気はアルゴンおよび水素容量％の比率を変えても同様であり、極端にはアルゴン１００容量％であっても良い。
【００４３】
ついで、これらのシリコン単結晶ウエーハの無欠陥層深さを評価した。この無欠陥層深さの評価は、まず表面再研磨を行い、表面からの研磨除去量を変えたウエーハを準備した。そして、ＳＣ−１混合液（アンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及び超純水の１：１：２０の混合液）にて、ウエーハを温度約８０℃で１時間洗浄することにより微小なＣＯＰを顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製ＳＰ１パーティクル測定装置にて、そのウエーハ表面に存在する大きさが０．１０μｍ以上のＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）について、ＣＯＰ数をカウントすることによって測定する。そして、このＳＣ−１混合液による洗浄を１０回繰り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定したＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングにより除去した体積で除し、ＣＯＰ体積密度を計算する。研磨除去は除去量の狙いとして、１，３，５，７，１０，１２μｍの深さまで行なった。
【００４４】
また、無欠陥層深さについては、上記と同様に、表面からの研磨除去量を変えたウエーハについて、酸化膜耐圧品質を評価することによっても行なった。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）のＣモード収率、詳しくはリンドープポリシリコン電極（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内の全ての電極を測定した場合の良品率を調べた。
【００４５】
実施例1（直径６インチウエーハ）
請求項１項記載の空孔型欠陥形状の関係式 ０．２≧Ｖ／Ｓ／Ｒ を満たす例を【表２】に示す。
空孔型欠陥（以下ボイド）体積は、単結晶体Ｑから加工したウエーハの方がやや大きいにもかかわらず、ボイド変形率（Ｖ／Ｓ／Ｒ）が高いため、５μｍ深さでのＴＺＤＢ合格率（１００ｍＡを印加した時に、ウエーハの全セル中に占める１１ＭＶ／ｃｍ以上のセルの比）が高いことが確認された。このことから、本請求項1で規定したボイド変形率の範囲にボイドの形態変化を制御すれば、ウエーハに加工後の熱処理において空孔型欠陥を消滅させやすいといえる。
【００４６】
実施例２（直径６インチウエーハ）
請求項３（請求項１および２も満たす）の熱処理前ウエーハを使用し、請求項７（請求項５および６も満足する）の条件内のシリコン半導体基板の実施例を以下の【表３】に示す。
本発明の規定している窒素濃度および酸素濃度、冷却速度が本発明の範囲を満たしていることから、請求項１のボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満たすとともに、空孔型欠陥の存在する無欠陥層深さ（表中ではＣＯＰ ＤＺと表記）が従来よりも深い領域まで達成できている。なお、このＣＯＰ ＤＺ層には酸素析出物欠陥は観察されていなかった。
【００４７】
なお、ＣＯＰ ＤＺの定義はＳＣ-1繰り返し洗浄によるＣＯＰ体積密度が２×１０5個／ｃｍ3以下であり、かつＴＺＤＢ評価により１００ｍＡ／ｃｍ2を印加した時の１１ＭＶ／ｃｍ以上を満たす領域が９０％以上を満たす深さである。
【００４８】
比較例１（直径６インチウエーハ）
本発明の請求項３（請求項１および２についても）を満足しない熱処理前のシリコン半導体基板を使用し、請求項７を満たす条件で熱処理を実施した場合の熱処理後のシリコン半導体基板についてＣＯＰ ＤＺを確認した結果を【表４】に示す。
【００４９】
その結果、本比較例においては、窒素濃度が請求項２および３を満足しないため請求項１を満たさないことにより、前述した実施例２に比べてＣＯＰ ＤＺが従来並に浅いことが確認された。
【００５０】
実施例３（直径８インチウエーハ）
請求項４（請求項１および２も満たす）の熱処理前ウエーハを使用し、請求項８（請求項５および６も満足する）の条件内のシリコン半導体基板の実施例を以下の【表５】のインゴット（ＩＧの列）Ｈ，Ｉに示し、請求項１を満たすシリコン半導体基板の実施例をインゴットＯで確認した。
【００５１】
その結果、本発明の規定している熱処理を実施する前の窒素濃度および酸素濃度、冷却速度が発明記載の条件を満たしていることから、請求項１のボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満たしており、上記表５の実施例において、空孔型欠陥の存在する無欠陥層深さ（表中ではＣＯＰ ＤＺと表記）が従来よりも深い領域まで達成できている。なお、このＣＯＰ ＤＺ層内には酸素析出物欠陥は観察されていなかった。なお、インゴットＨ，Ｉにおいては請求項４に規定した窒素濃度範囲を満足しているが、インゴットＯは満足せず、請求項１のみ満たしている。このため、熱処理時間が不十分であるとＣＯＰ ＤＺは浅くなっている。
【００５２】
比較例２（直径８および１２インチウエーハ）
本発明の規定範囲を満たさない比較例を以下の【表６】に示す。本比較例において窒素濃度が本発明の範囲外であるため、ボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満足していない。この比較例は従来技術の発明の範囲であり、前述した実施例３に比べてＣＯＰ ＤＺが非常に浅くなっている。
【００５３】
ここでインゴットＭは８インチであるが、冷却速度が低く、Ｐは１２インチであり、前述した非酸化性雰囲気で１１５０℃の熱処理を８時間行っても、ボイド体積が大きいためボイドが消滅しにくい。このようにシリコン半導体基板の口径が大型化するほどボイドは消滅させにくくなり、本発明の効果が必要であることが示唆される。
【００５４】
比較例３（直径８インチウエーハ）
【００５５】
【表７】に本発明の請求項１は満足するが、請求項４を満足しない熱処理前シリコン半導体基板を使用し、請求項８の熱処理条件を実施した例を示す。
【００５６】
上記条件ではボイド形態が本発明の請求項１の規定範囲の変化を起しているが、ボイド体積が大きすぎて熱処理でボイドの消滅がしにくい。従って、より望ましいのは前述した実施例３に示したように窒素濃度を請求項４の範囲にすることがより望ましいことが示されている。しかし、先の比較例２で示したような本発明請求項１記載のボイド形態変化を起していない場合（窒素無添加材の熱処理後ウエハ）に比べて、より深い領域までＣＯＰ ＤＺが広がっている。
【００５７】
以上の実施例および比較例から、より深いＣＯＰ ＤＺを持シリコン半導体基板を製造するには本発明の請求項１を満たし、さらに請求項４に記載の窒素濃度、酸素濃度、冷却速度の範囲の熱処理前ウエーハを使用して、請求項８記載の熱処理条件で熱処理をすることが望ましいことが解る。
【００５８】
実施例５（直径６，８，１２インチウエーハで最高到達温度１２００℃の場合）
本発明の請求項９および１０に記載した発明に対しての実施例であり、１０μｍ程度までの非常に深いＣＯＰ ＤＺを実現できるシリコン半導体基板を提供することを目的とする。さらに、請求項７および８と同程度の深さのＣＯＰ ＤＺを実現すると共に、製造時間の短縮化も実現することも目的とした実施例を【表８】に示す。
【００５９】
請求項９および１０は本発明の請求項３および４を満たす熱処理前シリコン半導体基板を使用し、請求項９および１０の熱処理をすることにより、ＣＯＰ ＤＺが５μｍ以上１２μｍ未満のシリコン半導体基板の製造技術である。
【００６０】
【表８】において、インゴットＡおよびＣのように請求項３を満たす熱処理前シリコン半導体基板を請求項９記載の熱処理を実施したところ、ＣＯＰ ＤＺは全て５μｍ以上１２μｍ未満であった。なお、この時の表面から１μｍ深さの酸素濃度を二次イオン質量分析法（ＳＩＭＳ）で測定したところ、６×１０16ａｔｏｍｓ／ｃｍ3以下であった。そして不純物ゲッタリングに有効な酸素析出物密度をＢＭＤアナライザーで測定したところ、１×１０9個／ｃｍ３以上であった。
【００６１】
また、インゴットＨ，Ｉ，Ｏのように請求項４を満たす熱処理前シリコン半導体基板を請求項１０記載の熱処理を実施したところ、ＣＯＰ ＤＺは全て５μｍ以上１２μｍ未満であった。なお、この時の表面から１μｍ深さの酸素濃度を二次イオン質量分析法（ＳＩＭＳ）で測定したところ、５×１０16ａｔｏｍｓ／ｃｍ３以下であった。そして不純物ゲッタリングに有効な酸素析出物密度をＢＭＤアナライザーで測定したところ、１×１０9個／ｃｍ３以上であった。
【００６２】
また、請求項７および８との比較がしやすいように、表８の結果をまとめた。
つまり実施例１および２のように熱処理温度が１１５０℃で熱処理をした場合と、１２００℃で熱処理をした場合の熱処理時間比の比較を行い、その結果を【表９】に示した（１１５０℃×４時間を１とした時の比率で表記）。なお、熱処理時間とは６インチの場合は８００℃にて炉内挿入、８インチ、１２インチの場合は７００℃挿入し、１１５０℃および１２００℃までの昇温および降温の時間を含んでいる。
【００６３】
【表２】
【００６４】
【表３】
【００６５】
【表４】
【００６６】
【表５】
【００６７】
【表６】
【００６８】
【表７】
【００６９】
【表８】
【００７０】
【表９】
【００７１】
上記【表９】の通り、請求項１のようなボイドの表面積が大きくなり、ボイドの体積が請求項３および４になったウエーハを使用し、本発明の条件にて１２００℃の温度で熱処理をすると、同一ウエーハ径で比較した場合、アニール工程時間が同じであればＣＯＰ ＤＺを広くできたり、同程度のＣＯＰ ＤＺを実現しようとすれば熱処理工程時間の短縮が図れるという品質および生産性に適したシリコン半導体基板を作成可能となる。
【００７２】
また、ウエーハ径が大型化し、ボイド体積が大型化しても５μｍという十分深い表層無欠陥層（ＣＯＰ ＤＺ）を達成できる。
【００７３】
なお、本明細において、ＣＯＰ ＤＺとは繰り返し洗浄によるＣＯＰ体積密度が２×１０5個／ｃｍ3以下であり、かつＴＺＤＢ合格率９０％以上を満たした時にその深さの無欠陥性有りと定義しており、むろんこの領域には不純物ゲッタリングに有用な酸素析出物は見られない。
【００７４】
【発明の効果】
以上述べたように、本発明によるシリコン半導体基板は、アニール材による空孔欠陥の消滅しやすい範囲に窒素添加量および酸素濃度、引き上げ時の１１００℃の温度域を通過する時の冷却速度を特定の範囲にすることによりデバイス歩留まりの良い高品質シリコン半導体基板を製造することができる。また、製造時間の短縮化も実現できる。
【発明の属する技術分野】
本発明は、シリコン半導体基板およびその製造方法に関するものである。詳しく述べると、ボイド系製品の無欠陥領域を得るため、該ボイド系欠陥を熱処理により消滅が容易な形状にしたシリコン半導体基板を使用し、その後の熱処理により表層無欠陥層が深く、デバイス特性に優れ、良好なゲッタリング特性を持つシリコン半導体基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板の表層無欠陥性の改善では、水素雰囲気中で１２００℃の温度にて1時間以上の熱処理を実施し、表層から１０μｍまで酸素析出物欠陥のない無欠陥層が広がっている技術が報告されており（特開平６−２５２１５４）、この時1ないし３μｍまでの深さまで空孔型欠陥が消滅していることが知られている。最近では窒素を添加することにより空孔型欠陥を高密度で小さくすることにより表層からより深い領域まで該空孔型欠陥を消滅させる技術も報告されるに至った（特開平１１−１３５５１１、特開２０００-２５６０９２）。このうちの後者の発明においては、空孔型欠陥の形態の変化に着目してその形状で窒素添加効果を記載している。
【０００３】
しかし、該先行技術は窒素添加効果が空孔型欠陥に及ぼす形態変化効果を記載したにすぎず、空孔型欠陥を消滅させるために実施される熱処理に対する効果的な窒素濃度、酸素濃度、引上げ時の１１００℃の温度域を通過する時の冷却速度（以下冷却速度とのみ記述）の限定がなされていない。すなわち、空孔型欠陥において、熱処理で消滅する際に空孔型欠陥の表面から点欠陥である空孔が拡散していくわけであるが、その時にその拡散は空孔型欠陥の外周部分の表面積に比例するわけであり、空孔型欠陥消滅に必要な限定がなされたとは言えない。
【０００４】
実際、先行技術では熱処理後の欠陥も表層から０．５μｍ深さで欠陥残存率がパーセントオーダーまでしか消滅しておらず、空孔型欠陥を工業的に生産性の優れた製造条件でデバイス作成に影響の出ない密度まで消滅させる十分な限定がなされていない。
【０００５】
さらに該先行技術では現在要求されている大口径化により空孔型欠陥がその製造条件により、より大型の空孔型欠陥に成長することを考えると、適量な窒素添加がなされないとその効果が不十分であることが予想され、表層から深い領域までは空孔型欠陥が消滅した工業的に有用なシリコン半導体基板を作成する上では条件限定の不足という欠点を有している。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、以上のような従来技術の欠点に鑑み、新規なシリコン半導体基板およびその製造方法を提供することにある。
【０００７】
すなわち、本発明では従来技術で製造できていない表層からより深い領域まで空孔型欠陥を消滅させることが可能で、同一熱処理温度で比べた場合、従来よりもより深い領域まで空孔型欠陥を消滅させることが可能である。
【０００８】
また同じ深さの無欠陥層を得るのに、従来技術に比べより短時間の熱処理で所望の深さの無欠陥層を有するシリコン半導体基板を作成する製造法およびそのために必要なシリコン半導体基板を提供するものである。
【０００９】
【課題を解決するための手段】
上記諸目的は、下記（１）〜（１０）により達成される。
【００１０】
（１） チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、空孔型欠陥の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に、０．２≧Ｖ／Ｓ／Ｒの関係を満たすことを特徴とするシリコン半導体基板。
【００１１】
（２） 窒素を１×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下で含有することを特徴とする前記（１）に記載のシリコン半導体基板。
【００１２】
（３） 酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦３０ｎｍであることを特徴とする前記（１）に記載のシリコン半導体基板。
【００１３】
（４） 酸素濃度が８．５×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ窒素濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦７５ｎｍであることを特徴とする前記（１）記載のシリコン半導体基板。
【００１４】
（５） チョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が１℃／分以上で育成したシリコン単結晶から得た前記（１）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１５】
（６） １×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が１℃／分以上で育成したシリコン単結晶から得た前記（２）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１６】
（７） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により冷却速度が５℃／分以上で育成したシリコン単結晶から得た前記（３）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１７】
（８） １×１０18ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により１１００℃での冷却速度が１℃／分以上かつ５℃／分未満で育成したシリコン単結晶から得た前記（４）に記載のシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
【００１８】
（９） 前記（３）に記載のシリコン半導体基板を非酸化性雰囲気で１２００℃以上での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が６×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃化部を持ち、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で１×１０9個／ｃｍ3以上であることを特徴とするシリコン半導体基板の製造方法。
【００１９】
（１０） 前記（４）に記載のシリコン半導体基板を非酸化性雰囲気で１２００℃以上での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃度部を持ち、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で５×１０8個／ｃｍ3以上であることを特徴とするシリコン半導体基板の製造方法。
【００２０】
【発明の実施の形態】
本発明によるシリコン半導体基板は、チョクラルスキー法（以下、「ＣＺ法」という。）または磁場印加チョクラルスキー法（以下、「磁場印加ＣＺ法」という。）により育成したシリコン単結晶棒を所定の厚みにスライスして得られるものである。
【００２１】
すなわち、ＣＺ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、予め石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、または雰囲気ガスを窒素を含む雰囲気とすること等によって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することができる。また、磁場印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させながら行なう以外はＣＺ法の場合と同様である。このようにして、例えばシリコンウエ−ハの状態で、１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいはシリコン融液の状態で、１×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素濃度に制御することも容易に行なうことができる。
【００２２】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を６×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3の範囲に制御することが好ましい。
【００２３】
シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えば、ルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【００２４】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、結晶成長中の冷却速度を１〜１５℃／ｍｉｎに制御することが好ましい。実際にこのような結晶製造条件を実現するためには、例えば結晶の引上げ速度を調整して結晶の成長速度を増減させる方法により行なうことが可能である。あるいは、ＣＺ法または磁場印加ＣＺ法シリコン単結晶製造装置のチャンバー内において、結晶を任意の冷却速度で冷却することができる装置を設ければ良い。このような冷却装置としては、冷却ガスを吹き付けて結晶を冷却できる装置あるいは、融液面上の一定位置に、結晶を囲うように水冷リングを設ける等の方法を適用することができる。この場合、上記冷却法と結晶の引上速度を調整することによって、上記冷却速度範囲内とすることができる。
【００２５】
このようにしてＣＺ法または磁場印加ＣＺ法において、所望濃度の窒素がドープされ、所望濃度の酸素を含有し、所望の冷却速度で結晶成長がなされたシリコン単結晶棒を得ることができる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【００２６】
そして、このようにして得られたシリコン単結晶ウエーハは、空孔型欠陥（以下、ボイド系欠陥ともいう）の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に ０．２≧Ｖ／Ｓ／Ｒ の関係を満すシリコン半導体基板が得られる。その後のゲッタリング熱処理および／またはデバイス製造熱処理において熱処理を施すことにより、工業的に生産性に優れ、かつデバイス不良を発生させない程度まで表層のボイド系欠陥を低減させることができる。
【００２７】
本発明において、空孔型欠陥の体積を規定しているが、実施例では体積Ｖおよび表面積ＳはＴＥＭの試料を傾斜させ、三次元的に空孔型欠陥の形状を測定して求めた値であり、また半径ＲはこのＴＥＭ観察により求められた体積をＶとした時にＶ=4πＲ3／3の関係式から計算により求めたものである。
【００２８】
また、本発明によるシリコン半導体基板は、二次イオン質量分析法（ＳＩＭＳ）による窒素分析において測定を行い。その窒素濃度は１×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3である。そして、後述するように、シリコン単結晶中の空孔型欠陥は、添加された窒素濃度と引上げ時にそのシリコン単結晶が１１００℃の温度域を通過する時の冷却速度によりその形態が八面体から板状さらには板または／かつ板状の変形率の大きいものから酸素析出物（全面ＯＳＦ領域）となる。この領域のうち、八面体以外の形態の空孔型欠陥は、同じ体積を持つ従来の八面体空孔型欠陥系に比べて空孔型欠陥の表面積が大きくなることから、その後の熱処理で点欠陥である空孔の拡散が促進され、表面の無欠陥層を作りやすくなる。したがって、八面体空孔型欠陥に比べて表面積が増加した板状さらには板または／かつ棒状の空孔型欠陥体積と表面積の比の範囲としては条件式 ０．２≧Ｖ／Ｓ／Ｒ の関係を満たす形状の空孔型欠陥に熱処理前の状態で制御すれば良く、上記関係式を満たせば、その後の熱処理によりその空孔型欠陥を消滅させやすく出来る。そして、該条件を満足するために必要な窒素添加量は少なくとも本発明条件である１×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3が必要である。
【００２９】
さらに該ボイド系欠陥を熱処理により消滅しやすくしたシリコン半導体基板は、非酸化性雰囲気中、例えば水素、窒素、アルゴン、ヘリウム、これらのガスの１種または２種以上の混合ガス等の雰囲気中で熱処理する以前において、冷却速度が5℃／分以上のときは酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下、かつ窒素濃度が５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3であることが好ましい。また、冷却速度が1℃／分以上5℃／分未満では、８．５×１０17ａｔｏｍｓ／ｃｍ3以下、窒素濃度が１×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3であることが望ましい。そして、それぞれの窒素濃度に制御されたシリコン半導体基板中の空孔型欠陥の体積を球型とした時に冷却速度が5℃／分以上のときはその半径ＲがＲ≦３０ｎｍ、冷却速度が1℃／分以上5℃／分未満の時はその半径ＲがＲ≦７５ｎｍであることが望ましい。
【００３０】
ここで、冷却速度が1℃／分以上5℃／分未満と冷却速度が5℃／分以上で場合分けをしているのは、おおむね冷却速度5℃／分を境として、空孔型欠陥の八面体から板状、棒状を経る形態変化を引き起こす窒素濃度が変化し、同じ窒素添加量で見た場合、前者の方が表面積をより増加させる傾向があり、より大型の空孔型欠陥であってもその後の熱処理での空孔型欠陥の消滅効果は大きくなる。したがって、本発明における空孔型欠陥を球形と仮定した時の半径Ｒは前者の遅い冷却速度の場合の方がより大きい値を許容できる。
【００３１】
さらに、酸素濃度範囲を本発明記載ように冷却速度で場合分けしているのは、冷却速度が遅いほど空孔型欠陥の内壁にシリコン酸化膜が成長しやすく、空孔型欠陥が消滅するためには、初期段階としてこの内壁酸化膜を全て拡散消滅させる必要があるためである。このことから、冷却速度が遅い場合は該内壁酸化膜を薄くする必要がある。すなわち、空孔型欠陥の消滅のためになされる熱処理前のシリコン半導体基板中の酸素濃度を冷却速度が速い場合よりも低く制限する必要がある。実際には後述する本発明の範囲に熱処理前のシリコン半導体基板の酸素濃度を限定することが望ましい。
【００３２】
ＣＺ法または磁場印加ＣＺ法により冷却速度が１℃／分以上、好ましくは１〜１５℃／分で育成したシリコン単結晶から得たシリコン半導体基板のうち、本発明記載の熱処理を実施する前に０．２≧Ｖ／Ｓ／Ｒの関係を満たすシリコン半導体基板は、前記非酸化性雰囲気中にて１１５０℃以上、好ましくは１１５０〜１２５０℃の温度で、１時間以上、好ましくは最高到達温度が１１５０℃では２〜４時間、最高到達温度１２００〜１２５０℃では１〜２時間熱処理することにより表層に空孔型欠陥のないデバイス歩留まりの優れた無欠陥層を有するシリコン半導体基板が得られる。
【００３３】
本発明の目的とするシリコン半導体基板表層で空孔型欠陥を消滅させたシリコン半導体基板を得るために、空孔型欠陥の消滅しやすい形状である条件０．２≧Ｖ／Ｓ／Ｒを満たすためには、熱処理前のシリコン半導体基板中に窒素を１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3含有させれば良く、シリコン半導体基板中に該窒素濃度が添加されるためには、引き上げ時に、２×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により引き上げれば良い。そしてこのシリコン単結晶引上げ時の１１００℃の温度域を通過する時の冷却速度が１℃／分以上であれば良い。さらにより好ましくは窒素濃度と冷却速度をそれぞれ限定した方が、空孔型欠陥の消滅を目的とした熱処理後にシリコン基板表面の空孔型欠陥の消滅領域をより深い領域まで確保できる。その限定は冷却速度が１℃／分以上５℃／分未満の場合は、シリコン半導体基板中で窒素濃度1×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3、該濃度の窒素添加がされるためには引き上げ時のシリコン融液中では１×１０18〜１．５×１０19ａｔｏｍｓ／ｃｍ3であることが望ましい。また、冷却速度が５℃／分以上の場合はシリコン半導体基板中で窒素濃度５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3、該濃度の窒素添加がされるためには引き上げ時のシリコン融液中では２×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3であることが望ましい。そして該条件にて育成したシリコン単結晶から得たシリコン半導体基板を、前記非酸化性雰囲気中にて１１５０℃以上、好ましくは１１５０〜１２５０℃の温度で、１時間以上、好ましくは最高到達温度が１１５０℃では２〜４時間、最高到達温度１２００〜１２５０℃では１〜２時間熱処理することにより表層に空孔型欠陥のないデバイス歩留まりの優れた半導体基板が得られる。
【００３４】
また、前述した通り空孔型欠陥の内壁酸化膜も制御する必要があり、引き上げ時に冷却速度が１℃／分以上５℃／分未満の場合は熱処理前の酸素濃度が８．５×１０17ａｔｏｍｓ/ｃｍ3以下が望ましく、冷却速度が５℃／分以上の場合は、熱処理前の酸素濃度が９．５×１０17ａｔｏｍｓ／ｃｍ3以下であることが望ましい。
【００３５】
また、本発明によれば、前記半径ＲがＲ≦３０ｎｍである前記シリコン半導体基板を、前記非酸化性雰囲気で１２００℃以上、好ましくは１２００〜１２５０℃での熱処理を行ない、該熱処理により半導体基板中心の表面から１μｍ深さでの酸素濃度が６×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度２倍以上の濃度を示す窒素偏析による局所濃化部を持つようにシリコン半導体基板を製造した場合、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で１×１０9個／ｃｍ3以上であるデバイス歩留まりの良い、ゲッタリング特性に優れたシリコン半導体基板を製造できる。
【００３６】
また、本発明によれば前記半径ＲがＲ≦７５ｎｍである前記シリコン半導体基板を、前記非酸化性雰囲気で１２００℃以上、好ましくは１２００〜１２５０℃での熱処理を行なうことにより、半導体基板中心の表面から１μｍ深さでの酸素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以下であり、二次イオン質量分析法（ＳＩＭＳ）による窒素濃度測定において該シリコン基板深さ中心に平均信号強度の２倍以上の濃度を示す窒素偏析による局所濃化部を持つようなシリコン半導体基板を製造した場合、表面から少なくとも５μｍ以上かつ１２μｍ未満の深さの表層無欠陥層を持ち、さらに酸素析出物密度がシリコン基板中央部の深さ中心で５×１０8個／ｃｍ3以上であるデバイス歩留まりに優れ、かつゲッタリング特性の優れたシリコン半導体基板を製造できる。
【００３７】
【実施例】
以下、本発明を、実施例および比較例を挙げてより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３８】
ＣＺ法により、直径6インチウエーハの場合は１８インチ、また8インチウエーハの場合は２２インチ、１２インチウエーハの場合は２４インチの石英ルツボに、原料多結晶シリコンをチャージし、表１に示すように、直径６インチおよび８インチ、１２インチ、Ｐ型、方位＜１００＞、抵抗率８．５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて調製した。
【００３９】
窒素ドープ量の制御は、原料中に予め所定量の窒化珪素膜を有するシリコンウエーハを投入しておくことにより行なった。酸素濃度の制御は、引き上げ中ルツボ回転を制御することにより行なった。冷却速度の制御は、単結晶棒の引上げ速度を変化させ、結晶の成長速度を変化させることにより行なった。得られたシリコン単結晶棒の測定値は、表１に示すとおりであった。
【００４０】
【表１】
このようにして得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープ量、酸素濃度及び冷却速度以外の条件はほぼ同一としたシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【００４２】
そしてこのようにして得られたシリコン単結晶ウエーハに空孔型欠陥消滅およびゲッタリング熱処理を目的とした熱処理を施した。この場合の熱処理は、シリコン単結晶ウエーハを水素２０容量％とアルゴン８０容量％から成る雰囲気下で、８００〜１０００℃の温度域では、８℃／ｍｉｎの昇温率、１０００〜１１００℃の温度域では４℃／ｍｉｎの昇温率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉｎの昇温率で昇温し、最高到達温度が１１５０℃では４時間または８時間保持または１２００℃では３０分から２時間保持した後、１２００〜１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１１００〜８００℃の温度域では４℃／ｍｉｎの降温率で冷却することにより行なった。なお、この熱処理の際の非酸化性雰囲気はアルゴンおよび水素容量％の比率を変えても同様であり、極端にはアルゴン１００容量％であっても良い。
【００４３】
ついで、これらのシリコン単結晶ウエーハの無欠陥層深さを評価した。この無欠陥層深さの評価は、まず表面再研磨を行い、表面からの研磨除去量を変えたウエーハを準備した。そして、ＳＣ−１混合液（アンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及び超純水の１：１：２０の混合液）にて、ウエーハを温度約８０℃で１時間洗浄することにより微小なＣＯＰを顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製ＳＰ１パーティクル測定装置にて、そのウエーハ表面に存在する大きさが０．１０μｍ以上のＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）について、ＣＯＰ数をカウントすることによって測定する。そして、このＳＣ−１混合液による洗浄を１０回繰り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定したＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングにより除去した体積で除し、ＣＯＰ体積密度を計算する。研磨除去は除去量の狙いとして、１，３，５，７，１０，１２μｍの深さまで行なった。
【００４４】
また、無欠陥層深さについては、上記と同様に、表面からの研磨除去量を変えたウエーハについて、酸化膜耐圧品質を評価することによっても行なった。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）のＣモード収率、詳しくはリンドープポリシリコン電極（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内の全ての電極を測定した場合の良品率を調べた。
【００４５】
実施例1（直径６インチウエーハ）
請求項１項記載の空孔型欠陥形状の関係式 ０．２≧Ｖ／Ｓ／Ｒ を満たす例を【表２】に示す。
空孔型欠陥（以下ボイド）体積は、単結晶体Ｑから加工したウエーハの方がやや大きいにもかかわらず、ボイド変形率（Ｖ／Ｓ／Ｒ）が高いため、５μｍ深さでのＴＺＤＢ合格率（１００ｍＡを印加した時に、ウエーハの全セル中に占める１１ＭＶ／ｃｍ以上のセルの比）が高いことが確認された。このことから、本請求項1で規定したボイド変形率の範囲にボイドの形態変化を制御すれば、ウエーハに加工後の熱処理において空孔型欠陥を消滅させやすいといえる。
【００４６】
実施例２（直径６インチウエーハ）
請求項３（請求項１および２も満たす）の熱処理前ウエーハを使用し、請求項７（請求項５および６も満足する）の条件内のシリコン半導体基板の実施例を以下の【表３】に示す。
本発明の規定している窒素濃度および酸素濃度、冷却速度が本発明の範囲を満たしていることから、請求項１のボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満たすとともに、空孔型欠陥の存在する無欠陥層深さ（表中ではＣＯＰ ＤＺと表記）が従来よりも深い領域まで達成できている。なお、このＣＯＰ ＤＺ層には酸素析出物欠陥は観察されていなかった。
【００４７】
なお、ＣＯＰ ＤＺの定義はＳＣ-1繰り返し洗浄によるＣＯＰ体積密度が２×１０5個／ｃｍ3以下であり、かつＴＺＤＢ評価により１００ｍＡ／ｃｍ2を印加した時の１１ＭＶ／ｃｍ以上を満たす領域が９０％以上を満たす深さである。
【００４８】
比較例１（直径６インチウエーハ）
本発明の請求項３（請求項１および２についても）を満足しない熱処理前のシリコン半導体基板を使用し、請求項７を満たす条件で熱処理を実施した場合の熱処理後のシリコン半導体基板についてＣＯＰ ＤＺを確認した結果を【表４】に示す。
【００４９】
その結果、本比較例においては、窒素濃度が請求項２および３を満足しないため請求項１を満たさないことにより、前述した実施例２に比べてＣＯＰ ＤＺが従来並に浅いことが確認された。
【００５０】
実施例３（直径８インチウエーハ）
請求項４（請求項１および２も満たす）の熱処理前ウエーハを使用し、請求項８（請求項５および６も満足する）の条件内のシリコン半導体基板の実施例を以下の【表５】のインゴット（ＩＧの列）Ｈ，Ｉに示し、請求項１を満たすシリコン半導体基板の実施例をインゴットＯで確認した。
【００５１】
その結果、本発明の規定している熱処理を実施する前の窒素濃度および酸素濃度、冷却速度が発明記載の条件を満たしていることから、請求項１のボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満たしており、上記表５の実施例において、空孔型欠陥の存在する無欠陥層深さ（表中ではＣＯＰ ＤＺと表記）が従来よりも深い領域まで達成できている。なお、このＣＯＰ ＤＺ層内には酸素析出物欠陥は観察されていなかった。なお、インゴットＨ，Ｉにおいては請求項４に規定した窒素濃度範囲を満足しているが、インゴットＯは満足せず、請求項１のみ満たしている。このため、熱処理時間が不十分であるとＣＯＰ ＤＺは浅くなっている。
【００５２】
比較例２（直径８および１２インチウエーハ）
本発明の規定範囲を満たさない比較例を以下の【表６】に示す。本比較例において窒素濃度が本発明の範囲外であるため、ボイド形態変化の関係式０．２≧Ｖ／Ｓ／Ｒを満足していない。この比較例は従来技術の発明の範囲であり、前述した実施例３に比べてＣＯＰ ＤＺが非常に浅くなっている。
【００５３】
ここでインゴットＭは８インチであるが、冷却速度が低く、Ｐは１２インチであり、前述した非酸化性雰囲気で１１５０℃の熱処理を８時間行っても、ボイド体積が大きいためボイドが消滅しにくい。このようにシリコン半導体基板の口径が大型化するほどボイドは消滅させにくくなり、本発明の効果が必要であることが示唆される。
【００５４】
比較例３（直径８インチウエーハ）
【００５５】
【表７】に本発明の請求項１は満足するが、請求項４を満足しない熱処理前シリコン半導体基板を使用し、請求項８の熱処理条件を実施した例を示す。
【００５６】
上記条件ではボイド形態が本発明の請求項１の規定範囲の変化を起しているが、ボイド体積が大きすぎて熱処理でボイドの消滅がしにくい。従って、より望ましいのは前述した実施例３に示したように窒素濃度を請求項４の範囲にすることがより望ましいことが示されている。しかし、先の比較例２で示したような本発明請求項１記載のボイド形態変化を起していない場合（窒素無添加材の熱処理後ウエハ）に比べて、より深い領域までＣＯＰ ＤＺが広がっている。
【００５７】
以上の実施例および比較例から、より深いＣＯＰ ＤＺを持シリコン半導体基板を製造するには本発明の請求項１を満たし、さらに請求項４に記載の窒素濃度、酸素濃度、冷却速度の範囲の熱処理前ウエーハを使用して、請求項８記載の熱処理条件で熱処理をすることが望ましいことが解る。
【００５８】
実施例５（直径６，８，１２インチウエーハで最高到達温度１２００℃の場合）
本発明の請求項９および１０に記載した発明に対しての実施例であり、１０μｍ程度までの非常に深いＣＯＰ ＤＺを実現できるシリコン半導体基板を提供することを目的とする。さらに、請求項７および８と同程度の深さのＣＯＰ ＤＺを実現すると共に、製造時間の短縮化も実現することも目的とした実施例を【表８】に示す。
【００５９】
請求項９および１０は本発明の請求項３および４を満たす熱処理前シリコン半導体基板を使用し、請求項９および１０の熱処理をすることにより、ＣＯＰ ＤＺが５μｍ以上１２μｍ未満のシリコン半導体基板の製造技術である。
【００６０】
【表８】において、インゴットＡおよびＣのように請求項３を満たす熱処理前シリコン半導体基板を請求項９記載の熱処理を実施したところ、ＣＯＰ ＤＺは全て５μｍ以上１２μｍ未満であった。なお、この時の表面から１μｍ深さの酸素濃度を二次イオン質量分析法（ＳＩＭＳ）で測定したところ、６×１０16ａｔｏｍｓ／ｃｍ3以下であった。そして不純物ゲッタリングに有効な酸素析出物密度をＢＭＤアナライザーで測定したところ、１×１０9個／ｃｍ３以上であった。
【００６１】
また、インゴットＨ，Ｉ，Ｏのように請求項４を満たす熱処理前シリコン半導体基板を請求項１０記載の熱処理を実施したところ、ＣＯＰ ＤＺは全て５μｍ以上１２μｍ未満であった。なお、この時の表面から１μｍ深さの酸素濃度を二次イオン質量分析法（ＳＩＭＳ）で測定したところ、５×１０16ａｔｏｍｓ／ｃｍ３以下であった。そして不純物ゲッタリングに有効な酸素析出物密度をＢＭＤアナライザーで測定したところ、１×１０9個／ｃｍ３以上であった。
【００６２】
また、請求項７および８との比較がしやすいように、表８の結果をまとめた。
つまり実施例１および２のように熱処理温度が１１５０℃で熱処理をした場合と、１２００℃で熱処理をした場合の熱処理時間比の比較を行い、その結果を【表９】に示した（１１５０℃×４時間を１とした時の比率で表記）。なお、熱処理時間とは６インチの場合は８００℃にて炉内挿入、８インチ、１２インチの場合は７００℃挿入し、１１５０℃および１２００℃までの昇温および降温の時間を含んでいる。
【００６３】
【表２】
【表３】
【表４】
【表５】
【表６】
【表７】
【表８】
【表９】
上記【表９】の通り、請求項１のようなボイドの表面積が大きくなり、ボイドの体積が請求項３および４になったウエーハを使用し、本発明の条件にて１２００℃の温度で熱処理をすると、同一ウエーハ径で比較した場合、アニール工程時間が同じであればＣＯＰ ＤＺを広くできたり、同程度のＣＯＰ ＤＺを実現しようとすれば熱処理工程時間の短縮が図れるという品質および生産性に適したシリコン半導体基板を作成可能となる。
【００７２】
また、ウエーハ径が大型化し、ボイド体積が大型化しても５μｍという十分深い表層無欠陥層（ＣＯＰ ＤＺ）を達成できる。
【００７３】
なお、本明細において、ＣＯＰ ＤＺとは繰り返し洗浄によるＣＯＰ体積密度が２×１０5個／ｃｍ3以下であり、かつＴＺＤＢ合格率９０％以上を満たした時にその深さの無欠陥性有りと定義しており、むろんこの領域には不純物ゲッタリングに有用な酸素析出物は見られない。
【００７４】
【発明の効果】
以上述べたように、本発明によるシリコン半導体基板は、アニール材による空孔欠陥の消滅しやすい範囲に窒素添加量および酸素濃度、引き上げ時の１１００℃の温度域を通過する時の冷却速度を特定の範囲にすることによりデバイス歩留まりの良い高品質シリコン半導体基板を製造することができる。また、製造時間の短縮化も実現できる。
Claims (3)
- １×１０１７ａｔｏｍｓ／ｃｍ３以上かつ１．５×１０１９ａｔｏｍｓ／ｃｍ３以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法によりシリコン単結晶引上げ時の１１００℃の温度域を通過する時の冷却速度が１℃／分以上で育成したシリコン単結晶から得た、チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、空孔型欠陥の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に、０．２≧Ｖ／Ｓ／Ｒの関係を満たし、窒素を１×１０ １４ ａｔｏｍｓ／ｃｍ ３ 以上かつ１×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下で含有することを特徴とするシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
- ５×１０１７ａｔｏｍｓ／ｃｍ３以上かつ１．５×１０１９ａｔｏｍｓ／ｃｍ３以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法によりシリコン単結晶引上げ時の１１００℃の温度域を通過する時の冷却速度が５℃／分以上で育成したシリコン単結晶から得た、チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、空孔型欠陥の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に、０．２≧Ｖ／Ｓ／Ｒの関係を満たし、酸素濃度が９．５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下であり、かつ窒素濃度が５×１０ １４ ａｔｏｍｓ／ｃｍ ３ 以上かつ１×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦３０ｎｍであることを特徴とするシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
- １×１０１８ａｔｏｍｓ／ｃｍ３以上かつ１．５×１０１９ａｔｏｍｓ／ｃｍ３以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法によりシリコン単結晶引上げ時の１１００℃の温度域を通過する時の冷却速度が１℃／分以上かつ５℃／分未満で育成したシリコン単結晶から得た、チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、空孔型欠陥の体積をＶ、表面積をＳとし、体積Ｖを持つ該空孔型欠陥と同じ体積を持つ球型欠陥を仮定した場合の該球型欠陥の半径をＲとした時に、０．２≧Ｖ／Ｓ／Ｒの関係を満たし、酸素濃度が８．５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下であり、かつ窒素濃度が１×１０ １５ ａｔｏｍｓ／ｃｍ ３ 以上かつ１×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下であるシリコン半導体基板中の空孔型欠陥の体積を球型とした時にその半径ＲがＲ≦７５ｎｍであることを特徴とするシリコン半導体基板を、非酸化性雰囲気中にて１１５０℃以上の温度で少なくとも１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280460A JP4549589B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
| DE60207657T DE60207657T2 (de) | 2001-09-14 | 2002-09-05 | Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung |
| EP02019801A EP1293591B1 (en) | 2001-09-14 | 2002-09-05 | Silicon semiconductor substrate and method for production thereof |
| KR10-2002-0054571A KR100526427B1 (ko) | 2001-09-14 | 2002-09-10 | 실리콘 반도체기판 및 그 제조방법 |
| US10/241,180 US6767848B2 (en) | 2001-09-14 | 2002-09-11 | Silicon semiconductor substrate and method for production thereof |
| TW091120811A TWI231548B (en) | 2001-09-14 | 2002-09-12 | Silicon semiconductor substrate and preparation thereof |
| CNB021431809A CN1194382C (zh) | 2001-09-14 | 2002-09-16 | 硅半导体衬底及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280460A JP4549589B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086597A JP2003086597A (ja) | 2003-03-20 |
| JP4549589B2 true JP4549589B2 (ja) | 2010-09-22 |
Family
ID=19104455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001280460A Expired - Lifetime JP4549589B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6767848B2 (ja) |
| EP (1) | EP1293591B1 (ja) |
| JP (1) | JP4549589B2 (ja) |
| KR (1) | KR100526427B1 (ja) |
| CN (1) | CN1194382C (ja) |
| DE (1) | DE60207657T2 (ja) |
| TW (1) | TWI231548B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| KR100573473B1 (ko) * | 2004-05-10 | 2006-04-24 | 주식회사 실트론 | 실리콘 웨이퍼 및 그 제조방법 |
| DE102005046726B4 (de) * | 2005-09-29 | 2012-02-02 | Siltronic Ag | Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung |
| CN103943672B (zh) * | 2006-01-20 | 2020-06-16 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
| KR100851137B1 (ko) * | 2006-10-10 | 2008-08-08 | 현대자동차주식회사 | 휠 너트의 종류 식별 및 안착용 지그장치 |
| US7977216B2 (en) * | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| EP2309038B1 (en) * | 2009-10-08 | 2013-01-02 | Siltronic AG | production method of an epitaxial wafer |
| CN103855098B (zh) * | 2012-12-04 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 闪存的存储单元的形成方法 |
| US9255343B2 (en) | 2013-03-08 | 2016-02-09 | Ut-Battelle, Llc | Iron-based composition for magnetocaloric effect (MCE) applications and method of making a single crystal |
| CN105297140B (zh) * | 2015-09-10 | 2019-10-25 | 上海超硅半导体有限公司 | 硅片及退火处理方法 |
| JP6761917B1 (ja) * | 2019-11-29 | 2020-09-30 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2000211995A (ja) * | 1998-11-17 | 2000-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法 |
| WO2000052236A1 (fr) * | 1999-03-04 | 2000-09-08 | Shin-Etsu Handotai Co., Ltd. | Plaquette de silicium |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080501B2 (ja) * | 1993-03-01 | 2000-08-28 | 東芝セラミックス株式会社 | シリコンウェーハの製造方法 |
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| US5930762A (en) * | 1996-09-24 | 1999-07-27 | Rco Software Limited | Computer aided risk management in multiple-parameter physical systems |
| JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JP3144631B2 (ja) * | 1997-08-08 | 2001-03-12 | 住友金属工業株式会社 | シリコン半導体基板の熱処理方法 |
| EP1035234A4 (en) * | 1997-08-26 | 2003-05-28 | Sumitomo Mitsubishi Silicon | HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| JPH11135511A (ja) * | 1997-10-29 | 1999-05-21 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP3596257B2 (ja) * | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
| US6021397A (en) * | 1997-12-02 | 2000-02-01 | Financial Engines, Inc. | Financial advisory system |
| TW589415B (en) * | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| US6078904A (en) * | 1998-03-16 | 2000-06-20 | Saddle Peak Systems | Risk direct asset allocation and risk resolved CAPM for optimally allocating investment assets in an investment portfolio |
| WO1999057344A1 (fr) * | 1998-05-01 | 1999-11-11 | Nippon Steel Corporation | Plaquette de semi-conducteur en silicium et son procede de fabrication |
| JPH11349393A (ja) * | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| US6413310B1 (en) * | 1998-08-31 | 2002-07-02 | Shin-Etsu Handotai Co., Ltd. | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| US6292787B1 (en) * | 1998-09-11 | 2001-09-18 | Financial Engines, Inc. | Enhancing utility and diversifying model risk in a portfolio optimization framework |
| US6219649B1 (en) * | 1999-01-21 | 2001-04-17 | Joel Jameson | Methods and apparatus for allocating resources in the presence of uncertainty |
| EP1215309B8 (en) * | 1999-08-27 | 2010-05-19 | Sumco Techxiv Corporation | Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer |
| KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP3601383B2 (ja) * | 1999-11-25 | 2004-12-15 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
| AU2001265194A1 (en) * | 2000-05-30 | 2001-12-11 | Ittai Korin | Method and system for analyzing performance of an investment portfolio together with associated risk |
| US20020062271A1 (en) * | 2000-10-13 | 2002-05-23 | Peter Breuninger | Method and system for managing portfolio accounts |
| US7536332B2 (en) * | 2001-02-02 | 2009-05-19 | Rhee Thomas A | Real life implementation of modern portfolio theory (MPT) for financial planning and portfolio management |
| US20020198809A1 (en) * | 2001-05-23 | 2002-12-26 | Daley R. Michael | System and method for managing investment accounts for a financial institution which provides investment assistance to individual client investors |
| US20020198811A1 (en) * | 2001-06-12 | 2002-12-26 | Adam Wizon | System and method for monitoring the status of analyses performed on a portfolio of financial instruments |
-
2001
- 2001-09-14 JP JP2001280460A patent/JP4549589B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-05 DE DE60207657T patent/DE60207657T2/de not_active Expired - Lifetime
- 2002-09-05 EP EP02019801A patent/EP1293591B1/en not_active Expired - Lifetime
- 2002-09-10 KR KR10-2002-0054571A patent/KR100526427B1/ko active IP Right Grant
- 2002-09-11 US US10/241,180 patent/US6767848B2/en not_active Expired - Lifetime
- 2002-09-12 TW TW091120811A patent/TWI231548B/zh not_active IP Right Cessation
- 2002-09-16 CN CNB021431809A patent/CN1194382C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2000211995A (ja) * | 1998-11-17 | 2000-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法 |
| WO2000052236A1 (fr) * | 1999-03-04 | 2000-09-08 | Shin-Etsu Handotai Co., Ltd. | Plaquette de silicium |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030134520A1 (en) | 2003-07-17 |
| EP1293591A2 (en) | 2003-03-19 |
| CN1194382C (zh) | 2005-03-23 |
| US6767848B2 (en) | 2004-07-27 |
| KR20030023509A (ko) | 2003-03-19 |
| JP2003086597A (ja) | 2003-03-20 |
| EP1293591A3 (en) | 2003-06-04 |
| CN1405841A (zh) | 2003-03-26 |
| EP1293591B1 (en) | 2005-11-30 |
| DE60207657D1 (de) | 2006-01-05 |
| TWI231548B (en) | 2005-04-21 |
| KR100526427B1 (ko) | 2005-11-08 |
| DE60207657T2 (de) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| JP3800006B2 (ja) | シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| KR101684873B1 (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| WO2010119614A1 (ja) | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 | |
| JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| KR100581046B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| KR101822479B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
| JP2004006615A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| EP1536044B1 (en) | Method of manufacturing an epitaxial silicon wafer | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| KR100688628B1 (ko) | 실리콘 웨이퍼 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP2003286094A (ja) | 半導体シリコン基板の製造方法 | |
| JP2001284362A (ja) | シリコンウェーハの製造方法 | |
| JP2003073191A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2001080992A (ja) | シリコンウエーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4549589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |