JPH11135511A - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法Info
- Publication number
- JPH11135511A JPH11135511A JP29715897A JP29715897A JPH11135511A JP H11135511 A JPH11135511 A JP H11135511A JP 29715897 A JP29715897 A JP 29715897A JP 29715897 A JP29715897 A JP 29715897A JP H11135511 A JPH11135511 A JP H11135511A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- semiconductor substrate
- less
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】 （修正有）
【解決手段】 シリコン半導体基板を不純物含有量が５
ｐｐｍ以下希ガス雰囲気中で１０００℃以上１３００℃
以下の温度で１時間以上熱処理することにより、高品質
なＤＺ層の作成が可能である。希ガスとしては一般的に
アルゴンガスが用いられ、熱処理を行う前に、基板表面
の酸化膜を１ｎｍ以下にすることにより、安定した結晶
欠陥低減効果が得られる。また、チョクラルスキー法に
より作成された引き上げ速度１．５ｍｍ／分以上で引き
上げたシリコン単結晶を用いたシリコン半導体基板を用
いたり、熱処理炉炉口にパージボックスを設け、炉口の
雰囲気中の不純物濃度を５ｐｐｍ以下にすることによ
り、さらに欠陥の低減効果をさらに高めることができ
る。 【効果】 基板表面の結晶欠陥を１０-1個／ｃｍ2以下
にしたシリコン半導体基板を安全な希ガス雰囲気を用い
て作成できる。
ｐｐｍ以下希ガス雰囲気中で１０００℃以上１３００℃
以下の温度で１時間以上熱処理することにより、高品質
なＤＺ層の作成が可能である。希ガスとしては一般的に
アルゴンガスが用いられ、熱処理を行う前に、基板表面
の酸化膜を１ｎｍ以下にすることにより、安定した結晶
欠陥低減効果が得られる。また、チョクラルスキー法に
より作成された引き上げ速度１．５ｍｍ／分以上で引き
上げたシリコン単結晶を用いたシリコン半導体基板を用
いたり、熱処理炉炉口にパージボックスを設け、炉口の
雰囲気中の不純物濃度を５ｐｐｍ以下にすることによ
り、さらに欠陥の低減効果をさらに高めることができ
る。 【効果】 基板表面の結晶欠陥を１０-1個／ｃｍ2以下
にしたシリコン半導体基板を安全な希ガス雰囲気を用い
て作成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体用のシリコ
ン単結晶基板の改良、特に基板表面の結晶欠陥を除去す
るシリコン基板の製造方法に関する。
ン単結晶基板の改良、特に基板表面の結晶欠陥を除去す
るシリコン基板の製造方法に関する。
【０００２】
【従来の技術】半導体用のシリコン単結晶基板におい
て、基板表面及びその近傍の結晶欠陥を除去するため
に、基板作成後に基板を熱処理し表面に無欠陥層（Ｄｅ
ｎｕｄｅｄＺｏｎｅ：以下ＤＺ層）を作る技術が知られ
ている。
て、基板表面及びその近傍の結晶欠陥を除去するため
に、基板作成後に基板を熱処理し表面に無欠陥層（Ｄｅ
ｎｕｄｅｄＺｏｎｅ：以下ＤＺ層）を作る技術が知られ
ている。
【０００３】このようなＤＺ層を作る熱処理の具体例と
しては、特開昭５６−８０１３９号公報記載の１０５０
℃窒素雰囲気中での熱処理、特開昭５９−２０２６４号
公報記載の１００％水素雰囲気中での熱処理等が知られ
ている。これらの熱処理によりＤＺ層が出来るメカニズ
ムとしては、熱処理中に基板中の酸素が外方拡散し、表
面の酸素濃度が低下し、ＤＺ層内の酸素析出物が溶解す
るためと考えられている。
しては、特開昭５６−８０１３９号公報記載の１０５０
℃窒素雰囲気中での熱処理、特開昭５９−２０２６４号
公報記載の１００％水素雰囲気中での熱処理等が知られ
ている。これらの熱処理によりＤＺ層が出来るメカニズ
ムとしては、熱処理中に基板中の酸素が外方拡散し、表
面の酸素濃度が低下し、ＤＺ層内の酸素析出物が溶解す
るためと考えられている。
【０００４】しかし、特開昭５６−８０１３９号公報の
ように雰囲気として非酸化性雰囲気を用いた場合には熱
処理後の基板表面の酸素濃度が比較的高い濃度となるた
め、水素の雰囲気中で熱処理した場合に比べ欠陥の低減
量が少ない。また非酸化性雰囲気として窒素を用いた場
合には、基板表面に窒化物を形成してしまい、基板上に
デバイスを作成する上で大きな問題となる。一方、水素
雰囲気を用いた場合は欠陥の低減量は大きいものの、水
素という爆発の危険性があるガスを取り扱うため、安全
上の防護対策が必要となる。
ように雰囲気として非酸化性雰囲気を用いた場合には熱
処理後の基板表面の酸素濃度が比較的高い濃度となるた
め、水素の雰囲気中で熱処理した場合に比べ欠陥の低減
量が少ない。また非酸化性雰囲気として窒素を用いた場
合には、基板表面に窒化物を形成してしまい、基板上に
デバイスを作成する上で大きな問題となる。一方、水素
雰囲気を用いた場合は欠陥の低減量は大きいものの、水
素という爆発の危険性があるガスを取り扱うため、安全
上の防護対策が必要となる。
【０００５】ＤＺ層内の残留欠陥としては、従来、結晶
中の積層欠陥核及び酸素析出物が問題とされてきた。し
かし、近年では特にＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇ
ｉｎａｔｅｄ ｐａｒｔｉｃｌｅ）と呼ばれる結晶中の
直径数百ｎｍのボイド（空隙欠陥）が問題とされてい
る。このボイド欠陥をＤＺ層内から除去する方法として
特開平３−２３３９３６号公報では８００℃から１２５
０℃で１０時間以下の熱処理を行うことが示されてい
る。しかしながら、特開平３−２３３９３６号公報の実
施例に述べられているような酸化雰囲気で熱処理を行う
と、基板表面の酸化侵食に伴いボイド欠陥が基板表面に
転写され、基板表面のピットの増大を招くという欠点が
ある。これを防ぐには前記特開昭５９−２０２６４号公
報記載の水素雰囲気を用いることが有効であり、かつボ
イド欠陥の除去能も酸化雰囲気に比べ大きいが、前述の
ような安全上の問題点がある。
中の積層欠陥核及び酸素析出物が問題とされてきた。し
かし、近年では特にＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇ
ｉｎａｔｅｄ ｐａｒｔｉｃｌｅ）と呼ばれる結晶中の
直径数百ｎｍのボイド（空隙欠陥）が問題とされてい
る。このボイド欠陥をＤＺ層内から除去する方法として
特開平３−２３３９３６号公報では８００℃から１２５
０℃で１０時間以下の熱処理を行うことが示されてい
る。しかしながら、特開平３−２３３９３６号公報の実
施例に述べられているような酸化雰囲気で熱処理を行う
と、基板表面の酸化侵食に伴いボイド欠陥が基板表面に
転写され、基板表面のピットの増大を招くという欠点が
ある。これを防ぐには前記特開昭５９−２０２６４号公
報記載の水素雰囲気を用いることが有効であり、かつボ
イド欠陥の除去能も酸化雰囲気に比べ大きいが、前述の
ような安全上の問題点がある。
【０００６】
【発明が解決しようとする課題】本発明は、半導体用の
シリコン単結晶基板の熱処理によるＤＺ層の形成におい
て、上記問題点を解決して、安全な雰囲気を用いた熱処
理によりＣＯＰ等の結晶欠陥が少ない高品質なＤＺ層を
有する半導体基板を提供することを目的とする。
シリコン単結晶基板の熱処理によるＤＺ層の形成におい
て、上記問題点を解決して、安全な雰囲気を用いた熱処
理によりＣＯＰ等の結晶欠陥が少ない高品質なＤＺ層を
有する半導体基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】即ち、シリコン半導体基
板を不純物含有量が５ｐｐｍ以下希ガス雰囲気中で１０
００℃以上１３００℃以下の温度範囲で１時間以上熱処
理することにより、水素などの爆発性のガスを使わずに
ＣＯＰ等の結晶欠陥を大幅に低減した高品質なＤＺ層の
作成が可能であることを見いだした。希ガスとしては一
般的にアルゴンガスが用いられる。この熱処理を行う前
に、基板表面の酸化膜を１ｎｍ以下にすることにより、
安定した結晶欠陥低減効果が得られる。また、チョクラ
ルスキー法により作成された引き上げ速度１．５ｍｍ／
分以上で引き上げたシリコン単結晶を用いたシリコン半
導体基板を用いることにより、さらに欠陥の低減効果を
高めることができる。また、熱処理を行うにあたり、熱
処理炉炉口にパージボックスを設け、炉口の雰囲気中の
不純物濃度を５ｐｐｍ以下にすることができる熱処理装
置を用いるとよい。これらの熱処理方法、製造装置を用
いることにより、基板表面の結晶欠陥を１０-1個／ｃｍ
2以下にしたシリコン半導体基板を作成できる。
板を不純物含有量が５ｐｐｍ以下希ガス雰囲気中で１０
００℃以上１３００℃以下の温度範囲で１時間以上熱処
理することにより、水素などの爆発性のガスを使わずに
ＣＯＰ等の結晶欠陥を大幅に低減した高品質なＤＺ層の
作成が可能であることを見いだした。希ガスとしては一
般的にアルゴンガスが用いられる。この熱処理を行う前
に、基板表面の酸化膜を１ｎｍ以下にすることにより、
安定した結晶欠陥低減効果が得られる。また、チョクラ
ルスキー法により作成された引き上げ速度１．５ｍｍ／
分以上で引き上げたシリコン単結晶を用いたシリコン半
導体基板を用いることにより、さらに欠陥の低減効果を
高めることができる。また、熱処理を行うにあたり、熱
処理炉炉口にパージボックスを設け、炉口の雰囲気中の
不純物濃度を５ｐｐｍ以下にすることができる熱処理装
置を用いるとよい。これらの熱処理方法、製造装置を用
いることにより、基板表面の結晶欠陥を１０-1個／ｃｍ
2以下にしたシリコン半導体基板を作成できる。
【０００８】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。
詳細に説明する。
【０００９】本発明の目的を達するためには、シリコン
半導体基板は１０００℃以上１３００℃以下の温度範囲
で１時間以上希ガス雰囲気中で熱処理することが必要で
ある。熱処理温度は１０００℃未満では欠陥低減が十分
にできない。また、１３００℃を越えると基板表面に面
荒れが生じ、デバイス作成上問題となる。熱処理時間に
ついては、１時間未満ではＣＯＰ等の結晶欠陥の低減量
は５割程度であり、大きな欠陥低減効果がないため、１
時間以上望ましくは４時間以上の焼鈍時間が必要であ
る。希ガスとしてはアルゴンガスが希ガスの中では価格
も安く工業的に最も望ましい。ヘリウムを使用すること
も可能であるが、アルゴンに比べ価格も高く、また熱伝
導度も高いため炉の消費電力が高くなるという欠点があ
る。他の希ガス（ネオン、キセノンなど）も、使用は可
能であるが、やはりアルゴンに比べ価格が高い。希ガス
以外のガスを用いることは以下の点からできない。即
ち、酸化性雰囲気では基板表面のシリコン原子が侵食さ
れ酸化膜が発生するが、この際侵食された部位にＣＯＰ
等の欠陥があると基板表面にピットを形成し、デバイス
作成に問題となる凹凸を基板表面に形成してしまう。ま
た、窒素雰囲気では表面の一部に窒化膜を形成し、表面
荒れを起こす。水素や一酸化炭素などの還元雰囲気では
表面荒れを起こすこともなく、表面近傍の欠陥の低減も
著しいが、ガス自体が爆発性があったり有毒であるた
め、安全上の問題がある。
半導体基板は１０００℃以上１３００℃以下の温度範囲
で１時間以上希ガス雰囲気中で熱処理することが必要で
ある。熱処理温度は１０００℃未満では欠陥低減が十分
にできない。また、１３００℃を越えると基板表面に面
荒れが生じ、デバイス作成上問題となる。熱処理時間に
ついては、１時間未満ではＣＯＰ等の結晶欠陥の低減量
は５割程度であり、大きな欠陥低減効果がないため、１
時間以上望ましくは４時間以上の焼鈍時間が必要であ
る。希ガスとしてはアルゴンガスが希ガスの中では価格
も安く工業的に最も望ましい。ヘリウムを使用すること
も可能であるが、アルゴンに比べ価格も高く、また熱伝
導度も高いため炉の消費電力が高くなるという欠点があ
る。他の希ガス（ネオン、キセノンなど）も、使用は可
能であるが、やはりアルゴンに比べ価格が高い。希ガス
以外のガスを用いることは以下の点からできない。即
ち、酸化性雰囲気では基板表面のシリコン原子が侵食さ
れ酸化膜が発生するが、この際侵食された部位にＣＯＰ
等の欠陥があると基板表面にピットを形成し、デバイス
作成に問題となる凹凸を基板表面に形成してしまう。ま
た、窒素雰囲気では表面の一部に窒化膜を形成し、表面
荒れを起こす。水素や一酸化炭素などの還元雰囲気では
表面荒れを起こすこともなく、表面近傍の欠陥の低減も
著しいが、ガス自体が爆発性があったり有毒であるた
め、安全上の問題がある。
【００１０】希ガス雰囲気中の不純物濃度としては不純
物含有量が５ｐｐｍ以下であることが効果的にＣＯＰ等
の結晶欠陥を低減するために必要である。代表的な不純
物としては水分、酸素、窒素などが挙げられる。これら
希ガス中の不純物含有量が５ｐｐｍより多いと、結晶欠
陥の低減が十分に行われないばかりでなく、基板表面の
面荒れを引き起こす。また、たとえ希ガス自身の純度を
上げても、実際の炉の操業上では半導体基板の炉内への
挿入時に炉口から空気を巻き込み不純物濃度が増加する
場合が一般的であるため、この防止のために炉口にパー
ジボックスもしくはロードロック室を設けた装置を用
い、炉内への基板挿入前に炉前の雰囲気を不純物５ｐｐ
ｍ以下の希ガス、望ましくはアルゴンガス雰囲気にする
ことが必要である。
物含有量が５ｐｐｍ以下であることが効果的にＣＯＰ等
の結晶欠陥を低減するために必要である。代表的な不純
物としては水分、酸素、窒素などが挙げられる。これら
希ガス中の不純物含有量が５ｐｐｍより多いと、結晶欠
陥の低減が十分に行われないばかりでなく、基板表面の
面荒れを引き起こす。また、たとえ希ガス自身の純度を
上げても、実際の炉の操業上では半導体基板の炉内への
挿入時に炉口から空気を巻き込み不純物濃度が増加する
場合が一般的であるため、この防止のために炉口にパー
ジボックスもしくはロードロック室を設けた装置を用
い、炉内への基板挿入前に炉前の雰囲気を不純物５ｐｐ
ｍ以下の希ガス、望ましくはアルゴンガス雰囲気にする
ことが必要である。
【００１１】以上のような欠陥の低減効果は以下のよう
な作用のためと推定される。即ち、希ガス雰囲気中の熱
処理により基板表面の酸素濃度を下げることができる。
表面の酸素濃度の低下に伴い、ＤＺ層内に含まれている
酸素析出物は溶出し消滅する。ＣＯＰと呼ばれる結晶内
部の空隙欠陥はＤＺ層の酸素濃度の低下により空隙欠陥
内表面を安定化していた酸素が無くなり、表面が不安定
化し、シリコン原子の拡散により空隙欠陥が消滅する。
表面の酸素濃度は希ガス中の不純物、特に酸素や水分の
量を下げることにより大きく低下するため、希ガスの純
度を上げることにより酸素析出物やＣＯＰ等の結晶欠陥
を大きく低減することができる。
な作用のためと推定される。即ち、希ガス雰囲気中の熱
処理により基板表面の酸素濃度を下げることができる。
表面の酸素濃度の低下に伴い、ＤＺ層内に含まれている
酸素析出物は溶出し消滅する。ＣＯＰと呼ばれる結晶内
部の空隙欠陥はＤＺ層の酸素濃度の低下により空隙欠陥
内表面を安定化していた酸素が無くなり、表面が不安定
化し、シリコン原子の拡散により空隙欠陥が消滅する。
表面の酸素濃度は希ガス中の不純物、特に酸素や水分の
量を下げることにより大きく低下するため、希ガスの純
度を上げることにより酸素析出物やＣＯＰ等の結晶欠陥
を大きく低減することができる。
【００１２】この基板表面の酸素濃度は基板表面に酸化
膜がない方が低下量が大きい。即ち、酸化膜が付着して
いる場合は１１５０℃での表面の酸素濃度はこの温度の
酸素の平衡固溶濃度である約４ｘ１０17ａｔｏｍｓ／ｃ
ｍ3であるのに対し、酸化膜がない場合は１ｘ１０17ａ
ｔｏｍｓ／ｃｍ3未満となる。従って、熱処理前に自然
酸化膜などの酸化膜を除去し、ウエハ表面全面の酸化膜
を１ｎｍ以下とした後に熱処理をすることにより欠陥の
低減量を大きくすることができる。
膜がない方が低下量が大きい。即ち、酸化膜が付着して
いる場合は１１５０℃での表面の酸素濃度はこの温度の
酸素の平衡固溶濃度である約４ｘ１０17ａｔｏｍｓ／ｃ
ｍ3であるのに対し、酸化膜がない場合は１ｘ１０17ａ
ｔｏｍｓ／ｃｍ3未満となる。従って、熱処理前に自然
酸化膜などの酸化膜を除去し、ウエハ表面全面の酸化膜
を１ｎｍ以下とした後に熱処理をすることにより欠陥の
低減量を大きくすることができる。
【００１３】またＤＺ層内のＣＯＰの原因となる空隙欠
陥の消滅に関しては、空隙欠陥のサイズが小さいほどそ
の消滅が容易である。このためにはチョクラルスキー法
により引き上げ速度１．５ｍｍ／分以上の引き上げ速度
で育成した結晶を用いると良い。引き上げ速度１．５ｍ
ｍ／分以上の引き上げ速度で育成した結晶では空隙欠陥
の直径が１００ｎｍ以下になり、空隙欠陥を容易により
表面から深い領域まで消滅させることが可能となる。ま
た、この結晶は引き上げ速度が高いため生産性が良く、
結晶の製造費を安くすることが可能である。一方、引き
上げ速度が１．５ｍｍ分未満では結晶内部に上記のよう
な空隙欠陥が生じる部分と、大きな空隙欠陥やその他の
転位ループなどの欠陥が生じる部分とが形成され、本発
明の熱処理により一定の欠陥低減効果は得られるもの
の、欠陥の低減された領域は浅く、またその低減量は小
さくなる。
陥の消滅に関しては、空隙欠陥のサイズが小さいほどそ
の消滅が容易である。このためにはチョクラルスキー法
により引き上げ速度１．５ｍｍ／分以上の引き上げ速度
で育成した結晶を用いると良い。引き上げ速度１．５ｍ
ｍ／分以上の引き上げ速度で育成した結晶では空隙欠陥
の直径が１００ｎｍ以下になり、空隙欠陥を容易により
表面から深い領域まで消滅させることが可能となる。ま
た、この結晶は引き上げ速度が高いため生産性が良く、
結晶の製造費を安くすることが可能である。一方、引き
上げ速度が１．５ｍｍ分未満では結晶内部に上記のよう
な空隙欠陥が生じる部分と、大きな空隙欠陥やその他の
転位ループなどの欠陥が生じる部分とが形成され、本発
明の熱処理により一定の欠陥低減効果は得られるもの
の、欠陥の低減された領域は浅く、またその低減量は小
さくなる。
【００１４】
【実施例】以下、実施例を説明する。
【００１５】実施例１ ８００℃でシリコン基板を炉内に挿入し、挿入後１０℃
／分で昇温し１１００℃で８時間保持した後、−１０℃
／分で降温し８００℃で基板を取り出した。熱処理に用
いたガスはコールドエバポレーターにより供給されたア
ルゴンガスをユースポイントで純化装置により生成した
ガスを用いた。ガス中の不純物濃度は５ｐｐｍ以下であ
った。このガスを上記熱処理を通して雰囲気として用い
た。また基板の挿入時には炉前に設けられたパージボッ
クスによりパージを行い、試料を待機させている炉前の
雰囲気が不純物５ｐｐｍ以下のアルゴン雰囲気になった
ことを確認した後、炉口を開け、基板を挿入した。用い
た基板は引き上げ速度１．０ｍｍ／分で育成したチョク
ラルスキー結晶より作成したｐ型１０Ωｃｍの直径１５
０ｍｍの基板であり、熱処理直前にＨＦ洗浄を行い基板
表面の酸化膜を完全に除去した。
／分で昇温し１１００℃で８時間保持した後、−１０℃
／分で降温し８００℃で基板を取り出した。熱処理に用
いたガスはコールドエバポレーターにより供給されたア
ルゴンガスをユースポイントで純化装置により生成した
ガスを用いた。ガス中の不純物濃度は５ｐｐｍ以下であ
った。このガスを上記熱処理を通して雰囲気として用い
た。また基板の挿入時には炉前に設けられたパージボッ
クスによりパージを行い、試料を待機させている炉前の
雰囲気が不純物５ｐｐｍ以下のアルゴン雰囲気になった
ことを確認した後、炉口を開け、基板を挿入した。用い
た基板は引き上げ速度１．０ｍｍ／分で育成したチョク
ラルスキー結晶より作成したｐ型１０Ωｃｍの直径１５
０ｍｍの基板であり、熱処理直前にＨＦ洗浄を行い基板
表面の酸化膜を完全に除去した。
【００１６】ＤＺ層の品質を評価するために、熱処理後
の各基板表面に１０００℃の乾燥酸素雰囲気で２５ｎｍ
の酸化膜を形成し、酸化膜耐圧を測定した。耐圧測定に
用いた電極は２０ｍｍ2のポリシリコン電極であり、印
加電流は１μＡである。その結果を表１に示す。良品の
割合を示す８ＭＶ以上の耐圧を示したいわゆるＣモード
破壊を示した酸化膜の割合は９５％とほぼ全ての酸化膜
が良品であり、熱処理を行わなかった場合の２５％に比
べ大幅な改善が認められた。
の各基板表面に１０００℃の乾燥酸素雰囲気で２５ｎｍ
の酸化膜を形成し、酸化膜耐圧を測定した。耐圧測定に
用いた電極は２０ｍｍ2のポリシリコン電極であり、印
加電流は１μＡである。その結果を表１に示す。良品の
割合を示す８ＭＶ以上の耐圧を示したいわゆるＣモード
破壊を示した酸化膜の割合は９５％とほぼ全ての酸化膜
が良品であり、熱処理を行わなかった場合の２５％に比
べ大幅な改善が認められた。
【００１７】さらに熱処理後の基板表面のピットを調べ
るために、改めて上記と同じ熱処理を行った基板を作成
した。基板表面のピットは、基板をパーティクルカウン
ターで測定し、０．１１μｍ以上のパーティクルをピッ
トとみなして測定した。熱処理前のピット密度が４．０
個／ｃｍ2であるのに対して、熱処理後は０．０６個／
ｃｍ2と約１００分の１に欠陥が減少していることがわ
かる（表１）。これは、熱処理中の表面シリコン原子が
拡散してピットが埋め戻され、ピットの総数が減少した
ためと考えられる。
るために、改めて上記と同じ熱処理を行った基板を作成
した。基板表面のピットは、基板をパーティクルカウン
ターで測定し、０．１１μｍ以上のパーティクルをピッ
トとみなして測定した。熱処理前のピット密度が４．０
個／ｃｍ2であるのに対して、熱処理後は０．０６個／
ｃｍ2と約１００分の１に欠陥が減少していることがわ
かる（表１）。これは、熱処理中の表面シリコン原子が
拡散してピットが埋め戻され、ピットの総数が減少した
ためと考えられる。
【００１８】このように不純物含有量が５ｐｐｍ以下の
アルゴンガスを用い１１００℃で８時間熱処理を行うこ
とにより、ピットの表面密度が０．１個／ｃｍ2以下で
あるシリコン半導体基板の作成が可能であることが示さ
れた。
アルゴンガスを用い１１００℃で８時間熱処理を行うこ
とにより、ピットの表面密度が０．１個／ｃｍ2以下で
あるシリコン半導体基板の作成が可能であることが示さ
れた。
【００１９】比較例１ 上記プロセス雰囲気中の不純物の効果と比較するため
に、雰囲気中に故意に酸素を０．２５％添加した熱処理
を用いてもアニールを行った。その他の条件については
実施例１と同じである。酸化膜耐圧に関しては３０％で
あり、熱処理を行わなかった場合の２５％に比べ、わず
かに改善されただけであった。熱処理後の表面ピット密
度は８．９個／ｃｍ2となり、熱処理前に比べ約２倍に
増加していた（表１）。酸素が混入することによりピッ
トが増加する理由は、熱処理前に既にあったピットがそ
のまま残存したばかりでなく、熱処理中に発生した熱酸
化膜（本熱処理の場合約２０ｎｍ）により表面が侵食さ
れ表面直下に存在したＣＯＰ（空隙欠陥）が新たに表面
に露出したためと考えられる。
に、雰囲気中に故意に酸素を０．２５％添加した熱処理
を用いてもアニールを行った。その他の条件については
実施例１と同じである。酸化膜耐圧に関しては３０％で
あり、熱処理を行わなかった場合の２５％に比べ、わず
かに改善されただけであった。熱処理後の表面ピット密
度は８．９個／ｃｍ2となり、熱処理前に比べ約２倍に
増加していた（表１）。酸素が混入することによりピッ
トが増加する理由は、熱処理前に既にあったピットがそ
のまま残存したばかりでなく、熱処理中に発生した熱酸
化膜（本熱処理の場合約２０ｎｍ）により表面が侵食さ
れ表面直下に存在したＣＯＰ（空隙欠陥）が新たに表面
に露出したためと考えられる。
【００２０】比較例２ 同一熱処理に対する基板表面の酸化膜の効果を調べるた
め、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏの混合液によるいわゆる
ＳＣ１洗浄を行った後、ウエハケース内で７日間保存し
た基板を、ＨＦ洗浄行わず熱処理を行い、実施例１と比
較した。用いた基板の表面酸化膜厚は１．２ｎｍであ
る。その他の熱処理条件などは実施例１と同一である。
熱処理後のピットを上記と同様にパーティクルカウンタ
ーを用い測定した。その結果熱処理直前にＨＦ洗浄を行
った基板（実施例１）ではピットの密度は表１に示した
ように０．０６個／ｃｍ2であったが、表面に酸化膜を
付着させたまま熱処理を行った基板では０．９個／ｃｍ
2であり、熱処理前に比べ総数は減少しているものの、
特にサイズの大きなピットの残留が認められた。このよ
うな基板表面酸化膜による表面ピットの除去能の低下
は、基板の炉内への挿入時に空気の巻き込みにより酸化
膜が形成された場合にも認められた。
め、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏの混合液によるいわゆる
ＳＣ１洗浄を行った後、ウエハケース内で７日間保存し
た基板を、ＨＦ洗浄行わず熱処理を行い、実施例１と比
較した。用いた基板の表面酸化膜厚は１．２ｎｍであ
る。その他の熱処理条件などは実施例１と同一である。
熱処理後のピットを上記と同様にパーティクルカウンタ
ーを用い測定した。その結果熱処理直前にＨＦ洗浄を行
った基板（実施例１）ではピットの密度は表１に示した
ように０．０６個／ｃｍ2であったが、表面に酸化膜を
付着させたまま熱処理を行った基板では０．９個／ｃｍ
2であり、熱処理前に比べ総数は減少しているものの、
特にサイズの大きなピットの残留が認められた。このよ
うな基板表面酸化膜による表面ピットの除去能の低下
は、基板の炉内への挿入時に空気の巻き込みにより酸化
膜が形成された場合にも認められた。
【００２１】実施例２ 同一の熱処理による基板の結晶依存性を調べた。即ち、
実施例１の温度条件で不純物濃度は５ｐｐｍ以下のアル
ゴン雰囲気中で、表２に示す２種類の結晶より作成した
基板を熱処理した。３つの基板を用いた結晶の育成条件
は次の通りである。Ａ：引き上げ速度１．０ｍｍ／分で
育成したチョクラルスキー結晶より作成した基板。Ｂ：
引き上げ速度１．６ｍｍ／分で育成したチョクラルスキ
ー結晶より作成した基板。この結晶のＣＯＰの正体であ
る空隙欠陥の大きさを電子顕微鏡により調べると、基板
Ａに用いた結晶ではその直径が１５０ｎｍであるのに対
し、基板Ｂに用いた結晶では１００ｎｍであった。熱処
理前のＣＯＰ欠陥の量は特開平３−２３３９３６の実施
例と同等な方法で測定した。即ち、ＮＨ4ＯＨ／Ｈ2Ｏ2
／Ｈ2Ｏ＝１：１：５の洗浄液による洗浄を行い、洗浄
によるピットの増加量をパーティクルカウンターで測定
した。パーティクルカウンターでは０．１１μｍ以上の
パーティクルをピットとして測定した。その結果表２に
示すように基板Ａ，Ｂそれぞれのピットの密度は４．
０、７．８個／ｃｍ2であった。
実施例１の温度条件で不純物濃度は５ｐｐｍ以下のアル
ゴン雰囲気中で、表２に示す２種類の結晶より作成した
基板を熱処理した。３つの基板を用いた結晶の育成条件
は次の通りである。Ａ：引き上げ速度１．０ｍｍ／分で
育成したチョクラルスキー結晶より作成した基板。Ｂ：
引き上げ速度１．６ｍｍ／分で育成したチョクラルスキ
ー結晶より作成した基板。この結晶のＣＯＰの正体であ
る空隙欠陥の大きさを電子顕微鏡により調べると、基板
Ａに用いた結晶ではその直径が１５０ｎｍであるのに対
し、基板Ｂに用いた結晶では１００ｎｍであった。熱処
理前のＣＯＰ欠陥の量は特開平３−２３３９３６の実施
例と同等な方法で測定した。即ち、ＮＨ4ＯＨ／Ｈ2Ｏ2
／Ｈ2Ｏ＝１：１：５の洗浄液による洗浄を行い、洗浄
によるピットの増加量をパーティクルカウンターで測定
した。パーティクルカウンターでは０．１１μｍ以上の
パーティクルをピットとして測定した。その結果表２に
示すように基板Ａ，Ｂそれぞれのピットの密度は４．
０、７．８個／ｃｍ2であった。
【００２２】熱処理後の基板表面のピットをパーティク
ルカウンターにより測定すると、いずれも０．１個／ｃ
ｍ2以下であり、約１００分の１の結晶欠陥の低減が達
成された。ＤＺ層内の結晶欠陥を調べるために、表面１
μｍをポリッシュにより除去し、同様にＣＯＰの密度を
測定すると表２に示すように基板Ａに比べ、基板Ｂでは
欠陥の総数が小さく、より深くまで無欠陥層が広がって
いることがわかった。このことから、空隙欠陥のサイズ
が小さい結晶を用いることにより、より深い無欠陥層が
基板表面に形成できることがわかった。
ルカウンターにより測定すると、いずれも０．１個／ｃ
ｍ2以下であり、約１００分の１の結晶欠陥の低減が達
成された。ＤＺ層内の結晶欠陥を調べるために、表面１
μｍをポリッシュにより除去し、同様にＣＯＰの密度を
測定すると表２に示すように基板Ａに比べ、基板Ｂでは
欠陥の総数が小さく、より深くまで無欠陥層が広がって
いることがわかった。このことから、空隙欠陥のサイズ
が小さい結晶を用いることにより、より深い無欠陥層が
基板表面に形成できることがわかった。
【００２３】
【表１】
【００２４】
【表２】
【００２５】
【発明の効果】以上のように高純度の希ガス雰囲気中で
熱処理を行いさらに適切な結晶を選択することにより、
操業安全性を格段に改善し、高品質なＤＺ層が基板表面
に形成でき、デバイスを高歩留まりで製造可能な半導体
基板の作成が可能であることが示された。
熱処理を行いさらに適切な結晶を選択することにより、
操業安全性を格段に改善し、高品質なＤＺ層が基板表面
に形成でき、デバイスを高歩留まりで製造可能な半導体
基板の作成が可能であることが示された。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 渡 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 (72)発明者 星野 泰三 山口県光市大字島田3434番地 ニッテツ電 子株式会社内 (72)発明者 矢部 愛次 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内
Claims (6)
- 【請求項１】 シリコン半導体基板を不純物含有量が５
ｐｐｍ以下希ガス雰囲気中で１０００℃以上１３００℃
以下の温度範囲で１時間以上熱処理することを特徴とす
る半導体基板の製造方法。 - 【請求項２】 希ガスがアルゴンガスである請求項１記
載の半導体基板の製造方法。 - 【請求項３】 表面酸化膜が１ｎｍ以下であるシリコン
半導体基板を熱処理する請求項１記載の製造方法。 - 【請求項４】 チョクラルスキー法により引き上げ速度
１．５ｍｍ／分以上で引き上げたシリコン単結晶から得
られるシリコン半導体基板を用いることを特徴とする請
求項１記載の製造方法。 - 【請求項５】 請求項１〜４記載のいずれかの熱処理を
行うことを目的とした、基板の炉内へ挿入時に雰囲気の
純度の劣化を防ぐため、熱処理炉炉口にパージボックス
を設け、挿入時に希ガスでパージを行い、炉口の雰囲気
中の不純物濃度を５ｐｐｍ以下にすることを特徴とする
半導体基板の製造装置。 - 【請求項６】 請求項１〜４記載のいずれかの熱処理を
行うことにより、基板表面の欠陥密度が１０-1個／ｃｍ
2以下であることを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29715897A JPH11135511A (ja) | 1997-10-29 | 1997-10-29 | シリコン半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29715897A JPH11135511A (ja) | 1997-10-29 | 1997-10-29 | シリコン半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135511A true JPH11135511A (ja) | 1999-05-21 |
Family
ID=17842950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29715897A Pending JPH11135511A (ja) | 1997-10-29 | 1997-10-29 | シリコン半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135511A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| WO2001069666A1 (fr) * | 2000-03-16 | 2001-09-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique |
| WO2001073838A1 (fr) * | 2000-03-29 | 2001-10-04 | Shin-Etsu Handotai Co., Ltd. | Procede de production pour une plaquette recuite |
| WO2001082358A1 (fr) * | 2000-04-24 | 2001-11-01 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquette de silicium polie |
| EP1293591A2 (en) * | 2001-09-14 | 2003-03-19 | Wacker Siltronic AG | Silicon semiconductor substrate and method for production thereof |
| JP2011014645A (ja) * | 2009-06-30 | 2011-01-20 | Covalent Materials Corp | シリコンウエハの熱処理方法 |
| JP2013048218A (ja) * | 2011-07-22 | 2013-03-07 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299413A (ja) * | 1992-04-22 | 1993-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0714795A (ja) * | 1993-06-24 | 1995-01-17 | Kokusai Electric Co Ltd | 半導体製造装置 |
| JPH08115919A (ja) * | 1994-10-18 | 1996-05-07 | Toshiba Corp | 半導体基板の処理方法 |
-
1997
- 1997-10-29 JP JP29715897A patent/JPH11135511A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299413A (ja) * | 1992-04-22 | 1993-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0714795A (ja) * | 1993-06-24 | 1995-01-17 | Kokusai Electric Co Ltd | 半導体製造装置 |
| JPH08115919A (ja) * | 1994-10-18 | 1996-05-07 | Toshiba Corp | 半導体基板の処理方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680260B2 (en) | 1999-08-27 | 2004-01-20 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| US6492682B1 (en) | 1999-08-27 | 2002-12-10 | Shin-Etsu Handotal Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| WO2001069666A1 (fr) * | 2000-03-16 | 2001-09-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique |
| US6806199B2 (en) | 2000-03-16 | 2004-10-19 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| WO2001073838A1 (fr) * | 2000-03-29 | 2001-10-04 | Shin-Etsu Handotai Co., Ltd. | Procede de production pour une plaquette recuite |
| KR100714528B1 (ko) * | 2000-03-29 | 2007-05-07 | 신에쯔 한도타이 가부시키가이샤 | 어닐웨이퍼의 제조방법 |
| WO2001082358A1 (fr) * | 2000-04-24 | 2001-11-01 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquette de silicium polie |
| US6767848B2 (en) | 2001-09-14 | 2004-07-27 | Wacker Siltronic Gesellschaft Für Halbleiter Materialien AG | Silicon semiconductor substrate and method for production thereof |
| EP1293591A3 (en) * | 2001-09-14 | 2003-06-04 | Wacker Siltronic AG | Silicon semiconductor substrate and method for production thereof |
| EP1293591A2 (en) * | 2001-09-14 | 2003-03-19 | Wacker Siltronic AG | Silicon semiconductor substrate and method for production thereof |
| JP2011014645A (ja) * | 2009-06-30 | 2011-01-20 | Covalent Materials Corp | シリコンウエハの熱処理方法 |
| JP2013048218A (ja) * | 2011-07-22 | 2013-03-07 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
| US7670965B2 (en) | Production method for silicon wafers and silicon wafer | |
| KR20010043220A (ko) | 실리콘 반도체 기판 및 그의 제조 방법 | |
| KR20010086360A (ko) | 개선된 내부 게터링을 갖는 열어닐된 웨이퍼 | |
| TW436934B (en) | Semiconductor substrate processing method | |
| JPH11135511A (ja) | シリコン半導体基板及びその製造方法 | |
| Katz et al. | Neutron activation study of a gettering treatment for Czochralski silicon substrates | |
| JP4084902B2 (ja) | シリコン半導体基板及びその製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| US7235863B2 (en) | Silicon wafer and process for producing it | |
| JP4131105B2 (ja) | シリコンボートの製造方法 | |
| JPH088264A (ja) | シリコンウエハの製造方法 | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JP3032565B2 (ja) | 半導体装置の製造方法 | |
| WO2002007206A1 (fr) | Procede de fabrication d'une tranche de silicium | |
| JP2008227060A (ja) | アニールウエハの製造方法 | |
| JP2001156076A (ja) | シリコン半導体基板の製造方法 | |
| EP0525455B1 (en) | Extrinsic gettering for a semiconductor substrate | |
| EP0867925A2 (en) | Organic protective film for silicon | |
| JPH0741399A (ja) | シリコン単結晶の熱処理方法 | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JP4223437B2 (ja) | シリコン半導体基板 | |
| Suzuki | Relation between the suppression of the generation of stacking faults and the mechanism of silicon oxidation during annealing under argon containing oxygen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Effective date: 20070409 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20080115 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080520 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080613 Free format text: JAPANESE INTERMEDIATE CODE: A912 |