JP3011178B2 - 半導体シリコンウェーハ並びにその製造方法と熱処理装置 - Google Patents
半導体シリコンウェーハ並びにその製造方法と熱処理装置Info
- Publication number
- JP3011178B2 JP3011178B2 JP10100052A JP10005298A JP3011178B2 JP 3011178 B2 JP3011178 B2 JP 3011178B2 JP 10100052 A JP10100052 A JP 10100052A JP 10005298 A JP10005298 A JP 10005298A JP 3011178 B2 JP3011178 B2 JP 3011178B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- silicon wafer
- manufacturing
- semiconductor silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Description
【０００１】
【発明の属する技術分野】この発明は、表面ＣＯＰ（Ｃ
ｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌ
ｅ）及びウェーハ表層数μｍ深さのＣＯＰ源となるＧｒ
ｏｗｎ‐ｉｎ欠陥を、効果的に消滅させたシリコン単結
晶ウェーハに係り、水素や不活性ガスでの熱処理による
表面近傍の該ＣＯＰ欠陥の溶け残りを、酸素または酸素
と不活性ガスの混合ガスあるいは水蒸気などの組み合わ
せによる酸化性雰囲気での熱処理により、強制的にウェ
ーハ表面から格子間シリコンを注入し表面近傍のＧｒｏ
ｗｎ‐ｉｎ欠陥を効率良く格子間シリコンで埋めつくし
完全に消滅させてデバイス特性の向上を図ることを特徴
とし、従来より低温熱処理かつ低コスト化が可能な半導
体シリコンウェーハとその製造方法に関する。
ｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌ
ｅ）及びウェーハ表層数μｍ深さのＣＯＰ源となるＧｒ
ｏｗｎ‐ｉｎ欠陥を、効果的に消滅させたシリコン単結
晶ウェーハに係り、水素や不活性ガスでの熱処理による
表面近傍の該ＣＯＰ欠陥の溶け残りを、酸素または酸素
と不活性ガスの混合ガスあるいは水蒸気などの組み合わ
せによる酸化性雰囲気での熱処理により、強制的にウェ
ーハ表面から格子間シリコンを注入し表面近傍のＧｒｏ
ｗｎ‐ｉｎ欠陥を効率良く格子間シリコンで埋めつくし
完全に消滅させてデバイス特性の向上を図ることを特徴
とし、従来より低温熱処理かつ低コスト化が可能な半導
体シリコンウェーハとその製造方法に関する。
【０００２】
【従来の技術】今日の半導体デバイスの製造に用いられ
るシリコン単結晶基板は、主にチョクラルスキー法（Ｃ
Ｚ法）により製造されている。デバイスプロセスは、低
温化、高集積化が進み、これまで問題とならなかった結
晶育成中に形成される低密度のＧｒｏｗｎ‐ｉｎ欠陥が
デバイスの特性に影響することが明らかとなっている。
るシリコン単結晶基板は、主にチョクラルスキー法（Ｃ
Ｚ法）により製造されている。デバイスプロセスは、低
温化、高集積化が進み、これまで問題とならなかった結
晶育成中に形成される低密度のＧｒｏｗｎ‐ｉｎ欠陥が
デバイスの特性に影響することが明らかとなっている。
【０００３】かかるＧｒｏｗｎ‐ｉｎ欠陥は、その形状
が結晶内部に存在する場合には、八面体ボイドを基本と
した単独もしくは複数個連結された構造であり、ウェー
ハの状態に加工した後に表面に露出した場合には、四角
錐形状の凹形状のピットである。すなわち、ウェーハヘ
切り出した後、鏡面研磨、ウェ一ハ洗浄を施して表面に
現われる欠陥ピットであるＣＯＰが酸化膜耐圧に影響を
及ぼしていた。
が結晶内部に存在する場合には、八面体ボイドを基本と
した単独もしくは複数個連結された構造であり、ウェー
ハの状態に加工した後に表面に露出した場合には、四角
錐形状の凹形状のピットである。すなわち、ウェーハヘ
切り出した後、鏡面研磨、ウェ一ハ洗浄を施して表面に
現われる欠陥ピットであるＣＯＰが酸化膜耐圧に影響を
及ぼしていた。
【０００４】従来、ＣＺ法による単結晶育成時の徐冷に
より、八面体ボイドであるＧｒｏｗｎ‐ｉｎ欠陥の低減
が行われてきたが、一方でそのサイズの増加を招くこと
になった。デバイスパターンの微細化が更に進み、パタ
ーンサイズに比べてＧｒｏｗｎ‐ｉｎ欠陥サイズが無視
できなくなり、デバイス領域において、完全にＧｒｏｗ
ｎ‐ｉｎ欠陥の存在しないウェーハが求められるように
なった。
より、八面体ボイドであるＧｒｏｗｎ‐ｉｎ欠陥の低減
が行われてきたが、一方でそのサイズの増加を招くこと
になった。デバイスパターンの微細化が更に進み、パタ
ーンサイズに比べてＧｒｏｗｎ‐ｉｎ欠陥サイズが無視
できなくなり、デバイス領域において、完全にＧｒｏｗ
ｎ‐ｉｎ欠陥の存在しないウェーハが求められるように
なった。
【０００５】従って、先端の６４ＭＤＲＡＭプロセスで
は、量産でＧｒｏｗｎ‐ｉｎ欠陥のないエピタキシャル
ウェーハ及び表面近傍のＧｒｏｗｎ‐ｉｎ欠陥の消滅効
果のある水素・アルゴンアニールウェーハが用いられて
いる。
は、量産でＧｒｏｗｎ‐ｉｎ欠陥のないエピタキシャル
ウェーハ及び表面近傍のＧｒｏｗｎ‐ｉｎ欠陥の消滅効
果のある水素・アルゴンアニールウェーハが用いられて
いる。
【０００６】しかし、エピタキシャルウェーハはコスト
的に高く、また水素・アルゴンアニールウェーハは、ウ
ェーハ表面のみＧｒｏｗｎ‐ｉｎ欠陥の完全な消滅が起
こるが、表面近傍層においては完全には消滅せずＧｒｏ
ｗｎ‐ｉｎ欠陥が残留している。
的に高く、また水素・アルゴンアニールウェーハは、ウ
ェーハ表面のみＧｒｏｗｎ‐ｉｎ欠陥の完全な消滅が起
こるが、表面近傍層においては完全には消滅せずＧｒｏ
ｗｎ‐ｉｎ欠陥が残留している。
【０００７】
【発明が解決しようとする課題】現在、Ｇｒｏｗｎ‐ｉ
ｎ欠陥は、結晶育成直後ではその内壁が酸化膜で覆われ
ていることが分かっているが、このＧｒｏｗｎ‐ｉｎ欠
陥を消滅させるためには上記内壁酸化膜を溶解させるこ
とが必要である。
ｎ欠陥は、結晶育成直後ではその内壁が酸化膜で覆われ
ていることが分かっているが、このＧｒｏｗｎ‐ｉｎ欠
陥を消滅させるためには上記内壁酸化膜を溶解させるこ
とが必要である。
【０００８】水素、不活性ガス及びその混合ガスでの高
温アニールを施すことにより、表面近傍の酸素が外方拡
散し、酸素が未飽和となるために表面近傍のＧｒｏｗｎ
‐ｉｎ欠陥の内壁酸化膜が溶解し、熱平衡状態により供
給される格子間シリコンにより確かにＧｒｏｗｎ‐ｉｎ
欠陥の消滅が見られる。
温アニールを施すことにより、表面近傍の酸素が外方拡
散し、酸素が未飽和となるために表面近傍のＧｒｏｗｎ
‐ｉｎ欠陥の内壁酸化膜が溶解し、熱平衡状態により供
給される格子間シリコンにより確かにＧｒｏｗｎ‐ｉｎ
欠陥の消滅が見られる。
【０００９】しかし、上記高温アニールでは、ウェーハ
表面深さ１μｍの位置においてもＧｒｏｗｎ‐ｉｎ欠陥
の溶け残りが多数存在し、表面活性領域での完全性は不
十分でありデバイス歩留まりに影響する。
表面深さ１μｍの位置においてもＧｒｏｗｎ‐ｉｎ欠陥
の溶け残りが多数存在し、表面活性領域での完全性は不
十分でありデバイス歩留まりに影響する。
【００１０】そこで、Ｇｒｏｗｎ‐ｉｎ欠陥を効率よく
消滅させる手法として、１３００℃以上の高温でウェー
ハ熱処理を施す手法が検討されているが、熱処理炉への
負担、ウェーハの機械的強度の劣化によるスリップ問
題、及び重金属汚染の問題等があり、実用化されていな
い。
消滅させる手法として、１３００℃以上の高温でウェー
ハ熱処理を施す手法が検討されているが、熱処理炉への
負担、ウェーハの機械的強度の劣化によるスリップ問
題、及び重金属汚染の問題等があり、実用化されていな
い。
【００１１】また最近、水素雰囲気での還元作用を利用
して、酸素の外方拡散をできるだけ防ぐために、水素雰
囲気でのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）で１０〜２０秒の処理でＧｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜を除去し、ウェーハ表面からの熱平
衡濃度で供給される格子間シリコンで、Ｇｒｏｗｎ‐ｉ
ｎ欠陥を消滅させるという方法が提案（阿部孝夫ら：第
３１回超ＬＳＩウルトラクリーンテクノロジーシンポジ
ウム予稿集：ｐ．２３ ＵＣＳ半導体基盤技術研究会１
９９７年１２月１８，１９日）されている。
して、酸素の外方拡散をできるだけ防ぐために、水素雰
囲気でのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）で１０〜２０秒の処理でＧｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜を除去し、ウェーハ表面からの熱平
衡濃度で供給される格子間シリコンで、Ｇｒｏｗｎ‐ｉ
ｎ欠陥を消滅させるという方法が提案（阿部孝夫ら：第
３１回超ＬＳＩウルトラクリーンテクノロジーシンポジ
ウム予稿集：ｐ．２３ ＵＣＳ半導体基盤技術研究会１
９９７年１２月１８，１９日）されている。
【００１２】上記の水素還元ＲＴＡ法は、急速な昇温及
び短時間アニールにより、昇温時に内壁酸化膜が成長し
難くなる可能性はあるが、基本的には一般に行われてい
る水素アニールと同じである。すなわち、上記手法で
は、前提条件として小さなＧｒｏｗｎ‐ｉｎ欠陥を形成
する必要があるために、高速引き上げの結晶が必要であ
り、かつＧｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜厚みを薄く
するために、極低酸素濃度の結晶が必要である。
び短時間アニールにより、昇温時に内壁酸化膜が成長し
難くなる可能性はあるが、基本的には一般に行われてい
る水素アニールと同じである。すなわち、上記手法で
は、前提条件として小さなＧｒｏｗｎ‐ｉｎ欠陥を形成
する必要があるために、高速引き上げの結晶が必要であ
り、かつＧｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜厚みを薄く
するために、極低酸素濃度の結晶が必要である。
【００１３】また、水素還元ＲＴＡ法は、極低酸素濃度
結晶を使用してＲＴＡによる急速昇温を利用するため、
その後の熱処理での酸素析出物の成長は全く期待できず
デバイスプロセスでの重金属汚染に対してＩＧ（Ｉｎｔ
ｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）効果が期待できな
いという問題点がある。
結晶を使用してＲＴＡによる急速昇温を利用するため、
その後の熱処理での酸素析出物の成長は全く期待できず
デバイスプロセスでの重金属汚染に対してＩＧ（Ｉｎｔ
ｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）効果が期待できな
いという問題点がある。
【００１４】さらにＣＺ法による高速引き上げで、かつ
低酸素濃度の単結晶ウェーハを対象とする水素還元ＲＴ
Ａ法では、得られる完全な領域の深さは表面から０．２
μｍ程度であり、この程度の領域でのウェーハの改善で
はデバイスプロセスでの歩留り向上にはほとんど寄与し
ないという問題がある。
低酸素濃度の単結晶ウェーハを対象とする水素還元ＲＴ
Ａ法では、得られる完全な領域の深さは表面から０．２
μｍ程度であり、この程度の領域でのウェーハの改善で
はデバイスプロセスでの歩留り向上にはほとんど寄与し
ないという問題がある。
【００１５】この発明は、ＣＺ法により成長させたシリ
コン単結晶ウェーハ表面のＣＯＰ及び表層数μｍ深さの
ＣＯＰ源であり、八面体ボイドからなるＧｒｏｗｎ‐ｉ
ｎ欠陥を効果的に消滅させることが困難な現状に鑑み、
被処理ウェーハの性状に特定の条件を課することなく、
従来の水素や不活性ガス雰囲気での高温熱処理を用いて
表面並びにその近傍の該欠陥を完全に消減させたシリコ
ン単結晶ウェーハとその製造方法の提供を目的としてい
る。
コン単結晶ウェーハ表面のＣＯＰ及び表層数μｍ深さの
ＣＯＰ源であり、八面体ボイドからなるＧｒｏｗｎ‐ｉ
ｎ欠陥を効果的に消滅させることが困難な現状に鑑み、
被処理ウェーハの性状に特定の条件を課することなく、
従来の水素や不活性ガス雰囲気での高温熱処理を用いて
表面並びにその近傍の該欠陥を完全に消減させたシリコ
ン単結晶ウェーハとその製造方法の提供を目的としてい
る。
【００１６】
【課題を解決するための手段】発明者らは、水素、不活
性ガス及びその混合ガス雰囲気での高温熱処理を用い、
表面並びにその近傍の八面体ボイドからなるＧｒｏｗｎ
‐ｉｎ欠陥を効果的に消滅させることが可能な熱処理に
ついて種々検討した結果、水素や不活性ガス雰囲気下の
熱処理にて表面近傍の八面体ボイド（Ｇｒｏｗｎ‐ｉｎ
欠陥）の内壁酸化膜が除去され、その後の酸化熱処理に
よる格子間シリコン原子の注入により、表面近傍のボイ
ド欠陥が完全消滅した半導体シリコンウェーハが得ら
れ、Ｇｒｏｗｎ‐ｉｎ欠陥消滅が可能であることを知見
した。
性ガス及びその混合ガス雰囲気での高温熱処理を用い、
表面並びにその近傍の八面体ボイドからなるＧｒｏｗｎ
‐ｉｎ欠陥を効果的に消滅させることが可能な熱処理に
ついて種々検討した結果、水素や不活性ガス雰囲気下の
熱処理にて表面近傍の八面体ボイド（Ｇｒｏｗｎ‐ｉｎ
欠陥）の内壁酸化膜が除去され、その後の酸化熱処理に
よる格子間シリコン原子の注入により、表面近傍のボイ
ド欠陥が完全消滅した半導体シリコンウェーハが得ら
れ、Ｇｒｏｗｎ‐ｉｎ欠陥消滅が可能であることを知見
した。
【００１７】すなわち、発明者らは、シリコンウェーハ
製造プロセスにおいて、通常のＣＺ法によるシリコン単
結晶から得た半導体シリコンウェーハを、水素及び／又
は不活性ガス雰囲気下の熱処理で、表面近傍の酸素を外
方拡散させて、酸素の未飽和領域を形成して表面近傍の
八面体ボイドの内壁酸化膜を除去した後、酸素または酸
素と不活性ガスの混合ガス雰囲気での酸化熱処理を行い
強制的に格子間シリコン原子を注入し、表面近傍の八面
体ボイドを完全に消滅させ、同時にウェーハ内部にＩＧ
層を形成することが可能であり、得られた表面の完全性
はエピタキシャルウェーハと変わらず良好であり、かつ
エピタキシャルウェーハよりも安価に作製することが可
能であることを知見し、この発明を完成した。
製造プロセスにおいて、通常のＣＺ法によるシリコン単
結晶から得た半導体シリコンウェーハを、水素及び／又
は不活性ガス雰囲気下の熱処理で、表面近傍の酸素を外
方拡散させて、酸素の未飽和領域を形成して表面近傍の
八面体ボイドの内壁酸化膜を除去した後、酸素または酸
素と不活性ガスの混合ガス雰囲気での酸化熱処理を行い
強制的に格子間シリコン原子を注入し、表面近傍の八面
体ボイドを完全に消滅させ、同時にウェーハ内部にＩＧ
層を形成することが可能であり、得られた表面の完全性
はエピタキシャルウェーハと変わらず良好であり、かつ
エピタキシャルウェーハよりも安価に作製することが可
能であることを知見し、この発明を完成した。
【００１８】さらに、発明者らは、シリコンウェーハ製
造プロセスにおいて、アルゴン、ヘリウムなどの不活性
ガス雰囲気では、最初の高温熱処理終了後、保持、昇
温、あるいは降温しながら酸素雰囲気に置換あるいは酸
素と不活性ガスとの混合ガス雰囲気となすことができる
こと、さらに、アルゴン雰囲気下での熱処理により多発
しやすいピットが生じても表面品質特性を劣化させるこ
となく、かつウェーハ表面をわずかに鏡面研磨すること
でピットを除去できることを知見した。
造プロセスにおいて、アルゴン、ヘリウムなどの不活性
ガス雰囲気では、最初の高温熱処理終了後、保持、昇
温、あるいは降温しながら酸素雰囲気に置換あるいは酸
素と不活性ガスとの混合ガス雰囲気となすことができる
こと、さらに、アルゴン雰囲気下での熱処理により多発
しやすいピットが生じても表面品質特性を劣化させるこ
となく、かつウェーハ表面をわずかに鏡面研磨すること
でピットを除去できることを知見した。
【００１９】また、発明者らは、この発明の熱処理にお
いて、熱処理前のウェーハは最終研磨されたウェーハで
もよく、あるいはピットを生じるような熱処理炉におい
ては最終研磨前の荒研磨されたウェーハ等を使用し、熱
処理後に最終研磨を施すことも可能であること、あるい
はこの発明の熱処理を施す前に、予め熱酸化膜をわずか
に成長させたウェーハを使用してピットが発生する温度
域を、この熱酸化膜により保護させる手法も可能である
ことを知見した。
いて、熱処理前のウェーハは最終研磨されたウェーハで
もよく、あるいはピットを生じるような熱処理炉におい
ては最終研磨前の荒研磨されたウェーハ等を使用し、熱
処理後に最終研磨を施すことも可能であること、あるい
はこの発明の熱処理を施す前に、予め熱酸化膜をわずか
に成長させたウェーハを使用してピットが発生する温度
域を、この熱酸化膜により保護させる手法も可能である
ことを知見した。
【００２０】さらに、発明者らは、この発明の熱処理を
行う場合、従来の水素を含有する雰囲気下での熱処理炉
では、大気からの炉内混入酸素等があると爆発する可能
性があるために炉口部は気密構造が採用されているた
め、この発明を適用することが可能であるが、通常の拡
散炉では若干なりとも大気からの酸素、水分等の炉内混
入があるため、この発明による第１の熱処理中にウェー
ハ表面上に、わずかな酸化膜が成長すること、しかし、
この場合でも酸素外方拡散は生じるが、Ｇｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜は逆に成長し、それ以降の酸化熱処
理でＧｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜は完全にボイド
を埋め尽くすことを知見し、通常の拡散炉タイプの熱処
理炉でも、熱処理を施す場合の大気酸素、水分の炉内混
入を防止するため炉口部キャップにガスパージ構造、及
び炉内挿入バッファーを具備した簡易改造構造を採用す
ることにより、この発明が実施できることを知見し、こ
の発明を完成した。
行う場合、従来の水素を含有する雰囲気下での熱処理炉
では、大気からの炉内混入酸素等があると爆発する可能
性があるために炉口部は気密構造が採用されているた
め、この発明を適用することが可能であるが、通常の拡
散炉では若干なりとも大気からの酸素、水分等の炉内混
入があるため、この発明による第１の熱処理中にウェー
ハ表面上に、わずかな酸化膜が成長すること、しかし、
この場合でも酸素外方拡散は生じるが、Ｇｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜は逆に成長し、それ以降の酸化熱処
理でＧｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜は完全にボイド
を埋め尽くすことを知見し、通常の拡散炉タイプの熱処
理炉でも、熱処理を施す場合の大気酸素、水分の炉内混
入を防止するため炉口部キャップにガスパージ構造、及
び炉内挿入バッファーを具備した簡易改造構造を採用す
ることにより、この発明が実施できることを知見し、こ
の発明を完成した。
【００２１】すなわち、この発明は、チョクラルスキー
法によるシリコン単結晶ウェーハであり、水素及び／ま
たは不活性ガス雰囲気下の熱処理され、さらに酸化雰囲
気下で熱処理され格子間シリコンがウェーハ表面から強
制的に注入されて表面から所要深さまでのＣＯＰ（Ｃｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌ
ｅ）及びＧｒｏｗｎ‐ｉｎ欠陥が完全に消滅したことを
特徴とする半導体シリコンウェーハである。
法によるシリコン単結晶ウェーハであり、水素及び／ま
たは不活性ガス雰囲気下の熱処理され、さらに酸化雰囲
気下で熱処理され格子間シリコンがウェーハ表面から強
制的に注入されて表面から所要深さまでのＣＯＰ（Ｃｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌ
ｅ）及びＧｒｏｗｎ‐ｉｎ欠陥が完全に消滅したことを
特徴とする半導体シリコンウェーハである。
【００２２】また、発明者らは、上記構成の半導体シリ
コンウェーハにおいて、表面から１０μｍ深さまでのＧ
ｒｏｗｎ‐ｉｎ欠陥が完全に消滅したこと、ウェーハ内
部に酸素析出物が形成されてＩＧ（Ｉｎｔｒｉｎｓｉｃ
Ｇｅｔｔｅｒｉｎｇ）効果が付与されたこと、をそれ
ぞれ特徴とする半導体シリコンウェーハである。
コンウェーハにおいて、表面から１０μｍ深さまでのＧ
ｒｏｗｎ‐ｉｎ欠陥が完全に消滅したこと、ウェーハ内
部に酸素析出物が形成されてＩＧ（Ｉｎｔｒｉｎｓｉｃ
Ｇｅｔｔｅｒｉｎｇ）効果が付与されたこと、をそれ
ぞれ特徴とする半導体シリコンウェーハである。
【００２３】また、この発明は、シリコンウェーハ製造
プロセスにおいて、チョクラルスキー法によるシリコン
単結晶から得た半導体シリコンウェーハに水素及び／ま
たは不活性ガス雰囲気下の熱処理を施し、表面から所要
深さまでのボイド欠陥（Ｇｒｏｗｎ‐ｉｎ欠陥）の内壁
酸化膜を除去した後、酸化熱処理を行い強制的に格子間
シリコン原子を注入させることにより、表面近傍の当該
欠陥の消滅速度を促進させてＧｒｏｗｎ‐ｉｎ欠陥を消
滅させることを特徴とする半導体シリコンウェーハの製
造方法である。
プロセスにおいて、チョクラルスキー法によるシリコン
単結晶から得た半導体シリコンウェーハに水素及び／ま
たは不活性ガス雰囲気下の熱処理を施し、表面から所要
深さまでのボイド欠陥（Ｇｒｏｗｎ‐ｉｎ欠陥）の内壁
酸化膜を除去した後、酸化熱処理を行い強制的に格子間
シリコン原子を注入させることにより、表面近傍の当該
欠陥の消滅速度を促進させてＧｒｏｗｎ‐ｉｎ欠陥を消
滅させることを特徴とする半導体シリコンウェーハの製
造方法である。
【００２４】また、発明者らは、上記構成の製造方法に
おいて、表面から所要深さまでのボイドを完全に消滅さ
せると同時にウェーハ内部に酸素析出物が形成されＩＧ
（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）効果を付
与すること、炉内投入温度、投入後の保持時間、あるい
は昇温速度を変更して酸素析出物密度を制御すること、
水素及び／または不活性ガス雰囲気下の熱処理が１００
０°Ｃ以上１３５０℃以下の温度で５０時間以下の熱処
理であり、酸化熱処理が８００℃以上１３５０℃以下の
温度範囲で５０時間以下の処理であること、各熱処理の
温度範囲が１１５０℃から１２５０℃、処理時間が１時
間から４時間であること、水素または水素と不活性ガス
の混合ガスの熱処理後、不活性ガスを導入して水素ガス
濃度を十分低下させてから連続して酸化熱処理を行うこ
と、不活性ガス雰囲気下の熱処理の場合、その熱処理直
後に、連続して酸化熱処理を行うこと、水素及び／又は
不活性ガス雰囲気下の熱処理を施した後に、ウェーハを
一旦熱処理炉外に取り出し、その後酸化熱処理を行うこ
と、処理対象ウェーハが、洗浄上がり、フッ酸洗浄等で
自然酸化膜除去後の最終鏡面研磨品、あるいは最終鏡面
研磨前のいずれかのウェーハであること、最終研磨前の
ウェーハに熱処理後、酸化膜剥離を行い、次いで最終鏡
面研磨を施すこと、最終研磨後のウェーハに熱処理後、
鏡面研磨を施すこと、熱処理後のウェーハ片面または両
面のウェーハ最終研磨代を０．１μｍ〜１０μｍとする
こと、ウェーハ最終研磨代を０．５μｍ〜２μｍとする
こと、処理対象ウェーハが、熱処理投入前に予め酸化膜
を成長させたウェーハであること、酸化膜厚みを５０ｎ
ｍ以下とすること、をそれぞれ特徴とする半導体シリコ
ンウェーハの製造方法である。
おいて、表面から所要深さまでのボイドを完全に消滅さ
せると同時にウェーハ内部に酸素析出物が形成されＩＧ
（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）効果を付
与すること、炉内投入温度、投入後の保持時間、あるい
は昇温速度を変更して酸素析出物密度を制御すること、
水素及び／または不活性ガス雰囲気下の熱処理が１００
０°Ｃ以上１３５０℃以下の温度で５０時間以下の熱処
理であり、酸化熱処理が８００℃以上１３５０℃以下の
温度範囲で５０時間以下の処理であること、各熱処理の
温度範囲が１１５０℃から１２５０℃、処理時間が１時
間から４時間であること、水素または水素と不活性ガス
の混合ガスの熱処理後、不活性ガスを導入して水素ガス
濃度を十分低下させてから連続して酸化熱処理を行うこ
と、不活性ガス雰囲気下の熱処理の場合、その熱処理直
後に、連続して酸化熱処理を行うこと、水素及び／又は
不活性ガス雰囲気下の熱処理を施した後に、ウェーハを
一旦熱処理炉外に取り出し、その後酸化熱処理を行うこ
と、処理対象ウェーハが、洗浄上がり、フッ酸洗浄等で
自然酸化膜除去後の最終鏡面研磨品、あるいは最終鏡面
研磨前のいずれかのウェーハであること、最終研磨前の
ウェーハに熱処理後、酸化膜剥離を行い、次いで最終鏡
面研磨を施すこと、最終研磨後のウェーハに熱処理後、
鏡面研磨を施すこと、熱処理後のウェーハ片面または両
面のウェーハ最終研磨代を０．１μｍ〜１０μｍとする
こと、ウェーハ最終研磨代を０．５μｍ〜２μｍとする
こと、処理対象ウェーハが、熱処理投入前に予め酸化膜
を成長させたウェーハであること、酸化膜厚みを５０ｎ
ｍ以下とすること、をそれぞれ特徴とする半導体シリコ
ンウェーハの製造方法である。
【００２５】さらに、この発明は、上記の半導体シリコ
ンウェーハの製造方法において使用する熱処理を行うた
めの熱処理装置であり、拡散炉型熱処理炉において、大
気酸素、水分の炉内混入を防止するために、炉口部キャ
ップにガスパージ機構及び炉内挿入バッファーを具備し
たことをことを特徴とする熱処理装置である。
ンウェーハの製造方法において使用する熱処理を行うた
めの熱処理装置であり、拡散炉型熱処理炉において、大
気酸素、水分の炉内混入を防止するために、炉口部キャ
ップにガスパージ機構及び炉内挿入バッファーを具備し
たことをことを特徴とする熱処理装置である。
【００２６】
【発明の実施の形態】この発明は、水素や不活性ガス雰
囲気での高温熱処理により、八面体ボイドの内壁酸化膜
は除去されたが、溶け残りとして存在しているＧｒｏｗ
ｎ‐ｉｎ欠陥を完全に消滅させることを目的とするもの
で、まずウェーハに水素又は不活性ガスあるいはその混
合ガスによる熱処理を施すと、表面近傍のＧｒｏｗｎ‐
ｉｎ欠陥の消滅が起こるが、表面から深さ１μｍ程度の
領域においても内壁酸化膜が溶解してサイズが縮小した
ボイドの溶け残りが残る。
囲気での高温熱処理により、八面体ボイドの内壁酸化膜
は除去されたが、溶け残りとして存在しているＧｒｏｗ
ｎ‐ｉｎ欠陥を完全に消滅させることを目的とするもの
で、まずウェーハに水素又は不活性ガスあるいはその混
合ガスによる熱処理を施すと、表面近傍のＧｒｏｗｎ‐
ｉｎ欠陥の消滅が起こるが、表面から深さ１μｍ程度の
領域においても内壁酸化膜が溶解してサイズが縮小した
ボイドの溶け残りが残る。
【００２７】そこで、この発明では、当該水素又は不活
性ガスあるいはその混合ガスによる高温熱処理によりＧ
ｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜を除去した後、酸素ま
たは酸素と不活性ガスの混合ガス雰囲気等の熱処理で、
強制的に格子間シリコンを注入し、表面近傍のＧｒｏｗ
ｎ‐ｉｎ欠陥を格子間シリコンで埋めることにより完全
に消滅させる。
性ガスあるいはその混合ガスによる高温熱処理によりＧ
ｒｏｗｎ‐ｉｎ欠陥の内壁酸化膜を除去した後、酸素ま
たは酸素と不活性ガスの混合ガス雰囲気等の熱処理で、
強制的に格子間シリコンを注入し、表面近傍のＧｒｏｗ
ｎ‐ｉｎ欠陥を格子間シリコンで埋めることにより完全
に消滅させる。
【００２８】この際、酸素雰囲気での熱処理では、格子
間シリコン原子が注入されて酸素析出物の抑制が懸念さ
れるが、第１ステップで水素又は不活性ガスあるいはそ
の混合ガスによる熱処理を施しているため、ウェーハ内
部では酸素析出物は成長しており、その後の酸素雰囲気
での熱処理により消滅しないため、デバイスプロセスで
の重金属汚染のＩＧによるゲッタリング効果が期待でき
る。また、この酸素析出物密度を制御する方法として
は、炉内投入温度、投入後の保持時間、あるいは昇温速
度を変更することにより制御可能である。
間シリコン原子が注入されて酸素析出物の抑制が懸念さ
れるが、第１ステップで水素又は不活性ガスあるいはそ
の混合ガスによる熱処理を施しているため、ウェーハ内
部では酸素析出物は成長しており、その後の酸素雰囲気
での熱処理により消滅しないため、デバイスプロセスで
の重金属汚染のＩＧによるゲッタリング効果が期待でき
る。また、この酸素析出物密度を制御する方法として
は、炉内投入温度、投入後の保持時間、あるいは昇温速
度を変更することにより制御可能である。
【００２９】前述の水素還元ＲＴＡ法は、水素の還元作
用を利用し、酸素の外方拡散を抑えるためにＲＴＡを用
いることを特徴とし、特に小さな八面体ボイドで、かつ
その内壁酸化膜厚みを薄くするために、ＣＺ法において
高速で引き上げ、かつ低酸素濃度の結晶が必要である。
用を利用し、酸素の外方拡散を抑えるためにＲＴＡを用
いることを特徴とし、特に小さな八面体ボイドで、かつ
その内壁酸化膜厚みを薄くするために、ＣＺ法において
高速で引き上げ、かつ低酸素濃度の結晶が必要である。
【００３０】これに対して、この発明は、水素、不活性
ガス及びその混合ガス雰囲気下による、酸素雰囲気に比
べて著しい酸素外方拡散を利用して、酸素が未飽和にな
った領域のＧｒｏｗｎ−ｉｎ欠陥の内壁酸化膜を溶解さ
せるもので、原理的に水素還元ＲＴＡ法とは異なり、対
象とするウェーハに性状的な制限が一切ない利点があ
る。
ガス及びその混合ガス雰囲気下による、酸素雰囲気に比
べて著しい酸素外方拡散を利用して、酸素が未飽和にな
った領域のＧｒｏｗｎ−ｉｎ欠陥の内壁酸化膜を溶解さ
せるもので、原理的に水素還元ＲＴＡ法とは異なり、対
象とするウェーハに性状的な制限が一切ない利点があ
る。
【００３１】また、水素還元ＲＴＡ法は、熱平衡でのウ
ェーハ表面からの格子間シリコンの供給によりＧｒｏｗ
ｎ‐ｉｎ欠陥を消滅させるため、表面のＧｒｏｗｎ−ｉ
ｎ欠陥の存在しない領域は、せいぜい０．２μｍ程度で
あるのに対して、この発明による方法は、熱酸化により
格子間シリコンを意図的に熱平衡より過剰な非平衡状態
で注入させるため、得られるウェーハはその表面から１
０μｍまでのＧｒｏｗｎ‐ｉｎ欠陥フリー領域が形成さ
れる利点がある。
ェーハ表面からの格子間シリコンの供給によりＧｒｏｗ
ｎ‐ｉｎ欠陥を消滅させるため、表面のＧｒｏｗｎ−ｉ
ｎ欠陥の存在しない領域は、せいぜい０．２μｍ程度で
あるのに対して、この発明による方法は、熱酸化により
格子間シリコンを意図的に熱平衡より過剰な非平衡状態
で注入させるため、得られるウェーハはその表面から１
０μｍまでのＧｒｏｗｎ‐ｉｎ欠陥フリー領域が形成さ
れる利点がある。
【００３２】この発明において、最初の水素及び／又は
不活性ガス雰囲気の熱処理は、その最低温度が１０００
℃未満では八面体ボイドの内壁酸化膜が十分に除去でき
ないか、もしくは長時間の熱処理が必要となるため、１
０００℃以上が好ましく、また最高温度が１３５０℃を
越えるとスリップを防ぐことが非常に困難になり、かつ
汚染問題も生じるため１３５０℃以下が好ましい。さら
に好ましい温度範囲は１１５０℃から１２５０℃であ
る。
不活性ガス雰囲気の熱処理は、その最低温度が１０００
℃未満では八面体ボイドの内壁酸化膜が十分に除去でき
ないか、もしくは長時間の熱処理が必要となるため、１
０００℃以上が好ましく、また最高温度が１３５０℃を
越えるとスリップを防ぐことが非常に困難になり、かつ
汚染問題も生じるため１３５０℃以下が好ましい。さら
に好ましい温度範囲は１１５０℃から１２５０℃であ
る。
【００３３】また、水素及び／不活性ガス雰囲気の熱処
理時間は、八面体ボイドの内壁酸化膜を溶解させるのに
１０００℃では５０時間程度が必要である。この最初の
高温熱処理は、好ましくは１２００℃前後の温度範囲で
１時間から４時間程度で行うことが望ましい。
理時間は、八面体ボイドの内壁酸化膜を溶解させるのに
１０００℃では５０時間程度が必要である。この最初の
高温熱処理は、好ましくは１２００℃前後の温度範囲で
１時間から４時間程度で行うことが望ましい。
【００３４】次に続く酸化熱処理は、熱酸化により十分
な格子間シリコン原子を注入させるためには８００℃以
上を必要とするが、上限温度は上記のスリップや汚染問
題により１３５０℃以下とする。さらに好ましい温度範
囲は１１５０℃から１２５０℃である。
な格子間シリコン原子を注入させるためには８００℃以
上を必要とするが、上限温度は上記のスリップや汚染問
題により１３５０℃以下とする。さらに好ましい温度範
囲は１１５０℃から１２５０℃である。
【００３５】また、酸化熱処理時間は、内壁酸化膜の除
去されたＧｒｏｗｎ‐ｉｎ欠陥を消滅させるのに８００
℃では５０時間程度の時間を要する。望ましくは１２０
０℃前後の温度範囲で１時間から２時間程度が望まし
い。
去されたＧｒｏｗｎ‐ｉｎ欠陥を消滅させるのに８００
℃では５０時間程度の時間を要する。望ましくは１２０
０℃前後の温度範囲で１時間から２時間程度が望まし
い。
【００３６】さらにこの発明の応用として、この発明に
よるウェーハを貼り合わせＳＯＩ基板の活性側基板とし
て利用することも可能であり、活性側の基板はこの発明
の酸化時に所望の酸化膜厚まで成長させ支持基板と貼り
合わせてもよく、またこの発明の熱処理後、酸化膜を除
去し、所望の酸化膜厚を成長させた支持基板に貼り合せ
を行うか、もしくはこの発明の熱処理後に酸化膜除去、
再鏡面研磨工程を追加した後、この基板あるいは支持基
板に所望の酸化膜成長後、張り合わせてもよい。
よるウェーハを貼り合わせＳＯＩ基板の活性側基板とし
て利用することも可能であり、活性側の基板はこの発明
の酸化時に所望の酸化膜厚まで成長させ支持基板と貼り
合わせてもよく、またこの発明の熱処理後、酸化膜を除
去し、所望の酸化膜厚を成長させた支持基板に貼り合せ
を行うか、もしくはこの発明の熱処理後に酸化膜除去、
再鏡面研磨工程を追加した後、この基板あるいは支持基
板に所望の酸化膜成長後、張り合わせてもよい。
【００３７】また、この発明によるウェーハは、エピタ
キシャル成長用基板としても利用できる。すなわち、薄
いエピタキシャル膜成長を行う場合、従来の基板では表
面のＣＯＰがエピタキシャル成長膜にも影響を及ぼすこ
とが問題となるが、この発明による基板はかかる問題を
回避することができる。
キシャル成長用基板としても利用できる。すなわち、薄
いエピタキシャル膜成長を行う場合、従来の基板では表
面のＣＯＰがエピタキシャル成長膜にも影響を及ぼすこ
とが問題となるが、この発明による基板はかかる問題を
回避することができる。
【００３８】
【実施例】実施例１ ＣＺ法により成長させた単結晶インゴットによりスライ
スした外径６インチのボロンドープされた結晶面（１０
０）、初期酸素濃度１４．５×１０17ａｔｏｍｓ／ｃｍ
3（ｏｌｄ ＡＳＴＭ）の最終鏡面研磨されたＳｉウェ
ーハを用い、１２００℃で１時間の水素雰囲気での熱処
理を施した比較ウェーハ（ａ）と１２００℃で１時間水
素雰囲気下で熱処理した後、一旦ウェーハを炉外に取り
出し、次にドライ酸素雰囲気で１２００℃、１時間の熱
処理を施した本発明のウェーハ（ｂ）を作製した。
スした外径６インチのボロンドープされた結晶面（１０
０）、初期酸素濃度１４．５×１０17ａｔｏｍｓ／ｃｍ
3（ｏｌｄ ＡＳＴＭ）の最終鏡面研磨されたＳｉウェ
ーハを用い、１２００℃で１時間の水素雰囲気での熱処
理を施した比較ウェーハ（ａ）と１２００℃で１時間水
素雰囲気下で熱処理した後、一旦ウェーハを炉外に取り
出し、次にドライ酸素雰囲気で１２００℃、１時間の熱
処理を施した本発明のウェーハ（ｂ）を作製した。
【００３９】得られた２種類のウェーハに表面から、そ
れぞれ１μｍ，３μｍ，５μｍ，１０μｍの再鏡面研磨
を行い、ＳＣ‐１洗浄を６回線り返した後のレーザー面
検器で表面のＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆ
ｅｃｔｓ）の面内分布を測定した結果を図１に示す。
れぞれ１μｍ，３μｍ，５μｍ，１０μｍの再鏡面研磨
を行い、ＳＣ‐１洗浄を６回線り返した後のレーザー面
検器で表面のＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆ
ｅｃｔｓ）の面内分布を測定した結果を図１に示す。
【００４０】図1の黒丸印の水素アニールのみではウェ
ーハ表面からの深さが増すほどLPD密度が増加している
ことがわかる。一方、白丸印の本発明の熱処理では表面
から6μm深さでも著しいLPD低減効果を示した。なお、
図1の黒菱印は非熱処理ウェーハを示す。
ーハ表面からの深さが増すほどLPD密度が増加している
ことがわかる。一方、白丸印の本発明の熱処理では表面
から6μm深さでも著しいLPD低減効果を示した。なお、
図1の黒菱印は非熱処理ウェーハを示す。
【００４１】さらに、これらウェーハのＬＰＤをＡＦＭ
観察を行うと、水素アニールのみではＧｒｏｗｎ‐ｉｎ
欠陥の溶け残りが多数観察された。一方、本発明のウェ
ーハでは６μｍ深さの位置でもＣＯＰ（ピット）は観察
されなかった。
観察を行うと、水素アニールのみではＧｒｏｗｎ‐ｉｎ
欠陥の溶け残りが多数観察された。一方、本発明のウェ
ーハでは６μｍ深さの位置でもＣＯＰ（ピット）は観察
されなかった。
【００４２】また、これらウェーハの酸化膜耐圧特性に
関しては、水素雰囲気のみでの熱処理ウェーハは表面か
らの深さ方向で特性劣化が観察されたが、本発明の熱処
理ウェーハは表面から５μｍの領域までエピタキシャル
ウェーハと同等の良好な酸化膜耐圧特性が得られた。
関しては、水素雰囲気のみでの熱処理ウェーハは表面か
らの深さ方向で特性劣化が観察されたが、本発明の熱処
理ウェーハは表面から５μｍの領域までエピタキシャル
ウェーハと同等の良好な酸化膜耐圧特性が得られた。
【００４３】実施例2 実施例1と同等のサンプル(初期酸素濃度:10.2〜14.5×1
017atoms/cm3)を用い、図2に示す熱処理シーケンスでア
ルゴン雰囲気でのGrown‐in欠陥の挙動を調べた。図2A
はアルゴン雰囲気のみであり、図2Bはアルゴン雰囲気の
途中でドライ酸素に変更した場合を示す。
017atoms/cm3)を用い、図2に示す熱処理シーケンスでア
ルゴン雰囲気でのGrown‐in欠陥の挙動を調べた。図2A
はアルゴン雰囲気のみであり、図2Bはアルゴン雰囲気の
途中でドライ酸素に変更した場合を示す。
【００４４】得られた２種類のウェーハに表面から３μ
ｍの再鏡面研磨を行い、レーザー面検機で表面のＬＰＤ
の面内分布を測定した。図３にウェーハ面内に０．１０
５μｍ以上のサイズで検知された個数を示す。１２００
℃で２．５時間のアルゴン雰囲気での熱処理をしたウェ
ーハ（黒丸印）では面内に約２００個程度ＬＰＤが存在
していた。一方、アルゴン雰囲気＋酸素雰囲気での熱処
理ウェーハ（白丸印）は約１０個程度しかＬＰＤは存在
せず、ＡＦＭ観察の結果、全てパーティクルであった。
なお、図３の白角印は非熱処理ウェーハを示す。
ｍの再鏡面研磨を行い、レーザー面検機で表面のＬＰＤ
の面内分布を測定した。図３にウェーハ面内に０．１０
５μｍ以上のサイズで検知された個数を示す。１２００
℃で２．５時間のアルゴン雰囲気での熱処理をしたウェ
ーハ（黒丸印）では面内に約２００個程度ＬＰＤが存在
していた。一方、アルゴン雰囲気＋酸素雰囲気での熱処
理ウェーハ（白丸印）は約１０個程度しかＬＰＤは存在
せず、ＡＦＭ観察の結果、全てパーティクルであった。
なお、図３の白角印は非熱処理ウェーハを示す。
【００４５】さらに、この２種類のサンプルをドライ酸
素雰囲気下で１０００℃、１６時間の熱処理を施し、ウ
ェーハヘき開後、Ｗｒｉｇｈｔエッチングにてウェーハ
内部の酸素析出物密度を観祭した。酸素析出物密度は２
種のウェーハ共に約５×１０5ｃｍ-2程度であり、酸化
処理により酸素析出物密度は低減しないことが分かる。
素雰囲気下で１０００℃、１６時間の熱処理を施し、ウ
ェーハヘき開後、Ｗｒｉｇｈｔエッチングにてウェーハ
内部の酸素析出物密度を観祭した。酸素析出物密度は２
種のウェーハ共に約５×１０5ｃｍ-2程度であり、酸化
処理により酸素析出物密度は低減しないことが分かる。
【００４６】実施例３ 炉本体の構造において、炉内外の気密性の良くない熱処
理炉でアルゴン雰囲気下、１１５０℃、５時間の高温熱
処理を施した。スポットライト下でウェーハ表面にピッ
トが多発していることを確認した後、引き続いて１１５
０℃、２．５時間の酸化熱処理を施した。
理炉でアルゴン雰囲気下、１１５０℃、５時間の高温熱
処理を施した。スポットライト下でウェーハ表面にピッ
トが多発していることを確認した後、引き続いて１１５
０℃、２．５時間の酸化熱処理を施した。
【００４７】この熱処理後のウェーハを各々表面から
０．５μｍ、１μｍ、２μｍの鏡面研磨を施した後、ス
ポットライト下で再度ウェーハ表面上を確認したが、ピ
ットは完全に除去されていた。さらに、このサンプルの
酸化膜耐圧特性を評価したが、２μｍ研磨でも耐圧劣化
がないことが確認された。
０．５μｍ、１μｍ、２μｍの鏡面研磨を施した後、ス
ポットライト下で再度ウェーハ表面上を確認したが、ピ
ットは完全に除去されていた。さらに、このサンプルの
酸化膜耐圧特性を評価したが、２μｍ研磨でも耐圧劣化
がないことが確認された。
【００４８】実施例４ 実施例１と同等のサンプルを７００℃投入、及び８００
℃投入の２条件で行い、その後、１２００℃まで昇温さ
せ１時間保持後、ドライ酸素雰囲気下に切替え１時間保
持させた。熱処理終了後、このサンプルをドライ酸素雰
囲気下で１０００℃、１６時間の熱処理を施しウェーハ
ヘき開後、Ｗｒｉｇｈｔエッチングにてウェーハ内部の
酸素析出物密度を測定した。
℃投入の２条件で行い、その後、１２００℃まで昇温さ
せ１時間保持後、ドライ酸素雰囲気下に切替え１時間保
持させた。熱処理終了後、このサンプルをドライ酸素雰
囲気下で１０００℃、１６時間の熱処理を施しウェーハ
ヘき開後、Ｗｒｉｇｈｔエッチングにてウェーハ内部の
酸素析出物密度を測定した。
【００４９】７００℃投入サンプルでは酸素析出物密度
は４〜６×１０5ｃｍ-2、８００℃投入サンプルでは酸
素析出物密度は０．３〜１×１０5ｃｍ-2であり、酸素
析出物密度は投入温度変更によって制御することが可能
である。
は４〜６×１０5ｃｍ-2、８００℃投入サンプルでは酸
素析出物密度は０．３〜１×１０5ｃｍ-2であり、酸素
析出物密度は投入温度変更によって制御することが可能
である。
【００５０】一方、実施例１と同等のサンプルを７００
℃投入後、３０分保持させ、その後１２００℃まで昇温
させ１時間保持後、ドライ酸素雰囲気下で１時間保持さ
せた。熱処理後のサンプルは上記評価熱処理を行い酸素
析出物密度を測定した。このサンプルの密度は８×１０
5ｃｍ-2であった。
℃投入後、３０分保持させ、その後１２００℃まで昇温
させ１時間保持後、ドライ酸素雰囲気下で１時間保持さ
せた。熱処理後のサンプルは上記評価熱処理を行い酸素
析出物密度を測定した。このサンプルの密度は８×１０
5ｃｍ-2であった。
【００５１】実施例５ 図４Ａに示す通常のソフトランディング型、横型拡散
炉、すなわち、反応管１の開放端の炉口２にキャップ３
を施し、他方の閉塞端４のガス導入口５より雰囲気ガス
を導入し、管１内に挿入したボート６上にウェーハ７を
１２０枚セットしアルゴンガス雰囲気下で１１５０℃、
３．５時間の熱処理を施した。
炉、すなわち、反応管１の開放端の炉口２にキャップ３
を施し、他方の閉塞端４のガス導入口５より雰囲気ガス
を導入し、管１内に挿入したボート６上にウェーハ７を
１２０枚セットしアルゴンガス雰囲気下で１１５０℃、
３．５時間の熱処理を施した。
【００５２】この熱処理ウェーハを炉口部側から１０枚
目、６０枚目、１１０枚目のウェーハを抜き取り表面上
に成長した熱酸化膜厚みをエリプソメーターにて測定し
た。１０枚目で２１ｎｍ、６０枚目で１５ｎｍ、１１０
枚目で１４ｎｍであり、炉口部付近の酸化膜厚が厚いこ
とにより炉口部からの酸素等の混入が明確である。
目、６０枚目、１１０枚目のウェーハを抜き取り表面上
に成長した熱酸化膜厚みをエリプソメーターにて測定し
た。１０枚目で２１ｎｍ、６０枚目で１５ｎｍ、１１０
枚目で１４ｎｍであり、炉口部付近の酸化膜厚が厚いこ
とにより炉口部からの酸素等の混入が明確である。
【００５３】残りのウェーハは２グループに分割した。
一方は、表面から２μｎ深さ鏡面研磨を施しレーザー面
検機にてＬＰＤ測定を行った後、ＡＦＭ観察を行った。
熱処理を施してない未処理のウェーハのＧｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜厚に比べ、本実施例のＧｒｏｗｎ‐
ｉｎ欠陥の内壁酸化膜厚が増加してぃることを確認し
た。
一方は、表面から２μｎ深さ鏡面研磨を施しレーザー面
検機にてＬＰＤ測定を行った後、ＡＦＭ観察を行った。
熱処理を施してない未処理のウェーハのＧｒｏｗｎ‐ｉ
ｎ欠陥の内壁酸化膜厚に比べ、本実施例のＧｒｏｗｎ‐
ｉｎ欠陥の内壁酸化膜厚が増加してぃることを確認し
た。
【００５４】もう一方のグループのウェーハは、１１５
０℃、２時間で１００％酸素雰囲気下で熱処理を施し、
上記加工を行った後にＡＦＭ観察を行った。Ｇｒｏｗｎ
‐ｉｎ欠陥の内整酸化膜厚はさらに増加しており、完全
にボイドを酸化膜で埋め尽くしていた。
０℃、２時間で１００％酸素雰囲気下で熱処理を施し、
上記加工を行った後にＡＦＭ観察を行った。Ｇｒｏｗｎ
‐ｉｎ欠陥の内整酸化膜厚はさらに増加しており、完全
にボイドを酸化膜で埋め尽くしていた。
【００５５】実施例６ 次に、この発明による、熱処理を施す場合の大気酸素や
水分の炉内混入を防止するため炉口部キャップにガスパ
ージ構造及び炉内挿入バッファーを具備した簡易改造構
造を採用した炉ロキャップを用いた場合の結果を示す。
構造は図４Ｂに示すごとく、炉口２に使用するキャップ
１０は、外側にパージ用ガス導入口１１を有し、かつ所
要厚みのバッファー層１２を具備してガスパージ孔１３
を配設してあり、図４Ｃに示す例は、反応管１の開放端
の炉口２外周部位置のキャップ２０の外周部にパージ用
ガス導入口２１を配設し、かつ所要厚みのバッファー層
２２を具備している。
水分の炉内混入を防止するため炉口部キャップにガスパ
ージ構造及び炉内挿入バッファーを具備した簡易改造構
造を採用した炉ロキャップを用いた場合の結果を示す。
構造は図４Ｂに示すごとく、炉口２に使用するキャップ
１０は、外側にパージ用ガス導入口１１を有し、かつ所
要厚みのバッファー層１２を具備してガスパージ孔１３
を配設してあり、図４Ｃに示す例は、反応管１の開放端
の炉口２外周部位置のキャップ２０の外周部にパージ用
ガス導入口２１を配設し、かつ所要厚みのバッファー層
２２を具備している。
【００５６】上記構成のキャップ１０，２０を使用した
横型拡散炉にてウェーハを１２０枚セットしアルゴン雰
囲気下での熱処理を施した。その後ウェーハ表面上の熱
酸化膜厚を測定した。炉口２部より１０枚目、６０枚
目、１１０枚目全て２ｎｍであった。初期の自然酸化膜
厚が１ｎｍ程度であるためウェーハ取り出し時に成長し
たものであり、熱処理工程中での炉内大気混入による酸
化膜成長は防止できることがわかる。
横型拡散炉にてウェーハを１２０枚セットしアルゴン雰
囲気下での熱処理を施した。その後ウェーハ表面上の熱
酸化膜厚を測定した。炉口２部より１０枚目、６０枚
目、１１０枚目全て２ｎｍであった。初期の自然酸化膜
厚が１ｎｍ程度であるためウェーハ取り出し時に成長し
たものであり、熱処理工程中での炉内大気混入による酸
化膜成長は防止できることがわかる。
【００５７】このサンプルを表面から２μｍ鏡面研磨を
施した後ＡＦＭ観察を行ったがＧｒｏｗｎ−ｉｎ欠陥の
内壁酸化膜は完全に消滅していた。さらにに１１５０
℃、２時間で１００％酸素雰囲気下で熱処理を施し、上
記加工を行った後にＡＦＭ観察を行った。Ｇｒｏｗｎ‐
ｉｎ欠陥は完全に消滅していることを確認した。
施した後ＡＦＭ観察を行ったがＧｒｏｗｎ−ｉｎ欠陥の
内壁酸化膜は完全に消滅していた。さらにに１１５０
℃、２時間で１００％酸素雰囲気下で熱処理を施し、上
記加工を行った後にＡＦＭ観察を行った。Ｇｒｏｗｎ‐
ｉｎ欠陥は完全に消滅していることを確認した。
【００５８】
【発明の効果】この発明は、水素や不活性ガスでの熱処
理による表面近傍の該ＣＯＰ欠陥の溶け残りを、酸素ま
たは酸素と不活性ガスの混合ガスあるいは水蒸気などの
組み合わせによる酸化性雰囲気での熱処理により、強制
的にウェーハ表面から格子間シリコンを注入し表面近傍
のＧｒｏｗｎ‐ｉｎ欠陥を効率良く格子間シリコンで埋
めつくし完全に消滅させてデバイス特性の向上を図るこ
とが可能で、これまでの水素及アルゴンに代表される不
活性ガス雰囲気での熱処理のみでは完全に、消滅させる
ことができなかったＧｒｏｗｎ‐ｉｎ欠陥を、表面から
１０μｍ程度までほぼ完全に消滅させることができ、エ
ピタキシャルウェーハ並みの良好な特性の半導体シリコ
ンウェーハが低コストで得られる。さらにはこの発明の
熱処理を行ったウェーハでは、バルク中に重金属のゲッ
タリングに十分な酸素析出物が形成されており、ＩＧ効
果も期待できる。
理による表面近傍の該ＣＯＰ欠陥の溶け残りを、酸素ま
たは酸素と不活性ガスの混合ガスあるいは水蒸気などの
組み合わせによる酸化性雰囲気での熱処理により、強制
的にウェーハ表面から格子間シリコンを注入し表面近傍
のＧｒｏｗｎ‐ｉｎ欠陥を効率良く格子間シリコンで埋
めつくし完全に消滅させてデバイス特性の向上を図るこ
とが可能で、これまでの水素及アルゴンに代表される不
活性ガス雰囲気での熱処理のみでは完全に、消滅させる
ことができなかったＧｒｏｗｎ‐ｉｎ欠陥を、表面から
１０μｍ程度までほぼ完全に消滅させることができ、エ
ピタキシャルウェーハ並みの良好な特性の半導体シリコ
ンウェーハが低コストで得られる。さらにはこの発明の
熱処理を行ったウェーハでは、バルク中に重金属のゲッ
タリングに十分な酸素析出物が形成されており、ＩＧ効
果も期待できる。
【図１】半導体シリコンウェーハの表面からの深さとＬ
ＰＤ数との関係を示すグラフである。
ＰＤ数との関係を示すグラフである。
【図２】Ａ，Ｂは実施例における熱処理のヒートパター
ンを示すグラフである。
ンを示すグラフである。
【図３】初期酸素濃度と表面のＬＰＤの面内分布との関
係を示すグラフである。
係を示すグラフである。
【図４】Ａは従来の横型拡散炉の縦断説明図、Ｂ，Ｃは
この発明による横型拡散炉の縦断説明図である。
この発明による横型拡散炉の縦断説明図である。
１ 反応管 ２ 炉口 ３，１０，２０ キャップ ４ 閉塞端 ５ ガス導入口 ６ ボート ７ ウェーハ １１，２１ パージ用ガス導入口 １２，２２ バッファー層 １３ ガスパージ孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/316 Ｓ (72)発明者 久保田 剛志 佐賀県杵島郡江北町大字上小田2201番地 住友シチックス株式会社内 (56)参考文献 特開 平９−260619（ＪＰ，Ａ) 特開 昭57−201032（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02
Claims (18)
- 【請求項１】 チョクラルスキー法によるシリコン単結
晶ウェーハであり、水素及び/または不活性ガス雰囲気
下で熱処理され、さらに酸化雰囲気下で熱処理され格子
間シリコンがウェーハ表面から強制的に注入されて表面
から所要深さまでのCOP(Crystal Originated Particle)
及びGrown‐in欠陥が完全に消滅した半導体シリコンウ
ェーハ。 - 【請求項２】 請求項1において、表面から10μm深さま
でのGrown‐in欠陥が完全に消滅した半導体シリコンウ
ェーハ。 - 【請求項３】 請求項1または請求項2において、ウェー
ハ内部に酸素析出物が形成されてIG(Intrinsic Getteri
ng)効果が付与された半導体シリコンウェーハ。 - 【請求項４】 シリコンウェーハ製造プロセスにおい
て、チョクラルスキー法によるシリコン単結晶から得た
半導体シリコンウェーハに水素及び/または不活性ガス
雰囲気下の熱処理を施し、表面から所要深さまでのボイ
ド欠陥(Grown‐in欠陥)の内壁酸化膜を除去した後、酸
化熱処理を行い強制的に格子間シリコン原子を注入させ
ることにより、表面近傍の当該欠陥の消滅速度を促進さ
せてGrown‐in欠陥を消滅させる半導体シリコンウェー
ハの製造方法。 - 【請求項５】 請求項4において、表面から所要深さま
でのボイドを完全に消滅させると同時にウェーハ内部に
酸素析出物が形成されIG(Intrinsic Gettering)効果を
付与する半導体シリコンウェーハの製造方法。 - 【請求項６】 請求項4または請求項5において、炉内投
入温度、投入後の保持時間、あるいは昇温速度を変更し
て酸素析出物密度を制御する半導体シリコンウェーハの
製造方法。 - 【請求項７】 請求項4から請求項6のいずれかにおい
て、水素及び/または不活性ガス雰囲気下の熱処理が100
0°C以上1350℃以下の温度で50時間以下の熱処理であ
り、酸化熱処理が800℃以上1350℃以下の温度範囲で50
時間以下の処理である半導体シリコンウェーハの製造方
法。 - 【請求項８】 請求項7において、各熱処理の温度範囲
が1150℃から1250℃、処理時間が1時間から4時間である
半導体シリコンウェーハの製造方法。 - 【請求項９】 請求項4から請求項8のいずれかにおい
て、不活性ガス雰囲気下の熱処理の場合、その熱処理直
後に、連続して酸化熱処理を行う半導体シリコンウェー
ハの製造方法。 - 【請求項１０】 請求項4から請求項8のいずれかにおい
て、水素及び/又は不活性ガス雰囲気下の熱処理を施し
た後に、ウェーハを一旦熱処理炉外に取り出し、その後
酸化熱処理を行う半導体シリコンウェーハの製造方法。 - 【請求項１１】 請求項4から請求項10のいずれかにお
いて、処理対象ウェーハが、洗浄上がり、フッ酸洗浄等
で自然酸化膜除去後の最終鏡面研磨品、あるいは最終鏡
面研磨前のいずれかのウェーハである半導体シリコンウ
ェーハの製造方法。 - 【請求項１２】 請求項11において、最終研磨前のウェ
ーハに熱処理後、酸化膜剥離を行い、次いで最終鏡面研
磨を施す半導体シリコンウェーハの製造方法。 - 【請求項１３】 請求項11において、最終研磨後のウェ
ーハに熱処理後、鏡面研磨を施す半導体シリコンウェー
ハの製造方法。 - 【請求項１４】 請求項12または請求項13において、熱
処理後のウェーハ片面または両面のウェーハ最終研磨代
を0.1μm〜10μmとする半導体シリコンウェーハの製造
方法。 - 【請求項１５】 請求項14において、ウェーハ最終研磨
代を0.5μm〜2μmとする半導体シリコンウェーハの製造
方法。 - 【請求項１６】 請求項4から請求項10のいずれかにお
いて、処理対象ウェーハが、熱処理投入前に予め酸化膜
を成長させたウェーハである半導体シリコンウェーハの
製造方法。 - 【請求項１７】 請求項16において、酸化膜厚みを50nm
以下とする半導体シリコンウェーハの製造方法。 - 【請求項１８】 請求項4から請求項7の半導体シリコン
ウェーハの製造方法において使用する熱処理を行うため
の熱処理装置であり、拡散炉型熱処理炉において、炉口
部キャップに大気酸素及び水分の炉内混入を防止するた
めのガスパージ機構及び炉内挿入バッファーを具備した
熱処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100052A JP3011178B2 (ja) | 1998-01-06 | 1998-03-27 | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 |
| US09/212,389 US6129787A (en) | 1998-01-06 | 1998-12-16 | Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment |
| TW088100010A TW486749B (en) | 1998-01-06 | 1999-01-04 | Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment |
| DE19900091A DE19900091B4 (de) | 1998-01-06 | 1999-01-04 | Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-13346 | 1998-01-06 | ||
| JP1334698 | 1998-01-06 | ||
| JP10100052A JP3011178B2 (ja) | 1998-01-06 | 1998-03-27 | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260677A JPH11260677A (ja) | 1999-09-24 |
| JP3011178B2 true JP3011178B2 (ja) | 2000-02-21 |
Family
ID=26349125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100052A Expired - Fee Related JP3011178B2 (ja) | 1998-01-06 | 1998-03-27 | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6129787A (ja) |
| JP (1) | JP3011178B2 (ja) |
| DE (1) | DE19900091B4 (ja) |
| TW (1) | TW486749B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| EP1125008B1 (en) * | 1998-10-14 | 2003-06-18 | MEMC Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| JP4233651B2 (ja) * | 1998-10-29 | 2009-03-04 | 信越半導体株式会社 | シリコン単結晶ウエーハ |
| US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| JP2000256092A (ja) * | 1999-03-04 | 2000-09-19 | Shin Etsu Handotai Co Ltd | シリコンウエーハ |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP3994602B2 (ja) | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| US6663708B1 (en) * | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
| US6689209B2 (en) * | 2000-11-03 | 2004-02-10 | Memc Electronic Materials, Inc. | Process for preparing low defect density silicon using high growth rates |
| US6774009B1 (en) * | 2001-03-27 | 2004-08-10 | Academy Corporation | Silicon target assembly |
| DE10124144B4 (de) * | 2001-05-17 | 2007-12-13 | Qimonda Ag | Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen |
| JP4154881B2 (ja) * | 2001-10-03 | 2008-09-24 | 株式会社Ｓｕｍｃｏ | シリコン半導体基板の熱処理方法 |
| TWI303282B (en) * | 2001-12-26 | 2008-11-21 | Sumco Techxiv Corp | Method for eliminating defects from single crystal silicon, and single crystal silicon |
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| JP2003318181A (ja) * | 2002-04-25 | 2003-11-07 | Sumitomo Mitsubishi Silicon Corp | 半導体シリコン基板におけるｉｇ能の評価方法 |
| JP4524983B2 (ja) * | 2002-10-22 | 2010-08-18 | 信越半導体株式会社 | シリコンウエーハの製造方法 |
| US6916324B2 (en) * | 2003-02-04 | 2005-07-12 | Zimmer Technology, Inc. | Provisional orthopedic prosthesis for partially resected bone |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| JP4854936B2 (ja) * | 2004-06-15 | 2012-01-18 | 信越半導体株式会社 | シリコンウエーハの製造方法及びシリコンウエーハ |
| EP1780781B1 (en) * | 2004-06-30 | 2019-08-07 | SUMCO Corporation | Process for producing silicon wafer |
| JP5023451B2 (ja) | 2004-08-25 | 2012-09-12 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法、シリコン単結晶育成方法 |
| US20060115958A1 (en) * | 2004-11-22 | 2006-06-01 | Weigold Jason W | Method and apparatus for forming buried oxygen precipitate layers in multi-layer wafers |
| JP2006190896A (ja) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 |
| TWI327761B (en) * | 2005-10-07 | 2010-07-21 | Rohm & Haas Elect Mat | Method for making semiconductor wafer and wafer holding article |
| JP5121139B2 (ja) * | 2005-12-27 | 2013-01-16 | ジルトロニック アクチエンゲゼルシャフト | アニールウエハの製造方法 |
| JP5251137B2 (ja) * | 2008-01-16 | 2013-07-31 | 株式会社Ｓｕｍｃｏ | 単結晶シリコンウェーハおよびその製造方法 |
| JP5567259B2 (ja) * | 2008-07-28 | 2014-08-06 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハおよびその製造方法 |
| JP5561918B2 (ja) | 2008-07-31 | 2014-07-30 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP5572091B2 (ja) | 2008-08-08 | 2014-08-13 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| JP5498678B2 (ja) * | 2008-09-25 | 2014-05-21 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP5542383B2 (ja) * | 2009-07-27 | 2014-07-09 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| WO2011111503A1 (en) * | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP5641538B2 (ja) * | 2011-03-30 | 2014-12-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP2013048137A (ja) * | 2011-08-29 | 2013-03-07 | Covalent Silicon Co Ltd | シリコンウェーハの製造方法 |
| JP5965607B2 (ja) * | 2011-10-19 | 2016-08-10 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP5999949B2 (ja) * | 2012-03-26 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP2013201314A (ja) * | 2012-03-26 | 2013-10-03 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
| US20150132931A1 (en) * | 2013-07-01 | 2015-05-14 | Solexel, Inc. | High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells |
| TWI625769B (zh) * | 2013-07-26 | 2018-06-01 | 新南創新有限公司 | 矽內的高濃度摻雜 |
| CN104762656B (zh) * | 2014-01-02 | 2017-12-22 | 浙江大学 | 大直径直拉硅片的一种内吸杂工艺 |
| JP6052189B2 (ja) | 2014-01-16 | 2016-12-27 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6052188B2 (ja) | 2014-01-16 | 2016-12-27 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| DE102017117753A1 (de) | 2017-08-04 | 2019-02-07 | Infineon Technologies Austria Ag | Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen |
| CN116759325B (zh) * | 2023-08-23 | 2023-11-03 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000860A1 (fr) * | 1996-06-28 | 1998-01-08 | Sumitomo Sitix Corporation | Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin |
-
1998
- 1998-03-27 JP JP10100052A patent/JP3011178B2/ja not_active Expired - Fee Related
- 1998-12-16 US US09/212,389 patent/US6129787A/en not_active Expired - Lifetime
-
1999
- 1999-01-04 TW TW088100010A patent/TW486749B/zh not_active IP Right Cessation
- 1999-01-04 DE DE19900091A patent/DE19900091B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19900091B4 (de) | 2005-08-11 |
| DE19900091A1 (de) | 1999-08-26 |
| JPH11260677A (ja) | 1999-09-24 |
| TW486749B (en) | 2002-05-11 |
| US6129787A (en) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| JP3478141B2 (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ | |
| KR100733111B1 (ko) | 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 | |
| EP2199435A1 (en) | Annealed wafer and method for producing annealed wafer | |
| JP3451908B2 (ja) | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ | |
| JP3601383B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| US7560363B2 (en) | Manufacturing method for SIMOX substrate | |
| US6204188B1 (en) | Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| JP2010003922A (ja) | シリコンウェーハの製造方法 | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JP4385539B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JP2008227060A (ja) | アニールウエハの製造方法 | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP5434239B2 (ja) | シリコンウェーハの製造方法 | |
| JP2005286282A (ja) | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 | |
| JPH08203913A (ja) | 半導体ウェーハの熱処理方法 | |
| JPH05259173A (ja) | シリコンウェーハの欠陥除去方法 | |
| JPH02177321A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |