KR100733111B1 - 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 - Google Patents

접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR100733111B1
KR100733111B1 KR1020017005224A KR20017005224A KR100733111B1 KR 100733111 B1 KR100733111 B1 KR 100733111B1 KR 1020017005224 A KR1020017005224 A KR 1020017005224A KR 20017005224 A KR20017005224 A KR 20017005224A KR 100733111 B1 KR100733111 B1 KR 100733111B1
Authority
KR
South Korea
Prior art keywords
wafer
single crystal
heat treatment
manufacturing
oxide film
Prior art date
Application number
KR1020017005224A
Other languages
English (en)
Other versions
KR20010080335A (ko
Inventor
아키야마쇼지
타마츠카마사로
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010080335A publication Critical patent/KR20010080335A/ko
Application granted granted Critical
Publication of KR100733111B1 publication Critical patent/KR100733111B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 의하면, 접합 SOI웨이퍼의 제조방법에 있어서, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성 분위기에서 700~1300℃온도의 열처리를 1분 이상 가하는 것에 의해 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 제작하고, 이것을 본드 웨이퍼로서 이용하는 접합 SOI웨이퍼의 제조방법, 및 이 방법으로 제조된 접합 SOI웨이퍼가 제공된다. 이것에 의해, 결정결함이 적은 웨이퍼 표면거침이 우수한 고품질의 SOI층을 갖는 SOI웨이퍼를 고생산성, 고수율, 저비용으로 얻는 것이 가능하다.
SOI웨이퍼, 본드웨이퍼, 베이스웨이퍼, 산화성분위기, 비산화성분위기

Description

접합 ＳＯＩ 웨이퍼의 제조방법 및 접합 ＳＯＩ 웨이퍼{FABRICATION METHOD FOR PASTED SOI WAFER AND PASTED SOI WAFER}
본 발명은 결정결함이 표면 및 표면근방에서 매우 적은 접합 SOI 웨이퍼의 제조방법 및 접합 SOI 웨이퍼에 관한 것이다.
SOI(Silicon On Insulator)는 디바이스 제작영역으로 되는 실리콘층 직하에 절연막으로서 매입산화막(BOX: Buried Oxide)를 갖고, 성전력·고속 디바이스의 실리콘 재료로서 기대되는 것이다. SOI 웨이퍼 제조방법의 하나로서 접합법이 있지만, 이것은 2매의 실리콘 단결정 웨이퍼를 본드 웨이퍼(디바이스가 제작되는 SOI층으로 되는 기판) 및 베이스 웨이퍼(SOI층을 지지하는 기판)로서 산화막을 사이에 넣어 접합하고, 본드 웨이퍼를 박막화하여 SOI 구조를 형성하는 방법이다. 이 방법은 SOI층의 결정성이 우수하고, BOX의 절연성이 높은 이점이 있지만, 한편으로는, SOI층의 품질이 이 본드 웨이퍼의 질에 크게 좌우되는 결점도 존재한다.
구체적으로는, 쵸크랄스키법(CZ법)으로 제작된 실리콘 웨이퍼중에는, 보이드형 결함인 COP(Crystal Originated Particle) 등 미소한 결정결함(Grown-in 결함)이 존재하는 것이 알려져 있고, 이들은 산화막 내압특성을 비롯한 디바이스 특성에 악영향을 미친다. 이 문제를 해결하기 위해, 본드 웨이퍼에 이용되는 기판으로서 CZ웨이퍼에 수소분위기에서의 아닐을 실시한 웨이퍼 또는 에피텍셜층을 형성한 에피텍셜 웨이퍼를 이용하는 것에 의해, 관찰되는 결함이 감소하는 것이 알려져 있다(특개평9-22993호 공보, 특개평9-260619호 공보 참조).
그러나, 이들 방법에서는 수소아닐 또는 에피텍셜성장 등의 열처리와, SOI웨이퍼의 매입산화막을 형성하기 위한 산화막형성 열처리인 2개의 열처리가 필요로 되고, 비용의 증대·작업효율의 저하 등의 문제가 존재한다.
또한, 에피텍셜 웨이퍼의 경우, 에피텍셜층 표면에 헤이즈(면거침)가 발생하거나 마운드라 불리는 돌기물이 형성되는 일도 있고, 이들이 접합시 결합불량의 원인으로 되기 때문에, 일단 에피텍셜층 표면을 연마한 다음 결합하는 수고가 필요한 경우가 있다.
한편, 수소아닐을 행하는 것에 의해 결정결함이 저감하는 것은 극표면층(0.5㎛정도)으로 제한되어 있기 때문에, 이것 이상의 막 두께를 갖는 SOI 웨이퍼를 제작한 경우 SOI표면에는 결정결함이 저감되지 않는 영역이 노출하는 것으로 되기 때문에, SOI 웨이퍼를 제작한 다음 거듭 수소아닐을 추가하는 대책을 세우지 않으면 SOI층 전체에 걸쳐 결정결함을 저감하는 것은 불가능하였다. 또한, 수소를 이용한 아닐은 항상 석영튜브 또는 SiC제 보트 등을 에칭해버려, 그것으로부터 금속 불순물 등의 오염이 발생하는 일도 있을 수 있다.
더욱이, 수소분위기중에서 열처리를 행한 후에는 열처리 로내를 질소가스로 치환한 다음 웨이퍼를 꺼내는 것에 의해 안전을 확보할 필요가 있지만, 질소가스중에 함유되는 미량의 산소 및 수분이 웨이퍼 표면을 국소적으로 에칭해 버리고, 헤 이즈 등의 표면조도를 악화시켜 이들이 접합시 결합불량의 원인으로 되는 문제점도 있었다.
또한, 최근에는, CZ법에 의해 단결정 육성시 성장속도 및 고액계면의 온도구배를 엄밀히 콘트롤하면서 결정을 인상하면, Grown-in결함이 매우 저감된 CZ 웨이퍼를 얻을 수 있는 것이 보고되고 있다. 이와 같은 웨이퍼를 본드 웨이퍼로 이용하면 SOI층의 결함이 적은 SOI웨이퍼를 제작하는 것이 가능한 것은 용이하게 추측할 수 있지만, 현실적으로는 이와 같은 매우 엄격한 성장조건으로 결정을 인상하는 것이 당연한 것이면서 제조수율의 저하로 연결되어 결과적으로 큰 제조비상승을 초래하는 것으로 된다.
한편, FZ법으로 제작된 단결정인 경우 CZ단결정에서 발견되는 것과 같은 COP결함은 없지만, 현재 적용레벨에서 생산가능한 FZ결정은 직경 150mm가 한도이고 실험레벨에서는 200mm도 가능하지만, 이후 300mm, 400mm인 대구경 웨이퍼에 대한 대책은 아직 없는 실정이다.
본 발명은, 이와 같은 문제점에 감안하여 행해진 것으로, CZ법에 의해 제작된 실리콘 단결정 웨이퍼의 표층부의 Grown-in결함을 열처리에 의해 효과적으로 저감 또는 소멸시킨 웨이퍼를 접합 웨이퍼의 본드 웨이퍼로서 이용함으로써, 결정결함이 적은 고품질 SOI층을 갖는 SOI웨이퍼를 고생산성, 고수율, 저비용으로 얻는 것을 주된 목적으로 한다.
상기 과제를 해결하려는 본 발명은, 본드 웨이퍼와 베이스 웨이퍼를 산화막을 사이에 두고 접합한 후, 전기 본드 웨이퍼를 박막화하는 접합 SOI웨이퍼의 제조방법에 있어서,
쵸크랄스키법에 의해 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성 분위기에서 700~1300℃온도의 열처리를 1분 이상 가하는 것에 의해 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 제작하고, 그 웨이퍼를 전기 본드 웨이퍼로서 이용하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법이다.
이와 같이, 접합 SOI웨이퍼의 제조방법에 있어서, 쵸크랄스키법에 의해 얻어진 웨이퍼에, 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성 분위기에서 700~1300℃온도의 열처리를 1분 이상 가하는 것과 같이 하여 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 제작하고, 이 실리콘 단결정 웨이퍼를 본드 웨이퍼로서 이용하도록 하면, 반도체 디바이스제작에 유해한 웨이퍼 표층부의 Grown-in 결함을 단시간에 소멸 또는 감소시킨 고품질의 실리콘 단결정 웨이퍼를 본드 웨이퍼로 하는 것이 가능하기 때문에, 결정결함이 적은 고품질의 SOI층을 갖는 SOI웨이퍼를 고생산성, 고수율, 저비용으로 얻는 것이 가능하다.
또한, 본 발명은, 본드 웨이퍼와 베이스 웨이퍼를 산화막을 사이에 두고 접합한 후, 전기 본드웨이퍼를 박막화하는 접합 SOI웨이퍼의 제조방법에 있어서,
쵸크랄스키법에 의해 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성분위기에서 700~1300℃온도의 열처리를 1분 이상 가하여 표면에 실리콘 산화막이 형성된 실리콘 단결정웨이퍼를 제작하고, 상기 웨이퍼의 실리콘 산화막을 통해 수소아닐 또는 희가스 이온의 적어도 하나를 표면으로부터 주입하여 이온주입층을 형성시킨 웨이퍼를 전기 본드 웨이퍼로 하고, 이 본드웨이퍼의 실리콘 산화막을 사이에 두고 전기 베이스 웨이퍼와 밀착시키고, 이어서 열처리를 가하여 전기 이온주입층에서 박리하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법이다.
이와 같이, 접합 SOI웨이퍼의 제조방법에 있어서, 쵸크랄스키법에 의해 얻어진 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성분위기에서 700~1300℃온도의 열처리를 1분 이상 가하여 표면에 실리콘 산화막이 형성된 실리콘 단결정웨이퍼를 제작하고, 상기 웨이퍼의 실리콘 산화막을 통해 수소아닐 또는 희가스 이온의 적어도 하나를 표면으로부터 주입하여 이온주입층을 형성시킨 웨이퍼를 전기 본드 웨이퍼로 하고, 이 본드웨이퍼의 실리콘 산화막을 사이에 두고 전기 베이스 웨이퍼와 밀착시키고, 이어서 열처리를 가하여 전기 이온주입층에서 박리하도록 하는 방 법(이른바 이온주입박리법)을 이용하면, 고품질의 실리콘 단결정 웨이퍼를 본드웨이퍼로 하는 것이 가능할 뿐 아니라, 박리후 SOI웨이퍼의 표면상태도 양호하고 SOI층의 막두께 균일성이 우수한 SOI웨이퍼를 비교적 간단한 방법으로 제조하는 것이 가능하다.
이 경우, 상기 본 발명의 접합 SOI웨이퍼의 제조방법에 있어서 이온주입층에서 박리된 본드웨이퍼를 새로운 본드 웨이퍼로서 이용하는 것이 가능하다.
이와 같이, 본 발명의 접합 SOI웨이퍼의 제조방법에 있어서, 이온주입층에서 박리된 본드 웨이퍼는 열처리가 가해진 것에 의해 표면으로부터 깊이 5㎛~10㎛정도, 또는 그 이상에 달하는 영역까지 Grown-in결함이 소멸해 있고, 또한 이온주입층에서 박리되는 박막은 두꺼워도 1㎛정도이기 때문에, 박막이 박리된 후의 본드 웨이퍼에 있어서도 충분한 깊이의 무결함(저결함) 영역을 갖는다. 따라서, 이 웨이퍼를 재이용하기 위해 표면을 연마한 것으로 해도, 충분한 무결함영역이 남는 것으로 되고, 이것을 새로운 본드 웨이퍼로서 이용해 산화막을 두고 베이스 웨이퍼와 접합한 후 본드 웨이퍼를 박막화하여 SOI웨이퍼를 제작하면, 접합전의 본드 웨이퍼에 Grown-in결함을 소멸시키기 위한 열처리를 여러번 가할 필요가 없고, 고품질의 접합 SOI웨이퍼를 효율좋게 제조하는 것이 가능하다.
또한, 이 경우, 상기 본 발명의 접합 SOI웨이퍼의 제조방법에 의해 이온주입층에서 박리된 본드 웨이퍼를 새로운 베이스 웨이퍼로 이용하는 것이 가능하다.
박막이 박리된 후 본드 웨이퍼 표면의 무결함 영역보다도 내부(벌크부)에서는, 열처리의 영향에 의해 산소석출물이 대량 발생하는 경우가 있다. 이와 같은 경 우에는, 이 웨이퍼를 새로운 베이스 웨이퍼로 이용하고 산화막을 넣어 본드 웨이퍼와 접합한 후, 본드 웨이퍼를 박막화하여 SOI웨이퍼를 제작하면, 중금속 불순물 등의 게터링능력이 높은 접합 SOI웨이퍼를 얻는 것이 가능하다. 이 경우, 벌크부에서 산소석출물이 대량으로 발생한다고 해도, 표면근방은 전술한 것과 같은 무결함영역이기 때문에, 산소석출물이 베이스웨이퍼 표면에 노출하는 일없이 본드 웨이퍼와의 접합에 악영향을 미치는 일이 없는 이점도 있다.
이 경우, 전기 비산화성분위기가 아르곤, 질소, 또는 아르곤과 질소의 혼합가스인 것이 바람직하다.
이들 아르곤, 질소, 또는 아르곤과 질소의 혼합가스 분위기는, 취급이 간단하고 값이 싼 이점이 있기 때문이다.
또한, 이 경우, 전기 산화성분위기가 수증기를 함유하는 분위기인 것으로 하는 것이 가능하다.
이와 같이, 전기 산화성분위기를 수증기를 함유하는 분위기로 하면, 산화속도가 빠르기 때문에, 매우 단시간에 효율좋게 격자간 실리콘을 주입하여 결함을 소멸시키는 것이 가능하다. 또한, 본드 웨이퍼 표면에 형성되는 산화막이 비교적 두꺼워지기 때문에, BOX의 두께가 두꺼운 SOI웨이퍼를 제조하는 용도에 적용하고 있다.
이 경우, 전기 산화성분위기가 건조산소분위기 또는 건조산소와 아르곤 혹은 질소와의 혼합가스 분위기인 것으로 하는 것도 가능하다.
이와 같이, 전기 산화성분위기가 건조산소분위기 또는 건조산소와 아르곤 혹 은 질소와의 혼합가스 분위기이면, 산화막의 성장속도가 늦어서 열처리후 본드 웨이퍼 표면에 형성되는 산화막 두께를 얇게 하는 것이 가능하기 때문에, BOX의 두께가 얇은 SOI웨이퍼를 제조하는 용도에 적용하고 있다.
또한, 전기 산화성분위기하에서의 열처리에 의해 형성되는 산화막 두께를 20~100nm로 하는 것이 바람직하다.
이와 같이 전기 산화성 분위기에서의 열처리에 의해 형성되는 산화막 두께가 20nm이상이면, 충분히 본드웨이퍼 표층부의 COP를 제거하는 것이 가능하다. 또, 100nm 이하로 하면, 형성된 산화막을 제거할 필요가 있는 경우에도, 그 공정에 필요한 시간을 단축할 수 있다. 더욱이, 전기 이온주입 박리법을 이용하여 SOI웨이퍼의 제조를 하는 경우에는, 산화막 두께의 면내 편차의 절대치가 작아지기 때문에, SOI층의 막두께 균일성이 양호해지는 이점도 있다.
또한, 전기 비산화성 분위기하에서의 열처리를 행하기 전 웨이퍼 표면에 미리 산화막을 형성해 두어도 좋다.
이와 같은 산화막을 형성해 두면, 열처리에 의한 웨이퍼 표면에의 열질화막 형성이나 에칭에 의한 표면거침으로부터 웨이퍼 표면을 보호하는 것이 가능하다. 그 때문에, 접합시 결합불량을 방지하는 것이 가능하다.
더욱이, 이 경우, 전기 산화성분위기하에서의 열처리후 웨이퍼 표면의 열산화막의 두께를 300nm 이상으로 하는 것이 바람직하다.
이와 같이, 산화성 분위기하의 산화열처리에 의해 두께 300nm 이상의 열산화막을 성장시킴으로써, 비산화성 분위기하에서의 열처리를 행하기 전 웨이퍼 표면에 미리 산화막을 형성한 경우에 있어서도, 웨이퍼 표면의 COP를 산화막 성장시 산화실리콘의 리플로우현상에 의해 소멸시키는 것이 가능하기 때문에, 보다 확실히 웨이퍼 표면의 COP를 소멸시키는 것이 가능하다.
또한, 전기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 그 단결정봉의 1150~1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 육성하는 것이 바람직하다.
이와 같이, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 단결정봉의 1150~1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 육성하면 Grown-in결함의 싸이즈가 작아지고, 이것에 전기한 열처리를 가하기 때문에 보다 효율적으로 웨이퍼 표층부의 Grown-in결함을 소멸 또는 감소시키는 것이 가능하다. 따라서, 보다 고품질의 SOI층을 갖는 SOI웨이퍼를 고생산성으로 얻는 것이 가능하다.
또한, 이 경우, 전기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 질소를 도프한 실리콘 단결정봉을 육성하는 것이 바람직하다.
이와 같이, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때 질소를 도프한 실리콘 단결정봉을 육성하면, 질소를 도프하는 것에 의해 Grown-in결함의 싸이즈가 보다 감소하고, 이것에 열처리를 가하기 때문에 보다 효율적으로 웨이퍼 표층부의 Grown-in결함을 소멸 또는 감소시키는 것이 가능하다. 따라서, 보다 고품질의 SOI층을 갖는 SOI웨이퍼를 고생산성으로 얻는 것이 가능하다.
이 경우, 전기 쵸크랄스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성 할 때, 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015atoms/㎤로 하는 것이 바람직하다.
그 이유는, Grown-in결함의 성장을 충분히 제어하기 위해서는 1×1010atoms/㎤ 이상으로 하는 것이 바람직하고, 실리콘 단결정의 단결정화에 방해가 되지 않도록 하기 위해서는 5×1015atoms/㎤ 이하로 하는 것이 바람직하기 때문이다.
더욱이, 전기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 그 단결정봉에 함유되는 산소농도를 18ppma(JEIDA: 일본전자공업진흥협회 규격)이하로 하는 것이 바람직하다.
이와 같이, 저산소로 하면 결정결함의 성장을 한층 억제하는 것이 가능하고, 표면층에서 산소석출물의 형성을 방지하는 것도 가능하다.
그리고, 본 발명의 제조방법으로 제조된 접합 SOI웨이퍼는, 예를 들면, SOI층이 CZ실리콘 단결정 웨이퍼로 되고, SOI층 두께가 5㎛ 이하인 SOI웨이퍼에 있어서, SOI층의 깊이방향의 모든 영역에 걸쳐 크기가 0.09㎛ 이상인 COP가 1.3개/㎠ 이하인 접합 SOI웨이퍼이다.
이와 같이, 본 발명의 접합 SOI웨이퍼는, SOI층 막두께가 0.5㎛이상인 것에 있어서도, SOI층의 깊이방향의 모든 영역에 걸쳐 COP가 매우 적은 SOI웨이퍼로 하는 것이 가능하다. 더욱이, 본 발명의 SOI웨이퍼는 SOI웨이퍼 제작후 수소아닐 등을 실시할 필요도 없고 생산성도 높다.
본 발명은, 보이드 결함을 종래법보다도 효율좋게 깊은 영역까지 소멸하는 것이 가능하고, 우수한 품질의 SOI층을 형성하는 것이 가능하다. 또한, 비산화성 분위기의 열처리와 산화성분위기의 열처리를 동일 배치로 처리할 수 있기 때문에 SOI제작공정에 있어서 공정수가 증가하는 일도 없어 비용상승에 연결되지 않고, 수소를 전혀 사용하지 않고 열처리하는 것도 가능하기 때문에 수소에 기인하는 로에서의 오염이나 폭발의 위험성도 없이 열처리할 수 있다. 또한, CZ웨이퍼를 이용하고 있기 때문에, 300mm 이상의 대구경에도 대응할 수 있다.
도 1(A)~(E)는 본 발명의 접합 SOI웨이퍼 제조행정의 일례를 나타낸 플로우도이다.
도 2는 접합전에 본드 웨이퍼로 되는 실리콘 단결정 웨이퍼에 가해지는 열처리의 개요를 나타낸 도이다.
도 3은 실시예 1, 비교예 1 및 비교예 2에 있어서, 열처리후 웨이퍼의 COP수를 측정한 결과도이다.
도 4는 실시예 1, 비교예 1, 및 비교예 2에 있어서, 열처리후 웨이퍼의 TZDB 양품율을 나타낸 도이다.
도 5는 실시예 1, 비교예 1 및 비교예 2에 있어서, 열처리후 웨이퍼의 TDDB 양품율을 나타낸 도이다.
도 6은 실시예 1 내지 실시예 3에 있어서, 열처리후 웨이퍼 표면의 COP수를 측정한 결과도이다.
도 7은 실시예 4에 있어서, SOI웨이퍼의 TZDB 양품률을 나타낸 도이다.
도 8은 실시예 4에 있어서, SOI웨이퍼의 TDDB 양품률을 나타낸 도이다.
도 9(a)는, 아닐분위기중 산소농도와 COP수와의 관계를 나타낸 도이고, 도 9(b)는 아닐에 의해 형성된 산화막 두께와 COP수와의 관계를 나타낸 도이다.
도 10은 본 발명의 열처리와 종래 열처리 각각을 다른 튜브에서 반복하여 실시하고, 각 열처리마다 웨이퍼중 금속불순물에 의한 오염레벨의 추이를 비교한 도이다.
이하, 본 발명의 실시형태를 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
본 발명은, 쵸크랄스키법에 의해 실리콘 웨이퍼를 얻은 후 이 웨이퍼에 비산화성가스, 특히 아르곤, 질소 또는 이들의 혼합가스 분위기하에서의 고온열처리와 산화성분위기하에서의 고온산화열처리를 연속하여 실시하는 것에 의해, 웨이퍼 표면 및 표층부의 Grown-in결함을 소멸 또는 저감하고, 나아가 웨이퍼의 표면조도를 향상시키는 일이 가능하다는 사실에 기초하여, 이 실리콘 웨이퍼를 접합 SOI웨이퍼의 본드 웨이퍼로서 이용함으로써, 우수한 SOI층을 갖는 SOI웨이퍼를 고생산성으로 제조하는 것이 가능한 것을 발견하고, 제반조건을 정밀 검사하여 완성시킨 것이다.
전술한 바와 같이, 웨이퍼표면 및 표층부의 Grown-in결함을 소멸 또는 저감하기 위해 통상의 상업레벨에서 사용되고 있는 방법은, 약 1.0mm/min이상의 일반적인 결정성장속도로 성장시킨 웨이퍼를 수소분위기하에서 고온열처리하고, Grown-in 결함을 소멸시키도록 한 것이다. 이 방법은 이미 제품화된 실제 디바이스의 제조에 이용되고 있지만, 웨이퍼 표층부(예를 들어 0~5㎛)에서는 여전히 결함이 잔류하고 있는 것이 문제였다.
이 원인으로는 이하의 이유가 고려된다. 원자공공의 응집체인 Grown-in결함을 소멸시키는데는 2개의 과정이 필요하다. 즉, 진성 점결함이 Grown-in결함으로 이행하는 것을 막는 결함의 내벽산화막의 용해과정과, 그것에 이은 격자간 실리콘에 의한 Grown-in결함의 충진과정인 2가지이다.
전기 수소분위기하에서의 고온열처리에서, 웨이퍼표층부의 Grown-in결함의 내벽산화막의 용해는, 그 현저한 산소외방확산효과에 의해 효율적으로 발생하는 것으로 생각된다. 그러나, 격자간 실리콘에 의한 Grown-in결함의 충진은, 수소분위기하의 고온열처리에서는 웨이퍼표면으로부터 숏키결함인 격자간 실리콘 및 원자공공이 양방주입되기 때문에 효율적으로 발생하는 것이 불가능하다.
따라서, 수소분위기하에서의 고온열처리에서는 격자간 실리콘에 의한 Grown-in결함의 충진과정이 장시간에 미치는 것으로 되고, 특히 직경환산으로 사이즈가 150nm 이상인 Grown-in결함을 소멸시키기 위해서는 1200℃에서 5시간 이상의 고온·장시간의 열처리를 필요로 하였다. 이것은, 웨이퍼의 생산성을 현저히 저하시킬 뿐 아니라, 수소분위기하에서 장시간의 고온열처리를 필요로 하는 것으로 되어, 안전면에 있어서도 바람직한 방법이라고는 할 수 없다. 더욱이, 장시간의 고온열처리를 행하기 때문에, 실리콘 단결정 웨이퍼중의 산소석출핵도 소멸시켜 버리는 것으로 되어, 디바이스 공정에서 유효한 중금속의 게터링효과도 잃게 되는 문제점도 있 다.
본 발명자들은 이들의 문제를, 수소를 폭발하한계(약 4%) 이상 함유하지 않는 비산화성가스, 특히 아르곤, 질소 또는 이들의 혼합가스 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가한 후, 700℃미만의 온도로 냉각하는 일없이 연속하여 산화성분위기하에서 700~1300℃온도의 열처리를 1분 이상 가하는 것에 의해 해결하였다. 즉, 아르곤, 질소 또는 이들의 혼합가스 분위기하에서의 고온열처리로 결함내벽산화막의 용해과정을 효율적으로 진행시키고, 또한 연속적으로 산화성분위기하에서의 열처리로 치환하는 것에 의해 격자간 실리콘에 의한 Grown-in 결함의 충진과정도 효율적으로 진행시키는 것이 가능하게 된 것이다.
여기서, 결함 내벽산화막의 용해과정을, 수소를 폭발하한계(약 4%) 이상 함유하지 않는 비산화성가스, 특히 아르곤, 질소 또는 이들의 혼합가스 분위기하에서 고온열처리에 의해 행하는 것으로 한 이유는, 수소분위기하에서의 고온열처리후에 연속하여 산소분위기하에서의 열처리를 행하는 것은 안전상 매우 어렵기 때문이다. 수소분위기 대신에 수소를 폭발하한계(약 4%) 이상 함유하지 않는 비산화성가스, 특히 아르곤, 질소 또는 이들의 혼합가스 분위기를 이용하는 것에 의해, 비로소 2 과정의 열처리를 연속하여 안전하게 행하는 것이 가능하게 된다. 또한, 비산화성가스, 특히 아르곤, 질소 또는 이들의 혼합가스 분위기하에서의 고온열처리에 있어서도, 수소분위기하와 동일하게 Grown-in결함 내벽산화막의 용해는 그 산소외방확산효과에 의해 효율적으로 발생하기 때문에, 수소분위기하와 동일하게 효율좋고 단시간으로 결함 내벽산화막의 용해과정을 진행시키는 것이 가능하다.
아르곤 분위기가 수소분위기와 동등한 산소의 외방확산효과를 갖는 이유로서, 아르곤분위기하에서 1100~1300℃의 고온열처리에서는, 웨이퍼 표면의 자연산화막이 SiO가스로 승화하여 제거되기 때문인 것으로 생각된다. 또한, 질소분위기에서는 산소의 외방확산효과는 동등하지만, 표면의 자연산화막이 균일하게 제거되지 않기 때문에 열처리전에 미리 자연산화막을 HF수용액으로 제거해 두는 것이 바람직하다. 더욱이 아르곤과 질소와의 혼합분위기에 있어서도, 수소분위기와 동등한 외방확산효과를 얻는 것이 가능하다.
여기서, 이 열처리는, Grown-in결함의 내벽산화막을 충분히 용해하기 위해, 1100~1300℃온도에서 1분 이상 행하는 것으로 하였다.
또한, 고온에 있어서 질소분위기하의 열처리에서는 실리콘 웨이퍼 표면에 매우 안정한 열질화막이 형성되어 버려서, 그 후 프로세스에서 그 막을 제거하는데 수고가 드는 경우나, 질소중 미량의 산소나 수분에 의해 웨이퍼 표면에 면거침을 유발하는 일이 있다. 따라서, 본 발명자들은 열처리전 웨이퍼표면에 미리 보호산화막을 형성해 둠으로써, 질소분위기에서 불필요한 막형성이나 표면거침으로부터 웨이퍼 표면을 보호하는 것이 가능한 것을 발견하였다.
더욱이, 이와 같은 보호산화막은, 불필요한 막형성이나 표면거침으로부터 웨이퍼 표면을 보호하는 것이 가능함과 함께, 열처리중 로내로부터 웨이퍼 내부에 확산하는 중금속 불순물 오염을 방지하는 효과도 있다.
또한, 결함내벽산화막의 용해과정과 격자간 실리콘에 의한 Grown-in 결함의 충진과정의 열처리를 연속하여 행하는 것으로 한 이유는, 이 두 과정의 열처리를 연속하여 행하지 않는 경우, 웨이퍼온도의 저하에 의해 Grown-in결함의 내벽산화막이 재성장해버려, 결과적으로 결함을 소멸 또는 저감하는 것이 불가능해지기 때문이다. 그 때문에, Grown-in결함의 내벽산화막이 재성장하는 700℃ 미만의 온도로 냉각하는 일 없이 연속하여 두 과정의 열처리를 행하는 것으로 하였다.
그리고, 본 발명에서는 Grown-in 결함의 충진과정을 산화성분위기하의 열처리에 의한 것으로 하였다. 이것은, 산화성분위기하의 열처리에서는, 수소분위기하의 열처리를 계속한 경우와 달리, 웨이퍼 표면으로부터 원자공공이 주입되는 일없이 격자간 실리콘만이 주입되기 때문에, 효율좋게 격자간 실리콘에 의해 Grown-in결함을 충진하여 Grown-in결함을 소멸시킴과 함께, 비산화성 분위기하의 고온열처리에 의해 활성화한 표면을 산화하는 것으로 표면거침이나 오염을 방지하는 것이 가능하기 때문이다.
여기서, 이 열처리는 충분히 Grown-in 결함을 충진하여 소멸시키기 위해 1000~1300℃에서 1분 이상 행하는 것이 바람직하지만, 700℃이상이면 Grown-in결함의 감소와 표면거침을 막는 효과를 얻을 수 있다.
여기서, 이 산화성분위기로는, 수증기를 함유하는 분위기나 건조산소(dry O2) 100%분위기, 또는 건조산소와 아르곤 또는 질소와의 혼합가스 분위기 등을 적용하는 것이 가능하다.
수증기를 함유하는 분위기의 경우, 산화속도가 빠르기 때문에 700℃정도의 비교적 저온에서도 매우 단시간에 효율좋게 격자간 실리콘을 주입하여 결함을 소멸 시키는 것이 가능하다. 또한, 표면에 형성되는 산화막은 비교적 두꺼워지기 때문에, 매입산화막의 막 두께가 두꺼운 SOI웨이퍼를 제조하는 경우에 적용하고 있다.
한편, 건조산소분위기, 또는 건조산소와 아르곤 또는 질소와의 혼합가스 분위기의 경우, 산화막의 성장속도가 늦기 때문에 열처리후 형성되는 산화막을 얇게 하는 것이 가능하고, 형성된 산화막을 HF수용액 등으로 제거할 필요가 있는 경우, 또는 전기 이온주입박리법을 이용하는 경우에 적용하고 있다.
여기서, 혼합가스 분위기를 이용한 경우 등, 산화막의 성장속도가 느리고 형성되는 산화막 두께가 얇은 경우에는, 격자간 실리콘을 주입하여 결함을 소멸시키는 것이 가능한 효과가 열화한 것이 걱정되었다. 이에 본 발명자들은, 이하의 실험에 의해 어느정도의 산소농도에서 어느정도 깊이의 산화막을 형성하면 충분히 결함을 소멸시키는 것이 가능한가를 확인하였다.
아르곤100%분위기하, 1200℃, 40분간 아닐한 후, 산소농도가 다른 6종류의 아르곤과 건조산소의 혼합가스(산소농도 0, 10, 20, 30, 50, 100%)에서 20분간 아닐한 후 웨이퍼 표면을 5㎛연마하여 0.09㎛ 이상의 COP를 측정한 결과를 각각 도9(a)(b)에 나타내었다. 5㎛연마한 이유는, 웨이퍼 표층부에서 COP의 소멸효과를 관찰하기 위해서이다. 도 9(a)에는, 아닐분위기중 산소농도와 COP수의 관계를 나타내고 있고, 도 9(b)에는, 아닐에 의해 형성된 산화막두께와 COP수와의 관계를 나타내고 있다.
도 9의 결과로부터, 혼합가스 분위기중 건조산소농도가 10%정도에서도 형성되는 산화막두께 20nm 이상이면, 건조산소 100%(산화막 두께 100nm정도)와 동등한 효과가 얻어지는 것을 알 수 있다.
더욱이, 비산화성 분위기하에서의 열처리후 산화성분위기에서 열처리하는 것에 의해 튜브나 보트로부터 웨이퍼로의 오염을 최소한으로 막는 효과가 있는 것을 알았다. 도 10은, 아르곤 100% 분위기하, 1200℃, 40분간 아닐한 후 아르곤과 건조산소의 혼합가스(산소농도 30%)에서 20분간 아닐하는 열처리와, 수소100% 또는 아르곤 100%로 1200℃, 60분간 아닐하는 열처리 각각을 서로 다른 튜브에서 반복하여 열처리하고, 각 열처리마다 웨이퍼중 금속불순물에 의한 오염레벨의 추이를 비교한 것이다. 오염레벨의 측정은, Semiconductor Diagnostics Inc.(SDI)사제의 SPV(Surface Photo Voltage)(상품명: 웨이퍼오염 모니터시스템)를 이용하였다.
수소나 아르곤만의 아닐에서는 튜브 또는 포트의 에칭이 일어나기 때문에, 돌발적으로 불순물 레벨이 악화하는 것을 알 수 있다. 한편, 산화성분위기에서의 아닐을 함유하는 열처리에서는, 아닐공정에서 웨이퍼 표면이나 보트 또는 튜브표면에도 산화막이 형성되기 때문에, 항상 보호산화막이 형성되어 튜브나 보트로부터의 오염을 최소한으로 막는 효과가 있는 것으로 생각된다.
이와 같은 700~1300℃에서의 산화열처리로 소멸시키는 것이 가능한 것은, 실리콘 웨이퍼 표면에 나타나지 않는 웨이퍼 내부의 결정결함에 한정된다. 그것은, 여기서의 결함소멸이 산화에 의한 표면으로부터의 격자간 실리콘의 주입에 의한 보이드형 결정결함의 충진에 의한 것이기 때문이다. 따라서, 표면에 노출하고 있는 COP와 같은 보이드형 결정결함은, 이 산화열처리전 아르곤분위기 등의 열처리에 의한 웨이퍼 표면의 실리콘 원자의 마이그레이션에 의해 소멸시켜 둘 필요가 있다. 그러나, 전술한 바와 같이 미리 표면 보호산화막을 형성해 두면, 표면 실리콘 원자의 마이그레이션이 억제되기 때문에, 표면의 COP 소멸이 불충분해져 버릴 가능성이 있다.
따라서, 본 발명자들은 비산화성분위기하에서의 열처리전에 미리 표면 보호산화막을 형성하는 경우에는, 전기 700~1300℃에서의 산화열처리후 웨이퍼 표면의 열산화막 두께를 300nm 이상으로 하는 것에 의해, 웨이퍼 표면의 COP를 충분히 소멸시키는 방법을 생각하였다. 이것은, 산화열처리후 웨이퍼표면의 열산화막 두께가 300nm 이상이면, 그 열산화막을 성장시키는 과정에서 표면의 COP 형상이 매끄럽게 되어, 실질적으로 COP를 소멸시킨 것과 동일한 효과를 얻는 것이 가능하기 때문이다. 또한, 웨이퍼 표면 COP의 평균 싸이즈는 100~200nm이어서, 300nm정도 두께의 산화막을 형성하면, COP를 산화막 중에 취입하여 소멸시킨다해도 충분하기 때문이다.
여기서, 이 산화열처리로 형성된 산화막은, HF수용액 등으로 제거하는 것이 가능하다.
또한 본 발명자들은, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때 단결정봉의 1150~1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하는 방법, 및 단결정봉을 육성할 때 질소를 도프한 실리콘 단결정봉을 육성하는 방법에 의해 싸이즈가 큰 Grown-in결함의 수가 적은 실리콘 웨이퍼를 고생산성으로 생산하고, 상기 본 발명의 아르곤 등 비산화성 열처리 및 산화성 열처리로 수행함으로써, 보다 실리콘 단결정웨이퍼의 Grown-in 결함을 소멸·감소하는 효과를 향상시키는 것을 발견하였다.
즉, Grown-in결함은 결정인상중 1150~1080℃의 온도에서 그 응집이 발생하는 것으로 알려져 있다. 따라서, 1150~1080℃온도대에서 냉각속도를 2.3℃/min 이상으로 빠르게 하고 체재시간을 짧게 함으로써 Grown-in결함의 싸이즈와 수를 콘트롤하는 것이 가능해진다.
또한, 질소를 실리콘 단결정중에 도프하면, 실리콘중 원자공공의 응집이 억제되는 것이 지적되고 있다(T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992). 이 효과는 원자공공의 응집과정이 균일 핵형성에서 불균일 핵형성으로 이행하기 때문인 것으로 생각된다. 따라서, CZ법에 의해 실리콘 단결정을 육성할 때, 질소를 도프하면 Grown-in결함이 작은 실리콘 단결정 및 이것을 가공하여 실리콘 단결정 웨이퍼를 얻는 것이 가능하다. 나아가, 이 방법에 의하면, 전기 종래법과 같이 결정성장속도를 반드시 저속화할 필요가 없기 때문에, 고생산성으로 실리콘 단결정 웨이퍼를 얻는 것이 가능하다.
또한, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 단결정봉에 함유되는 산소농도를 18ppma 이하로 하는 것이 바람직하다. 이것은, 이와 같은 저산소농도로 하면, 결정결함의 성장을 한층 억제하는 것이 가능하고, 또한 웨이퍼 표층부에서 산소석출물의 형성을 방지하는 것이 가능하기 때문이다. 특히, 단결정에 질소를 도프한 경우에는 산소석출이 촉진되기 때문에, 상기 산소농도로 하는 것에 의해 웨이퍼 표층부에서 산소석출물의 형성을 방지하는 것이 바람직하다.
본 발명에 있어서, 쵸크랄스키법에서 Grown-in결함의 싸이즈와 수를 냉각속 도로 콘트롤하기 위해서는, 구체적으로는 결정의 인상속도를 변화시키면 좋다. 예를 들면, 어느 특정 인상장치를 이용한 경우, 단결정을 인상속도 1.8mm/min로 한 경우에는, 같은 장치에서 1.0mm/min으로 인상한 경우에 비해 냉각속도는 높게 된다. 그 외의 방법으로는, 인상장치의 핫존이라 불리는 로내부재의 배치, 구조 등을 변경해도 1150~1080℃에서의 냉각속도를 조정하는 것은 가능하다.
또한, 쵸크랄스키법에 의한 단결정 육성중에 불순물 질소를 도프하는 것에 의해서도 Grown-in결함의 크기를 콘트롤하는 것이 가능하다. 이 경우, 질소를 도프한 실리콘 단결정봉을 육성하기 위해서는, 예를 들면 특개소60-251190호에 기재되어 있는 것과 같은 공지의 방법에 의하면 좋다.
즉, 실리콘 단결정봉을 육성하기 전, 미리 석영도기니내에 질화물을 넣어두거나, 실리콘 융액중에 질화물을 투입하거나, 분위기가스를 질소를 함유하는 분위기 등으로 하는 것에 의해 인상결정중에 질소를 도프하는 것이 가능하다. 이 때, 질화물의 양 또는 질소가스의 농도 또는 도입시간 등을 조정하는 것에 의해 결정중 도프량을 제어하는 것이 가능하다.
이와 같이, 쵸크랄스키법에 의해 단결정봉을 육성할 때, 질소를 도프하는 것에 의해 결정성장중 도입되는 Grown-in결함의 응집을 억제하는 것이 가능하다.
질소를 실리콘 단결정중에 도프하면, 실리콘중에 도입되는 결정결함이 작아지는 이유는, 전술한 바와 같이 원자공공의 응집과정이 균일 핵형성으로부터 불균일 핵형성으로 이행하기 때문인 것으로 생각된다.
따라서, 도프하는 질소의 농도는, 충분히 불균일 핵형성을 유발하는 1×1010atoms/㎤ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 5×1013atoms/㎤ 이상으로 하는 것이 좋다. 이것에 의해 결정결함의 응집을 충분히 억제하는 것이 가능하다.
그러나, 질소농도가 실리콘 단결정중 고용한계인 5×1015atoms/㎤를 초과하면, 실리콘 단결정의 단결정화 그 자체가 저해되기 때문에, 이 농도를 넘지 않도록 한다.
또한, 본 발명에서는, 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때 단결정봉에 함유되는 산소농도를 18ppma 이하로 하는 것이 바람직하지만, 단결정봉에 함유되는 산소농도를 상기 범위로 저하시키는 방법은, 종래부터 관용되고 있는 방법에 의하면 좋다. 예를 들면, 도가니 회전수의 감소, 도입가스유량의 증가, 분위기압력의 저하, 실리콘 융액의 온도분포 및 대류의 조정 등의 수단에 의해 간단하게 상기 산소농도범위로 하는 것이 가능하다.
이렇게 하여 쵸크랄스키법에 있어서, Grown-in결함의 싸이즈와 수가 저감된 실리콘 단결정봉이 얻어진다. 이것을 통상의 방법에 따라 내주변 슬라이서 또는 와이어 쏘우 등의 절단장치로 슬라이스한 후, 챔퍼링, 랩핑, 에칭, 연마 등의 공정을 거쳐 실리콘 단결정 웨이퍼로 가공한다. 물론, 이들 공정은 예시열거한 것에 불과하고, 이 외에도 세정등 여러가지 공정이 있을 수 있고, 공정순의 변경, 일부 생략 등 목적에 따라 적절한 공정은 변경사용하는 것이 가능하다.
이와같이 하여, 본 발명에서 본드 웨이퍼로 되는 CZ실리콘 단결정 웨이퍼가 얻어진다. 이하, 이 CZ실리콘웨이퍼를 이용하여 본 발명의 SOI웨이퍼를 제조하는 방법에 대해 설명한다. 도 1(A)~(E)는, 본 발명의 접합 SOI웨이퍼의 제조행정의 일례를 나타낸 플로우 도이고, 도 2는 접합전에 본드웨이퍼로 되는 실리콘 단결정 웨이퍼에 가해지는 열처리의 개요를 나타낸 도이다.
먼저, 본드웨이퍼로 되는 CZ실리콘 단결정 웨이퍼(5)에 대하여, 도 1(B)(C) 및 도 2에 나타난 바와 같이, 2단 스텝으로 구성되는 열처리를 행한다. 먼저, 첫번째로서 Ar가스 100% 분위기하에서 1100℃로부터 1300℃의 온도역에서 1분 이상의 아닐을 행하고, 결정중 산소를 외방확산시켜 보이드결함의 산화막내벽을 용해시킨다. 실리콘 단결정 웨이퍼(5)에는 저결함층(3)이 형성된다(도 1(B), 도 2). 이어서 700℃ 미만의 온도로 낮추는 일없이 연속적으로 산화성분위기하에서 700℃로부터 1300℃의 온도에서 1분 이상의 아닐을 행한 산화막(4)를 형성함으로써, Si/SiO2계면으로부터 격자간 실리콘의 주입을 행하고 결정중 보다 깊은 곳까지 보이드결함을 소멸시켜 저결함층(3)이 확대한다(도 1(C), 도 2). 이 방법에 의해, 표면으로부터 깊이 5㎛~10㎛정도, 또는 그것 이상까지 COP를 효과적으로 소멸시킬 수 있다.
여기서, 이 열처리를 행하는데는, 청정도가 관리된 열처리로이면 널리 시판되고 있는 어떠한 형태의 열처리로에 있어서도 이용가능하다.
예를 들면, 히터가열식 횡형 또는 종형의 확산로를 이용해도 좋고, 램프가열식의 매엽식 웨이퍼 가열장치를 이용해도 좋고, 중요한 것은 Grown-in결함을 효과적으로 소멸 또는 저감하기 위해, 충분한 비산화성분위기하에서의 열처리온도와 열 처리시간, 및 그것에 이어 충분한 산화성분위기하에서의 열처리온도와 열처리시간을 확보하고, 또한 두개의 열처리간의 온도가 지나치게 저하하지 않도록 연속적으로 행하는 것이다.
이를 위해서는, 실리콘 단결정 웨이퍼(5)를 비산화성가스, 특히 아르곤, 질소 또는 아르곤과 질소의 혼합가스 분위기하 1100~1300℃의 온도에서 1분 이상의 열처리를 실시한 후, 700℃ 미만의 온도로 냉각하는 일 없이 잇달아 산화성분위기하 700~1300℃의 온도에서 1분 이상 산화할 필요가 있다.
전술한 바와 같이, 비산화성가스, 특히 아르곤, 질소, 또는 아르곤과 질소의 혼합가스분위기하의 열처리와 산화열처리 사이를 연속적으로 처리하지 않는 경우, Grown-in결함의 내벽산화막이 재성장하여 결과적으로 결함을 소멸 또는 저감하는 일이 가능하게 된다. 따라서, 웨이퍼(5)를 로내에서 꺼내지 않고, 웨이퍼(5)가 700℃ 미만의 온도로 냉각하기 전에 연속하여 아르곤분위기 등의 열처리와 산화열처리를 행하는 것이 바람직하다. 또한, 동일 온도로 연속하여 열처리를 행하는 것에 의해 열처리 시간을 단축하는 것이 가능하다.
이와 같이 하기 위해서는, 예를 들면 아르곤, 질소 또는 아르곤과 질소의 혼합가스 등의 분위기하에서의 열처리를 행한 후, 로내온도를 냉각하지 않고 분위기가스를 배기하고, 잇달아 소망 농도의 산소가스를 도입하여 산화열처리를 행하도록 하면 좋다. 본 발명에서는, 초기 단계의 결함내벽산화막의 용해를 행하는 열처리를 아르곤, 질소 또는 아르곤과 질소의 혼합가스 등 수소를 폭발하한계(약 4%) 이상 함유하지 않는 비산화성가스 분위기하에서 행하기 위해, 종래부터 어떠한 시판의 열처리 로를 이용해도 안전하게 다음 단계의 산화열처리를 행하는 것이 가능하다.
또한, 결함내벽산화막을 용해시키기 위해 아르곤, 질소 또는 아르곤과 질소의 혼합가스 등 비산화성 분위기하에서의 열처리를 행하는 웨이퍼 표면에, 미리 보호산화막을 형성시킨 다음 행하는 경우에 있어서는, 그 산화막형성 열처리는 내벽산화막을 용해시키는 열처리의 전단계에 넣어서 연속적으로 행해도 좋고, 전혀 다른 열처리에 의해 미리 형성해 두어도 좋다. 또한, 이 산화막의 형성은 이른바 건조산소에 의한 dry산화 또는 수증기를 함유하는 wet 산화와 같은 열산화도 좋고, CVD(Chemical Vapor Deposition)법에 의한 CVD산화막도 좋다.
한편, 도 1(C), 도 2에 나타난 두번째 산화성 분위기하에서의 열처리에서는, 분위기로서 수증기를 함유하지 않는 dry 산화, 또는 수증기를 함유하는 wet 산화 중 어느 것으로도 적용할 수 있고, 본 발명의 본질인 Grown-in결함에 격자간 실리콘을 주입하는 효과 및 면거침을 개선하는 효과로는 동등한 효과를 기대할 수 있다.
다음 도 1(D)에 나타난 바와 같이, 이와 같이 하여 제조된 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 본드 웨이퍼(1)로 이용하여, 접합 SOI웨이퍼를 제조한다. 도 1(D)에 나타난 바와 같이, 이전 공정에서 형성된 산화막(4)를 SOI웨이퍼의 BOX로 사용하기 때문에, 공정의 간략화가 가능하다. 또한, Ar아닐후 산화막이 형성되기 때문에, 막의 질이 우수한 BOX를 형성하는 것이 가능해진다. 이 BOX를 사이에 두고 베이스웨이퍼(2)와 실온에서 밀착시키고, 또한 강하게 결합하기 위해 200℃ 이상, 통상은 1000℃~1200℃정도의 결합열처리를 가한다. 베이스웨이퍼(2)로는 실리콘 단결정 웨이퍼가 이용되는 것이 통상이지만, 용도에 따라서는 절연성 기판(석영, 사파이어 등)을 이용해도 좋다. 또한, 실리콘 단결정 웨이퍼를 이용한 경우에는, 베이스웨이퍼(2)에 산화막을 형성한 다음 결합하는 것도 가능하다.
결합열처리를 행한 후는, 본드웨이퍼(1)에 통상의 연삭, 연마 등에 의한 박막화를 행하여 SOI웨이퍼(10)을 제작한다(도 1(E)). 이렇게 하여 베이스웨이퍼(2)상에 산화막(4)으로 되는 BOX(12)와 저결함층(3)으로 되는 SOI층(11)이 형성된 접합 SOI웨이퍼(10)을 얻는 것이 가능하다. 이 SOI웨이퍼(10)의 SOI층(11)은, 저결함층(3)으로 되기 때문에, 그 깊이방향의 전 영역에 걸쳐 COP 등의 결함이 매우 적은 것으로 하는 것이 가능하다. 이 경우, PACE(Plasma Assisted Chemical Etching)이라 불리는 기상에칭을 행하여 본드 웨이퍼(1)의 박막화를 행하는 것도 가능하다(특허 제2565627호 공보참조).
또한, 이온주입박리법(스마트 컷이라 불리는 기술, 특개평5-211128호 공보참조)을 이용하여 SOI 웨이퍼를 제작하는 경우에는, 전기 2단계 열처리에 의해 실리콘 단결정 웨이퍼(5)의 표면에 산화막(4)를 형성한 단계에서, 그 산화막(4)를 통해 수소이온 또는 희가스 이온의 주입을 행하여 본드웨이퍼(1)로 하고, 베이스 웨이퍼(2)와 결합한다.
이 경우, 제작되는 SOI층 막 두께의 편차는 이온주입깊이의 편차와 산화막 두께의 편차를 합한 토탈 편차로 되기 때문에, 이것을 가능한 작게 하기 위해서는, 본드웨이퍼(1)로 되는 실리콘 단결정 웨이퍼(5)에 형성되는 산화막(4)의 두께를 가능한 얇게 하여 산화막 편차의 절대치를 작게 하는 것이 바람직하다. 이 때문에, 산화막 두께는 100nm 이하로 하는 것이 바람직하고, 또한, 결함소멸효과를 충분히 얻기 위해서는 20nm 이상으로 하는 것이 바람직하다.
이와 같이 본드웨이퍼에 형성하는 산화막 두께를 100nm 이하로 한 경우에 있어서, SOI 웨이퍼의 BOX로서, 이것 이상의 두께가 디바이스 설계상 필요로 되는 경우에는, 베이스웨이퍼로 부족한 만큼의 산화막을 형성하여 결합하면 좋다.
또한, 이와 같은 이온주입박리법에 의해 SOI웨이퍼를 제작할 때 박리된 본드웨이퍼를 새로운 본드웨이퍼, 또는 베이스웨이퍼로서 이용하는 것이 가능하다. 전술한 바와 같이 부생된 박리후의 본드웨이퍼는, 그 표층에는 충분한 깊이의 무결함영역을 갖고 있고, 벌크부에서는 열처리에 의해 충분한 량의 산소석출물이 석출하기 때문에, 양호한 본드웨이퍼 또는 베이스웨이퍼로 될 수 있다.
이 경우 특히, 본 발명에서 부생되는 웨이퍼는 한쪽 면이 박리면이고, 그 반대측 면은 원래 실리콘 웨이퍼 그 자체의 평탄한 면이다. 따라서, 박리면 측만 연삭·연마 등의 재처리를 가하면 좋다. 따라서, 편면만 처리하기 때문에 간단하고, 또한 그 사용하는 재료도 적어서 경제적이다. 즉, 통상의 실리콘 잉곳으로부터 슬라이스하여 실리콘 웨이퍼를 얻는 경우에는, 양면이 절단면이기 때문에, 랩핑, 에칭공정 등이 필수불가결하고, 그 사용 재료도 많은 것으로 되지만, 본 발명의 박리 웨이퍼는, 편면이 평탄하기 때문에 이것을 기준으로 박리면을 연삭·연마하면 충분하고, 얼마 안되는 재료로 통상의 실리콘 경면 웨이퍼와 같은 평탄한 면을 얻는 것 이 가능하다.
그리고, 이와 같이 하여 박리웨이퍼를 재이용하여 얻어진 실리콘 웨이퍼를 SOI웨이퍼의 본드 웨이퍼, 또는 베이스웨이퍼로서 재이용하도록 하면, 실질상 1매의 실리콘 웨이퍼로부터 1매의 SOI웨이퍼를 얻는 것이 가능하고, 재료로서 실리콘 웨이퍼의 이용율을 현저히 개선하는 것이 가능하다.
이하, 본 발명의 실시예 및 비교예를 열거하여 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1, 비교예 1, 비교예 2)
본 발명의 방법에 의해, 접합 SOI웨이퍼의 본드웨이퍼를 제조하고, 그 품질을 평가하였다. 본드웨이퍼로 되는 실리콘 단결정 웨이퍼로는, 8"φCZ 실리콘 단결정에 있어서, 결정방위<100>, 격자간 산소농도[Oi]=16ppma(JEIDA)이고, 결정인상속도를 1.2mm/min로 하여 인상한 단결정으로부터 절출된 것을 이용하였다.
이 웨이퍼에 본 발명의 열처리를 실시하였다. 여기서는 아닐로로서 국제전기사제의 VERTEX3(DD-813V)을 이용하여, 1200℃에서 40분, Ar100% 분위기하에서 아닐을 행하고, 이어서 같은 온도에서 산소30%Ar70%의 혼합가스에서 20분간 아닐을 행하였다. 형성된 산화막 두께는 약 30nm이었다.
아닐을 행한 웨이퍼는 불산용액에 의한 산화막 제거후 5㎛연마를 행하고, 깊은 영역에서 COP수(싸이즈 0.09㎛이상)를 측정하였다. COP측정에는 KLA텐코사제의 SurfScan SP1을 이용하였다. 비교로서 동일 실리콘 단결정 웨이퍼에 H2/1200℃/1시간의 아닐을 행한 웨이퍼(비교예 1)과, Ar/1200℃/1시간의 아닐을 행한 웨이퍼(비교예 2)를 5㎛연마하고, 같은 식으로 COP수를 측정하였다.
측정결과를 도 3에 나타낸다. 이 도 3으로부터, 실시예 1의 웨이퍼의 COP수는 8인치 웨이퍼중 400개 이하이고, 1.3개/㎠ 이하의 COP 밀도로 되고 있다. 따라서, Grown-in결함의 소멸효과에 관하여 본 방법은 종래 H2 또는 Ar아닐보다 높은 효과를 갖는 것으로 말할 수 있다.
또한, 이들의 5㎛연마를 행한 웨이퍼의 산화막내압특성을 측정하였다. 측정 결과를 도 4 및 도 5에 나타낸다. 여기서 말하는 TDDB(Time Dependent Dielectric Breakdown) 양품률이라는 것은, 게이트산화막 두께 25nm, 게이트면적 4㎟, 스트레스 전류치 0.01A/㎠, 실온의 조건하에서 산화막 내압이 25C/㎠이상을 갖는 것, 또는 게이트산화막 두께 25nm, 게이트면적 4㎟, 스트레스 전류치 0.01A/㎠, 100℃의 조건하에서 산화막 내압이 5C/㎠이상을 갖는 것을 양품으로 한 경우의 양품률이다.
또한, 여기서 말하는 TZDB(Time Zero Dielectric Breakdown) 양품률이라는 것은, 게이트산화막 두께 25nm, 게이트면적 8㎟, 판정 전류치 1A/㎠, 실온의 조건하에서 산화막 내압이 8MV/cm이상을 갖는 것을 양품으로 한 경우의 양품률이다.
도 4 및 도 5로부터, 산화막내압특성 측정결과에 있어서도 본 방법으로 처리한 웨이퍼는, 깊은 영역에 있어서도 H2 또는 Ar 아닐 웨이퍼보다 우수한 산화막내압특성을 나타내는 것을 알 수 있다.
이상의 결과에 의해, 본 발명의 방법을 이용하여 본드웨이퍼로 되는 실리콘 단결정 웨이퍼를 제작하면, 결정결함이 적고 또한 산화막 내압특성도 우수한 웨이퍼가 얻어지는 것을 알았다. 따라서, 이와 같은 실리콘 단결정 웨이퍼를 이용하여 SOI웨이퍼를 제작하면 결정결함이 적은 SOI웨이퍼가 얻어진다.
상기 조건으로 제작된 3종류의 본드웨이퍼를 이용해, 이온주입박리법에 의해 약 0.1㎛의 SOI층 막두께를 갖는 SOI웨이퍼를 제작하였다. 제작조건은 이하와 같다.
1) 수소이온주입조건: H+이온, 주입에너지 30KeV
2) 박리열처리조건: 산화성 분위기, 500℃, 30분
3) 결합열처리조건: 질소분위기(미량 산소함유), 1200℃, 120분
4) 터치폴리싱(SOI표면의 미량연마)
5) 베이스웨이퍼 산화막: 300nm
제작된 SOI웨이퍼의 COP를 HF 딥법에 의해 관찰하였다. HF딥법이란, 상기와 같은 얇은 SOI층을 갖는 SOI웨이퍼를 HF50% 수용액에 침지하면 SOI층을 관통하는 결함이 있으면, 이것을 통해 BOX에 HF가 도달하여 산화막이 에칭되고, 에치피트가 형성되지만, 이 에치피트를 얇은 SOI층을 통해 광학현미경에 의해 관찰하는 것에 의해 웨이퍼의 COP를 평가하는 방법이다. 측정결과를 표 1에 나타낸다.
열처리분위기 COP밀도(개/㎠)
실시예1 Ar+Ar/O2 0.2
비교예1 H2만 1.8
비교예2 Ar만 1.9

표 1로부터 실시예의 SOI웨이퍼는, 종래 본드웨이퍼에 H2아닐 또는 Ar아닐만을 실시한 SOI웨이퍼에 비해 SOI층을 관통하는 COP가 매우 적은 것을 알 수 있다. 또한, 전술한 바와 같이, 이 실시예 1의 SOI웨이퍼는, 그 SOI층의 깊이방향의 전 영역에 걸쳐 크기가 0.09㎛ 이상인 COP가 1.3개/㎠ 이하이기 때문에, 매우 고품질인 SOI웨이퍼로 하는 것이 가능하다.
또한, 실시예 1의 SOI웨이퍼를 제작할 때 부생된 박리후 본드웨이퍼의 주변부에는 0.2~0.3㎛정도의 단차가 남아있지만, 표면 산화막을 제거한 후 박리면을 약 1㎛연마하는 것만으로 단차를 제거하는 것이 가능하고, 또한 산소석출물이 노출하지 않는 양호한 경면이 얻어졌다. 따라서, 이 웨이퍼를 새로운 본드웨이퍼 또는 베이스웨이퍼로 이용해도 접합에 지장없는 것을 확인할 수 있었다.
(실시예 1, 실시예 2, 실시예 3)
3종류의 실리콘 단결정 웨이퍼를 이용해 본 발명의 방법에 의해 접합 SOI웨이퍼의 본드웨이퍼를 제조하고, 그 품질을 비교하였다. 이용한 실리콘 단결정 웨이퍼는, 실시예 1에서 이용한 웨이퍼, 실시예 2로는 나머지 조건은 실시예 1과 같지만 결정인상속도를 1.9mm/min로 빠르게 인상한 단결정으로부터 절출된 웨이퍼, 실 시예 3으로는 나머지 조건은 실시예 1과 같지만 질소를 1014atoms/㎤첨가한 단결정으로부터 절출된 웨이퍼의 3종류의 실리콘 웨이퍼이다. 이들 웨이퍼에, 1200℃에서 40분, Ar100%분위기하에서 아닐을 행하고, 이어서 같은 온도에서 산소30%Ar70%의 혼합가스에서 20분간 아닐을 행하였다. HF용액에 의한 산화막 제거후에 5㎛연마를 행하고, 깊은 영역에서의 COP수(≥0.09㎛)를 측정하였다. 결과를 도 6에 나타낸다.
이 도 6으로부터, 가장 COP가 적은 결정은 질소를 도프한 결정으로 되는 웨이퍼이고, 고속으로 인상한 결정으로 되는 웨이퍼, 통상 속도로 인상한 결정으로 되는 웨이퍼 순으로 된다. 따라서, 본 방법에서는 고속으로 인상한 결정이나 질소도프결정을 이용하는 것에 의해 더욱더 Grown-in결함이 적은 본드웨이퍼를 제작하는 것이 가능하다. 또 고속으로 결정을 인상하면 결정인상 시간을 단축할 수 있고, 쓰루풋의 향상을 도모하는 것이 가능하다.
또한, 상기 3종류의 조건으로 제작한 본드웨이퍼에 대해서도, 실시예 1과 동일 방법으로 SOI웨이퍼를 제작하고, COP를 평가하였다. 그 결과를 표 2에 나타낸다.
본드웨이퍼 COP밀도(개/㎠)
실시예 1 통상 인상속도, 질소도프 없음 0.2
실시예 2 고속 인상속도, 질소도프 없음 0.1
실시예 3 통상 인상속도, 질소도프 있음 0.01

표 2로부터 알 수 있는 바와 같이, 고속으로 인상한 결정으로 되는 실리콘 단결정 웨이퍼를 이용한 SOI 웨이퍼의 COP밀도는, 통상의 실리콘 단결정 웨이퍼를 이용한 SOI 웨이퍼의 2분의 1이고, 질소를 도프한 결정으로 되는 실리콘 단결정 웨이퍼를 이용하였지만 COP밀도는 통상의 것의 20분의 1로 되고 있다. 따라서, 고속으로 인상한 결정이나 질소도프결정을 이용하는 것에 의해, 보다 양호한 SOI층을 갖는 SOI웨이퍼를 얻는 것이 가능하다.
(실시예 4, 비교예 3, 비교예 4)
실시예 1에서 이용한 것과 동일 실리콘 단결정 웨이퍼에 Ar100% 1200℃아닐을 40분간 행한 후, 연속적으로 수증기를 함유하는 분위기에서의 산화를 1150℃에서 240분 행하여 산화막을 1.0㎛형성하였다. 이 웨이퍼를 본드 웨이퍼로 하고 SOI층이 5㎛, BOX층이 1㎛인 접합 SOI를 통상의 연삭·연마수법에 의해 제작하였다. 산화막 두께 측정에는 Leitz사제의 MPV-SP를 이용하였다.
이 웨이퍼와 비교하는 것으로서 H2/1200℃/1시간 아닐을 행한 웨이퍼(비교예 3)과 Ar/1200℃/1시간 아닐을 행한 웨이퍼(비교예 4)에 일단 실온까지 냉각한 후 산화열처리(수증기를 함유하는 분위기에서의 산화를 1150℃에서 240분)만을 가한 웨이퍼로부터 제작한 SOI웨이퍼의 산화막 내압특성을 비교하였다. 이용한 웨이퍼와 산화막 내압 측정조건은 실시예 1과 동일하다.
결과를 도 7 및 8에 나타낸다. 그 결과, 본 발명의 열처리를 가한 웨이퍼는, 종래 아닐방법에서는 그다지 효과가 얻어지지 않았던 SOI층의 두께가 0.5㎛를 초과 한 두께의 것에 있어서도, TZDB, TDDB도, 단독으로 산화열처리를 가한 웨이퍼와 비교하여 우수한 산화막 내압을 나타내는 것을 알 수 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.
예를 들면, 본 발명에 있어서 쵸크랄스키법에 의해 질소도프 유무에 관계없이 실리콘 단결정봉을 육성하는 경우에는, 융액에 자장이 인가되거나 아니거나는 상관없는 것이고, 본 발명의 쵸크랄스키법에는 이른바 자장을 인가하는 MCZ법도 함유된다.
또한, 본 발명의 본질적 부분인 비산화성 분위기하의 고온열처리 및 산화성 분위기하의 열처리는 웨이퍼 가공공정 중 어떠한 프로세스에 있어서도 적용가능하다. 예를 들면 웨이퍼 절단후 화학에칭공정후, 또는 그 후 공정인 조연마공정후, 또는 최종연마공정후 등에 본 발명의 열처리를 적용하는 것이 가능하다.
또한, 본 발명의 비산화성 가스분위기하에서의 열처리로는, 상기 실시형태에서는 아르곤 또는 질소가스를 사용하는 경우를 중심으로 설명했지만, 반드시 분위기가 아르곤 또는 질소가스에만 한정되는 것은 아니고, 이들 가스에 폭발하한계 이하의 미량의 수소를 혼합시킨 가스나 헬륨, 네온, 크립톤, 키세논과 같은 희가스이고 아르곤과 같은 효과가 있는 가스이면 적용하는 것이 가능하고, 본 발명의 범위 에 함유되는 것이다.
또, 아르곤과 질소의 혼합가스 분위기하에서의 열처리에 대해서도, 동일하게 아르곤 이외의 희가스를 적용하는 것이 가능하다.
상기한 바와 같은 본 발명에 의하면, 결정결함이 표면 및 표면근방에서 매우 적고, 웨이퍼 표면거침이 우수한 고품질의 SOI층을 갖는 SOI웨이퍼를 고생산성, 고수율, 저비용으로 얻는 것이 가능한 효과가 있는 것이다.

Claims (28)

  1. 본드 웨이퍼와 베이스 웨이퍼를 산화막을 사이에 두고 접합한 후, 상기 본드 웨이퍼를 박막화하는 접합 SOI웨이퍼의 제조방법에 있어서,
    쵸크랄스키법에 의해 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성 분위기에서 700~1300℃온도의 열처리를 1분 이상 가하는 것에 의해 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 제작하고, 그 웨이퍼를 상기 본드 웨이퍼로서 이용하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  2. 본드 웨이퍼와 베이스 웨이퍼를 산화막을 사이에 두고 접합한 후, 상기 본드웨이퍼를 박막화하는 접합 SOI웨이퍼의 제조방법에 있어서,
    쵸크랄스키법에 의해 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100~1300℃온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도로 냉각하는 일없이 연속하여 산화성분위기에서 700~1300℃온도의 열처리를 1분 이상 가하여 표면에 실리콘 산화막이 형성된 실리콘 단결정웨이퍼를 제작하고, 상기 웨이퍼의 실리콘 산화막을 통해 수소이온 또는 희가스 이온의 적어도 하나를 표면으 로부터 주입하여 이온주입층을 형성시킨 웨이퍼를 상기 본드 웨이퍼로 하고, 이 본드웨이퍼의 실리콘 산화막을 사이에 두어 상기 베이스 웨이퍼와 밀착시키고, 이어서 열처리를 가하여 상기 이온주입층에서 박리하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  3. 제 2항의 방법에 의해 이온주입층에서 박리된 본드웨이퍼를 새로운 본드웨이퍼로서 이용하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  4. 제 2항의 방법에 의해 이온주입층에서 박리된 본드웨이퍼를 새로운 베이스웨이퍼로서 이용하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  5. 제 1항에 있어서, 상기 비산화성분위기가 아르곤, 질소 또는 아르곤과 질소의 혼합가스인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  6. 제 2항에 있어서, 상기 비산화성분위기가 아르곤, 질소 또는 아르곤과 질소의 혼합가스인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  7. 제 1항에 있어서, 상기 산화성분위기가 수증기를 함유하는 분위기인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  8. 제 2항에 있어서, 상기 산화성분위기가 수증기를 함유하는 분위기인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  9. 제 1항에 있어서, 상기 산화성분위기가 건조산소분위기, 또는 건조산소와 아르곤 혹은 질소와의 혼합가스 분위기인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  10. 제 2항에 있어서, 상기 산화성분위기가 건조산소분위기, 또는 건조산소와 아르곤 혹은 질소와의 혼합가스 분위기인 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  11. 제 1항에 있어서, 상기 산화성분위기하에서의 열처리에 의해 형성되는 산화막 두께를 20~100nm로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  12. 제 2항에 있어서, 상기 산화성분위기하에서의 열처리에 의해 형성되는 산화막 두께를 20~100nm로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  13. 제 9항에 있어서, 상기 산화성분위기하에서의 열처리에 의해 형성되는 산화막 두께를 20~100nm로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  14. 제 10항에 있어서, 상기 산화성분위기하에서의 열처리에 의해 형성되는 산화막 두께를 20~100nm로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  15. 제 1항에 있어서, 상기 비산화성분위기하에서의 열처리를 행하기 전, 웨이퍼 표면에 미리 산화막을 형성해 두는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  16. 제 2항에 있어서, 상기 비산화성분위기하에서의 열처리를 행하기 전, 웨이퍼 표면에 미리 산화막을 형성해 두는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  17. 제 15항에 있어서, 상기 산화성분위기하에서의 열처리후 웨이퍼 표면의 열산화막의 두께를 300nm 이상으로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  18. 제 16항에 있어서, 상기 산화성분위기하에서의 열처리후 웨이퍼 표면의 열산화막의 두께를 300nm 이상으로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  19. 제 1항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 그 단결정봉의 1150~1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 육성하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  20. 제 2항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 그 단결정봉의 1150~1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 육성하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  21. 제 1항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 질소를 도프한 실리콘 단결정봉을 육성하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  22. 제 2항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때, 질소를 도프한 실리콘 단결정봉을 육성하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  23. 제 21항에 있어서, 상기 쵸크랄스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015atoms/㎤로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  24. 제 22항에 있어서, 상기 쵸크랄스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015atoms/㎤로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  25. 제 1항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때 상기 단결정봉에 함유되는 산소농도를 18ppma 이하로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  26. 제 2항에 있어서, 상기 쵸크랄스키법에 의해 실리콘 단결정봉을 육성할 때 상기 단결정봉에 함유되는 산소농도를 18ppma 이하로 하는 것을 특징으로 하는 접합 SOI웨이퍼의 제조방법
  27. 제 1항 내지 제 26항 중의 어느 한 항에 기재된 방법에 의해 제조된 접합 SOI웨이퍼
  28. SOI층이 CZ실리콘 단결정 웨이퍼로 되고, SOI층 두께가 5㎛이하인 SOI웨이퍼에 있어서,
    SOI층의 깊이방향의 전 영역에 걸쳐, 크기가 0.09㎛ 이상인 COP가 1.3개/㎠ 이하인 것을 특징으로 하는 접합 SOI웨이퍼
KR1020017005224A 1999-08-27 2000-08-21 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 KR100733111B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-240946 1999-08-27
JP24094699 1999-08-27
JP2000-43764 2000-02-22
JP2000043764A JP2001144275A (ja) 1999-08-27 2000-02-22 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ

Publications (2)

Publication Number Publication Date
KR20010080335A KR20010080335A (ko) 2001-08-22
KR100733111B1 true KR100733111B1 (ko) 2007-06-27

Family

ID=26535001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005224A KR100733111B1 (ko) 1999-08-27 2000-08-21 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼

Country Status (6)

Country Link
US (2) US6492682B1 (ko)
EP (1) EP1137069A4 (ko)
JP (1) JP2001144275A (ko)
KR (1) KR100733111B1 (ko)
TW (1) TW583351B (ko)
WO (1) WO2001017024A1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60125952T2 (de) * 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JPWO2002097892A1 (ja) * 2001-05-29 2004-09-16 新日本製鐵株式会社 Ｓｏｉ基板
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP2004193515A (ja) 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
EP1513193A4 (en) * 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
US7524744B2 (en) 2003-02-19 2009-04-28 Shin-Etsu Handotai Co., Ltd. Method of producing SOI wafer and SOI wafer
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1697981B9 (en) * 2003-12-03 2012-01-25 S.O.I.Tec Silicon on Insulator Technologies Process for improving the surface roughness of a semiconductor wafer
CN100558807C (zh) * 2004-03-24 2009-11-11 巴塞尔聚烯烃股份有限公司 具有高透明度的柔性丙烯共聚物组合物
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
US7902042B2 (en) * 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
DE102004062355A1 (de) * 2004-12-23 2006-07-06 Siltronic Ag Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
JP5248838B2 (ja) * 2007-10-25 2013-07-31 信越化学工業株式会社 半導体基板の製造方法
JP5251137B2 (ja) * 2008-01-16 2013-07-31 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハおよびその製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010040588A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハ
JP5696349B2 (ja) 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
JP5542383B2 (ja) * 2009-07-27 2014-07-09 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
US9231061B2 (en) * 2010-10-25 2016-01-05 The Research Foundation Of State University Of New York Fabrication of surface textures by ion implantation for antireflection of silicon crystals
WO2012088710A1 (zh) 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
JP5583053B2 (ja) * 2011-02-28 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP6186984B2 (ja) * 2013-07-25 2017-08-30 三菱電機株式会社 半導体装置の製造方法
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP7319059B2 (ja) * 2019-02-25 2023-08-01 エア・ウォーター株式会社 ペリクル中間体の製造方法およびペリクルの製造方法
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299413A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置の製造方法
JPH0714827A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体装置の製造方法
JPH1084101A (ja) * 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
KR19990030065A (ko) * 1997-09-26 1999-04-26 와다 다다시 Ｓｏｉ 웨이퍼 제조방법 및 그 방법에 의해 제조된 ｓｏｉ 웨이퍼
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621325B2 (ja) 1988-04-11 1997-06-18 富士通株式会社 Ｓｏｉ基板及びその製造方法
JPH04294540A (ja) * 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
DE4303768C2 (de) * 1992-02-14 1995-03-09 Mitsubishi Electric Corp Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
US5931662A (en) * 1996-06-28 1999-08-03 Sumitomo Sitix Corporation Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JP3795150B2 (ja) 1996-09-20 2006-07-12 株式会社東芝 酸化膜接着基板及びその製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JPH11135511A (ja) 1997-10-29 1999-05-21 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3955674B2 (ja) * 1998-03-19 2007-08-08 株式会社東芝 半導体ウェーハの製造方法及び半導体装置の製造方法
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2000164476A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 半導体製造工程の管理方法、半導体製造装置の管理方法、及び半導体製造環境の管理方法
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299413A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置の製造方法
JPH0714827A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体装置の製造方法
JPH1084101A (ja) * 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
KR19990030065A (ko) * 1997-09-26 1999-04-26 와다 다다시 Ｓｏｉ 웨이퍼 제조방법 및 그 방법에 의해 제조된 ｓｏｉ 웨이퍼
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
EP1137069A4 (en) 2005-03-30
TW583351B (en) 2004-04-11
WO2001017024A1 (fr) 2001-03-08
JP2001144275A (ja) 2001-05-25
US20030020096A1 (en) 2003-01-30
US6492682B1 (en) 2002-12-10
KR20010080335A (ko) 2001-08-22
EP1137069A1 (en) 2001-09-26
US6680260B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
KR100733111B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
KR100701341B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
US7763541B2 (en) Process for regenerating layer transferred wafer
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
TWI480433B (zh) 矽晶圓
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
US6238990B1 (en) Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
US7211141B2 (en) Method for producing a wafer
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
KR20090117626A (ko) 접합 웨이퍼의 제조 방법
US6204188B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP4228419B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP4869544B2 (ja) Ｓｏｉ基板の製造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI741950B (zh) 矽晶圓的製造方法
KR100826782B1 (ko) 실리콘 웨이퍼 제조 방법
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법
KR20030056659A (ko) 실리콘 웨이퍼의 게터링 방법
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee