JP2014107357A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2014107357A
JP2014107357A JP2012257905A JP2012257905A JP2014107357A JP 2014107357 A JP2014107357 A JP 2014107357A JP 2012257905 A JP2012257905 A JP 2012257905A JP 2012257905 A JP2012257905 A JP 2012257905A JP 2014107357 A JP2014107357 A JP 2014107357A
Authority
JP
Japan
Prior art keywords
wafer
soi
heat treatment
silicon wafer
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012257905A
Other languages
English (en)
Inventor
Takemine Magari
偉峰 曲
Fumio Tawara
史夫 田原
Hiroyoshi Oi
裕喜 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2012257905A priority Critical patent/JP2014107357A/ja
Priority to PCT/JP2013/006118 priority patent/WO2014080565A1/ja
Publication of JP2014107357A publication Critical patent/JP2014107357A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)

Abstract

【課題】SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができ、また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるSOIウェーハの製造方法を提供することを目的とする。
【解決手段】SOIウェーハを製造する方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が7ppma以下の窒素ドープシリコンウェーハを準備し、前記酸化膜形成工程の前に、前記準備したシリコンウェーハにアルゴン雰囲気下で1170℃〜1300℃の温度で30分〜120分間の熱処理を施す工程を行うことを特徴とするSOIウェーハの製造方法。
【選択図】 図1

Description

本発明は、イオン注入したウェーハを貼り合わせ後に剥離してSOI(Silicon on Insulator)ウェーハを製造する、いわゆるイオン注入剥離法(スマートカット(登録商標)法とも呼ばれている)によるSOIウェーハの製造方法に関する。
SOIウェーハの製造方法としては、代表的なものにイオン注入剥離法がある。
このイオン注入剥離法を簡単に説明すると、まず、ボンドウェーハ及びベースウェーハとして、2枚のシリコンウェーハを準備し、少なくとも一方のシリコンウェーハ、例えばボンドウェーハにSOIウェーハの埋め込み酸化膜となる酸化膜を形成した後に、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成し、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて熱処理することによって、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させ、その後更に必要に応じて、結合熱処理を加えて強固に結合して、SOIウェーハを製造する方法である。
デバイスプロセスの微細化に伴い、SOIウェーハのSOI層を形成するボンドウェーハは無欠陥化を要求されてきており、現状ではSOI層形成用のボンドウェーハとして低酸素、低欠陥のN領域(NPC(Nearly Perfect Crystal))ウェーハを使用している(特許文献1)。
しかし、このようなCOP(Crystal Originated Particle)フリーのNPCウェーハを使用しても、SOIウェーハの埋め込み酸化膜となる酸化膜を形成するため例えば900℃で6時間の熱処理や、最大950℃で1時間の熱処理を4回以上繰り返して行うと、SOI層となる表層に酸素析出核や酸素析出物(Bulk Micro Defect:BMD)等の酸素析出関連欠陥であるHF欠陥が発生する場合がある。特に、剥離ウェーハをボンドウェーハとして再利用し続ける場合に、上記熱処理を4回以上行うことになるので、このような欠陥の発生が顕著となる。
このような欠陥を発生させないようにするため、剥離したN領域ウェーハにRTA処理を行い、表層の欠陥を消滅させてからボンドウェーハとして再利用する方法が行われている(特許文献2〜4)。
しかし、このようなRTA処理はその都度行わなければならず、また何度もRTA処理を繰り返すとボンドウェーハが破損しやすくなるという問題がある。
このような再生処理におけるボンドウェーハの熱処理回数を減らすため、SOIウェーハを作製する前に、非酸化性雰囲気下等でボンドウェーハを熱処理する方法も行われている(特許文献5)。
しかし、このような方法であっても、再利用する前の検査で欠陥が確認された場合には、再度熱処理を行う必要がある。
特開2006−294737号公報 特開2011−238758号公報 特開2008−021892号公報 特開2007−149907号公報 特開2011−176293号公報
これらの問題を解決するためには、LST(Laser Scattering Tomography(赤外散乱トモグラフィー))で検出されるBMD密度が例えば1×10/cm未満のウェーハをボンドウェーハとして使用する必要がある。
また、SOIウェーハのコスト低減を実現するため、ボンドウェーハの再利用を考えると、バルクまで完全に無欠陥となるウェーハの作製技術の開発が必要である。
本発明は、上記問題に鑑みなされたものであって、SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができるSOIウェーハの製造方法を提供することを目的とする。また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるSOIウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハをボンドウェーハとして準備する工程と、該準備したシリコンウェーハに酸化膜を形成する工程と、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が7ppma以下の窒素ドープシリコンウェーハを準備し、前記酸化膜形成工程の前に、前記準備したシリコンウェーハにアルゴン雰囲気下で1170℃〜1300℃の温度で30分〜120分間の熱処理を施す工程を行うことを特徴とするSOIウェーハの製造方法が提供される。
このような本発明のSOIウェーハの製造方法によれば、SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができる。また、SOIウェーハの製造工程の酸化熱処理(SOIウェーハの埋め込み酸化膜となる酸化膜を形成するための熱処理)を繰り返し行っても、HF欠陥が殆ど形成されることがないので、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができる。
このように、剥離ウェーハをSOIウェーハの製造の際にボンドウェーハとして再利用すれば、生産性良く、低コストで高品質のSOIウェーハを製造することができる。
更に、前記窒素ドープシリコンウェーハとして、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープシリコンウェーハを用いることが好ましい。
このような窒素濃度の窒素ドープシリコンウェーハを用いれば、本発明におけるアルゴン雰囲気下での熱処理により、バルク中までHF欠陥の原因となる酸素析出核や酸素析出物等を完全に消滅させることができる。
以上説明したように、本発明によれば、ボンドウェーハの酸素析出関連欠陥を十分に消滅させることができるため、HF欠陥の発生を抑制することができる。そのため、SOIウェーハの製造工程中の熱処理(SOIウェーハの埋め込み酸化膜となる酸化膜を形成するための熱処理)を行っても、HF欠陥が発生、成長しないボンドウェーハとすることができ、SOI層に欠陥等の不良がほとんどなく、電気特性に優れた高品質のSOIウェーハを効率的に製造することができる。また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるため、コストを削減でき経済的である。
本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。 本発明のSOIウェーハの製造方法で用いることができるボンドウェーハに本発明の熱処理を施した場合のHF欠陥を測定した結果の一例を示す図である。 本発明のボンドウェーハの酸素濃度、窒素ドープの有無の条件又は熱処理温度の条件を満たさない場合のHF欠陥を測定した結果の一例を示す図である。 実施例、比較例1、2におけるHF欠陥密度を示すグラフである。
以下、本発明についてより詳細に説明する。
前述のように、従来SOIウェーハの製造においては、SOIウェーハ製造工程の酸化熱処理により中心部にHF欠陥が検出されることがあった。また、剥離したウェーハをボンドウェーハとして再利用する際には、その都度、又は少なくとも欠陥が確認された場合には熱処理を行い、表層の欠陥を消滅させる必要があった。
そこで、本発明者らは、欠陥等の不良のほとんどないSOIウェーハを製造することができ、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして再利用する際に、剥離ウェーハの表層の結晶欠陥を消滅させる熱処理を頻繁に行わなくとも、HF欠陥が形成されない条件を検討した。尚、HF欠陥とは、SOIウェーハをHF溶液に浸漬することで検出されるSOI層中の結晶欠陥の総称であり、SOI層を貫通する欠陥部分を通してHF溶液が埋め込み酸化膜層をエッチングしてできた空洞を検出するものである。このエッチングによりウェーハ表面に形成されたHF欠陥はパーティクルカウンタ(例えば、KLAテンコール社製SP1)で検出することができる。
その結果、埋め込み酸化膜となる酸化膜の形成工程前に、ボンドウェーハとして準備した初期酸素濃度が7ppma以下の窒素ドープシリコンウェーハに対し、前処理としてアルゴン雰囲気下、1170℃〜1300℃の温度で30分〜120分間熱処理を施すと、この最初の1回の熱処理(以下、便宜上「本発明の熱処理」ということもある)のみでSOIウェーハの製造工程の酸化熱処理を繰り返し行ってもHF欠陥が形成されないことを知見し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。
まず、本発明の製造方法では、ボンドウェーハ1として、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハを準備する(図1(a))。
この準備するシリコンウェーハ(ボンドウェーハ1)としては、少なくとも一方の表面が鏡面研磨されたシリコンウェーハ等を挙げることができ、本発明においては、V領域又はN領域の初期酸素濃度が7ppma(JEIDA)以下の窒素ドープシリコンウェーハを用いる。
このように、窒素ドープすると低酸素濃度のウェーハでは欠陥サイズが小さくなり、N領域のウェーハでなくV領域のウェーハであっても上記本発明の熱処理によりバルク中までHF欠陥の原因となる酸素析出核や酸素析出物等を完全に消滅させることができる。更に、上記本発明の熱処理をすることで、SOIウェーハの製造工程の酸化熱処理を繰り返し行っても、HF欠陥が形成されることが殆どない。
ここで、窒素ドープシリコンウェーハとして、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープシリコンウェーハを用いることが好ましい。
次に、前記準備したシリコンウェーハにアルゴン雰囲気下で1170℃〜1300℃の温度で30分〜120分間の熱処理を施す(図1(b))。
このようにアルゴン雰囲気下で熱処理を施してウェーハ中の酸素析出物を確実に消滅させるためには、酸素固溶度>基板酸素濃度を満足する熱処理温度が必要である。1170℃の酸素固溶度は約7ppmaなので、1170℃以上の熱処理であれば、酸素濃度7ppma以下のウェーハ中の酸素析出物を確実に消滅させることができる。尚、1200℃の酸素固溶度は10ppmaなので、10ppmaより低酸素のウェーハであれば酸素析出物の消滅が可能となる。
この熱処理は、例えば抵抗加熱熱処理炉で行うことができる。
図2は本発明の熱処理を施した直径200mm、窒素ドープ(窒素濃度1×1014atoms/cm)N領域シリコンウェーハの(i)熱処理直後の、(ii)熱処理後に50μm研磨した後の、(iii)熱処理後に100μm研磨した後のHF欠陥をそれぞれ測定した結果を示す図である。図2の(A)は、初期酸素濃度5ppma、熱処理温度1170℃、熱処理時間60分間の条件の場合、図2の(B)は、初期酸素濃度7ppma、熱処理温度1200℃、熱処理時間60分間の条件の場合の結果である。図2の(A)(B)ともにバルク中まで完全にHZ欠陥が消滅しているのが確認できる。
一方、図3の(A)は、窒素ドープなし、N領域のシリコンウェーハ(直径200mm、初期酸素濃度5ppma)に、(i)アルゴン雰囲気下で1150℃の温度で60分間の熱処理を施した後、(ii)実際にボンドウェーハとして3回再生利用した後のHF欠陥を示す図である。尚、このときのウェーハの厚さは再生利用前のウェーハを20μm程度研磨した厚さに相当する。図3の(A)に示すように、バルク中にHF欠陥が多数検出されている。これは、窒素をドープせず、1170℃未満の熱処理では酸素濃度が5ppmaと低酸素であってもバルク領域の欠陥を消滅させることができないことを示している。
また、図3の(B)は、初期酸素濃度8ppma、N領域の窒素ドープ(直径200mm、窒素濃度1×1014atoms/cm)シリコンウェーハに、(i)アルゴン雰囲気下で1200℃の温度で60分間の熱処理を施した後、(ii)表面を50μm研磨した後のHF欠陥を示す図である。図3の(B)に示すように、バルク中にHF欠陥が多数検出され、酸素濃度が7ppmaより高いと、窒素ドープシリコンウェーハを用い1170℃以上の熱処理をしても、バルク中の結晶欠陥を消滅させることができないことを示している。
図2、図3の結果からも分かるように、本発明で規定したシリコンウェーハに上記本発明の熱処理を30分以上行えば、一度の熱処理でバルク中の酸素析出核及び酸素析出物等を完全に消滅させることができる。更に、その後の剥離ウェーハをボンドウェーハとして再利用する工程において、表層の欠陥を消滅させるための熱処理をその都度行う必要はないので、工程の簡略化を実現することができる。
尚、熱処理温度が1300℃を超える熱処理はボンドウェーハに負担となり、スリップ転位の発生や不純物汚染の問題が生じる。また、120分程度熱処理を行えばバルク中の欠陥まで消滅させることができるため、熱処理による効果や効率等の観点から、熱処理は1300℃以下で120分以下とする。
次に、シリコンウェーハ(ボンドウェーハ1)にSOIウェーハの埋め込み酸化膜7となる酸化膜2を形成する(図1(c))。酸化膜2は、例えば900〜1200℃程度の温度で5〜6時間熱処理を行うことにより、形成することができる。図1(c)の場合は、シリコンウェーハ(ボンドウェーハ1)の表面全体に酸化膜2が形成されているが、貼り合わせ面のみに酸化膜2を形成しても良い。
次に、該酸化膜2を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜2を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層3を形成する(図1(d))。
イオン注入層3の深さは、イオン注入エネルギーにより決定される。従って、深く注入するためには大きな注入エネルギーが必要とされるが、通常の場合、酸化膜2表面から深くても2μm程度であり、1μm以下の深さに注入することが多い。
次に、該イオン注入層3を形成したシリコンウェーハ(ボンドウェーハ1)とベースウェーハ4(ベースウェーハ4としては、特に限定されず、例えばシリコン単結晶ウェーハ等を準備することができる)を、酸化膜2を介して、前記イオン注入層3側を貼り合わせる(図1(e))。その後、剥離のための熱処理を行うことによって、前記シリコンウェーハ(ボンドウェーハ1)を前記イオン注入層3で剥離して剥離ウェーハ5とSOIウェーハ6とに分離させる(図1(f))。また、ボンドウェーハ1とベースウェーハ4とを貼り合わせる前に、どちらか一方又は両方のウェーハの貼り合わせ面にプラズマ処理を施して結合強度を高めることによって、剥離熱処理を省略し、機械的に剥離させることもできる。
そして、必要に応じて、結合強度を高めるための結合熱処理や、分離したSOIウェーハ6の表面を研磨等することで、欠陥のないSOI層を有するSOIウェーハを得ることができる(図1(h))。
また、上記のように本発明の製造方法で副生された剥離ウェーハ5を、他のSOIウェーハの製造において、ボンドウェーハとして再利用することが好ましい。
前述したように、本発明の熱処理を行ったボンドウェーハは、酸素析出核や酸素析出物等が殆ど存在しておらず、即ち、1μm程度のSOI層が剥離された後の剥離ウェーハであっても、酸素析出核、酸素析出物等が殆ど存在していない。従って、剥離ウェーハ5を少ない研磨代で研磨する(図1(g))だけで、再びボンドウェーハとして使用することができるため、生産性良く低コストでSOIウェーハを製造できる。
剥離面を研磨するに際し、剥離面の研磨代は特に限定されないが、剥離面周辺部に形成されている段差とイオン注入層の歪を確実に除去し、結合不良の発生を十分に抑制するため、研磨代としては3μm以上、好ましくは5μmより多く研磨することが望ましい。
上記のように再生処理としての剥離面の研磨を行った剥離ウェーハ5をボンドウェーハとして、再度、図1(c)〜(e)の工程を行う。このように、本発明によれば、剥離ウェーハ5をボンドウェーハとして再利用する際に再度熱処理工程(b)を行わなくとも、HF欠陥が生じることのないSOIウェーハを製造することができる。これにより、このSOIウェーハ製造後の剥離ウェーハを再度上記の再生処理(研磨処理)を施して複数回(例えば4回以上)再利用することができるため、低コストで高品質のSOIウェーハを製造することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
ボンドウェーハとして、直径200mm、窒素ドープ(窒素濃度1×1014atoms/cm)、欠陥領域がV領域、初期酸素濃度3〜7ppmaの鏡面研磨されたシリコンウェーハを準備し、ボンドウェーハの欠陥消滅のための熱処理を、アルゴン雰囲気下で1200℃、60分行った。そして、(i)900℃/6hrsの酸化熱処理を行って酸化膜を形成した後、(ii)この酸化膜を通して水素イオンを注入(注入条件は、加速エネルギー70keV、注入量6×1016/cmである)し、(iii)イオン注入したボンドウェーハを、ベースウェーハ(シリコンウェーハ)と室温で貼り合わせた後、500℃、30分の剥離熱処理を加えることにより、イオン注入層で剥離し、SOIウェーハを作製した。
この際、SOIウェーハから分離した剥離ウェーハが副生された。この剥離ウェーハを用いて、上記(i)〜(iii)を繰り返した。
再生回数6回目のボンドウェーハの表面の65nm以上のHF欠陥をKLAテンコール社製SP1で測定した。その結果を図4に示す。図4に示すように、ボンドウェーハの再生回数を増やしても、HF欠陥は殆ど検出されず、低いままの状態を保っていた。
また、得られたSOIウェーハも、SOI層に欠陥等の不良がなく、電気特性に優れた高品質のものであった。
(比較例1)
ボンドウェーハとして、直径200mm、窒素ドープなし、欠陥領域がV領域、初期酸素濃度3〜7ppmaの鏡面研磨されたシリコンウェーハ準備した以外、実施例と同様な条件でSOIウェーハを作製し、実施例と同様にHF欠陥を評価した。その結果を図4に示す。図4に示すように、窒素ドープなしのシリコンウェーハは実施例と同様の酸素濃度であっても、酸素濃度の増加に伴い、HF欠陥密度が著しく増加した。
(比較例2)
ボンドウェーハとして、直径200mm、窒素ドープ(窒素濃度1×1014atoms/cm)、欠陥領域がV領域、初期酸素濃度8〜11ppmaの鏡面研磨されたシリコンウェーハ準備した以外、実施例と同様な条件でSOIウェーハを作製し、実施例と同様にHF欠陥を評価した。その結果を図4に示す。図4に示すように、初期酸素濃度が7ppmaを超えるシリコンウェーハは、酸素濃度の増加に伴い、HF欠陥密度が著しく増加した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ボンドウェーハ、 2…酸化膜、 3…イオン注入層、
4…ベースウェーハ、 5…剥離ウェーハ、 6…SOIウェーハ、
7…埋め込み酸化膜。

Claims (3)

  1. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハをボンドウェーハとして準備する工程と、該準備したシリコンウェーハに酸化膜を形成する工程と、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、
    前記シリコンウェーハを準備する工程において、初期酸素濃度が7ppma以下の窒素ドープシリコンウェーハを準備し、
    前記酸化膜形成工程の前に、前記準備したシリコンウェーハにアルゴン雰囲気下で1170℃〜1300℃の温度で30分〜120分間の熱処理を施す工程を行うことを特徴とするSOIウェーハの製造方法。
  2. 前記剥離ウェーハを、SOIウェーハの製造の際にボンドウェーハとして再利用することを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記窒素ドープシリコンウェーハとして、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープシリコンウェーハを用いることを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
JP2012257905A 2012-11-26 2012-11-26 Soiウェーハの製造方法 Pending JP2014107357A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012257905A JP2014107357A (ja) 2012-11-26 2012-11-26 Soiウェーハの製造方法
PCT/JP2013/006118 WO2014080565A1 (ja) 2012-11-26 2013-10-15 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012257905A JP2014107357A (ja) 2012-11-26 2012-11-26 Soiウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2014107357A true JP2014107357A (ja) 2014-06-09

Family

ID=50775763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012257905A Pending JP2014107357A (ja) 2012-11-26 2012-11-26 Soiウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP2014107357A (ja)
WO (1) WO2014080565A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015209435A1 (de) 2014-05-23 2015-11-26 Mitsubishi Electric Corporation Linearisierer
JP2017069240A (ja) * 2015-09-28 2017-04-06 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法
JP2011176293A (ja) * 2010-01-26 2011-09-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011238758A (ja) * 2010-05-10 2011-11-24 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法
JP2011176293A (ja) * 2010-01-26 2011-09-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011238758A (ja) * 2010-05-10 2011-11-24 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015209435A1 (de) 2014-05-23 2015-11-26 Mitsubishi Electric Corporation Linearisierer
JP2017069240A (ja) * 2015-09-28 2017-04-06 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
WO2017056376A1 (ja) * 2015-09-28 2017-04-06 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
KR20180058713A (ko) * 2015-09-28 2018-06-01 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
EP3358600A4 (en) * 2015-09-28 2019-05-29 Shin-Etsu Handotai Co., Ltd. METHOD FOR PRODUCING A BOUND SOI WAFER
US11056381B2 (en) 2015-09-28 2021-07-06 Shin-Etsu Handotai Co., Ltd. Method for producing bonded SOI wafer
KR102509310B1 (ko) * 2015-09-28 2023-03-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법

Also Published As

Publication number Publication date
WO2014080565A1 (ja) 2014-05-30

Similar Documents

Publication Publication Date Title
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) 剥離ウェーハを再利用する方法
JP2006216826A (ja) Soiウェーハの製造方法
JP2006294737A (ja) Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP2013143407A (ja) 貼り合わせsoiウェーハの製造方法
JP5780234B2 (ja) Soiウェーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP6056516B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
WO2014080565A1 (ja) Soiウェーハの製造方法
JP5522175B2 (ja) Soiウェーハの製造方法
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP2014103329A (ja) Soiウェーハの製造方法
US20190198386A1 (en) Method for manufacturing bonded soi wafer
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2014192207A1 (ja) 貼り合わせウェーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
WO2014061196A1 (ja) Soiウェーハの製造方法
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
JP5200412B2 (ja) Soi基板の製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP5572914B2 (ja) 直接接合ウェーハの製造方法
JP2015115332A (ja) 貼り合わせsoiウェーハの製造方法
JP2005197525A (ja) Soiウェーハの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920