JP2011176293A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2011176293A
JP2011176293A JP2011012518A JP2011012518A JP2011176293A JP 2011176293 A JP2011176293 A JP 2011176293A JP 2011012518 A JP2011012518 A JP 2011012518A JP 2011012518 A JP2011012518 A JP 2011012518A JP 2011176293 A JP2011176293 A JP 2011176293A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
heat treatment
soi substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011012518A
Other languages
English (en)
Other versions
JP5719611B2 (ja
JP2011176293A5 (ja
Inventor
Kazuya Hanaoka
一哉 花岡
Hideki Tsuya
英樹 津屋
Yoshihiro Komatsu
良寛 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011012518A priority Critical patent/JP5719611B2/ja
Publication of JP2011176293A publication Critical patent/JP2011176293A/ja
Publication of JP2011176293A5 publication Critical patent/JP2011176293A5/ja
Application granted granted Critical
Publication of JP5719611B2 publication Critical patent/JP5719611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

【課題】ＳＯＩ基板の作製方法において、再生処理におけるボンド基板の熱処理回数を減らす。
【解決手段】ボンド基板となる半導体ウエハには、その表面に絶縁層を形成し、加速されたイオンの照射によりその内部に脆化領域を形成する。そして、ガラス基板、半導体ウエハなどのベース基板とこの半導体ウエハを貼り合わせる。そして、加熱処理をして半導体ウエハを脆化領域で分割し、絶縁層を介してベース基板上に半導体層が設けられているＳＯＩ基板を作製する。このＳＯＩ基板を作製する前に、半導体ウエハにアルゴンガス雰囲気などの非酸化性雰囲気下、または酸素ガスと窒素ガスの混合ガス雰囲気下で１１００℃以上の熱処理を行う。この熱処理を行うことで、半導体ウエハの再生処理に１１００℃以上の高温の熱処理を毎回行う必要がなくなる。
【選択図】図１

Description

本明細書では、絶縁層を介して半導体層が設けられているＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の基板の作製方法に関する技術を説明する。また、このＳＯＩ基板を作製する際に使用された、使用済み半導体ウエハの再生方法に関する技術についても説明する。
絶縁層を介して半導体層が設けられているＳＯＩ構造の半導体基板（以下、ＳＯＩ基板という）は、低消費電力かつ高速動作可能なＬＳＩの作製に適した基板として注目されている。
ＳＯＩ基板の作製方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。特許文献１に記載されているように、水素イオン注入剥離法では、ＳＯＩ基板は２枚のバルク状シリコンウエハから作製される。２枚のバルク状シリコンウエハのうち、一方がボンド基板（ドナー基板ということもある）となり、他方がベース基板となる。ボンド基板は半導体層を供給する基板であり、ベース基板はＳＯＩ基板本体を構成する。以下、水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を説明する。
ボンド基板に、熱酸化法により酸化膜を形成した後、水素イオンを照射してその内部に微小気泡層を形成する。しかる後、この酸化膜を介して、ボンド基板をベース基板に密着させて、２枚の基板を接合する。その後、熱処理を加えて、微小気泡層でボンド基板を分割することで、ベース基板に熱酸化膜（絶縁層）を介して、シリコン層が形成される。シリコン層はボンド基板から分割された半導体層である。さらに、ベース基板側には、シリコン層とベース基板との結合を強固にするための熱処理などが施され、ＳＯＩ基板が完成する。また、水素イオン注入剥離法では、シリコン層を分離した後のボンド基板を再利用することが可能であり、使用済みのボンド基板は再生処理され再利用される。
しかしながら、ボンド基板には、その製法上、酸素が固溶しているため、ＳＯＩ基板作製過程での熱処理（代表的には、熱酸化膜形成工程、およびボンド基板の分割工程における熱処理）によって、酸素析出物、転位および積層欠陥などの酸素に起因する結晶欠陥が、半導体層を構成するボンド基板の表面近傍に形成される。したがって、ボンド基板を再利用するには、この表面近傍の結晶欠陥を低減する必要がある。
例えば、非特許文献１には、１００％水素ガス雰囲気下で１２００℃のアニールにより、ＣＺシリコンウエハの表面近傍の結晶欠陥を低減できると記載されている。
また、特許文献２−４は、ボンド基板の再利用に関して記載されている。
特許文献２には、ボンド基板の利用の回数を多くするために、ＣＺ法により育成され、酸素濃度が５×１０１７−１４×１０１７ａｔｏｍｓ／ｃｍ３である空孔型点欠陥の凝集体、および格子間シリコン型点欠陥の凝集体が存在しないインゴットをスライスして形成されたシリコンウエハをボンド基板に用いることが記載されている。
特許文献３には、シリコン層が分離された後のボンド基板に、１１５０−１３００℃で急速熱処理をすることで、ボンド基板の酸素析出物を低減できることが記載されている。
特許文献４には、ボンド基板として、全面がＮ領域からなる低欠陥ＣＺウエハを用いること、ボンド基板の再生処理として、ボンド基板に施された熱酸化膜形成工程よりも高い温度でＲＴＡ処理を行うことが記載されている。
特開平５−２１１１２８号公報 特開２００６−２９４７３７号公報 特開２００７−２５１１２９号公報 特開２００８−２１８９２号公報
鹿島一日児、平野均「高温水素アニール処理による次世代ＬＳＩ用ウエハ」、応用物理、１９９４年、第６３巻、第１１号、ｐ．１１１４−１１１７
ＳＯＩ基板の品質を維持して、ボンド基板を再利用するためには、ボンド基板の再生処理として、ＳＯＩ基板の作製過程で析出した酸素に起因する結晶欠陥を消滅することが必要になる。特許文献３、４では、このような結晶欠陥を消滅させるために、１１５０℃以上の高温の熱処理を行っている。よって、ボンド基板には高温の熱処理が繰り返されるため、使用回数が増えるほどボンド基板は破損しやすくなる。また、高温の熱処理は、基板を炉に入れてから基板の温度を一定温度まで上昇させる時間、基板を炉から取り出すまでの冷却時間を含めると、２４時間以上要する場合がある。
そこで、本明細書では、再生処理におけるボンド基板の熱処理回数を減らすための技術を開示する。
本明細書に開示される発明の一形態は、非酸化性雰囲気下で、第１の半導体ウエハに１１００℃以上の第１の熱処理を行い、第２の半導体ウエハを形成する第１の工程と、第２の半導体ウエハの表面への絶縁層の形成、および加速されたイオンの照射による第２の半導体ウエハ中への脆化領域の形成を行う第２の工程と、絶縁層を介して、第２の半導体ウエハとベース基板とを貼り合わせる第３の工程と、脆化領域で第２の半導体ウエハを分割するための第２の半導体ウエハへの第２の熱処理を行う工程であり、絶縁層を介してベース基板に固定された半導体層と、半導体層が分離された第３の半導体ウエハとを形成する第４の工程とを有するＳＯＩ基板の作製方法である。
上記形態において、非酸化性雰囲気は、希ガス雰囲気、水素ガス雰囲気、または希ガスと水素ガスとの混合雰囲気である。希ガスとしては、代表的にはアルゴンおよびヘリウムである。また、非酸化性雰囲気の代わりに、酸素と窒素の混合ガス雰囲気としてもよい。
半導体ウエハの酸素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましい。
なお、本明細書に記載される発明は、実施の形態、実施例および図面の記載内容に限定されるものではなく、本明細書等の書類で開示される発明の趣旨から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者にとって自明である。
ＳＯＩ基板を作製する前に、アルゴンガス雰囲気などの非酸化性雰囲気下で、または酸素と窒素の混合ガス雰囲気下で、１１００℃以上の熱処理を半導体ウエハに対して行うことで、半導体ウエハの再生処理に１１００℃以上の高温の熱処理を再生処理の度に行う必要がなくなる。
本発明の一態様に係るＳＯＩ基板の作製方法の構成例を示すフローチャート。 Ａ−Ｈ：本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す断面図。 Ａ−Ｅ：本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す断面図。 赤外レーザ散乱トモグラフィ装置によるＣＺ単結晶シリコンウエハ断面の観察像。 Ａ：光学顕微鏡の観察領域を示すＳＯＩ基板の上面図。Ｂ：ＳＯＩ基板の作製回数に対する、ＳＯＩ基板の単結晶シリコン層の光学顕微鏡の暗視野像における輝点の数を示すグラフ。Ｃ：比較例の同グラフ。 赤外レーザ散乱トモグラフィ装置によるＭＣＺ単結晶シリコンウエハ断面の観察像。 ＳＯＩ基板の作製回数に対する、実施例３のＳＯＩ基板の単結晶シリコン層の光学顕微鏡の暗視野像における輝点の数を示すグラフ。Ａ：熱処理時間２時間、Ｂ：８時間、Ｃ：１６時間。 本発明の一態様に係るＳＯＩ基板の作製方法の構成例を示すフローチャート。 ＳＯＩ基板の作製回数に対する、実施例４のＳＯＩ基板の単結晶シリコン層の光学顕微鏡の暗視野像における輝点の数を示すグラフ。 ＳＯＩ基板の作製回数に対する、実施例５のＳＯＩ基板の単結晶シリコン層の光学顕微鏡の暗視野像における輝点の数を示すグラフ。 ＳＯＩ基板の作製回数に対する、実施例６のＣＺ単結晶シリコンウエハのライフタイムを示すグラフ。 ＳＯＩ基板の作製回数に対する、実施例７のＭＣＺ単結晶シリコンウエハのライフタイムを示すグラフ。
以下、図面を用いて、本明細書で開示される発明の実施の形態および実施例について説明する。なお、本明細書で参照される図面において、異なる図面間で同じ符号が付されている構成要素は、同一の構成要素を表している。そのため、このような構成要素に関する説明は、重複するため、省略することがある。
ここでは、ＳＯＩ基板の作製方法について説明する。本実施の形態のＳＯＩ基板の作製方法では、ボンド基板となる半導体ウエハに対して、まず、非酸化性雰囲気下で半導体ウエハに１１００℃以上の熱処理を行う。しかる後、半導体ウエハに絶縁層および脆化領域を形成する。そして、絶縁層を介して半導体ウエハとベース基板とを貼り合わせ、脆化領域で半導体ウエハを分割し、半導体層、絶縁層およびベース基板を有するＳＯＩ基板を作製する。
さらに、ここでは、分割後の半導体ウエハを再利用するための再生処理についても説明する。本実施の形態では、再生処理は少なくとも、半導体層が分離された表面を平坦化するための工程を含む。また、半導体ウエハをＮ回（Ｎは２以上の整数）ＳＯＩ基板の作製に使用する度に、再生処理として、平坦化処理に加えて、１１００℃以上の熱処理を半導体ウエハに施す。つまり、高温の熱処理は半導体ウエハを再利用する度に行うのではなく、再生処理のＮ回に１回行われる。
＜ＳＯＩ基板作製方法のフローチャート＞
図１は、本実施の形態のＳＯＩ基板の作製方法の一例を示すフローチャートであり、ボンド基板として半導体ウエハを繰り返し使用する場合の再生処理工程を含んだフローチャートである。
まず、ステップＳ１に示すように、ボンド基板となるバルク状の半導体ウエハを用意する。半導体ウエハとしては、例えば、シリコンウエハ、ゲルマニウムウエハ、シリコンゲルマニウムウエハなど、第１４族元素でなる半導体ウエハを挙げることができる。ＳＯＩ基板から高性能な集積回路を形成するためには、半導体ウエハは単結晶半導体ウエハが好ましい。また、半導体ウエハはＦＺ法（フローティングゾーン法）で作製されたインゴットをスライスしたＦＺ半導体ウエハ、ＣＺ法（チョクラルスキー法）で作製されたインゴットをスライスしたＣＺ半導体ウエハを用いることができる。また、ＣＺ半導体ウエハには、ＭＣＺ法（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺ法）で作製されたインゴットをスライスしたＭＣＺ半導体ウエハがある。ＭＣＺ法とはＣＺ法の一種であり、半導体の融液に磁場を印加することで、融液の対流を抑制して半導体の結晶成長を制御する技術である。
半導体ウエハに対してＳＯＩ基板作製プロセス（ステップＳ４−Ｓ７）を行う前に、半導体ウエハに対して、非酸化性雰囲気下での熱処理を行う（ステップＳ２）。この熱処理は、半導体ウエハ中の酸素を外方拡散させて、表面近傍を無欠陥層（ＤＺ、Ｄｅｎｕｄｅｄ Ｚｏｎｅ）とするためである。また、この熱処理によって、半導体ウエハ内部には、半導体ウエハ内部で過飽和の酸素が酸化物となって析出し、微小な結晶欠陥を生成する。このような酸素析出物による微小な欠陥はＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれている。半導体ウエハ内部に形成されたＢＭＤはＳＯＩ基板の作製過程で金属元素のゲッタリングシンクとして機能させることができる。
なお、本明細書では、ＤＺとは完全な無欠陥層のことではなく、ＢＭＤが存在しない領域の意味で使用される。
ステップＳ２での熱処理温度は、酸素の外方拡散が生じる温度であり、１１００℃以上が好ましく、１２００℃以上がより好ましい。加熱温度の上限は半導体ウエハが変形しない温度であり、シリコンの融点１４００℃を考慮して、熱処理温度は１１００℃以上１３００℃以下が好ましく、１２００℃以上１３００℃以下がより好ましい。
この熱処理は、バッチ式の加熱炉（拡散炉なども含む）で行うことができる。バッチ式の加熱炉は、一度に多数の基板を処理することができ、また温度の制御性が良い。加熱炉での処理時間（被処理物の温度を処理温度で維持する時間）は、少なくとも１時間とする。加熱時間が短いと酸素の外方拡散が十分に行われず、半導体ウエハ表面近傍の酸素濃度が高くなるからである。熱処理の効果と生産性を考慮すると、処理時間は１時間以上２４時間以下が適当であり、６時間以上２０時間以下がより好ましい。
また、非酸化性雰囲気とは、加熱処理によって半導体ウエハに酸化膜を成長させない雰囲気であり、水素および／または希ガスでなる雰囲気とすればよい。具体的には、水素１００％雰囲気、希ガス１００％雰囲気、水素ガスと希ガスの混合ガス雰囲気である。希ガスとしては、代表的には、ＨｅおよびＡｒである。また、コスト面、安全性、雰囲気の制御性の点から、非酸化性雰囲気としてはＡｒガス１００％雰囲気が好ましい。
また、ステップＳ２においては、非酸化性雰囲気の代わりに、Ｎ２およびＯ２の混合ガス雰囲気とすることができる。この場合、Ｎ２に対しＯ２が１−１０体積％混合された雰囲気とすることが好ましい。窒素ガス１００％でなる非酸化性雰囲気としないのは、窒素ガス１００％雰囲気中でシリコンなどの半導体ウエハを１１００℃以上で熱処理すると、半導体ウエハの表面が荒れてしまうからである。そこで、酸素ガスを窒素ガスに混合することで、半導体ウエハに酸化物を形成しその表面を保護する。
ステップＳ２において、新品の半導体ウエハにこの熱処理を行うことで、再利用するたびに高温の熱処理を半導体ウエハに施すことが不要になる。よって、高温の熱処理の回数が少なくなるため、半導体ウエハの機械的強度が低下することを抑えることができる。したがって、ステップＳ２により、ＳＯＩ基板作製のコスト削減、生産性の向上につながる。
また、ステップＳ２の熱処理を行うことで、ＳＯＩ基板の半導体層を初期の半導体ウエハよりも酸素が低減されたＤＺから形成することが可能になる。したがって、ＳＯＩ基板からトランジスタなどの半導体装置を作製する過程で、半導体層にＢＭＤが発生することが抑制されるため、信頼性の高い半導体装置を作製することが可能である。
なお、ステップＳ２において半導体ウエハの表面領域にＤＺをより確実に形成するには、ステップＳ１において、酸素濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の半導体ウエハを準備するとよい。このような半導体ウエハとして、例えば、市販のＣＺ単結晶ウエハが挙げられる。
半導体ウエハの酸素濃度を少なくすることで、半導体ウエハ表面近傍で酸素に起因する結晶欠陥の発生が抑制されるため、ステップＳ２でＤＺをより確実に形成でき、またＤＺを厚くすることが容易になる。ＤＺを確実に形成することは、ＳＯＩ基板の歩留まりの向上につながる。また、ＤＺを厚くすることは、半導体ウエハの再利用回数に対して、再生処理のための高温の熱処理の回数を少なくすること、および処理時間を短縮することにつながる。
また、半導体ウエハに対する熱処理の繰り返しによって、半導体ウエハ中のＢＭＤが成長して、転位、積層欠陥などの結晶欠陥になることもある。よって、半導体ウエハの酸素濃度を低くすることは、ＢＭＤに起因する結晶欠陥の発生を抑制するができ、半導体ウエハの利用回数の増加、およびＳＯＩ基板の半導体層の品質向上などにつながる。
よって、ステップＳ１では、酸素濃度が２×１０１８ａｔｏｍｓ／ｃｍ３を越えない半導体ウエハを準備するとよい。半導体ウエハの酸素濃度は１．８×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましく、１．４×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましい。酸素濃度が１．４×１０１８ａｔｏｍｓ／ｃｍ３以下の半導体ウエハとしては、例えば、ＭＣＺ単結晶シリコンウエハなどがある。
半導体ウエハの酸素濃度は、ＳＩＭＳ（二次イオン質量分析法）や赤外分光法（Ｉｎｆｒａｒｅｄ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することができる。本明細書においては、半導体ウエハの酸素濃度は赤外分光法で測定することにする。赤外分光法は、非破壊で半導体ウエハ全体の酸素濃度を算出することができる方法であり、単結晶シリコンウエハの場合、測定された赤外吸収スペクトルから、酸素濃度Ｏｃｏｎｃを算出するには、下記の式（１）および式（２）を用いる。
Ｉ＝Ｉ０ｅｘｐ（−α１ｔ） ・・・（１）
Ｏｃｏｎｃ＝α１×Ｋ ・・・（２）
式（１）において、Ｉ０は赤外吸収スペクトルのバックグラウンドの透過率であり、Ｉは１１０６ｃｍ−１（９．１μｍ）付近に現れるピークの透過率であり、α１は同ピークの吸収係数であり、ｔは単結晶シリコンウエハの厚さである。式（２）において、Ｋは定数である。ここでは定数ＫとしてＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ Ｍａｔｅｒｉａｌｓ）規格の値４．８１×１０１７［ｃｍ−２］（ＡＳＴＭ−１２１）を用いる。
式（１）から吸収係数α１を求め、そして、式（２）に示すように吸収係数α１に定数Ｋを乗じることで、酸素濃度Ｏｃｏｎｃを求めることができる。なお、赤外吸収スペクトルのバックグラウンドの影響を除去するためのレファレンスとして用いた試料が空気である場合、式（２）のα１にα２＝α１−０．４［ｃｍ−１］を代入して、酸素濃度Ｏｃｏｎｃを求める。
次に、１回目のＳＯＩ基板の作製工程を行う。ステップＳ４−Ｓ７はＳＯＩ基板作製の工程である。図１のフローチャートにおいて、ｋは、ステップＳ１、Ｓ２で用意された半導体ウエハを用いてＳＯＩ基板の作製工程を実施した回数を示す。よって、ステップＳ２を行った後のステップＳ４においては、ｋ＝０となる（ステップＳ３）。図１においては、ＳＯＩ基板の作製工程をＮ回（Ｎは、２以上の整数）ごとに１回、再生処理として半導体ウエハを熱処理して、半導体ウエハ表面近傍の結晶欠陥を低減する。
ステップＳ４は半導体ウエハに対する処理であり、半導体ウエハに絶縁層および脆化領域を形成する工程である。
半導体ウエハの少なくともベース基板との貼り合わせ面に絶縁層を形成する。この絶縁層は単層でも複数層でもよい。この絶縁層を構成する層として、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層などを形成することができる。また、これらの絶縁層は、化学気相法（ＣＶＤ法）、スパッタ法、原子層エピタキシ法（ＡＬＥ法）で形成することができる。また、半導体ウエハの酸化処理および／または窒化処理により絶縁層を構成する層を形成することができる。
脆化領域は、運動エネルギーを有するイオンを半導体ウエハに照射することで形成することができる。脆化領域の形成には、イオン注入装置、イオンドーピング装置を用いることができる。
ステップＳ４において、絶縁層の形成と脆化領域の形成の順序は限定されない。なお、脆化領域の形成時の金属による汚染を防ぐため、絶縁層を少なくとも１層形成した後に、イオンを照射することが好ましい。例えば、ＨＣｌおよび酸素含有雰囲気で半導体ウエハを熱酸化して、酸化シリコン層を半導体ウエハに形成した後、酸化シリコン層を介して水素イオンを半導体ウエハに照射して、脆化領域を作製すればよい。また、脆化領域を形成した後、酸化シリコン層上に、ＣＶＤ法などにより酸化窒化シリコン層などの２層目の絶縁層を形成してもよい。
ベース基板の準備を行う（ステップＳ５）。ベース基板には、絶縁体でなる基板、バルク状の半導体ウエハを用いることができる。絶縁体でなる基板としては、ガラス基板、石英基板、セラミック基板、およびサファイア基板等が挙げられる。なお、ガラス基板の材料としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどが挙げられる。また、ベース基板に適用される半導体ウエハとしては、例えば、シリコンウエハ、ゲルマニウム基板、シリコンゲルマニウム基板など、第１４族元素でなる半導体ウエハを挙げることができる。もちろん、ベース基板にはＳＯＩ基板の作製工程のプロセス温度に耐えうる基板を選択する。
なお、本明細書において、酸化窒化物とは窒素原子よりも酸素原子の数が多い物質とし、窒化酸化物とは酸素原子より窒素原子の数が多い物質とする。
また、ステップＳ５において、必要に応じてベース基板上に単層または複数層の絶縁層が形成される。この絶縁層を構成する層として、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層などを形成することができる。また、これらの絶縁層は、化学気相法（ＣＶＤ法）、スパッタ法、原子層エピタキシ法（ＡＬＥ法）で形成することができる。また、ベース基板に半導体ウエハを用いた場合は、半導体ウエハを酸化する、窒化する等の方法により絶縁層を構成する層を形成することができる。
なお、図１のフローチャートにおいてステップＳ４とステップＳ５の順序は限定されない。
次に、ベース基板と半導体ウエハを貼り合わせる（ステップＳ６）。ベース基板に絶縁層を形成しない場合は、ベース基板表面と半導体ウエハの絶縁層表面とを接触させ、加圧することで、ベース基板と絶縁層を貼り合わせる。また、ベース基板に絶縁層を形成する場合は、ベース基板の絶縁層表面と半導体ウエハの絶縁層表面とを貼り合わせる。なお、ステップＳ６において、１枚のベース基板に対して、複数の半導体ウエハを貼り合わせてもよい。
次にステップＳ７を行う。ステップＳ７は、熱処理を施して、脆化領域で半導体ウエハを分割する工程である。この工程で、半導体層、絶縁層およびベース基板を含むＳＯＩ基板が形成される。ステップＳ７の熱処理は、ＲＴＡ装置、加熱炉、または周波数帯域が３００ＭＨｚ−３００ＧＨｚの電磁波の照射装置（具体的には、マイクロ波照射装置、ミリ波照射装置）で行うことができる。
以上により、１回目のＳＯＩ基板の作製工程が完了する。つまり、ステップＳ８において、ｋ＝１である。
次に、ステップＳ７で分割された半導体ウエハを再利用するために、再生処理を行う。図１においては、再生処理として、半導体ウエハの表面を平坦化する平坦化処理（ステップＳ９）と、半導体ウエハの結晶欠陥を低減するための熱処理（ステップＳ１１）の２つの処理が記載されている。
１回目のＳＯＩ基板の作製工程を行う前に、ステップＳ２の熱処理を半導体ウエハに施しているため、この時点では、ＳＯＩ基板の不良の原因となるような結晶欠陥が半導体ウエハの表面近傍に存在しないため、再生処理として欠陥低減のための高温の熱処理を行う必要がない。
したがって、ステップＳ１０に示すように、ステップＳ９の平坦化処理を行った後、ステップＳ１１の熱処理を行わずに、２回目のＳＯＩ基板の作製工程（Ｓ４−Ｓ７）を行う。
ステップＳ９の平坦化処理には、化学機械研磨（ＣＭＰ）などの研磨処理、ウエットエッチングなどのエッチング処理、およびレーザ光の照射処理などが挙げられる。ステップＳ９では１または１以上の処理を行うことができ、少なくとも研磨処理を行うことが好ましい。
次に、ステップＳ９で平坦化された半導体ウエハを用いて、２回目のＳＯＩ基板の作製工程（Ｓ４−Ｓ７）を行う。そして、ＳＯＩ基板の作製工程の回数がＮ回になるまで、図１に示すように、再生処理（ステップＳ９）とＳＯＩ基板の作製工程（ステップＳ４−Ｓ７）を繰り返す。
そして、ステップＳ１０において、ステップＳ４−Ｓ７の実施回数がＮ回（ｋ＝Ｎ）になった場合、平坦化処理（ステップＳ９）の後に、非酸化性雰囲気下での熱処理を行う（ステップＳ１１）。
ステップＳ１１の熱処理は、半導体ウエハの酸素析出物による結晶欠陥（ＢＭＤ）を消滅するための熱処理である。ステップＳ４−Ｓ９を繰り返すことにより、半導体ウエハ内部にＢＭＤが発生し、また半導体ウエハは次第に薄くなる。よって、ステップＳ４−Ｓ９を繰り返すと、半導体ウエハ表面近傍は、結晶欠陥の増加により、ＳＯＩ基板の半導体層とすることができなくなる。
そこで、ステップＳ１１では、半導体ウエハに対して、非酸化性雰囲気下で１１００℃以上の熱処理を行う。この熱処理は、半導体ウエハ中の酸素を外方拡散させる条件で行われ、ステップＳ２と同様に行うことができる。よって、ステップＳ１１の熱処理については、ステップＳ２の記載を準用する。なお、図１のフローチャートにおいて、ステップＳ２とステップＳ１１の熱処理は同じ条件である必要はない。また、ステップＳ１１は複数回行われるが、それらの熱処理は同じ条件である必要はない。
そして、ステップＳ１１を行った後、ステップＳ３に戻る。そしてＳＯＩ基板の作製工程の回数ｋがゼロにリセットされる。そして、ステップＳ４−Ｓ９をＮ回行った後、ステップＳ１１の熱処理を行う。半導体ウエハを再利用できるかぎり、ステップＳ３−Ｓ１１が繰り返される。
なお、図１のフローチャートでは、半導体ウエハ再生のための熱処理（ステップＳ１１）は、ＳＯＩ基板の作製工程をＮ回行った後で実施されるが、Ｎの値は、ステップＳ１１を実施する度に異なっていてもよい。例えば、ＳＯＩ基板の作製工程を６回繰り返した後に１回目のステップＳ１１の熱処理を行い、次に、ＳＯＩ基板の作製工程を４回繰り返した後に２回目のステップＳ１１の熱処理を行うことができる。
また、ステップＳ１１の熱処理を行うかを決定するために、ステップＳ９の平坦化処理を行った後、半導体ウエハの結晶欠陥を測定するとよい。本実施の形態では、ＳＯＩ作製工程前の高温熱処理の効果について説明する。このようなＳＯＩ基板の作製方法の一例を示すフローチャートを図８に示す。
ステップＳ４−Ｓ７を繰り返すことにより、ボンド基板（半導体ウエハ）内部にＢＭＤが発生し、またボンド基板は次第に薄くなる。そのため、ボンド基板の表面近傍の結晶欠陥が増えて、ＳＯＩ基板の半導体層とすることができなくなるほどその結晶性が劣化してしまう。
他方、ボンド基板に用いられる半導体ウエハは、通常、半導体インゴットをスライスして作製される。そのため、同じ半導体インゴットから作製された半導体ウエハであっても、半導体ウエハごとに酸素濃度分布は異なる。したがって、複数の半導体ウエハに、同じ条件下で高温の熱処理を行っても、半導体ウエハに生成される酸素析出物、および結晶欠陥の生成密度や、その分布は異なる。したがって、同じ条件でＳＯＩ基板の作製（ステップＳ４−Ｓ７）を行っても再生処理としての熱処理を行うタイミングは半導体ウエハごとに異なる。
そこで、適切なタイミングで熱処理を実施するために、平坦化処理された半導体ウエハの結晶欠陥を測定する。そして、その測定結果を用いて、半導体ウエハの良否を判定し、半導体ウエハに対して再生処理として熱処理を行うかを決定する。判定結果が不良であれば熱処理を行って半導体ウエハの表面近傍の結晶欠陥を低減してから、半導体ウエハを再利用する。
図８に示すように、ステップＳ９の平坦化処理を行った後、ステップＳ２１として半導体ウエハの結晶欠陥を測定する。次のステップＳ２２は、ステップＳ２１での測定結果に基づいて、半導体ウエハの結晶性を判定する工程である。ステップＳ２２で、良と判定された場合、ステップＳ１１の高温の熱処理を行わずに、半導体ウエハをステップＳ４の半導体ウエハとして再利用する。他方、不良と判定された半導体ウエハは、ステップＳ１１の高温の熱処理を行って、半導体ウエハの表面近傍の結晶欠陥を低減してから、半導体ウエハをステップＳ４の半導体ウエハとして再利用する。
ステップＳ２１での半導体ウエハの結晶欠陥の測定方法は、非破壊で半導体ウエハの結晶欠陥を評価する方法であればよい。例えば、赤外光吸収分光法、赤外干渉法、ラマン分光法、カソードルミネッセンス法、フォトルミネッセンス法、およびマイクロ波光導伝減衰法などがある。マイクロ波光導伝減衰（μ−ＰＣＤ：Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｅ Ｄｅｃａｙ）法は、マイクロ波の反射率の時間変化から、測定試料の結晶状態を反映するライフタイムを非破壊で測定する方法である。
ステップＳ２２は、ステップＳ２１の測定結果に基づいて半導体ウエハの良否を判定し、ステップＳ１１の熱処理を行うか否かを決定する。
図８のＳＯＩ基板の作製方法では、再生処理としての熱処理（ステップＳ１１）を行うか否かを半導体ウエハごとに決定できるので、図１の作製方法とよりも、ＳＯＩ基板の品質の維持が容易になる。
次に、断面図を用いて、ＳＯＩ基板の作製工程の２つの例を説明する。以下、図１のフローチャートを参照して、２つの作製例を説明するが、これらの作製例は図８のフローチャートにも適用することが可能である。
＜作製方法 例１＞
図２Ａ−図２Ｈを用いて、ＳＯＩ基板の作製方法の一例を説明する。
図２Ａは、図１のステップＳ１、Ｓ２に対応する工程を説明する断面図である。本作製例においては、ボンド基板として、新品の単結晶シリコンウエハ（シリコンウエハと呼ぶ）を用いる。そして、単結晶シリコンウエハに非酸化性雰囲気下で１１００℃以上１３００℃以下の熱処理を行う。ここでは、縦型拡散炉を用いて、シリコンウエハを１２００℃で２時間加熱する。加熱処理の雰囲気は１００％アルゴン雰囲気とする。図２Ａには、熱処理後のシリコンウエハ１００が記載されている。
新品のシリコンウエハにこの熱処理を行うことで、再生処理に高温の熱処理をせずに、シリコンウエハを複数回利用することができる。高温の熱処理をせずに再利用できる回数は、熱処理の温度および時間や、再生処理での研磨処理の条件などに依存するが、上記の条件での高温熱処理によって、研磨量が６μｍ以下であれば、図１のステップＳ１１の高温熱処理を行わずに、市販のＣＺ単結晶シリコンウエハを少なくとも３回利用することが可能である。
加熱処理が終了したら、図２Ｂに示すように、シリコンウエハ１００に絶縁層を形成する。ここでは、シリコンウエハ１００を熱酸化して、酸化シリコン層１１０を形成する。熱酸化処理は、ドライ酸化でもよいが、Ｏ２ガスにハロゲンガスまたはハロゲン化合物ガスが添加された雰囲気下での熱酸化処理が好ましい。このようなガスとしてＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、およびＢｒ２等から選ばれた一種類または複数種類のガスを用いることができる。
例えば、Ｏ２に対し０．５−１０体積％ＨＣｌを含む雰囲気中で、９００−１１００℃で熱処理することで、塩素を含む酸化シリコン層１１０を形成することができる。処理時間は０．１−６時間とすることができる。また、酸化シリコン層１１０の膜厚は、５０ｎｍ−２００ｎｍにすることができる。ここでは、３体積％ＨＣｌを含むＯ２ガス雰囲気下で、シリコンウエハ１００を９５０℃で熱処理して、酸化シリコン層１１０（熱酸化物層）を厚さ１００ｎｍ形成する。
次に、図２Ｃに示すように、イオン１２０を照射して、シリコンウエハ１００中に脆化領域１１１を形成する。イオン１２０の照射には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオン１２０は電界で加速され、運動エネルギーを有するため、イオン１２０の照射により、シリコンウエハ１００の表面から所定の深さの領域に脆化領域１１１を形成することができる。脆化領域１１１が形成される深さは、イオン１２０の加速エネルギーや、イオン１２０の入射角によって制御することができ、脆化領域１１１は、イオン１２０の平均侵入深さと同程度の深さの領域に形成されることになる。また、上述の脆化領域１１１が形成される深さにより、シリコンウエハ１００から分離される半導体層の厚さが決定される。脆化領域１１１が形成される深さは、シリコンウエハ１００の表面から３０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
イオン１２０の代表的なソースガスはＨ２ガスである。Ｈ２ガスの他にヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスを用いることができる。ソースガスには１種類のガスだけでなく、複数種類のガスを用いることができる。
脆化領域１１１を形成するため、イオン１２０の照射を複数回行うこともできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。あるいは、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
ここでは、脆化領域１１１の形成にイオンドーピング装置を用い、イオン１２０のソースガスにＨ２ガスを用いる。例えば、加速電圧５０ｋＶ、ドーズ量２．７×１０１６ｉｏｎｓ／ｃｍ２の条件で、酸化シリコン層１１０を介して水素イオンをシリコンウエハ１００に照射する。
次に、図２Ｄに示すように、ベース基板とシリコンウエハ１００を貼り合わせる。ここでは、ベース基板としてガラス基板２００を用いる。ガラス基板２００の代わりに、シリコンウエハ１００と同じ、単結晶シリコンウエハを用いてもよい。また、ガラス基板２００にＰＥＣＶＤ法などにより、図１のステップＳ５で述べたように、絶縁層を形成してもよい。
貼り合わせる前に、シリコンウエハ１００およびガラス基板２００に洗浄処理を行い、貼り合わせ面を清浄にする。ガラス基板２００の表面と酸化シリコン層１１０の表面とを接触させた状態で、シリコンウエハ１００およびガラス基板２００を押圧することで、ガラス基板２００と酸化シリコン層１１０が接合し、ガラス基板２００とシリコンウエハ１００が貼り合わされる。そして、ガラス基板２００およびシリコンウエハ１００を熱処理して、貼り合わせの強度を高める。この熱処理温度は、脆化領域１１１で分離が進行しない温度とする必要があり、２００℃以上３００℃以下とすればよい。
次に、図２Ｅに示すように、シリコンウエハ１００を脆化領域１１１で分割し、シリコンウエハ１００から単結晶シリコン層１１３を形成する。ここでは、加熱炉において、ガラス基板２００に固定されたシリコンウエハ１００の熱処理を行う。熱処理の温度は４００℃以上が好ましく、ガラス基板２００（ベース基板）の耐熱温度などによって制限される。この熱処理には、加熱炉やＲＴＡ装置を用いることができる。熱処理を行うことで、脆化領域１１１に亀裂が生じ、シリコンウエハ１０１と、単結晶シリコン層１１３、酸化シリコン層１１０およびガラス基板２００でなるＳＯＩ基板とに分離される。シリコンウエハ１０１は、再生処理前のウエハである。
ここでは、加熱炉において、ガラス基板２００と酸化シリコン層１１０間の接合強度を高める処理と、シリコンウエハ１００の分割処理を一連の熱処理で行う。具体的には、ガラス基板２００に固定されたシリコンウエハ１００を、加熱炉において、まず２００℃で２時間加熱し、次いで、温度を６００℃に上昇し２時間加熱する。
次に、図２Ｆに示すように、ＳＯＩ基板の単結晶シリコン層１１３を平坦化し、単結晶シリコン層１１４を形成する。ここでは、ＳＯＩ基板のベース基板が耐熱性の低いガラス基板２００であるので、熱処理による平坦化が困難なため、平坦化処理として、単結晶シリコン層１１３にレーザ光を照射する。なお、このレーザ光照射処理を行う前に、必要に応じて、単結晶シリコン層１１３をエッチングする処理を行ってもよい。このエッチング処理で単結晶シリコン層１１３表面に残存している脆化領域１１１を除去することができる。
レーザ光照射処理に用いるレーザには、例えば、ＸｅＣｌレーザ、ＫｒＦレーザ等のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、Ｙ２Ｏ３レーザ等がある。レーザ光としては、これらレーザ発振器の基本波、高調波（第２高調波、第３高調波、第４高調波等）を用いることができる。なお、これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続となる発振器もある。
レーザ光を照射すると、単結晶シリコン層１１３がレーザ光を吸収し、溶融する。溶融した領域はレーザ光のエネルギーが供給されなくなると急激に温度が下がり、固化する。そのため、平坦性が向上された単結晶シリコン層１１４を形成することができる。また溶融によって、単結晶シリコン層１１３の結晶を再配列させることができるため、単結晶シリコン層１１３中のダングリングボンドなどを減少させることができる。よって、レーザ光照射処理によって、平坦性および結晶性が向上された単結晶シリコン層１１４が形成される。
しかしながら、単結晶シリコン層１１３中に存在するＢＭＤは、レーザ光の照射処理でほとんど消滅しない。そのため、耐熱温度が１１００℃以下のベース基板を用いた場合、ＳＯＩ基板の作製前に半導体ウエハに高温の熱処理を行うことは、ＳＯＩ基板の品質向上に非常に有効である。それはベース基板の耐熱温度が１１００℃以下であると、ベース基板上の半導体層からＢＭＤを効果的に消滅できる温度での熱処理を行うことができず、また、この熱処理に代わる適切な手段がないからである。そのために、低耐熱性のベース基板を用いる場合には、酸素析出物ができるだけ少ない状態で半導体層をベース基板に形成することが要求される。したがって、酸素濃度が低減されたＤＺから半導体層を形成することは、低耐熱性のベース基板でなるＳＯＩ基板の品質の向上に非常に有効である。よって、本実施の形態により、ガラス基板のように耐熱温度が７００℃以下のベース基板を用いても、品質の良いＳＯＩ基板を作製することが可能になる。
また、図２ＦのＳＯＩ基板の単結晶シリコン層１１４を薄くする薄膜化工程を行ってもよい。ここでは、ベース基板にガラス基板２００が用いられているため、薄膜化処理には、ドライエッチング処理および／またはウエットエッチング処理を適用すればよい。ベース基板に半導体ウエハが用いられている場合は、熱酸化処理とエッチング処理を組み合わせた公知の薄膜化処理を行えばよい。
以下、図２Ｅの工程で、単結晶シリコン層１１３が分離されたシリコンウエハ１０１の再生処理について説明する。再生処理には、平坦化処理（図２Ｇ）、および非酸化性雰囲気下での１１００℃以上の温度での熱処理（図２Ｈ）がある。図１のフローチャートで示したように、図２Ｇの平坦化処理は、ボンド基板を再処理する度に行われる。図２Ｇには、平坦化処理により再生された再生シリコンウエハ１０２が示されている。この再生シリコンウエハ１０２は、図２Ｂのボンド基板（シリコンウエハ１００）として再利用される。
また、図２Ｈの熱処理は間欠的に行われ、ＳＯＩ基板の作製工程（図２Ｂ−図２Ｅ）を複数回行った後の再生処理として、図２Ｇの平坦化処理の後に、再生シリコンウエハ１０２に行われる。熱処理後の再生シリコンウエハ１０３が、図２Ｂのボンド基板（シリコンウエハ１００）として再利用される。
図２Ｇの平坦化処理によって再生シリコンウエハ１０２を作製するには、例えば、次のように行うことができる。まずバッファードフッ酸によるウエットエッチングで、シリコンウエハ１０１に残存している酸化シリコン層１１０を除去する。そして、単結晶シリコン層１１３の分離面をＣＭＰ装置で研磨する。また、ＣＭＰ装置で研磨する前に、ダッシュ液、サト液、またはフッ酸と過酸化水素の混合液などによるエッチング処理を行ってもよい。このエッチング処理により、シリコンウエハ１０１の周辺部の突出部（ガラス基板２００に貼り合わせられなかった部分）を除去することができるため、ＣＭＰ装置での研磨量を少なくすることができる。
また、図２Ｈの熱処理によって再生シリコンウエハ１０３を作製するには、例えば、図２Ａの熱処理と同様、加熱炉を用いて、１００％アルゴン雰囲気下でシリコンウエハ１０１を１２００℃で１時間以上加熱する。
＜作製方法 例２＞
図３Ａ−図３Ｅを用いて、ＳＯＩ基板の作製方法の他の一例を説明する。この作製例では、絶縁層、および脆化領域の形成工程について、図２Ｂ、図２Ｃと異なる工程を説明する。他の工程については、作製例１と同様に行うことができる。
まず、図３Ａに示すように、高温の熱処理を行ったシリコンウエハ１００を作製する。次いで、シリコンウエハ１００を洗浄し、絶縁層を形成する。ここでは、図３Ｂに示すように、ＰＥＣＶＤ装置により、酸化窒化シリコン層１４１および窒化酸化シリコン層１４２を連続的に形成する。そのため、ＳｉＨ４およびＮ２ＯをＰＥＣＶＤ装置のチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン層１４１をシリコンウエハ１００表面に形成する。次に、チャンバーに導入するガスをＳｉＨ４、Ｎ２Ｏ、ＮＨ３、およびＨ２に変更する。これらの混合ガスのプラズマを生成して、酸化窒化シリコン層１４１上に窒化酸化シリコン層１４２を形成する。酸化窒化シリコン層１４１および窒化酸化シリコン層１４２の成膜温度は３００℃とすることができる。
なお、酸化窒化シリコン層１４１の代わりに、ＰＥＣＶＤ装置で有機シランを原料に酸化シリコン層を形成してもよい。また、窒化酸化シリコン層１４２の代わりに、ＰＥＣＶＤ装置で、ＳｉＨ４、Ｎ２、ＮＨ３およびＨ２のガスから窒化シリコン層を形成してもよい。
次に、図３Ｃに示すように、イオン１２０を照射してシリコンウエハ１００中に脆化領域１１１を形成する。この工程は、図２Ｃの工程と同様に行えばよい。
脆化領域１１１を形成した後、図３Ｄに示すように、窒化酸化シリコン層１４２の上面に酸化シリコン層１４３を形成する。ここでは、ＰＥＣＶＤ装置で、成膜温度３００℃でＴＥＯＳとＯ２から酸化シリコン層１４３を形成する。なお、各絶縁層（１４１−１４３）の厚さは、５０ｎｍ−２００ｎｍとすることができる。
以降の工程は、図２Ｄ−図２Ｆと同様に行うことで、平坦化された単結晶シリコン層１１４、３層構造の絶縁層（１４１−１４３）、およびガラス基板２００を有するＳＯＩ基板を作製することができる。
この作製例では、半導体ウエハへの絶縁層の形成を、熱酸化処理ではなく、ＰＥＣＶＤ装置で３００℃を越えないプロセス温度で行っているので、作製例１よりも半導体ウエハに対しての高温の熱処理回数を減らすことができる。
以下、ＳＯＩ基板作製工程前に熱処理を行うことの有用性について説明する。以下の実施例では、半導体ウエハに単結晶シリコンウエハを利用し、ＳＯＩ基板の作製方法には、図２Ａ−２Ｈに記載の方法を適用した。
本実施例では、新品のＣＺ単結晶シリコンウエハ（以下、ＣＺウエハと呼ぶ）を用いてＳＯＩ基板を作製し、ＳＯＩ基板作製のいくつかの過程でＣＺウエハ中の結晶欠陥の観察を行った。
＜実験方法＞
（ａ１）ＣＺウエハの準備
新品のＣＺウエハ（株式会社ＳＵＭＣＯ製 ５インチ平方、ｐ型、面方位（１００））を用いた。１枚のＣＺウエハを４分割し、約２インチ平方の４枚のＣＺウエハを作製した。これら４枚のＣＺウエハを以下、ウエハＡ１−Ａ４と呼ぶ。
（ａ２）非酸化性雰囲気下での熱処理
全てのウエハＡ１−Ａ４を同時に、加熱炉において１００％Ａｒガス雰囲気で１２００℃、８時間の熱処理を行った。ウエハＡ１には以降の工程を行わない。
（ａ３）熱酸化処理（絶縁層形成）
３枚のウエハＡ２−Ａ４に対して同時にＨＣｌ熱酸化処理を行い、熱酸化物層を形成した。ＨＣｌを３体積％含むＯ２ガス雰囲気で、９５０℃で３．５時間熱処理をして、熱酸化物層を１００ｎｍ程度形成した。ウエハＡ２にはこれ以降の工程を行わない。
（ａ４）水素ドーピング（脆化領域形成）
イオンドーピング装置でウエハＡ３、Ａ４に水素イオンを照射し、脆化領域を形成した。１００％Ｈ２ガスを励起し、加速電圧４０ｋＶ、ドーズ量２．６×１０１６ｉｏｎｓ／ｃｍ２の条件で、水素イオンをウエハＡ３、Ａ４に照射した。ウエハＡ３にはこれ以降の工程を行わない。
（ａ５）熱処理
次に、ＬＰＣＶＤ装置のチャンバーでウエハＡ４を熱処理した。この熱処理は、チャンバーを減圧下とし、２００℃で２時間加熱し、６００℃で２時間加熱することで行った。この熱処理は、図２Ｅの半導体ウエハの分割処理に対応する熱処理であるが、本実施例では、ウエハＡ４をベース基板に貼り付けていないため、この熱処理でウエハＡ４には脆化領域で分割しなかった。
そして、ウエハＡ１−Ａ４、およびこれらと同じＳＵＭＣＯ製の新品ＣＺウエハ（以下、ウエハＡ０と呼ぶ）の深さ方向の結晶欠陥を評価した。この評価に赤外レーザ散乱トモグラフィ装置（ＩＲ−ＬＳＴ：ＩＲ−Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ）を用い、各ウエハＡ０−Ａ４を劈開しその劈開面を撮影した。図４に、ＩＲ−ＬＳＴ装置による観察像（以下、ＩＲ−ＬＳＴ像と呼ぶ。）を示す。観察倍率は５００倍、１００倍である。ＩＲ−ＬＳＴは、半導体ウエハ中のＢＭＤ分布を評価できる方法として知られている。結晶欠陥は光散乱体であるため、ＩＲ−ＬＳＴ像では輝点（明るい画像）となり、結晶欠陥が無い領域は、暗い像（黒い像）となる。
図４に示すように、ウエハＡ１とウエハＡ０とを比較すると、新品ウエハに対する高温の熱処理によって、ウエハＡ１内部にはＢＭＤが形成されていることが確認できる。他方、ウエハＡ１の表面近傍には、ＢＭＤが存在せず、無欠陥層（ＤＺ、Ｄｅｎｕｄｅｄ Ｚｏｎｅ）となっていることが確認できる。
上述したように、本明細書では、ＤＺとは完全な無欠陥層のことではなく、ＢＭＤが存在しない領域の意味で使用されている。具体的には、図４に示すような観察倍率５００倍のＩＲ−ＬＳＴ像において輝点が確認されない領域をＤＺとすることができる。実施例１−３では、このような領域をＤＺとしている。
図４の各ウエハＡ１−Ａ４のＩＲ−ＬＳＴ像を比較すると、ＳＯＩ基板の作製工程ではＤＺの厚さ（幅、深さとも呼ぶ）は大きな変化がなく、工程ａ２の高温熱処理で形成されたＤＺが、１回目のＳＯＩ作製過程で消滅しないことが確認できる。したがって、ウエハＡ４を再利用する場合、再生処理として、酸素外方拡散をさせるための高温の熱処理を必ず行う必要がない。
実施例１と同様に、本実施例では、ＳＯＩ作製工程前の高温の熱処理の有用性について説明する。さらに、半導体ウエハの酸素濃度の影響についても説明する。本実施例では、ＣＺウエハよりも、酸素濃度が低いＭＣＺ単結晶シリコンウエハ（以下、ＭＣＺウエハと呼ぶ。）が用いられる。インゴットの作製時、ＣＺ法ではシリコン融液と接触する石英ルツボ表面が溶融しているため、酸素が育成中のインゴットの中に取り込まれてしまう。ＭＣＺ法では、融液に磁場を印加して融液の対流を制御し、インゴットに取り込まれる酸素を少なくしている。
＜実験方法＞
（ｂ１）ＭＣＺウエハの準備
新品のＭＣＺウエハ（株式会社ＳＵＭＣＯ製 ５インチ平方、ｐ型、面方位（１００））を用いた。
（ｂ２）非酸化性雰囲気下での熱処理
実施例１と同じ条件で、加熱炉において１００％Ａｒガス雰囲気で１２００℃、８時間の熱処理を行った。
（ｂ３）熱酸化処理（絶縁層形成）
実施例１と同じ条件で、ＨＣｌ熱酸化処理を行った。ＨＣｌを３体積％含むＯ２ガス雰囲気で、９５０℃で３．５時間熱処理をして、熱酸化物層を１００ｎｍ程度形成した。
（ｂ４）水素ドーピング（脆化領域形成）
イオンドーピング装置で、水素イオンをＭＣＺウエハに照射し、脆化領域を形成した。１００％Ｈ２ガスを励起し、加速電圧５０ｋＶ、ドーズ量２．５×１０１６ｉｏｎｓ／ｃｍ２の条件で、水素イオンをＭＣＺウエハに照射した。
（ｂ５）熱処理（ウエハ分割）
ＭＣＺウエハをガラス基板に貼り付けた後、ＬＰＣＶＤ装置で実施例１と同じ条件で、ＭＣＺウエハを分割し、ＳＯＩ基板を作製した。熱処理として、２時間２００℃での加熱と、２時間６００℃での加熱を行った。
（ｂ６）レーザ照射処理（単結晶シリコン層の平坦化）
工程ｂ５で作製されたＳＯＩ基板の単結晶シリコン層を平坦化するため、単結晶シリコン層にレーザ光を照射した。レーザには、ＸｅＣｌエキシマレーザを用いた。レーザ光は、波長３０８ｎｍ、パルス幅２５ｎ秒、繰り返し周波数３０Ｈｚであった。また、レーザ光が照射される領域に１００％Ｎ２ガスを吹き付けながら、線状のレーザ光を走査して単結晶シリコン層に照射した。
（ｂ７）研磨処理（ウエハ再生）
工程ｂ５で分割されたＭＣＺウエハを再利用するため、まず、バッファードフッ酸によるウエットエッチングで熱酸化物層を除去し、さらに、ダッシュ液でＭＣＺウエハを処理した。そして、単結晶シリコン層が分離された面側をＣＭＰ装置で研磨した。
（ｂ８）ウエハ再利用
そして、研磨処理とＳＯＩ基板作製工程を繰り返して、１枚のＭＣＺウエハから複数枚のＳＯＩ基板を作製した。本実施例では、３枚のＭＣＺウエハを用意し、それぞれ４回のＳＯＩ基板工程を行った。本工程で作製された１２枚のＳＯＩ基板をＳＯＩ基板Ｂと呼ぶことにする。
＜比較実験＞
比較例として、工程ｂ２の高温の熱処理を行わずに、ＭＣＺウエハからＳＯＩ基板を作製した。その他の工程は、上記のＳＯＩ基板Ｂと同じ条件で行った。比較実験では、２枚のＭＣＺウエハを用意し、それぞれ４枚のＳＯＩ基板を作製した。比較例のＳＯＩ基板をＳＯＩ基板Ｘと呼ぶことにする。
＜評価方法１＞
ＳＯＩ基板ＢおよびＳＯＩ基板Ｘの単結晶シリコン層（以下、シリコン層と呼ぶ）の表面を光学顕微鏡で観察し、シリコン層の結晶性を評価した。それは、シリコン層の結晶性を評価することで、ＭＣＺウエハが再利用可能な回数を知ることができるからである。具体的には、光学顕微鏡において倍率２００倍の暗視野モードで、シリコン層表面を観察し、観察者の目視によって輝点を計数した。発明者らの経験上、倍率２００倍では、輝点の大きさが０．５μｍ程度であれば人の目で確認することが可能である。輝点は、結晶欠陥、ゴミなどによる散乱物である。走査透過電子顕微鏡（ＳＴＥＭ）によるシリコン層の断面観察により、酸素析出物および転位（結晶欠陥）が光学顕微鏡で輝点として観察されることを確認している。そのため、輝点の数からＭＣＺウエハの品質を判断することができる。
図５Ａに輝点を計数した領域を示す。図５ＡはＳＯＩ基板３００の上面図であり、ＳＯＩ基板３００において、ｘ軸方向の長さＬｘ＝１．２５ｍｍ、ｙ軸方向の長さＬｙ＝１０７ｍｍのライン状の３つ領域３０１−３０３中の輝点を計数した。ＳＯＩ基板３００の中心の座標を（ｘ，ｙ）＝（０ｍｍ，０ｍｍ）とした場合、領域３０１の中心のｘ座標は０ｍｍであり、領域３０２の中心のｘ座標は−３１．７５ｍｍであり、領域３０３の中心のｘ座標は５３．１ｍｍである。
図５Ｂ、図５Ｃに輝点の計数結果を示す。図５ＢはＳＯＩ基板Ｂのデータであり、図５ＣはＳＯＩ基板Ｘのデータである。図５Ｂ、図５Ｃ共に、横軸はＳＯＩ基板の作製工程の回数であり、新品のＭＣＺウエハの利用回数に相当する。また、縦軸は暗視野像における輝点の数であるが、輝点の数は、図５Ａの３つの領域３０１−３０３中の輝点の数を、１０７ｍｍ２当たりの輝点の数に換算した値である。つまり、縦軸は１枚のＳＯＩ基板に存在する輝点の数に相当する。
図５Ｂ、図５Ｃのグラフから、ＳＯＩ基板を作製する前にＭＣＺウエハに非酸化性雰囲気下での１１００℃以上の熱処理を行うことで、ＭＣＺウエハの利用回数が増えても輝点の増加が抑えられていることが分かる。
本発明者らの経験では、５インチ平方のシリコンウエハをボンド基板に用い、ガラス基板をベース基板に用いた場合、１枚のＳＯＩ基板当たりの輝点数が１×１０４個以下であることが好ましい。ＳＯＩ基板で電界効果型トランジスタを作製したとき、輝点の数が１×１０４個を越えていると、リーク電流が発生しやすいことが分かっている。
よって、図５Ｂ、図５Ｃのグラフは、ＣＺウエハと比較して低酸素濃度であるとされるＭＣＺウエハでも、ＳＯＩ基板の作製に利用する前に１１００℃以上の熱処理を行うことは有効であることを示している。
＜評価方法２＞
さらに、実施例１と同様に、工程ｂ１で用意した新品のＣＺウエハ（ウエハＣ０）、および工程ｂ２の熱処理を行ったＭＣＺウエハ（ウエハＣ１）を劈開し、ＩＲ−ＬＳＴ像を観察した。図６にウエハＣ０およびウエハＣ１のＩＲ−ＬＳＴ像を示す。さらに、ＳＯＩ基板作製工程と研磨処理が２回行われたＭＣＺウエハ（これをウエハＣ８とよぶ）の断面のＩＲ−ＬＳＴ像も図６に示す。なお、ウエハＣ８については、実施例１の工程ａ５と同様、ベース基板への貼り付けは行わず、工程ｂ５と同じ条件で熱処理のみ行っている。
図４のウエハＡ１（ＣＺウエハ）と図６のウエハＣ１（ＭＣＺウエハ）を比較すると、ウエハＣ１の方が輝点（ＢＭＤ）の数が少ないことが確認できる。また、観察倍率５００倍のＩＲ−ＬＳＴ像から求めたＤＺの厚さは、図４のＳＯＩ基板の作製に１回用いられたＣＺウエハ（ウエハＡ４）は４０μｍ程度であり、図６のウエハＣ８は８０μｍ程度であり、ＭＣＺウエハのほうがＤＺが厚い。
ＣＺウエハとＭＣＺウエハのＤＺの厚さの違いは主に酸素濃度による。ウエハＣ０の方がウエハＡ０よりも酸素濃度が低いため、同じ条件による高温熱処理でも、ＢＭＤの発生が少なくなるからである。フーリエ変換赤外分光光度計で測定された酸素濃度は、ウエハＡ０（ＣＺウエハ）は１．３×１０１８−１．８×１０１８ａｔｏｍｓ／ｃｍ３であり、ウエハＣ０（ＭＣＺウエハ）は０．８×１０１８−１．４×１０１８ａｔｏｍｓ／ｃｍ３であった。
実施例１、２から、半導体ウエハの酸素濃度が低いほど、ＤＺが厚くなることが分かった。ＤＺが厚いほど、高温熱処理の再生処理を行わずに半導体ウエハを再利用できる回数を多くできるため好ましい。また、初期の酸素濃度が２×１０１８ａｔｏｍｓ／ｃｍ３を越える単結晶シリコンウエハを用いた場合、高温の熱処理をせずに２回目のＳＯＩ基板の作製に利用した場合、ＳＯＩ基板が不良となる確率が大きくなる。したがって、半導体ウエハの初期の酸素濃度は、２×１０１８ａｔｏｍｓ／ｃｍ３以下にして、ＳＯＩ基板の歩留まりの低下を抑制することが好ましい。
よって、半導体ウエハの初期の酸素濃度は低くすることが好ましく、１．８×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましく、１．４×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましい。なお、酸素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下と高純度な半導体ウエハとして、ＦＺ単結晶シリコンウエハが知られているが、高純度な故に破損しやすい。半導体ウエハを２０回以上利用するには、初期の酸素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であることが望ましい。
本実施例では、ＳＯＩ作製工程前の高温熱処理の処理時間について説明する。
＜実験方法＞
（ｄ１）ＣＺウエハの準備
実施例１と同じ新品のＣＺウエハを用いた。
（ｄ２）非酸化性雰囲気下での熱処理
加熱炉において１００％Ａｒガス雰囲気で１２００℃での熱処理を行った。また、本実施例では、加熱時間に２時間、８時間、１６時間の３つの条件を設定した。
（ｄ３）熱酸化処理（絶縁層形成）
実施例１と同じ条件で、ＨＣｌを３体積％含むＯ２ガス雰囲気で、９５０℃で３．５時間熱処理をして、熱酸化物層を１００ｎｍ程度形成した。
（ｄ４）水素ドーピング（脆化領域形成）
イオンドーピング装置で、１００％Ｈ２ガスを励起し、加速電圧５０ｋＶ、ドーズ量２．５×１０１６ｉｏｎｓ／ｃｍ２の条件で、水素イオンをＣＺウエハに照射した。
（ｄ５）熱処理（ウエハ分割）
ＣＺウエハとガラス基板を貼り合わせた後、ＬＰＣＶＤ装置で実施例２と同じ条件で、ＣＺウエハを分割し、ＳＯＩ基板を作製した。熱処理としては、２時間２００℃での加熱と、２時間６００℃での加熱を行った。
（ｄ６）レーザ照射処理（単結晶シリコン層の平坦化）
工程ｄ５で作製されたＳＯＩ基板の単結晶シリコン層を平坦化するため、単結晶シリコン層にレーザ光を照射した。レーザには、ＸｅＣｌエキシマレーザを用いた。レーザ光は、波長３０８ｎｍ、パルス幅２５ｎｓｅｃ、繰り返し周波数３０Ｈｚであった。また、レーザ光が照射される領域に１００％Ｎ２ガスを吹き付けながら、線状のレーザ光を走査し単結晶シリコン層に照射した。
（ｄ７）研磨処理（ウエハ再生）
実施例２と同様に研磨処理を行った。バッファードフッ酸によるウエットエッチングで熱酸化物層を除去し、しかる後、単結晶シリコン層が分離された面側をＣＭＰ装置で研磨した。
（ｄ８）ウエハ再利用
そして、実施例２と同様に、研磨処理とＳＯＩ基板作製工程を繰り返して、１枚のＣＺウエハから複数のＳＯＩ基板を作製した。ここでは、工程ｄ２の熱処理時間が２時間の２枚のウエハから、それぞれ、６枚のＳＯＩ基板を作製した。また工程ｄ２の熱処理時間が８時間の３枚のＣＺウエハからそれぞれ６枚のＳＯＩ基板を作製し、工程ｄ２の熱処理時間が１６時間の３枚のＣＺウエハからは、１３枚のＳＯＩ基板を作製した。
＜評価方法１＞
本実施例も実施例２と同じ方法で、光学顕微鏡（倍率２００倍、暗視野モード）でＳＯＩ基板のシリコン層表面を観察して、図５Ａの領域３０１−３０３での輝点の数を計数した。そして、領域３０１−３０３中の輝点の数を実施例２と同じ方法で、１０７ｍｍ２当たり（ＳＯＩ基板１枚当たり）の輝点の数に換算した。その結果を図７Ａ、図７Ｂおよび図７Ｃに示す。図７Ａは、工程ｄ２の熱処理時間が２時間のデータであり、図７Ｂは８時間のデータであり、図７Ｃは１６時間のデータである。なお、図７Ａにおいて工程回数が４回の時は輝点の数を計数していない。
実施例２で述べた理由から、本実施例の条件下では１枚のＳＯＩ基板中の輝点の数が１×１０４個を越えた場合、ＳＯＩ基板に不良が発生したとみなす。よって、図７Ａのデータから、２時間の高温熱処理によって、高温熱処理を行わずにウエハを５回利用できることが分かる。また、図７Ａ−図７Ｃのデータから、熱処理時間が長くなるほど、高温熱処理を行わずにウエハを再利用できる回数を増やすことができることが分かる。
また、発明者らの実験において、再生処理として行う非酸化性雰囲気下での熱処理によって、上記実施例１−３で説明したＳＯＩ基板作製前の熱処理と同様の効果が得られている。よって、熱処理時間を長くすることで、次のウエハ再生のための高温熱処理を行わずに、ウエハを再利用できる回数を多くすることができる。再生処理のための熱処理時間は１時間以上とすることができ、１時間以上２４時間とすればよい。また、熱処理によるＤＺ形成の効果と生産性を考慮すると、熱処理時間は６時間以上２０時間以下が好ましい。
本実施例では、ＳＯＩ作製工程前の高温熱処理の効果について説明する。本実施例では、新品のＣＺウエハを繰り返し用いて実施例２と同様にＳＯＩ基板を作製した。本実施例では、新品のＣＺウエハに対する高温の熱処理は、加熱炉において、Ｎ２ガスに３体積％のＯ２ガスを混合した雰囲気下で、１２００℃、２時間行った。
そして、実施例２と同様な方法でＳＯＩ基板のシリコン層を評価した。光学顕微鏡（倍率２００倍、暗視野モード）でＳＯＩ基板のシリコン層表面を観察して、図５Ａの領域３０１−３０３での輝点の数を計数した。そして、領域３０１−３０３中の輝点の数を実施例２と同じ方法で、１０７ｍｍ２当たり（ＳＯＩ基板１枚当たり）の輝点の数に換算した。その結果を図９に示す。
図９の横軸はＳＯＩ基板の作製回数であり、新品のＣＺウエハの使用回数に相当する。縦軸は１０７ｍｍ２当たり（ＳＯＩ基板１枚当たり）の輝点の数である。図９には４枚のＳＯＩ基板のデータが記載されている。ただし、作製回数が１回目のデータは記載されていない。
図９と実施例２の図５Ｂとを対比すると、窒素ガスに酸素ガスを添加した雰囲気下での熱処理も、Ａｒガス１００％のような非酸化性雰囲気と再生処理のための熱処理と同様な効果を得ることができることが確認された。
本実施例では、ＳＯＩ作製工程前の高温熱処理の効果について説明する。本実施例では、新品のＭＣＺウエハを繰り返し用いて実施例２と同様にＳＯＩ基板を作製した。本実施例では、新品のＭＣＺウエハに対する高温の熱処理は、加熱炉において、雰囲気１００％Ａｒガス、温度１２００℃、処理時間１６時間の条件で行った。
そして、実施例２と同様な方法でＳＯＩ基板のシリコン層を評価した。光学顕微鏡（倍率２００倍、暗視野モード）でＳＯＩ基板のシリコン層表面を観察して、図５Ａの領域３０１−３０３での輝点の数を計数した。そして、領域３０１−３０３中の輝点の数を実施例２と同じ方法で、１０７ｍｍ２当たり（ＳＯＩ基板１枚当たり）の輝点の数に換算した。その結果を図１０に示す。
図１０の横軸はＳＯＩ基板の作製回数であり、新品のＭＣＺウエハの使用回数に相当する。縦軸は１０７ｍｍ２当たり（ＳＯＩ基板１枚当たり）の輝点の数である。図１０には５枚のＳＯＩ基板のデータが記載されている。ただし、１１回目は４枚のＳＯＩ基板のみ記載されている。
図１０は、再生処理のための熱処理を行わずに１枚のＭＣＺウエハを１１回使用して、ＳＯＩ基板を作製しても、輝点の数はＳＯＩ基板１枚当たり１×１０４個未満であったことを示している。図１０は、ＳＯＩ基板の作製に使用する前に半導体ウエハに高温の熱処理をすることにより、再生処理のたびに熱処理を行う必要がないことを示している。
ここでは、図８のＳＯＩ基板作製の実施例について説明する。本実施例のＳＯＩ基板の作製工程は実施例１と同様であり、半導体ウエハにＣＺウエハを用いた。また、半導体ウエハの結晶欠陥の測定として、半導体ウエハのライフタイムを測定した。図１１はＳＯＩ基板の作製回数に対するＣＺウエハのライフタイムの測定結果を示すグラフである。
図１１に示すように、本実施例では、１００％アルゴンガス雰囲気下で１２００℃の熱処理を次のタイミングで行っている。
・新品のＣＺウエハに対して、２時間の熱処理
・ＣＺウエハを４回使用した後に、８時間の熱処理
・ＣＺウエハを１０回使用した後に、１６時間の熱処理
図１１には、３枚のＣＺウエハのライフタイムの測定結果が示されている。ただし、作製回数が１、２および１１回目のデータは示されていない。測定装置には、μ−ＰＣＤ法でライフタイムを測定する装置（株式会社コベルコ科研製 ＬＴＡ−１８００ＳＰ）を用いた。また、ＣＺウエハの表面の酸化物を除去するためにフッ酸で処理してから測定を行った。測定箇所は５インチ平方のＣＺウエハに対して５２９箇所であった。
図１１からは、再生処理の熱処理を実施した後では、ＣＺウエハのライフタイムが増加していることが分かる。本実施例でも、実施例２と同様にＳＯＩ基板のシリコン層を光学顕微鏡で観察した。作製回数が３、４、９および１０回目のＳＯＩ基板のシリコン層を光学顕微鏡で観察した場合、多数の輝点が観察され、ライフタイムと光学顕微鏡で観察される輝点の数に相関があることが確認された。
このことから、半導体ウエハのライフタイムを測定し、その結果が基準値以下（あるいは未満）であれば、半導体ウエハに再生処理として熱処理を行えばよい。本発明者らの経験では、５インチ平方のシリコンウエハをボンド基板に用い、ガラス基板をベース基板に用いた場合、ボンド基板となるシリコンウエハのライフタイムが３μ秒以上であることが好ましい。発明者らの経験では、ライフタイムが３μ秒未満のシリコンウエハでは、品質の良いＳＯＩ基板を作製することが困難であった。なお、３μ秒という基準は、上記のライフタイム測定装置（ＬＴＡ−１８００ＳＰ）で１枚のシリコンウエハにおいてライフタイムの測定箇所が１インチ平方（または、１．５インチ平方）で１乃至２箇所の場合である。ライフタイムの基準値は実施者が適宜設定することが可能である。
また、同じ条件でＳＯＩ基板を作製しても、ウエハごとにライフタイムが１μ秒以上異なる場合があることが分かる（例えば、図１１の５回目、６回目のデータ参照）。そのため、半導体ウエハごとに結晶欠陥を評価して、再生処理の熱処理を実施すべきかを判断することは、再生処理された半導体ウエハが使用されたＳＯＩ基板の品質維持、歩留まり維持に非常に有効である。
本実施例では、ＳＯＩ基板の作製に用いられた半導体ウエハの結晶欠陥の測定結果を示す。本実施例も実施例６と同様に半導体ウエハのライフタイムを測定した。
本実施例では、半導体ウエハにＭＣＺウエハを用いた。新品のＭＣＺウエハに対する最初の熱処理として、Ａｒガス１００％雰囲気下で１２００℃、１６時間の熱処理を行った。図１２はＳＯＩ基板の作製回数に対する３枚のＭＣＺウエハのライフタイムの測定結果を示すグラフである。
図１２からは、ＣＺウエハと比較して低酸素であるとされるＭＣＺウエハでも、同じ条件でＳＯＩ基板を作製しても、ＭＣＺウエハごとにライフタイムが２μ秒以上異なる場合があることが分かる。よって、本実施例からも半導体ウエハごとに結晶欠陥を評価して、再生処理の熱処理を実施するかどうかを判断することは、再生処理された半導体ウエハが使用されたＳＯＩ基板の品質維持、歩留まり維持に非常に有効であることが確認された。
１００ シリコンウエハ
１０１ シリコンウエハ
１０２ 再生シリコンウエハ
１０３ 再生シリコンウエハ
１１０ 酸化シリコン層
１１１ 脆化領域
１１３ 単結晶シリコン層
１１４ 単結晶シリコン層
１２０ イオン
１４１ 酸化窒化シリコン層
１４２ 窒化酸化シリコン層
１４３ 酸化シリコン層
２００ ガラス基板
３００ ＳＯＩ基板
３０１ 領域
３０２ 領域
３０３ 領域

Claims (12)

  1. 第１の非酸化性雰囲気、または酸素と窒素の混合ガスの雰囲気下で、第１の半導体ウエハに１１００℃以上の第１の熱処理を行い、第２の半導体ウエハを形成する第１の工程と、
    前記第２の半導体ウエハの表面への絶縁層の形成、および加速されたイオンの照射による前記第２の半導体ウエハ中への脆化領域の形成を行う第２の工程と、
    前記絶縁層を介して、前記第２の半導体ウエハとベース基板とを貼り合わせる第３の工程と、
    前記脆化領域で前記第２の半導体ウエハを分割するための前記第２の半導体ウエハへの第２の熱処理を行う工程であり、前記絶縁層を介して前記ベース基板に固定された半導体層と、前記半導体層が分離された第３の半導体ウエハとを形成する第４の工程と、
    を有することを特徴とするＳＯＩ基板の作製方法。
  2. 第１の非酸化性雰囲気、または酸素と窒素の混合ガスの雰囲気下で、第１の半導体ウエハに１１００℃以上の第１の熱処理を行い、第２の半導体ウエハを形成する第１の工程と、
    前記第２の半導体ウエハの表面への絶縁層の形成、および加速されたイオンの照射による前記第２の半導体ウエハ中への脆化領域の形成を行う第２の工程と、
    前記絶縁層を介して、前記第２の半導体ウエハとベース基板とを貼り合わせる第３の工程と、
    前記脆化領域で前記第２の半導体ウエハを分割するための前記第２の半導体ウエハへの第２の熱処理を行う工程であり、前記絶縁層を介して前記ベース基板に固定された半導体層と、前記半導体層が分離された第３の半導体ウエハとを形成する第４の工程と、
    前記第３の半導体ウエハの表面を平坦化し、第４の半導体ウエハを形成する第５の工程と、
    前記第４の半導体ウエハを前記第２の半導体ウエハに用いて、前記第２乃至前記第５の工程を１回以上行う第６の工程と、
    前記第４の半導体ウエハに、第２の非酸化性雰囲気下で１１００℃以上の第３の熱処理を行い、第５の半導体ウエハを形成する第７の工程と、
    前記第５の半導体ウエハを前記第２の半導体ウエハに再利用して、前記第２乃至前記第５の工程を１回行う第８の工程と、
    有し、
    前記第１乃至第５の工程を順次１回行った後、前記第６乃至第８の工程を繰り返すことを特徴とするＳＯＩ基板の作製方法。
  3. 第１の非酸化性雰囲気、または酸素と窒素の混合ガスの雰囲気下で、第１の半導体ウエハに１１００℃以上の第１の熱処理を行い、第２の半導体ウエハを形成する第１の工程と、
    前記第２の半導体ウエハの表面への絶縁層の形成、および加速されたイオンの照射による前記第２の半導体ウエハ中への脆化領域の形成を行う第２の工程と、
    前記絶縁層を介して、前記第２の半導体ウエハとベース基板とを貼り合わせる第３の工程と、
    前記脆化領域で前記第２の半導体ウエハを分割するための前記第２の半導体ウエハへの第２の熱処理を行う工程であり、前記ベース基板、前記絶縁層および前記第２の半導体ウエハから分割された半導体層を含むＳＯＩ基板と、前記半導体層が分離された第３の半導体ウエハとを形成する第４の工程と、
    前記第３の半導体ウエハの表面を平坦化して、第４の半導体ウエハを形成する第５の工程と、
    前記第４の半導体ウエハの結晶欠陥を測定し、前記測定結果に基づいて前記第４の半導体ウエハの良否を判定する第６の工程と、
    前記第６の工程で良と判定された前記第４の半導体ウエハを前記第２の半導体ウエハとして前記第２の工程で再利用する第７の工程と、
    前記第６の工程で不良と判定された前記第４の半導体ウエハに、第２の非酸化性雰囲気中で１１００℃以上の第４の熱処理を行い、第５の半導体ウエハを形成する第８の工程と、
    前記第５の半導体ウエハを前記第２の半導体ウエハとして前記第２の工程で再利用する第９の工程と、
    を有するＳＯＩ基板の作製方法。
  4. 請求項３において、
    前記第６の工程において、前記結晶欠陥の測定として、前記第４の半導体ウエハのライフタイムの測定を行うＳＯＩ基板の作製方法。
  5. 請求項２乃至４のいずれか１項において、
    前記第２の非酸化性雰囲気は、希ガス雰囲気、水素ガス雰囲気、または希ガスと水素ガスとの混合雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  6. 請求項２乃至４のいずれか１項において、
    前記第２の非酸化性雰囲気は、アルゴンガス雰囲気、水素ガス雰囲気、またはアルゴンガスと水素ガスとの混合ガス雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  7. 請求項１乃至６のいずれか１項において、
    前記第１の非酸化性雰囲気は、希ガス雰囲気、水素ガス雰囲気、または希ガスと水素ガスとの混合雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  8. 請求項１乃至６のいずれか１項において、
    前記第１の非酸化性雰囲気は、アルゴンガス雰囲気、水素ガス雰囲気、またはアルゴンガスと水素ガスとの混合ガス雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  9. 請求項１乃至８のいずれか１項において、
    前記第１の半導体ウエハの酸素濃度は、２×１０１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とするＳＯＩ基板の作製方法。
  10. 請求項１乃至９のいずれか１項において、
    前記ベース基板は、耐熱温度が１１００℃以下の基板であることを特徴とするＳＯＩ基板の作製方法。
  11. 請求項１乃至９のいずれか１項において、
    前記ベース基板は、ガラス基板、または石英基板であることを特徴とするＳＯＩ基板の作製方法。
  12. 請求項１乃至９のいずれか１項において、
    前記ベース基板は、単結晶シリコンウエハであることを特徴とするＳＯＩ基板の作製方法。
JP2011012518A 2010-01-26 2011-01-25 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5719611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011012518A JP5719611B2 (ja) 2010-01-26 2011-01-25 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010014880 2010-01-26
JP2010014880 2010-01-26
JP2011012518A JP5719611B2 (ja) 2010-01-26 2011-01-25 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2011176293A true JP2011176293A (ja) 2011-09-08
JP2011176293A5 JP2011176293A5 (ja) 2013-12-26
JP5719611B2 JP5719611B2 (ja) 2015-05-20

Family

ID=44309256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011012518A Expired - Fee Related JP5719611B2 (ja) 2010-01-26 2011-01-25 Ｓｏｉ基板の作製方法

Country Status (3)

Country Link
US (1) US8367517B2 (ja)
JP (1) JP5719611B2 (ja)
SG (1) SG173283A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093434A (ja) * 2011-10-26 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法
WO2014061196A1 (ja) 2012-10-16 2014-04-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2019087850A1 (ja) 2017-11-02 2019-05-09 昭和電工株式会社 エッチング方法及び半導体の製造方法
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってｓｏｉの縁のｓｔｉｒを変更する方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
WO2015064338A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
US10109710B2 (en) * 2014-11-05 2018-10-23 Japan Science And Technology Agency Semiconductor device having germanium layer as channel region and method for manufacturing the same
US9620376B2 (en) * 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
DE102016000051A1 (de) * 2016-01-05 2017-07-06 Siltectra Gmbh Verfahren und Vorrichtung zum planaren Erzeugen von Modifikationen in Festkörpern
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
DE102020107236B4 (de) * 2019-09-30 2023-05-04 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
US11710656B2 (en) 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04295093A (ja) * 1991-03-26 1992-10-20 Shin Etsu Handotai Co Ltd 中性子照射用原料ｃｚシリコン単結晶
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
US20070216042A1 (en) * 2006-03-14 2007-09-20 Daniel Delprat Methods for manufacturing compound-material wafers and for recycling used donor substrates
WO2009029264A1 (en) * 2007-08-28 2009-03-05 Corning Incorporated Semiconductor wafer re-use in an exfoliation process using heat treatment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7563697B2 (en) * 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
US7902042B2 (en) * 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP2006294737A (ja) 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
JP5314838B2 (ja) 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP5289805B2 (ja) 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04295093A (ja) * 1991-03-26 1992-10-20 Shin Etsu Handotai Co Ltd 中性子照射用原料ｃｚシリコン単結晶
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
US20030170990A1 (en) * 1998-05-15 2003-09-11 Kiyofumi Sakaguchi Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
US20070216042A1 (en) * 2006-03-14 2007-09-20 Daniel Delprat Methods for manufacturing compound-material wafers and for recycling used donor substrates
JP2007251129A (ja) * 2006-03-14 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
WO2009029264A1 (en) * 2007-08-28 2009-03-05 Corning Incorporated Semiconductor wafer re-use in an exfoliation process using heat treatment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093434A (ja) * 2011-10-26 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法
WO2014061196A1 (ja) 2012-10-16 2014-04-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2019087850A1 (ja) 2017-11-02 2019-05-09 昭和電工株式会社 エッチング方法及び半導体の製造方法
US11114305B2 (en) 2017-11-02 2021-09-07 Showa Denko K.K. Etching method and semiconductor manufacturing method
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってｓｏｉの縁のｓｔｉｒを変更する方法

Also Published As

Publication number Publication date
US20110183445A1 (en) 2011-07-28
JP5719611B2 (ja) 2015-05-20
US8367517B2 (en) 2013-02-05
SG173283A1 (en) 2011-08-29

Similar Documents

Publication Publication Date Title
JP5719611B2 (ja) Ｓｏｉ基板の作製方法
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP5634020B2 (ja) 半導体基板の作製方法
JP2009539257A (ja) 照射アニールを用いて作製されたセミコンダクタ・オン・インシュレータ構造
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP2002110949A (ja) Ｓｏｉの熱処理方法及び製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
US20130023108A1 (en) Method for manufacturing soi substrate
JPWO2014017368A1 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP2010103450A (ja) シリコンウェーハの製造方法
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
JP2008227207A (ja) 貼り合わせウェーハの製造方法
JP2010109190A (ja) シリコンウェーハの製造方法
JP2010199337A (ja) シリコンウェーハの製造方法
JP2013084869A (ja) シリコンウェーハの清浄化方法及びそれを用いたシリコンウェーハの製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5719611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees