DE102020107236B4 - Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats - Google Patents

Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats Download PDF

Info

Publication number
DE102020107236B4
DE102020107236B4 DE102020107236.8A DE102020107236A DE102020107236B4 DE 102020107236 B4 DE102020107236 B4 DE 102020107236B4 DE 102020107236 A DE102020107236 A DE 102020107236A DE 102020107236 B4 DE102020107236 B4 DE 102020107236B4
Authority
DE
Germany
Prior art keywords
handle substrate
bmds
substrate
low
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020107236.8A
Other languages
English (en)
Other versions
DE102020107236A1 (de
Inventor
Cheng-ta Wu
Kuan-Liang Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/812,533 external-priority patent/US11710656B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020107236A1 publication Critical patent/DE102020107236A1/de
Application granted granted Critical
Publication of DE102020107236B4 publication Critical patent/DE102020107236B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

Verfahren (2000) zum Herstellen einer Halbleiterstruktur (100) mit den folgenden Schritten:Erzeugen (2004) einer Mehrzahl von Bulk-Mikrodefekten (604) in einem Handle-Substrat (102);Vergrößern (2006) von Größen der Mehrzahl von Bulk-Mikrodefekten (604), um eine Mehrzahl von Bulk-Makrodefekten, BMDs (104), in dem Handle-Substrat (102) zu erzeugen;Entfernen (2008) einiger der Mehrzahl von BMDs (104) aus einem ersten defektarmen Bereich (108a) und einem zweiten defektarmen Bereich (108b), die entlang entgegengesetzter Flächen des Handle-Substrats (102) angeordnet sind;Herstellen (2010) einer Isolierschicht (110) auf dem Handle-Substrat (102); undHerstellen (2012) einer Vorrichtungsschicht (112) mit einem Halbleitermaterial auf der Isolierschicht (110), wobei die Isolierschicht (110) die Vorrichtungsschicht (112) von dem Handle-Substrat (102) trennt; wobei der erste (108a) und der zweite (108b) defektarme Bereich einen mittleren Bereich (106) des Handle-Substrats (102), der eine höhere Konzentration der Mehrzahl von BMDs (104) als der erste (108a) und der zweite (108b) defektarme Bereich hat, vertikal umschließen.

Description

  • Hintergrund
  • Integrierte Schaltkreise sind herkömmlich auf Bulk-Halbleitersubstraten hergestellt worden. In den letzten Jahren sind Halbleiter-auf-Isolator(SOI)-Substrate als eine Alternative zu Bulk-Halbleitersubstraten entstanden. Ein SOI-Substrat weist ein Handle-Substrat, eine Isolierschicht über dem Handle-Substrat und eine Vorrichtungsschicht über der Isolierschicht auf. Ein SOI-Substrat führt unter anderem zu einer reduzierten parasitären Kapazität, einem reduzierten Leckstrom, einem reduzierten Latch-up und einer verbesserten Halbleiter-Bauelementleistung (z. B. einem niedrigeren Energieverbrauch und einer höheren Schaltgeschwindigkeit).
  • Die US 2010 / 0078 767 A1 beschreibt verschiedene mehrstufige thermische Verfahren zur Herstellung eines Silizium-Wafers. In der US 2006 / 0 138 601 A1 ist ein Halbleiterschichtaufbau mit einer Isolierschicht gezeigt.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht einiger Ausführungsformen einer Halbleiterstruktur mit einem SOI-Substrat, das einen mittleren Bereich mit Bulk-Makrodefekten (BMDs) aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
    • 2 zeigt ein Diagramm einiger Ausführungsformen einer BMD-Konzentration als eine Funktion der Position in einem Handle-Substrat eines SOI-Substrats.
    • Die 3A und 3B zeigen einige weitere Ausführungsformen einer Halbleiterstruktur mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
    • 4 zeigt eine Schnittansicht einiger weiterer Ausführungsformen einer Halbleiterstruktur mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
    • 5 zeigt eine Schnittansicht einiger weiterer Ausführungsformen eines Integrierter-Chip-Dies mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
    • Die 6A bis 19 zeigen Schnittansichten einiger Ausführungsformen eines Verfahrens zum Herstellen eines SOI-Substrats mit einem Handle-Substrat, das einen mittleren Bereich mit einer Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind.
    • 20 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen eines SOI-Substrats mit einem Handle-Substrat, das einen mittleren Bereich mit einer Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind.
  • SOI-Substrate kommen in zahlreichen Integrierter-Chip-Anwendungen zum Einsatz. Zum Beispiel haben SOI-Substrate in den letzten Jahren breite Anwendung in Logikbauelementen, bipolaren CMOS-DMOS-Bauelementen (CMOS: komplementärer Metalloxidhalbleiter; DMOS: Doppeldiffusions-Metalloxidhalbleiter), Hochspannungs-Bauelementen (z. B. Bauelementen, die mit 100 V oder mehr arbeiten), eingebetteten Flash-Speicher-Bauelementen oder dergleichen gefunden. SOI-Substrate weisen normalerweise eine dicke Schicht aus Halbleitermaterial (z. B. ein Handle-Substrat) auf, das durch eine Isolierschicht von einer darüber befindlichen Vorrichtungsschicht (d. h., einer aktiven Schicht) getrennt ist. In der Vorrichtungsschicht werden meistens Transistorbauelemente hergestellt. Transistoren, die in der Vorrichtungsschicht hergestellt werden, sind in der Lage, Signale schneller umzuschalten und bei niedrigeren Spannungen zu arbeiten, und sie sind viel weniger anfällig für ein Signalrauschen durch kosmische Untergrundstrahlungsteilchen als Bauelemente, die in einem Bulk-Substrat hergestellt werden.
  • Ein Handle-Substrat, das zum Herstellen eines SOI-Substrats verwendet wird, kann mit dem Czochralski-Verfahren hergestellt werden. Bei dem Czochralski-Verfahren wird Silizium in einem Quarztiegel bei hohen Temperaturen geschmolzen. Dann wird ein Keimkristall in das geschmolzene Silizium getaucht und langsam nach außen gezogen, um einen großen einkristallinen zylindrischen Rohling zu extrahieren. Der Rohling wird dann zertrennt, um das Handle-Substrat herzustellen. Während der Herstellung des Handle-Substrats kann Sauerstoff aus dem Quarztiegel in das Silizium gelangen. Der Sauerstoff kann in Form von Niederschlägen in den Siliziumkristall gelangen, sodass Bulk-Mikrodefekte entstehen, z. B. Gleitlinien, von Kristallen stammende Teilchen (COPs) oder dergleichen.
  • In Bulk-Substraten können Bulk-Mikrodefekte zu Kriechwegen zwischen benachbarten Transistorbauelementen führen, da die Transistorbauelemente in einem Substrat, das die Bulk-Mikrodefekte aufweist, entstehen. Ein Handle-Substrat eines SOI-Substrats kann zwar Bulk-Mikrodefekte (z. B. mit einer Konzentration von weniger als 1 × 108 Bulk-Mikrodefekten/cm3) enthalten, aber der negative elektrische Effekt der Bulk-Mikrodefekte auf die Transistorbauelemente wird abgeschwächt, da die Transistorbauelemente in einer Vorrichtungsschicht hergestellt werden, die durch eine Isolierschicht von dem Handle-Substrat getrennt ist. Es ist jedoch festgestellt worden, dass eine unerwünschte Waferdeformation (Durchbiegung) in einem Handle-Substrat eine Vorrichtungsschicht verspannen kann und dazu führen kann, dass Gleitlinien (d. h., Defekte, die eine Folge des Eintragens von thermoelastischen Spannungen sind, die durch Behandlung bei hohen Temperaturen entstehen) während thermischer Hochtemperatur-Temperprozesse (z. B. bei thermischen Prozessen über etwa 1000 °C) in der Vorrichtungsschicht entstehen. Außerdem kann die unerwünschte Waferdeformation auch zu Überdeckungsfehlern bei fotolithografischen Prozessen führen, die während der späteren Bearbeitung durchgeführt werden.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines SOI-Substrats, das ein Handle-Substrat mit einer hohen strukturellen Integrität aufweist, das eine unerwünschte Waferdeformation (Durchbiegung) minimiert. Bei einigen Ausführungsformen weist das SOI-Substrat ein Handle-Substrat auf, das mittels einer Isolierschicht an eine Vorrichtungsschicht gebondet ist. Das Handle-Substrat weist ein Halbleitermaterial sowie defektarme Bereiche auf, die entlang gegenüberliegenden äußersten Flächen und um einen mittleren Bereich angeordnet sind. Der mittlere Bereich hat eine relativ hohe Konzentration von Bulk-Makrodefekten (BMDs) (z. B. höher als etwa 1 × 108 BMDs/cm3), während die defektarmen Bereiche eine niedrigere Konzentration von BMDs als der mittlere Bereich haben. Die relativ hohe Konzentration sowie große Größen (z. B. größer als etwa 2 nm) der BMDs in dem mittleren Bereich führen zu einer abgeschwächten Durchbiegung des Handle-Wafers, da die BMDs Materialien (z. B. Oxid) in das Handle-Substrat eintragen, die eine höhere Steifigkeit als das Halbleitermaterial haben. Außerdem verhindert die niedrigere Konzentration von BMDs in den defektarmen Bereichen, dass Defekte aus dem Handle-Wafer eine darüber befindliche Schicht beeinträchtigen. Durch die relativ niedrige Waferdeformation des Handle-Substrats wird die Entstehung von Überdeckungsfehlern und Gleitlinien in der Vorrichtungsschicht minimiert.
  • 1 zeigt eine Schnittansicht einiger Ausführungsformen einer Halbleiterstruktur 100 mit einem SOI-Substrat, das einen mittleren Bereich mit Bulk-Makrodefekten (BMDs) aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
  • Die Halbleiterstruktur 100 weist ein SOI-Substrat 101 mit einer Isolierschicht 110 auf, die zwischen einem Handle-Substrat 102 und einer Vorrichtungsschicht 112 (d. h., einer aktiven Schicht) angeordnet ist. Bei einigen Ausführungsformen kann sich die Isolierschicht 110 zusammenhängend um äußerste Flächen des Handle-Substrats 102 erstrecken. Bei einigen Ausführungsformen kann das Handle-Substrat 102 ein erstes Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, aufweisen. Bei einigen Ausführungsformen kann die Isolierschicht 110 ein Oxid (z. B. Siliziumdioxid, Germaniumoxid oder dergleichen), ein Nitrid (z. B. Siliziumoxidnitrid) oder dergleichen aufweisen. Bei einigen Ausführungsformen kann die Vorrichtungsschicht 112 ein zweites Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, aufweisen. Bei einigen Ausführungsformen kann das erste Halbleitermaterial das gleiche Material wie das zweite Halbleitermaterial sein.
  • Das Handle-Substrat 102 weist einen mittleren Bereich 106 auf, der vertikal zwischen einem ersten defektarmen Bereich 108a und einem zweiten defektarmen Bereich 108b angeordnet ist. Der erste defektarme Bereich 108a ist entlang einer Oberseite 102t des Handle-Substrats 102 angeordnet, und der zweite defektarme Bereich 108b ist entlang einer Unterseite 102b des Handle-Substrats 102 angeordnet. Bei einigen Ausführungsformen kann sich der erste defektarme Bereich 108a bis zu einer Tiefe d1 in das Handle-Substrat 102 erstrecken, und der zweite defektarme Bereich 108b kann sich bis zu einer Tiefe d2 in das Handle-Substrat 102 erstrecken. Zum Beispiel kann sich der erste defektarme Bereich 108a von der Oberseite 102t bis zu der ersten Tiefe d1 erstrecken, und der zweite defektarme Bereich 108b kann sich von der Unterseite 102b bis zu der zweiten Tiefe d2 erstrecken.
  • Die erste Tiefe d1 kann so groß sein, dass Defekte entlang einem oberen Teil des Handle-Substrats 102 vermieden werden können, die eine Bindung zwischen dem Handle-Substrat 102 und der Isolierschicht 110 schwächen können. Außerdem kann die erste Tiefe d1 so klein sein, dass dem Handle-Substrat 102 eine Steifigkeit verliehen wird, die eine Durchbiegung des Handle-Substrats 102 verhindert (z. B. kann die erste Tiefe d1 dem mittleren Bereich 106 eine Dicke verleihen, die ausreichend ist, um eine Durchbiegung des Handle-Substrats 102 zu verhindern). Bei einigen Ausführungsformen können die erste Tiefe d1 und die zweite Tiefe d2 zum Beispiel jeweils etwa 0,05 µm bis etwa 50 µm betragen. Bei anderen Ausführungsformen können die erste Tiefe d1 und die zweite Tiefe d2 jeweils etwa 0,05 µm bis etwa 100 µm betragen. Bei noch weiteren Ausführungsformen können die erste Tiefe d1 und die zweite Tiefe d2 jeweils etwa 0,05 µm bis etwa 10 µm, etwa 0,5 µm bis etwa 10 µm, etwa 5 µm bis etwa 20 µm oder etwa 1 µm bis etwa 20 µm betragen.
  • In dem Handle-Substrat 102 ist eine Mehrzahl von Bulk-Makrodefekten (BMDs) 104 angeordnet. Der mittlere Bereich 106 hat eine erste Konzentration der Mehrzahl von BMDs 104, während der erste defektarme Bereich 108a und der zweite defektarme Bereich 108b eine oder mehrere zweite Konzentrationen der Mehrzahl von BMDs 104 haben. Die erste Konzentration ist höher als die eine oder die mehreren zweiten Konzentrationen. Bei einigen Ausführungsformen kann die erste Konzentration höher als etwa 1 × 108 BMDs/cm3 sein. Bei anderen Ausführungsformen kann die erste Konzentration höher als etwa 5 × 108 BMDs/cm3 sein. Bei einigen Ausführungsformen können die eine oder die mehreren zweiten Konzentrationen etwa gleich null sein, sodass die Oberseite 102t und die Unterseite 102b des Handle-Substrats 102 weitgehend frei von BMDs sind. Dadurch, dass die Oberseite 102t und die Unterseite 102b des Handle-Substrats 102 weitgehend frei von BMDs sind, wird vermieden, dass die Mehrzahl von BMDs 104 eine Haftfestigkeit an der Isolierschicht 110 beeinträchtigt.
  • Bei verschiedenen Ausführungsformen kann die Mehrzahl von BMDs 104 Gleitlinien, von Kristallen stammende Teilchen (COPs) oder dergleichen umfassen. Gleitlinien sind Defekte, die in einem Substrat durch das Eintragen von thermoelastischen Spannungen entstehen, die durch Behandlung bei hohen Temperaturen entstehen, während COPs Hohlräume in dem Substrat sind. Bei einigen Ausführungsformen kann die Mehrzahl von BMDs 104 Größen 105 (z. B. Längen oder Breiten) haben, die größer als etwa 2 nm sind. Bei anderen Ausführungsformen kann die Mehrzahl von BMDs 104 Größen 105 haben, die größer als etwa 5 nm sind. Bei noch weiteren Ausführungsformen kann die Mehrzahl von BMDs 104 Größen 105 haben, die etwa 3 nm bis 100 nm, etwa 50 nm bis etwa 100 nm oder etwa 75 nm bis etwa 100 nm betragen.
  • Die relativ großen Größen und die hohe Konzentration der Mehrzahl von BMDs 104 verleihen dem Handle-Substrat 102 eine gute strukturelle Integrität, die die Durchbiegung des Handle-Substrats 102 mindert. Das liegt daran, dass die Mehrzahl von BMDs 104 Materialien in das Substrat 102 einbringt, die eine größere strukturelle Integrität (z. B. Steifigkeit) als das erste Halbleitermaterial haben, wodurch die strukturelle Steifigkeit des Handle-Substrats 102 steigt. Die Mehrzahl von BMDs 104 kann zum Beispiel ein Oxid aufweisen, das eine größere Steifigkeit als reines Silizium hat, wodurch eine Durchbiegung des Handle-Substrats 102 verringert wird.
  • Durch die relativ geringe Durchbiegung des Handle-Substrats 102 kann die Entstehung von Gleitlinien in der Vorrichtungsschicht 112 abgeschwächt werden. Darüber hinaus können durch die relativ geringe Durchbiegung des Handle-Substrats 102 außerdem und/oder alternativ Überdeckungsfehler bei lithografischen Prozessen verringert werden, die an der Vorrichtungsschicht 112 durchgeführt werden. Bei einigen Ausführungsformen können lithografische Überdeckungsfehler um bis zu etwa 85 % reduziert werden. Zum Beispiel kann ein Handle-Substrat 102, das keine hohe Konzentration von BMDs in dem mittleren Bereich 106 hat, einen maximalen Überdeckungsfehler von etwa 136 nm haben, während ein Handle-Substrat 102, das eine Konzentration von etwa 4.5 × 109 BMDs/cm3 in dem mittleren Bereich 106 hat, einen maximalen Überdeckungsfehler von etwa 22 nm hat.
  • 2 ist ein Diagramm 200, das einige Ausführungsformen einer BMD-Konzentration als eine Funktion der Position in einem Handle-Substrat eines SOI-Substrats zeigt.
  • Wie in dem Diagramm 200 gezeigt ist, hat die Konzentration von Bulk-Makrodefekten (BMDs) in einem ersten defektarmen Bereich 108a einen ersten Wert υ1, die Konzentration von BMDs in einem zweiten defektarmen Bereich 108b hat einen zweiten Wert υ2, und die Konzentration von BMDs in einem mittleren Bereich 106 hat einen dritten Wert υ3, der größer als der erste Wert υ1, und der zweite Wert υ2 ist. Bei einigen Ausführungsformen sind der erste Wert υ1, und der zweite Wert υ2 etwa gleich null. Bei einigen Ausführungsformen kann der dritte Wert υ3 etwa 1 × 108 BMDs/cm3 bis etwa 1 × 1010 BMDs/cm3 betragen. Bei anderen Ausführungsformen kann der dritte Wert υ3 etwa 8 × 108 BMDs/cm3 bis etwa 9 × 109 BMDs/cm3 betragen. Bei noch weiteren Ausführungsformen kann der dritte Wert υ3 größer oder kleiner sein. Wenn der dritte Wert υ3 etwa 1 × 108 BMDs/cm3 bis etwa 1 × 1010 BMDs/cm3 beträgt, können die BMDs in einem mittleren Bereich eines Handle-Substrats (z. B. des Handle-Substrats 102) eine Durchbiegung des Handle-Substrats verringern.
  • Die 3A und 3B zeigen einige weitere Ausführungsformen einer Halbleiterstruktur mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
  • 3A zeigt eine Schnittansicht 300 einiger weiterer Ausführungsformen einer Halbleiterstruktur. Wie in der Schnittansicht 300 gezeigt ist, weist die Halbleiterstruktur ein SOI-Substrat 101 mit einem Handle-Substrat 102, einer Isolierschicht 110 und einer Vorrichtungsschicht 112 auf. Das Handle-Substrat 102 kann ein Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, sein oder aufweisen. Bei einigen Ausführungsformen wird das Handle-Substrat 102 mit p- oder n-Dotanden dotiert. Bei einigen Ausführungsformen hat das Handle-Substrat 102 eine Dicke Ths von etwa 700 µm bis etwa 800 µm, von etwa 750 µm bis etwa 800 µm oder mit anderen geeigneten Werten. Bei einigen Ausführungsformen kann das Handle-Substrat 102 einen spezifischen Widerstand von etwa 8 Ωcm bis etwa 12 Ωcm, von etwa 10 Ωcm bis etwa 12 Ωcm oder mit anderen geeigneten Werten haben. Bei einigen Ausführungsformen kann das Handle-Substrat 102 eine Sauerstoff-Konzentration von etwa 9 Teilen je Million Atome (ppma) bis etwa 30 ppma haben. Bei anderen Ausführungsformen kann das Handle-Substrat 102 eine Sauerstoff-Konzentration von etwa 9 ppma bis etwa 15 ppma haben. Bei noch weiteren Ausführungsformen kann das Handle-Substrat 102 eine Sauerstoff-Konzentration von mehr als 30 ppma oder weniger als 9 ppma haben. Durch die niedrige Sauerstoff-Konzentration und den hohen spezifischen Widerstand werden jeweils Substrat- und/oder Hochfrequenz(HF)verluste reduziert.
  • Die Isolierschicht 110 ist über dem Handle-Substrat 102 angeordnet und kann ein Oxid, z. B. Siliziumoxid, siliziumreiches Oxid (SRO) oder dergleichen; ein Nitrid, z. B. Siliziumoxidnitrid; oder dergleichen aufweisen. Bei einigen Ausführungsformen bedeckt die Isolierschicht 110 vollständig die Oberseite 102t des Handle-Substrats 102. Bei zumindest einigen Ausführungsformen, bei denen das Handle-Substrat 102 einen hohen spezifischen Widerstand hat, wird durch vollständiges Bedecken der Oberseite 102t des Handle-Substrats 102 eine Lichtbogenbildung während der Plasmabehandlung (z. B. Plasmaätzung) vermieden, die zum Herstellen von Bauelementen (nicht dargestellt) in der Vorrichtungsschicht 112 verwendet wird. Bei einigen Ausführungsformen umschließt die Isolierschicht 110 das Handle-Substrat 102 vollständig.
  • Die Isolierschicht 110 hat eine erste Isolierdicke Tfi zwischen dem Handle-Substrat 102 und der Vorrichtungsschicht 112. Die erste Isolierdicke Tfi ist so groß, dass ein hohes Maß an elektrischer Trennung zwischen dem Handle-Substrat 102 und der Vorrichtungsschicht 112 bereitgestellt wird. Bei einigen Ausführungsformen beträgt die erste Isolierdicke Tfi etwa 0,2 µm bis etwa 2,5 µm, etwa 1 µm bis etwa 2 µm, oder sie hat andere geeignete Werte. Bei einigen Ausführungsformen hat die Isolierschicht 110 eine zweite Isolierdicke Tsi entlang einer Unterseite 102b des Handle-Substrats 102 und/oder entlang Seitenwänden des Handle-Substrats 102. Bei einigen Ausführungsformen ist die zweite Isolierdicke Tsi kleiner als die erste Isolierdicke Tfi. Bei einigen Ausführungsformen beträgt die zweite Isolierdicke Tsi etwa 2 nm bis 600 nm, etwa 2 nm bis 301 nm, etwa 301 nm bis 600 nm, oder sie hat andere geeignete Werte.
  • Bei einigen Ausführungsformen weist die Isolierschicht 110 Stufenprofile an SOI-Randteilen 102e des SOI-Substrats 101 auf, die sich jeweils auf gegenüberliegenden Seiten des SOI-Substrats 101 befinden. Bei einigen Ausführungsformen hat die Isolierschicht 110 Oberseiten, die sich an den SOI-Randteilen 102e befinden, die unter einer Oberseite der Isolierschicht 110 mit einem vertikalen Aussparungsbetrag VRi ausgespart sind. Der vertikale Aussparungsbetrag VRi kann zum Beispiel etwa 2 nm bis 600 nm, etwa 2 nm bis 301 nm, oder etwa 301 nm bis 600 nm betragen oder kann andere geeignete Werte haben. Bei einigen Ausführungsformen hat die Isolierschicht 110 innere Seitenwände, die mit einem seitlichen Isolier-Aussparungsbetrag LR; seitlich ausgesparte äußerste Seitenwände der Isolierschicht 110 sind. Der seitliche Isolier-Aussparungsbetrag LR; kann zum Beispiel etwa 0,8 mm bis 1,2 mm, etwa 0,8 mm bis 1,0 mm oder etwa 1,0 mm bis 1,2 mm betragen oder kann andere geeignete Werte haben.
  • Die Vorrichtungsschicht 112 ist über der Isolierschicht 110 angeordnet und kann ein Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, aufweisen. Die Vorrichtungsschicht 112 hat eine Dicke Td. Bei verschiedenen Ausführungsformen kann die Dicke Td etwa 0,2 mm bis etwa 10,0 mm oder etwa 1 mm bis etwa 5 mm betragen oder kann andere geeignete Werte haben. Bei einigen Ausführungsformen hat die Vorrichtungsschicht 112 äußerste Seitenwände, die mit einem seitlichen Bauelement-Aussparungsbetrag LRd jeweils seitlich von den äußersten Seitenwänden des Handle-Substrats 102 ausgespart sind. Der seitliche Bauelement-Aussparungsbetrag LRd kann zum Beispiel etwa 1,4 mm bis 2,5 mm, etwa 1,4 mm bis etwa 1,9 mm oder etwa 1,9 mm bis etwa 2,5 mm betragen oder kann andere geeignete Werte haben. Da die äußersten Seitenwände der Vorrichtungsschicht 112 jeweils seitlich von den äußersten Seitenwänden des Handle-Substrats 102 ausgespart sind, erstreckt sich der mittlere Bereich 106 mit von null verschiedenen Strecken seitlich über entgegengesetzte äußerste Seitenwände der Vorrichtungsschicht 112 hinaus.
  • 3B zeigt eine Draufsicht 302 einiger Ausführungsformen der Schnittansicht 300. Wie in der Draufsicht 302 gezeigt ist, kann das SOI-Substrat 101 eine im Wesentlichen runde Form haben. Bei einigen Ausführungsformen weist das SOI-Substrat 101 eine Mehrzahl von IC-Dies 304 auf, die in einem Gitter quer über die Vorrichtungsschicht 112 angeordnet sind. Bei einigen Ausführungsformen ist eine innere Seitenwand 110isw der Isolierschicht 110 mit einem seitlichen Isolier-Aussparungsbetrag LRi seitlich von einer äußeren Seitenwand 110osw der Isolierschicht 110 ausgespart. Bei einigen Ausführungsformen ist eine Seitenwand 112sw der Vorrichtungsschicht 112 mit einem seitlichen Bauelement-Aussparungsbetrag LRd seitlich von einer Seitenwand 102sw (im Phantom dargestellt) des Handle-Substrats 102 ausgespart.
  • 4 zeigt eine Schnittansicht einiger weiterer Ausführungsformen einer Halbleiterstruktur 400 mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist.
  • Die Halbleiterstruktur 400 weist eine Mehrzahl von Transistorbauelementen 402 auf, die in einer Vorrichtungsschicht 112 eines SOI-Substrats 101 angeordnet sind. Bei verschiedenen Ausführungsformen können die Transistorbauelemente 402 zum Beispiel Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), Bipolartransistoren (BJTs) oder dergleichen sein. Bei einigen Ausführungsformen können die Transistorbauelemente 402 eine Gatestruktur aufweisen, die zwischen einem Source-Bereich 404a und einem Drain-Bereich 404b angeordnet ist. Die Gatestruktur kann eine Gateelektrode 408 aufweisen, die durch eine dielektrische Gateschicht 406 von der Vorrichtungsschicht 112 getrennt ist. Der Source-Bereich 404a und der Drain-Bereich 404b haben eine erste Dotierungsart und grenzen direkt an Teile der Vorrichtungsschicht 112 an, die eine zweite Dotierungsart haben, die der ersten Dotierungsart entgegengesetzt ist. Bei verschiedenen Ausführungsformen kann die dielektrische Gateschicht 406 Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen sein oder aufweisen. Bei verschiedenen Ausführungsformen kann die Gateelektrode 408 dotiertes Polysilizium, ein Metall oder dergleichen sein oder aufweisen. Bei einigen Ausführungsformen können die mehreren Transistorbauelemente 402 durch Isolationsstrukturen 403, die in einer Oberseite der Vorrichtungsschicht 112 angeordnet sind, elektrisch voneinander getrennt sein. Bei einigen Ausführungsformen können die Isolationsstrukturen 403 ein oder mehrere dielektrische Materialien aufweisen, die in einem Graben in der Oberseite der Vorrichtungsschicht 112 angeordnet sind.
  • Über dem SOI-Substrat 101 ist eine dielektrische Struktur 410 angeordnet. Die dielektrische Struktur 410 weist eine Mehrzahl von Zwischenebenendielektrikum-Schichten (ILD-Schichten) auf, die aufeinandergestapelt sind. Bei verschiedenen Ausführungsformen kann die dielektrische Struktur 410 Borphosphorsilicatglas (BPSG), Phosphorsilicatglas (PSG), undotiertes Silicatglas (USG) und/oder Siliziumoxid oder dergleichen aufweisen. Die dielektrische Struktur 410 umschließt eine Mehrzahl von leitfähigen Verbindungsschichten. Bei verschiedenen Ausführungsformen kann die Mehrzahl von leitfähigen Verbindungsschichten leitfähige Kontakte 412, Verbindungsdrähte 414 und Verbindungsdurchkontaktierungen 416 umfassen. Die leitfähigen Kontakte 412, die Verbindungsdrähte 414 und die Verbindungsdurchkontaktierungen 416 können zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium, Wolfram oder dergleichen sein oder aufweisen.
  • 5 zeigt eine Schnittansicht einiger Ausführungsformen eines Halbleiter-Dies 500 mit einem SOI-Substrat, das einen mittleren Bereich mit BMDs aufweist, der vertikal von defektarmen Bereichen umschlossen ist. Der Halbleiter-Die 500 ist ein vereinzelter Die, der zum Beispiel ein zertrennter Bereich der Halbleiterstruktur 400 von 4 sein kann.
  • Der Halbleiter-Die 500 weist ein Handle-Substrat 102 auf, das mittels einer oberen Isolierschicht 110U mit einer Vorrichtungsschicht 112 verbunden ist. Bei einigen Ausführungsformen kann eine untere Isolierschicht 110L, die nicht mit der oberen Isolierschicht 110U zusammenhängt, entlang einer Unterseite der Vorrichtungsschicht 112 angeordnet sein, die von der oberen Isolierschicht 110U weg zeigt. Bei einigen Ausführungsformen haben das Handle-Substrat 102, die Vorrichtungsschicht 112, die obere Isolierschicht 110U und die untere Isolierschicht 110L Seitenwände, die entlang einer Linie ausgerichtet sind, die sich entlang einer Seite des Halbleiter-Dies 500 erstreckt. Bei diesen Ausführungsformen erstreckt sich das Handle-Substrat 102 bis zu äußersten Seitenwänden der oberen Isolierschicht 110U und der unteren Isolierschicht 110L.
  • Das Handle-Substrat 102 weist einen mittleren Bereich 106 auf, der von einem ersten defektarmen Bereich 108a und einem zweiten defektarmen Bereich 108b vertikal umschlossen ist. Der mittlere Bereich 106 weist eine Mehrzahl von BMDs 104 auf. Die Mehrzahl von BMDs 104 erstreckt sich zwischen einer ersten äußersten Seitenwand des Halbleiter-Dies 500 und einer zweiten äußersten Seitenwand des Halbleiter-Dies 500.
  • Die 6A bis 19 zeigen Schnittansichten 600 bis 1900 einiger Ausführungsformen eines Verfahrens zum Herstellen eines SOI-Substrats mit einem Handle-Substrat, das einen mittleren Bereich mit einer Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind. Die 6A bis 19 werden zwar für ein Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können.
  • Die 6A bis 6D sind Schnittansichten 600 bis 614, die einige Ausführungsformen eines Verfahrens zum Herstellen eines Handle-Substrats zeigen, das einen mittleren Bereich mit einer Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind.
  • Wie in der Schnittansicht 600 von 6A gezeigt ist, wird ein Handle-Substrat 102 bereitgestellt. Bei einigen Ausführungsformen kann das Handle-Substrat 102 ein Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, aufweisen. Bei einigen Ausführungsformen hat das Handle-Substrat 102 einen spezifischen Widerstand von etwa 8 Gern bis etwa 12 Ωcm. Bei einigen Ausführungsformen hat das Handle-Substrat 102 eine Sauerstoff-Konzentration von etwa 9 ppma bis etwa 30 ppma.
  • Wie in der Schnittansicht 602 von 6B gezeigt ist, wird eine Mehrzahl von Bulk-Mikrodefekten 604 in dem Handle-Substrat 102 erzeugt. Bei einigen Ausführungsformen kann die Mehrzahl von Bulk-Mikrodefekten 604 Größen 606 haben. Bei einigen Ausführungsformen betragen die Größen 606 etwa 0,2 nm bis etwa 5 nm. Bei einigen Ausführungsformen kann die Mehrzahl von Bulk-Mikrodefekten 604 mit einem ersten thermischen Prozess 608 erzeugt werden, der an dem Handle-Substrat 102 durchgeführt wird. Bei einigen Ausführungsformen kann das Handle-Substrat 102 in dem ersten thermischen Prozess 608 mit einer Temperatur von etwa 500 °C bis etwa 800 °C für eine Dauer von etwa 2 Stunden bis etwa 8 Stunden behandelt werden. Bei anderen Ausführungsformen kann das Handle-Substrat 102 in dem ersten thermischen Prozess 608 mit einer Temperatur von weniger als 500 °C oder mehr als 800 °C für eine Dauer von weniger als 2 Stunden oder mehr als 8 Stunden behandelt werden. Bei einigen Ausführungsformen werden die mehreren Bulk-Mikrodefekte 604 so erzeugt, dass sie zwischen einer Oberseite 102t und einer Unterseite 102b des Handle-Substrats 102 im Wesentlichen homogen sind.
  • Wie in der Schnittansicht 610 von 6C gezeigt ist, werden Größen der Mehrzahl von Bulk-Mikrodefekten (604 von 6B) vergrößert, um eine Mehrzahl von Bulk-Makrodefekten (BMDs) 104 in dem Handle-Substrat 102 zu erzeugen. Die Mehrzahl von BMDs 104 hat Größen 105, die größer als Größen einer Mehrzahl von Mikrodefekten (606 von 6B) sind. Bei einigen Ausführungsformen können die Größen 105 um etwa 1000 % bis 20000 etwa % größer als die Größen der Mehrzahl von Mikrodefekten (606 von 6B) sein. Bei einigen Ausführungsformen betragen die Größen 105 etwa 3 nm bis etwa 100 nm. Bei einigen Ausführungsformen kann die Mehrzahl von BMDs mit einem zweiten thermischen Prozess 612 erzeugt werden, der an dem Handle-Substrat 102 durchgeführt wird. Bei einigen Ausführungsformen kann der zweite thermische Prozess 612 bei einer höheren Temperatur als der erste thermische Prozess 608 durchgeführt werden. Bei einigen Ausführungsformen kann das Handle-Substrat 102 in dem zweiten thermischen Prozess 612 mit einer Temperatur von etwa 1050 °C bis etwa 1150 °C für eine Dauer von etwa 2 Stunden bis etwa 4 Stunden behandelt werden. Bei anderen Ausführungsformen kann das Handle-Substrat 102 in dem zweiten thermischen Prozess 612 mit einer Temperatur von weniger als 1050 °C oder mehr als 1150 °C für eine Dauer von weniger als 2 Stunden oder mehr als 4 Stunden behandelt werden.
  • Wie in der Schnittansicht 614 von 6D gezeigt ist, werden einige der Mehrzahl von BMDs 104 aus den defektarmen Bereichen 108a und 108b entfernt, die entlang der Ober- und Unterseite des Handle-Substrats 102 angeordnet sind. Dass einige der Mehrzahl von BMDs 104 aus den defektarmen Bereichen 108a und 108b entfernt werden, resultiert aus der Erzeugung eines mittleren Bereichs 106 des Handle-Substrats 102, der eine höhere Konzentration von BMDs 104 als die defektarmen Bereiche 108a und 108b hat. Bei einigen Ausführungsformen hat der mittlere Bereich 106 eine Konzentration von BMDs 104, die etwa 1 × 108 BMDs/cm3 bis etwa 1 × 1010 BMDs/cm3 beträgt. Bei anderen Ausführungsformen hat der mittlere Bereich 106 eine Konzentration von BMDs 104, die etwa 8 × 108 BMDs/cm3 bis etwa 9 × 109 BMDs/cm3 beträgt. Bei einigen Ausführungsformen können sich die defektarmen Bereiche 108a und 108b bis zu einer Tiefe d1 bzw. d2 in das Handle-Substrat 102 erstrecken, die etwa 50 nm bzw. 50 µm beträgt.
  • Bei einigen Ausführungsformen werden einige der Mehrzahl von BMDs 104 aus den defektarmen Bereichen 108a und 108b mit einem dritten thermischen Prozess 616 entfernt. Bei einigen Ausführungsformen kann der dritte thermische Prozess 616 durch Behandeln des Handle-Substrats 102 in einer Hochtemperatur-Umgebung mit Argon- und/oder Wasserstoffgas erfolgen. Bei einigen Ausführungsformen kann das Handle-Substrat 102 mit Argon- und/oder Wasserstoffgas bei einer Temperatur von etwa 1100 °C bis etwa 1200 °C für eine Dauer von etwa 1 Stunde bis etwa 16 Stunden behandelt werden. Bei anderen Ausführungsformen kann das Handle-Substrat 102 mit Argon- und/oder Wasserstoffgas bei einer Temperatur von weniger als 1100 °C oder mehr als 1200 °C für eine Dauer von weniger als 1 Stunde oder mehr als 16 Stunden behandelt werden.
  • Die 7A bis 7C zeigen Schnittansichten 700 bis 712 einiger alternativer Ausführungsformen der Herstellung eines Handle-Substrats mit einem mittleren Bereich, der eine Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind.
  • Wie in der Schnittansicht 700 von 7A gezeigt ist, wird ein Handle-Substrat 102 bereitgestellt, das eine Mehrzahl von Bulk-Mikrodefekten 702 aufweist. Bei einigen Ausführungsformen kann das Handle-Substrat 102 Stickstoff-dotiertes Silizium aufweisen (z. B. ein p-leitendes Stickstoff-dotiertes Siliziumsubstrat sein). Bei einigen Ausführungsformen hat das Handle-Substrat 102 eine Sauerstoff-Konzentration von etwa 9 ppma bis etwa 15 ppma. Bei anderen Ausführungsformen hat das Handle-Substrat 102 eine Sauerstoff-Konzentration von weniger als 9 ppma (z. B. von etwa 0 ppma) oder mehr als etwa 15 ppma oder mit anderen geeigneten Werten. Bei einigen Ausführungsformen kann die Mehrzahl von Bulk-Mikrodefekten 702 Größen 704 von etwa 0,2 nm bis etwa 3 nm haben.
  • Wie in der Schnittansicht 706 von 7B gezeigt ist, werden eine Anzahl und/oder Dichte der Mehrzahl von Bulk-Mikrodefekten 702 in dem Handle-Substrat 102 von einer ersten von null verschiedenen Anzahl auf eine zweite von null verschiedene Anzahl erhöht. Bei einigen Ausführungsformen werden die Anzahl und/oder Dichte der Mehrzahl von Bulk-Mikrodefekten 702 in dem Handle-Substrat 102 durch Durchführen eines ersten thermischen Prozesses 710 an dem Handle-Substrat 102 erhöht. Bei einigen Ausführungsformen kann bei dem ersten thermischen Prozess 710 das Handle-Substrat 102 einer Temperatur von etwa 500 °C bis etwa 800 °C für eine Dauer von etwa 2 Stunden bis etwa 8 Stunden ausgesetzt werden. Bei anderen Ausführungsformen kann bei dem ersten thermischen Prozess 710 das Handle-Substrat 102 einer Temperatur von weniger als 500 °C oder mehr als 800 °C für eine Dauer von weniger als 2 Stunden oder mehr als 8 Stunden ausgesetzt werden. Bei einigen Ausführungsformen können mit dem ersten thermischen Prozess 710 die Größen der Mehrzahl von Bulk-Mikrodefekten 702 vergrößert werden. Zum Beispiel kann bei einigen Ausführungsformen die Mehrzahl von Bulk-Mikrodefekten 702 Größen 708 von etwa 0,2 nm bis etwa 5 nm haben.
  • Wie in der Schnittansicht 712 von 7C gezeigt ist, wird ein zweiter thermischer Prozess 714 an dem Handle-Substrat 102 durchgeführt, um einige der Mehrzahl von BMDs 104 aus den defektarmen Bereichen 108a und 108b zu entfernen, die entlang Ober- und Unterseiten des Handle-Substrats 102 angeordnet sind. Durch das Entfernen einiger der Mehrzahl von BMDs 104 aus den defektarmen Bereichen 108a und 108b entsteht ein mittlerer Bereich 106 des Handle-Substrats 102, der eine höhere Konzentration von BMDs 104 als die defektarmen Bereiche 108a und 108b hat. Bei einigen Ausführungsformen können sich die defektarmen Bereiche 108a und 108b bis zu einer Tiefe d1 bzw. d2 in das Handle-Substrat 102 erstrecken, die etwa 50 nm bzw. 50 µm beträgt.
  • Mit dem zweiten thermischen Prozess 714 werden auch Größen der zweiten Mehrzahl von Bulk-Mikrodefekten (702 von 7B) vergrößert, um eine Mehrzahl von Bulk-Makrodefekten (BMDs) 104 mit Größen 105 zu erzeugen. Bei einigen Ausführungsformen betragen die Größen 105 etwa 2 nm bis etwa 100 nm. Bei einigen Ausführungsformen wird bei dem zweiten thermischen Prozess 714 das Handle-Substrat 102 mit Argon- und/oder Wasserstoffgas bei einer Temperatur von etwa 1100 °C bis etwa 1200 °C für eine Dauer von etwa 1 Stunde bis etwa 16 Stunden behandelt. Bei anderen Ausführungsformen kann bei dem zweiten thermischen Prozess 714 das Handle-Substrat 102 bei einer Temperatur von weniger als 1100 °C oder mehr als 1200 °C für eine Dauer von weniger als 1 Stunde oder mehr als 16 Stunden behandelt werden.
  • Wie in der Schnittansicht 800 von 8 gezeigt ist, wird eine erste Isolierschicht 110a entlang einer oder mehreren Oberflächen des Handle-Substrats 102 hergestellt. Bei einigen Ausführungsformen wird die erste Isolierschicht 110a so hergestellt, dass sie eine Oberseite 102t des Handle-Substrats 102 vollständig bedeckt. Bei einigen weiteren Ausführungsformen wird die erste Isolierschicht 110a so hergestellt, dass sie das Handle-Substrat 102 vollständig umschließt. Bei diesen Ausführungsformen wird die erste Isolierschicht 110a so hergestellt, dass sie sich zusammenhängend um einen äußeren Rand des Handle-Substrats 102 erstreckt. Bei einigen Ausführungsformen weist die erste Isolierschicht 110a Siliziumoxid, Siliziumoxidnitrid oder dergleichen auf. Bei einigen Ausführungsformen wird die erste Isolierschicht 110a mit einer Dicke Tfi' von etwa 0,2 µm bis 2,0 µm, von etwa 0,2 µm bis 1,1 µm, von etwa 1,1 µm bis 2,0 µm oder mit anderen geeigneten Werten hergestellt.
  • Bei einigen Ausführungsformen kann die erste Isolierschicht 110a mit einem thermischen Oxidationsprozess hergestellt werden. Zum Beispiel kann die erste Isolierschicht 110a mit einem Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (z. B. O2) oder einem anderen Gas als ein Oxidationsmittel hergestellt werden. Als ein weiteres Beispiel kann die erste Isolierschicht 110a mit einem Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel hergestellt werden. Bei einigen Ausführungsformen wird die erste Isolierschicht 110a bei Temperaturen von etwa 800 °C bis etwa 1100 °C, von etwa 800 °C bis etwa 950 °C, von etwa 950 °C bis etwa 1100 °C oder mit anderen geeigneten Werten hergestellt. Bei anderen Ausführungsformen kann die erste Isolierschicht 110a durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden.
  • Bei einigen Ausführungsformen kann vor der Herstellung der ersten Isolierschicht 110a ein erster Nassreinigungsprozess an dem Handle-Substrat 102 durchgeführt werden. Bei einigen Ausführungsformen kann der erste Nassreinigungsprozess dadurch durchgeführt werden, dass das Handle-Substrat 102 für etwa 30 s bis etwa 120 s mit einer ersten Nassreinigungslösung, die 1%ige Fluorwasserstoffsäure enthält, anschließend für etwa 15 s bis etwa 120 s mit einer zweiten Nassreinigungslösung, die Ozon und vollentsalztes Wasser enthält, und zum Schluss für etwa 15 s bis etwa 120 s mit einer dritten Nassreinigungslösung, die vollentsalztes Wasser, Ammoniakwasser und wässriges Wasserstoffperoxid enthält, behandelt wird.
  • Wie in der Schnittansicht 900 von 9 gezeigt ist, wird ein Opfersubstrat 902 bereitgestellt. Bei einigen Ausführungsformen weist das Opfersubstrat 902 ein Halbleitermaterial, wie etwa Silizium, Germanium oder dergleichen, auf. Bei einigen Ausführungsformen wird das Opfersubstrat 902 mit p- oder n-Dotanden dotiert. Bei einigen Ausführungsformen kann das Opfersubstrat 902 einen spezifischen Widerstand von weniger als etwa 0,02 Ωcm haben. Bei einigen Ausführungsformen kann der spezifische Widerstand etwa 0,01 Ωcm bis etwa 0,02 Ωcm betragen. Bei anderen Ausführungsformen kann der spezifische Widerstand kleiner als etwa 0,01 Ωcm sein. Bei einigen Ausführungsformen hat das Opfersubstrat 902 einen niedrigeren spezifischen Widerstand als das Handle-Substrat 102. Bei einigen Ausführungsformen beträgt eine Dicke Tss des Opfersubstrats 902 etwa 700 µm bis etwa 800 µm oder etwa 750 µm bis etwa 800 µm, oder sie hat andere geeignete Werte.
  • Auf dem Opfersubstrat 902 wird eine Vorrichtungsschicht 904 hergestellt. Die Vorrichtungsschicht 904 hat eine Dicke Td. Bei einigen Ausführungsformen kann die Dicke Td etwa 2 µm bis etwa 9 µm betragen. Bei einigen Ausführungsformen kann die Dicke Td kleiner als oder gleich etwa 5 µm sein. Bei einigen Ausführungsformen weist die Vorrichtungsschicht 904 ein Halbleitermaterial, wie etwa Silizium, Germanium, oder dergleichen, auf. Bei einigen Ausführungsformen weist die Vorrichtungsschicht 904 das gleiche Halbleitermaterial wie das Opfersubstrat 902 auf, sie hat die gleiche Dotierungsart wie das Opfersubstrat 902, und/oder sie hat eine niedrigere Dotierungskonzentration als das Opfersubstrat 902. Zum Beispiel kann das Opfersubstrat 902 P+-monokristallines Silizium sein oder aufweisen, während die Vorrichtungsschicht 904 P-monokristallines Silizium sein oder aufweisen kann. Bei einigen Ausführungsformen hat die Vorrichtungsschicht 904 einen niedrigen spezifischen Widerstand. Der niedrige spezifische Widerstand kann zum Beispiel größer als der des Opfersubstrats 902 sein. Außerdem kann der niedrige spezifische Widerstand zum Beispiel kleiner als 8 Ωcm, 10 Ωcm oder 12 Ωcm sein und/oder kann zum Beispiel etwa 8 Ωcm bis etwa 12 Ωcm, etwa 8 Ωcm bis etwa 10 Ωcm oder etwa 10 Ωcm bis etwa 12 Ωcm betragen oder kann andere geeignete Werte haben. Bei einigen Ausführungsformen kann als ein Verfahren zum Herstellen der Vorrichtungsschicht 904 Molekularstrahlepitaxie (MBE), Dampfphasenepitaxie (VPE), Flüssigphasenepitaxie (LPE), ein anderer geeigneter Epitaxieprozess oder eine Kombination davon verwendet werden.
  • Bei einigen Ausführungsformen werden nach dem Herstellen der Vorrichtungsschicht 904 auf dem Opfersubstrat 902 die Vorrichtungsschicht 904 und das Opfersubstrat 902 mit einem zweiten Nassreinigungsprozess gereinigt. Bei einigen Ausführungsformen kann der zweite Nassreinigungsprozess dadurch durchgeführt werden, dass die Vorrichtungsschicht 904 und das Opfersubstrat 902 für etwa 30 s bis etwa 120 s mit einer ersten Nassreinigungslösung, die 1%ige Fluorwasserstoffsäure enthält, anschließend für etwa 15 s bis etwa 120 s mit einer zweiten Nassreinigungslösung, die Ozon und vollentsalztes Wasser enthält, und zum Schluss für etwa 15 s bis etwa 120 s mit einer dritten Nassreinigungslösung, die vollentsalztes Wasser, Ammoniakwasser und wässriges Wasserstoffperoxid enthält, behandelt werden.
  • Wie in der Schnittansicht 1000 von 10 gezeigt ist, werden die Vorrichtungsschicht 904 und das Opfersubstrat 902 strukturiert, um Teile der Vorrichtungsschicht 904 und des Opfersubstrats 902 in Randbereichen 1002 zu entfernen. Durch Entfernen von Teilen der Vorrichtungsschicht 904 und des Opfersubstrats 902 in den Randbereichen 1002 wird verhindert, dass während eines späteren Schleif- und/oder nasschemischen Ätzprozesses Defekte (z. B. Risse, Splitter usw.) in der Vorrichtungsschicht 904 und dem Opfersubstrat 902 entstehen. Durch das Strukturieren entsteht eine Stufe 1004 an einem Rand des Opfersubstrats 902. Die Stufe 1004 wird von dem Opfersubstrat 902 definiert. Bei einigen Ausführungsformen (nicht dargestellt) erstreckt sich die Stufe 1004 in einer geschlossenen Schleife um einen Außenumfang des Opfersubstrats 902. Bei einigen Ausführungsformen hat die Stufe 1004 eine Breite W von etwa 0,8 mm bis etwa 1,4 mm, von etwa 0,8 mm bis etwa 1,0 mm, von etwa 1,0 mm bis etwa 1,2 mm oder mit anderen geeigneten Werten. Bei einigen Ausführungsformen ist die Stufe 1004 unter einer Oberseite der Vorrichtungsschicht 904 mit einer Strecke D von etwa 30 µm bis etwa 120 µm, von etwa 30 µm bis etwa 75 µm, von etwa 70 µm bis etwa 120 µm oder mit anderen geeigneten Werten ausgespart.
  • Bei einigen Ausführungsformen erfolgt das Strukturieren durch Ätzen der Vorrichtungsschicht 904 und des Opfersubstrats 902 entsprechend einer Maske 1006, die über der Vorrichtungsschicht 904 hergestellt wird. Bei einigen Ausführungsformen weist die Maske 1006 Siliziumnitrid, Siliziumoxid, ein Fotoresist und/oder dergleichen auf. Bei einigen Ausführungsformen weist die Maske 1006 Siliziumoxid auf, das mit einem Abscheidungsverfahren, z. B. PVD, plasmaunterstützte chemische Aufdampfung (PECVD), metallorganische CVD (MOCVD) oder dergleichen, abgeschieden wird. Bei diesen Ausführungsformen kann das Siliziumoxid mit einem PECVD-Prozess bei einer Temperatur von etwa 200 °C bis etwa 400 °C abgeschieden werden. Bei anderen Ausführungsformen kann das Siliziumoxid mit einem PECVD-Prozess bei einer Temperatur von etwa 350 °C bis etwa 400 °C, von etwa 250 °C bis etwa 350 °C oder mit anderen geeigneten Werten abgeschieden werden. Bei einigen Ausführungsformen kann das Siliziumoxid mit einer Dicke von etwa 50 nm bis etwa 300 nm
    abgeschieden werden. Bei einigen weiteren Ausführungsformen kann das Siliziumoxid mit einer Dicke von etwa 50 nm bis etwa 1000 nm, von etwa 100 nm bis etwa 200 nm oder mit anderen geeigneten Werten abgeschieden werden.
  • Nach Beendigung des Strukturierungsprozesses wird die Maske 1006 entfernt, und die Vorrichtungsschicht 904 und das Opfersubstrat 902 werden gereinigt, um Ätzrückstände und/oder andere unerwünschte Nebenprodukte zu entfernen, die bei der Durchführung der Strukturierung entstanden sind. Bei einigen Ausführungsformen kann die Maske 1006 durch Behandeln mit 1%iger Fluorwasserstoffsäure für eine Dauer von etwa 180 s bis etwa 600 s entfernt werden. Bei einigen Ausführungsformen kann das Opfersubstrat 902 mit einem dritten Nassreinigungsprozess gereinigt werden, der so durchgeführt werden, dass die Vorrichtungsschicht 904 und das Opfersubstrat 902 für etwa 30 s bis etwa 120 s mit einer ersten Nassreinigungslösung, die 1%ige Fluorwasserstoffsäure enthält, anschließend für etwa 15 s bis etwa 120 s mit einer zweiten Nassreinigungslösung, die vollentsalztes Wasser, Ammoniakwasser und wässriges Wasserstoffperoxid enthält, und zum Schluss für etwa 15 s bis etwa 120 s mit einer dritten Nassreinigungslösung, die vollentsalztes Wasser, Salzsäure und wässriges Wasserstoffperoxid enthält, behandelt werden.
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, wird eine zweite Isolierschicht 110b entlang einer Oberseite 904t der Vorrichtungsschicht 904 hergestellt. Bei einigen Ausführungsformen wird die zweite Isolierschicht 110b so hergestellt, dass sie die Oberseite 904t der Vorrichtungsschicht 904 vollständig bedeckt. Bei einigen Ausführungsformen weist die zweite Isolierschicht 110b Siliziumoxid und/oder ein anderes geeignetes Dielektrikum auf. Bei einigen Ausführungsformen wird die zweite Isolierschicht 110b aus dem gleichen dielektrischen Material wie die erste Isolierschicht 110a hergestellt. Bei einigen Ausführungsformen beträgt eine Dicke Tsi' der zweiten Isolierschicht 110b etwa 0 nm bis etwa 600 nm. Bei einigen Ausführungsformen kann die zweite Isolierschicht 110b mit einem Abscheidungsverfahren (z. B. CVD, PVD oder dergleichen) hergestellt werden. Bei anderen Ausführungsformen kann die zweite Isolierschicht 110b mit einem Mikrowellen-Plasma-Oxidationsprozess hergestellt werden. Zum Beispiel kann die zweite Isolierschicht 110b mit einem Mikrowellen-Plasmaprozess hergestellt werden. Bei einigen Ausführungsformen kann der Plasmaprozess bei einer Temperatur von etwa 300 °C bis etwa 400 °C durchgeführt werden. Bei einigen Ausführungsformen kann für den Plasmaprozess Wasserstoff, Helium, Sauerstoff oder dergleichen als eine Gasquelle verwendet werden.
  • Bei einigen Ausführungsformen (nicht dargestellt) kann die zweite Isolierschicht 110b so hergestellt werden, dass sie das Opfersubstrat 902 und die Vorrichtungsschicht 904 vollständig umschließt. Bei diesen Ausführungsformen kann die zweite Isolierschicht 110b mit einem thermischen Oxidationsprozess hergestellt werden. Zum Beispiel kann die zweite Isolierschicht 110b mit einem Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (z. B. O2), Wasserstoffgas, Heliumgas oder dergleichen hergestellt werden. Als ein weiteres Beispiel kann die zweite Isolierschicht 110b mit einem Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel hergestellt werden. Bei einigen Ausführungsformen wird die zweite Isolierschicht 110b bei Temperaturen von etwa 750 °C bis etwa 1100 °C, von etwa 750 °C bis etwa 925 °C, von etwa 925 °C bis etwa 1100 °C oder mit anderen geeigneten Werten hergestellt.
  • Wie in der Schnittansicht 1200 von 12 gezeigt ist, wird das Opfersubstrat 902 an das Handle-Substrat 102 gebondet, sodass sich die Vorrichtungsschicht 904 zwischen dem Handle-Substrat 102 und dem Opfersubstrat 902 befindet. Durch den Bondprozess wird die erste Isolierschicht 110a mit der zweiten Isolierschicht 110b in Kontakt gebracht. Dann wird in einer Bearbeitungskammer, die auf einem niedrigen Druck (z. B. einem Druck von etwa 0,0001 mbar bis etwa 150 mbar) gehalten wird, die erste Isolierschicht 110a mit der zweiten Isolierschicht 110b in Kontakt gebracht. Bei einigen Ausführungsformen kann der Bondprozess so durchgeführt werden, dass die erste Isolierschicht 110a und die zweite Isolierschicht 110b mit einem Stickstoff-basierten Plasma behandelt werden. Bei einigen Ausführungsformen kann das Stickstoff-basierte Plasma aus Stickstoffgas mit einer Leistung von etwa 50 W bis etwa 200 W erzeugt werden. Bei einigen Ausführungsformen können die erste Isolierschicht 110a und die zweite Isolierschicht 110b für etwa 10 s bis etwa 120 s mit dem Stickstoff-basierten Plasma behandelt werden. Bei einigen Ausführungsformen wird nach der Behandlung mit dem Stickstoff-basierten Plasma ein vierter Nassreinigungsprozess durchgeführt. Der vierte Nassreinigungsprozess kann für etwa 15 s bis etwa 120 s mit einer Nassreinigungslösung durchgeführt werden, die vollentsalztes Wasser, Ammoniakwasser und wässriges Wasserstoffperoxid enthält.
  • Bei einigen Ausführungsformen kann ein Hochtemperatur-Stickstofftemperprozess nach dem vierten Nassreinigungsprozess durchgeführt werden. Der Hochtemperatur-Stickstofftemperprozess erhöht eine Festigkeit von Bindungen zwischen der ersten Isolierschicht 110a und der zweiten Isolierschicht 110b. Der Hochtemperatur-Stickstofftemperprozess kann durch Einleiten eines Stickstoffgases in eine Bearbeitungskammer erfolgen, in der das Opfersubstrat 902 und das Handle-Substrat 102 aufgespannt sind. Bei einigen Ausführungsformen kann der Hochtemperatur-Stickstofftemperprozess bei einer Temperatur von etwa 250 °C bis etwa 450 °C, von etwa 200 °C bis etwa 500 °C oder mit anderen geeigneten Werten durchgeführt werden. Bei einigen Ausführungsformen kann der Hochtemperatur-Stickstofftemperprozess für etwa 30 min bis etwa 240 min, etwa 50 min bis etwa 200 min oder mit einer anderen Dauer bei Atmosphärendruck durchgeführt werden.
  • Wie in der Schnittansicht 1300 von 13 gezeigt ist, wird ein erster Dünnungsprozess durchgeführt. Bei dem ersten Dünnungsprozess werden ein oberer Teil der zweiten Isolierschicht 110b und dann ein oberer Teil des Opfersubstrats 902 entfernt. Bei einigen Ausführungsformen wird der erste Dünnungsprozess in die zweite Isolierschicht 110b und das Opfersubstrat 902 so lange durchgeführt, bis die Vorrichtungsschicht 904 und das Opfersubstrat 902 gemeinsam eine vorgegebene Dicke Tpd haben. Die vorgegebene Dicke Tpd kann zum Beispiel etwa 14 µm bis etwa 50 µm, etwa 20 µm bis etwa 32,5 µm oder etwa 32,5 µm bis etwa 45 µm betragen oder kann andere geeignete Werte haben.
  • Bei einigen Ausführungsformen wird der erste Dünnungsprozess teilweise oder vollständig durch mechanisches Schleifen durchgeführt. Bei einigen Ausführungsformen wird der erste Dünnungsprozess teilweise oder vollständig durch chemisch-mechanisches Polieren (CMP) durchgeführt. Bei einigen Ausführungsformen wird der erste Dünnungsprozess durch mechanisches Schleifen und eine anschließende CMP durchgeführt. Wie vorstehend dargelegt worden ist, wird durch Entfernen des Randbereichs (1102 von 11) ein Entstehen von Randdefekten in dem Randbereich während des Schleifens verhindert.
  • Wie in der Schnittansicht 1400 von 14 gezeigt ist, wird eine Ätzung durchgeführt, um das Opfersubstrat (902 von 14) zu entfernen. Bei einigen Ausführungsformen wird durch die Ätzung außerdem ein Teil der zweiten Isolierschicht 110b auf Seitenwänden der Vorrichtungsschicht 904 entfernt. Darüber hinaus werden bei einigen Ausführungsformen bei der Ätzung Seitenwände 904s der Vorrichtungsschicht 904 seitlich geätzt. Durch das seitliche Ätzen können die Seitenwände 904s der Vorrichtungsschicht 904 zum Beispiel gewölbt und/oder konkav sein. Nach Beendigung der Ätzung kann die Dicke Td der Vorrichtungsschicht 904 zum Beispiel etwa 0,6 µm bis etwa 9,5 µm, etwa 1,8 µm bis etwa 7,8 µm, etwa 5,05 µm bis etwa 9,5 µm betragen oder kann andere geeignete Werte haben.
  • Bei einigen Ausführungsformen wird die Ätzung unter Verwendung von Fluorwasserstoffsäure, Salpetersäure und Essigsäure (HNA), eines anderen Nassätzmittels, eines Trockenätzmittels oder eines anderen Ätzmittels durchgeführt. Bei der HNA-Ätzung kann das Opfersubstrat 902 zum Beispiel mit einer chemischen Lösung geätzt werden, die Fluorwasserstoffsäure, Salpetersäure und Essigsäure enthält. Bei einigen Ausführungsformen kann auf Grund der unterschiedlichen Dotierungskonzentrationen des Opfersubstrats 902 und der Vorrichtungsschicht 904 die Ätzung mit einer höheren Geschwindigkeit für das Opfersubstrat 902 als für die Vorrichtungsschicht 904 erfolgen. Durch die unterschiedlichen Ätzraten kann die Dicke Td der Vorrichtungsschicht 904 quer über die gesamte Vorrichtungsschicht 904 sehr einheitlich sein (sodass z. B. eine Gesamtdickenschwankung von weniger als etwa 50 nm oder 150 nm entsteht). Bei einigen Ausführungsformen nimmt die Gesamtdickenschwankung (TTV) mit der Dicke Td der Vorrichtungsschicht 904 ab. Zum Beispiel kann die TTV weniger als etwa 50 nm betragen, wenn die Dicke Td der Vorrichtungsschicht 904 weniger als etwa 300 nm beträgt, und die TTV kann größer als etwa 50 nm aber kleiner als etwa 150 nm sein, wenn die Dicke Td der Vorrichtungsschicht 904 größer als etwa 300 nm ist.
  • Wie in der Schnittansicht 1500 von 15 gezeigt ist, wird die Vorrichtungsschicht 904 strukturiert, um Randteile 904e der Vorrichtungsschicht 904 zu entfernen. Bei einigen Ausführungsformen werden bei dem Entfernen der Randteile 904e der Vorrichtungsschicht 904 seitlich etwa 1,4 µm bis etwa 2,3 µm der Vorrichtungsschicht 904 entfernt. Durch das Entfernen der Randteile 904e werden außerdem Randdefekte von der Vorrichtungsschicht 904 verringert. Bei einigen Ausführungsformen werden durch das Strukturieren außerdem die Seitenwände 904s der Vorrichtungsschicht 904 weiter seitlich ausgespart. Bei einigen Ausführungsformen sind nach dem Entfernen der Randteile 904e die Seitenwände 904s der Vorrichtungsschicht 904 mit einem seitlichen Bauelement-Aussparungsbetrag LRd jeweils seitlich von Seitenwänden des Handle-Substrats 102 ausgespart.
  • Bei einigen Ausführungsformen erfolgt das Strukturieren durch Ätzen der Vorrichtungsschicht 904 entsprechend einer Maske 1502, die über der Vorrichtungsschicht 904 hergestellt wird. Die Maske 1502 kann zum Beispiel Siliziumnitrid, Siliziumoxid, ein anderes Hartmaskenmaterial, ein Fotoresist, ein anderes Maskenmaterial oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen kann die Maske 1502 eine Schicht aus Oxid und eine darüber befindliche Schicht aus Fotoresist aufweisen. Bei diesen Ausführungsformen kann die Schicht aus Oxid mit einem Abscheidungsverfahren (z. B. PVD, CVD, PECVD oder dergleichen) mit einer Dicke von etwa 10 nm bis etwa 30 nm abgeschieden werden. Anschließend kann das Fotoresist durch Schleuderbeschichtung mit einer Dicke von etwa 1 µm bis etwa 8 µm abgeschieden werden. Die Vorrichtungsschicht 904 kann mit einer Trockenätzung oder einer anderen Ätzung geätzt werden, die zum Beispiel auf der ersten Isolierschicht 110a und der zweiten Isolierschicht 110b enden kann. Nach der Beendigung des Strukturierungsprozesses kann die Maske 1502 entfernt werden. Bei einigen Ausführungsformen kann ein Fotoresistmaterial in der Maske 1502 durch Plasma-Ablösung, Fluorwasserstoffsäure oder dergleichen entfernt werden. Bei einigen Ausführungsformen kann die Maske 1502 mit einem O2-Plasma behandelt werden (z. B. wenn die Maske 1502 ein Fotoresist ist oder aufweist). Bei einigen Ausführungsformen kann die Maske 1502 für 120 s bis 240 s mit Fluorwasserstoffsäure behandelt werden (z. B. wenn die Maske 1502 ein Oxid ist oder aufweist).
  • Wie in der Schnittansicht 1600 von 16 gezeigt ist, wird ein zweiter Dünnungsprozess in die Vorrichtungsschicht 904 durchgeführt, um die Dicke Td der Vorrichtungsschicht 904 zu reduzieren. Bei verschiedenen Ausführungsformen kann nach dem zweiten Dünnungsprozess die Vorrichtungsschicht 904 eine Dicke Td von etwa 0,3 µm bis etwa 8,0 µm, von etwa 0,3 µm bis etwa 4,15 µm oder von etwa 4,15 µm bis etwa 8,0 µm haben und/oder kann größer als etwa 0,3 µm, 1,0 µm, 2,0 µm, 5,0 µm oder 8,0 µm sein oder kann andere geeignete Werte haben. Die Vorrichtungsschicht 904, die erste Isolierschicht 110a, die zweite Isolierschicht 110b und das Handle-Substrat 102 definieren gemeinsam ein SOI-Substrat 101. Bei einigen Ausführungsformen erfolgt der zweite Dünnungsprozess durch mechanisches Schleifen, CMP oder dergleichen.
  • Bei einigen Ausführungsformen wird nach dem zweiten Dünnungsprozess ein fünfter Nassreinigungsprozess durchgeführt, um Ätzrückstände und/oder andere unerwünschte Nebenprodukte zu entfernen, die bei dem Strukturieren entstanden sind. Bei einigen Ausführungsformen wird bei dem fünften Nassreinigungsprozess Oxid entfernt, das während des Strukturierens auf der Vorrichtungsschicht 904 entstanden ist. Bei einigen Ausführungsformen wird der fünfte Nassreinigungsprozess dadurch durchgeführt, dass die Vorrichtungsschicht 904 für etwa 30 s bis etwa 120 s mit einer ersten Nassreinigungslösung, die 1%ige Fluorwasserstoffsäure enthält, anschließend für etwa 15 s bis etwa 120 s mit einer zweiten Nassreinigungslösung, die vollentsalztes Wasser, Ammoniakwasser und wässriges Wasserstoffperoxid enthält, und zum Schluss für etwa 15 s bis etwa 120 s mit einer dritten Nassreinigungslösung, die vollentsalztes Wasser, Salzsäure und wässriges Wasserstoffperoxid enthält, behandelt wird.
  • Wie in der Schnittansicht 1700 von 17 gezeigt ist, wird ein Epitaxieprozess 1704 durchgeführt, um eine Vorrichtungsschicht 112 mit einer erhöhten Dicke herzustellen. Mit dem Epitaxieprozess 1704 wird eine Epitaxialschicht 1702 auf der Vorrichtungsschicht 904 hergestellt, sodass eine Vorrichtungsschicht 112 entsteht. Die Epitaxialschicht 1702 kann mit einer Dicke von etwa 0,2 µm bis etwa 6 µm hergestellt werden. Die resultierende Vorrichtungsschicht 112 kann eine Dicke von etwa 5 µm bis etwa 10 µm haben. Bei einigen Ausführungsformen kann der Epitaxieprozess 1704 bei einer Temperatur von etwa 1100 °C bis etwa 1200 °C durchgeführt werden. Auf Grund der hohen strukturellen Integrität des Handle-Substrats 102 (die auf der relativ hohen Dichte der BMDs 104 in dem mittleren Bereich 106 des Handle-Substrats 102 basiert), wird die Entstehung von Gleitlinien durch die hohe Temperatur des Epitaxieprozesses verhindert.
  • Wie in der Schnittansicht 1800 von 18 gezeigt ist, wird eine Mehrzahl von Transistorbauelementen 402 in der Vorrichtungsschicht 112 hergestellt. Bei einigen Ausführungsformen umfasst ein Verfahren zum Herstellen der Transistorbauelemente 402 ein Abscheiden einer dielektrischen Schicht über der Vorrichtungsschicht 112 sowie ein Abscheiden einer leitfähigen Schicht so, dass sie die dielektrische Schicht bedeckt. Die leitfähige Schicht und die dielektrische Schicht werden strukturiert (z. B. mit einem fotolithografischen oder Ätzprozess), um eine Gateelektrode 408 und eine dielektrische Gateschicht 406 herzustellen. Wenn die Gateelektrode 408 an der richtigen Stelle ist, können Dotanden in die Vorrichtungsschicht 112 implantiert werden, um leicht dotierte Teile der Source-/Drain-Bereiche 404a und 404b zu definieren.
  • Bei einigen Ausführungsformen können die mehreren Transistorbauelemente 402 durch Isolationsstrukturen 403 voneinander getrennt werden. Bei einigen Ausführungsformen können die Isolationsstrukturen 403 flache Grabenisolationsstrukturen (STIs) sein. Bei diesen Ausführungsformen können die Isolationsstrukturen 403 durch Ätzen der Vorrichtungsschicht 112 hergestellt werden, um Gräben in der Vorrichtungsschicht 112 zu definieren. Die Gräben können dann mit einem oder mehreren dielektrischen Materialien gefüllt werden. Bei einigen Ausführungsformen kann nach dem Ätzen der Vorrichtungsschicht 112 ein Hochtemperatur-Temperprozess durchgeführt werden, um Schäden zu reparieren, die während des Ätzprozesses entstanden sind. Bei einigen Ausführungsformen kann der Hochtemperatur-Temperprozess bei einer Temperatur von mehr als 1000 °C durchgeführt werden. Bei einigen Ausführungsformen kann der Hochtemperatur-Temperprozess für eine Dauer von mehr als 1 Stunde durchgeführt werden. Wegen der hohen strukturellen Integrität des Handle-Substrats 102 (auf Grund der relativ hohen Dichte der BMDs 104 in dem mittleren Bereich 106 des Handle-Substrats 102) wird die Entstehung von Gleitlinien durch die hohe Temperatur des Temperprozesses verhindert.
  • Wie in der Schnittansicht 1900 von 19 gezeigt ist, wird eine dielektrische Struktur 410 über der Vorrichtungsschicht 112 hergestellt. In der dielektrischen Struktur 410 wird eine Mehrzahl von Verbindungsschichten 412 bis 416 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Struktur 410 eine Mehrzahl von aufeinandergestapelten Zwischenebenendielektrikum-Schichten (ILD-Schichten) 410a bis 4100 umfassen, die über der Vorrichtungsschicht 112 hergestellt sind. Bei einigen Ausführungsformen (nicht dargestellt) werden die mehreren aufeinandergestapelten ILD-Schichten durch Ätzstoppschichten (nicht dargestellt) getrennt. Bei einigen Ausführungsformen kann die Mehrzahl von Verbindungsschichten 412 bis 416 leitfähige Kontakte 412, Verbindungsdrähte 414 und Verbindungsdurchkontaktierungen 416 umfassen. Die Mehrzahl von Verbindungsschichten 412 bis 416 kann wie folgt hergestellt werden: Herstellen einer der einen oder der mehreren ILD-Schichten (z. B. eines Oxids, eines Low-k-Dielektrikums oder eines Ultra-low-k-Dielektrikums) über der Vorrichtungsschicht 112; selektives Ätzen der ILD-Schicht, um eine Durchkontaktierungsöffnung und/oder einen Graben in der ILD-Schicht zu definieren; Abscheiden eines leitfähigen Materials (z. B. Kupfer, Aluminium usw.) in der Durchkontaktierungsöffnung und/oder dem Graben; und Durchführen eines Planarisierungsprozesses (z. B. einer chemisch-mechanischen Planarisierung).
  • 20 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 2000 zum Herstellen eines SOI-Substrats mit einem Handle-Substrat, das einen mittleren Bereich mit einer Mehrzahl von BMDs aufweist, die zwischen defektarmen Bereichen angeordnet sind.
  • Das Verfahren 2000 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als denen ausgeführt werden, die hier dargestellt und/oder beschrieben werden. Darüber hinaus sind möglicherweise nicht alle dargestellten Schritte erforderlich, um hier einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren. Außerdem können ein oder mehrere der hier beschriebenen Schritte in nur einem Schritt oder in mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In einem Schritt 2002 wird eine Mehrzahl von Bulk-Makrodefekten in einem mittleren Bereich eines Handle-Substrats erzeugt. Der mittlere Bereich des Handle-Substrats ist vertikal von defektarmen Bereichen umschlossen, die eine Konzentration von Bulk-Mikrodefekten haben, die niedriger als die des mittleren Bereichs ist (z. B. etwa gleich null ist). Bei einigen Ausführungsformen kann die Mehrzahl von Bulk-Makrodefekten entsprechend Schritten 2004 bis 2008 erzeugt werden.
  • In dem Schritt 2004 wird eine Mehrzahl von Bulk-Mikrodefekten in einem Handle-Substrat erzeugt. Die 6A und 6B zeigen Schnittansichten 600 und 602 einiger Ausführungsformen, die dem Schritt 2004 entsprechen. Die 7A und 7B zeigen Schnittansichten 700 und 706 einiger alternativer Ausführungsformen, die dem Schritt 2004 entsprechen.
  • In dem Schritt 2006 werden Größen der Mehrzahl von Bulk-Mikrodefekten vergrößert, um eine Mehrzahl von Bulk-Makrodefekten in dem Handle-Substrat zu erzeugen. Bei einigen Ausführungsformen können die Größen der Mehrzahl von Bulk-Mikrodefekten dadurch vergrößert werden, dass die Bulk-Mikrodefekte mit einem thermischen Prozess (der z. B. eine Temperatur von mehr als etwa 1000 °C, mehr als etwa 1100 °C oder mit anderen geeigneten Werten hat) behandelt werden. 6C zeigt eine Schnittansicht 610 einiger Ausführungsformen, die dem Schritt 2006 entspricht. 7C zeigt eine Schnittansicht 712 einiger alternativer Ausführungsformen, die dem Schritt 2006 entspricht.
  • In dem Schritt 2008 werden einige der Bulk-Makrodefekte aus den defektarmen Bereichen entfernt, die entlang Außenflächen des Handle-Substrats angeordnet sind. 6D zeigt eine Schnittansicht 614 einiger Ausführungsformen, die dem Schritt 2008 entspricht. 7C zeigt eine Schnittansicht 712 einiger alternativer Ausführungsformen, die dem Schritt 2008 entspricht.
  • In einem Schritt 2010 wird eine erste Isolierschicht auf dem Handle-Substrat hergestellt. 8 zeigt eine Schnittansicht 800 einiger Ausführungsformen, die dem Schritt 2010 entspricht.
  • In einem Schritt 2012 wird eine Vorrichtungsschicht auf einem Opfersubstrat hergestellt. 9 zeigt eine Schnittansicht 900 einiger Ausführungsformen, die dem Schritt 2012 entspricht.
  • In einem Schritt 2014 wird eine zweite Isolierschicht auf dem Opfersubstrat und der Vorrichtungsschicht hergestellt. 11 zeigt eine Schnittansicht 1100 einiger Ausführungsformen, die dem Schritt 2014 entspricht.
  • In einem Schritt 2016 wird das Handle-Substrat an die Vorrichtungsschicht und das Opfersubstrat gebondet. 12 zeigt eine Schnittansicht 1200 einiger Ausführungsformen, die dem Schritt 2016 entspricht.
  • In einem Schritt 2018 wird das Opfersubstrat entfernt, um die Vorrichtungsschicht freizulegen. 13 zeigt eine Schnittansicht 1300 einiger Ausführungsformen, die dem Schritt 2013 entspricht.
  • In einem Schritt 2020 wird eine Epitaxialschicht auf der Vorrichtungsschicht hergestellt. Durch das Herstellen der Epitaxialschicht auf der Vorrichtungsschicht entsteht eine Vorrichtungsschicht mit einer vergrößerten Dicke. 17 zeigt eine Schnittansicht 1700 einiger Ausführungsformen, die dem Schritt 2020 entspricht.
  • In einem Schritt 2022 wird ein Transistorbauelement in der Vorrichtungsschicht hergestellt. Bei einigen Ausführungsformen werden die Transistorbauelemente entsprechend Schritten 2024 bis 2028 hergestellt.
  • In dem Schritt 2024 werden Isolationsstrukturen in der Vorrichtungsschicht hergestellt. Bei einigen Ausführungsformen werden die Isolationsstrukturen in einem Graben hergestellt, der in die Vorrichtungsschicht geätzt wird. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 2024 entspricht.
  • In dem Schritt 2026 wird ein Temperprozess an der Vorrichtungsschicht durchgeführt. Mit dem Temperprozess werden Schäden durch das Ätzen der Vorrichtungsschicht repariert. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 2026 entspricht.
  • In dem Schritt 2028 wird eine Gatestruktur über der Vorrichtungsschicht hergestellt. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 2028 entspricht.
  • In einem Schritt 2030 werden Source- und Drain-Bereiche in der Vorrichtungsschicht hergestellt. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 2030 entspricht.
  • In einem Schritt 2032 werden Verbindungsschichten in einer dielektrischen Struktur über der Vorrichtungsschicht hergestellt. 19 zeigt eine Schnittansicht 1900 einiger Ausführungsformen, die dem Schritt 2032 entspricht.
  • Somit betrifft bei einigen Ausführungsformen die vorliegende Erfindung ein Verfahren zum Herstellen eines SOI-Substrats, das ein Handle-Substrat mit einer hohen strukturellen Integrität aufweist, das eine unerwünschte Waferdeformation (Durchbiegung) minimiert. Das SOI-Substrat weist ein Handle-Substrat mit einem mittleren Bereich mit einer relativ hohen Konzentration von Bulk-Makrodefekten (BMDs) auf. Die relativ hohe Konzentration (z. B. höher als etwa 1 × 108 BMDs/cm3) und große Größen (z. B. größer als etwa 2 nm) der BMDs bewirken eine geringere Durchbiegung (z. B. eine höhere Steifigkeit) des Handle-Wafers auf Grund von Oxid und/oder Luft in den BMDs.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen einer Halbleiterstruktur. Das Verfahren weist die folgenden Schritte auf: Erzeugen einer Mehrzahl von Bulk-Mikrodefekten in einem Handle-Substrat; Vergrößern von Größen der Mehrzahl von Bulk-Mikrodefekten, um eine Mehrzahl von Bulk-Makrodefekten (BMDs) in dem Handle-Substrat zu erzeugen; Entfernen einiger der Mehrzahl von BMDs aus einem ersten defektarmen Bereich und einem zweiten defektarmen Bereich, die entlang gegenüberliegenden Flächen des Handle-Substrats angeordnet sind; Herstellen einer Isolierschicht auf dem Handle-Substrat; und Herstellen einer Vorrichtungsschicht mit einem Halbleitermaterial auf der Isolierschicht, wobei der erste und der zweite defektarme Bereich einen mittleren Bereich des Handle-Substrats, der eine höhere Konzentration der Mehrzahl von BMDs als der erste und der zweite defektarme Bereich hat, vertikal umschließen. Bei einigen Ausführungsformen hat die Mehrzahl von BMDs erste Größen, die um etwa 1000 % bis etwa 20000 % größer als zweite Größen der Mehrzahl von Bulk-Mikrodefekten sind. Bei einigen Ausführungsformen haben die mehreren BMDs jeweils eine Größe, die etwa 3 nm bis etwa 100 nm beträgt. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Durchführen eines ersten thermischen Prozesses an dem Handle-Substrat, um die Mehrzahl von Bulk-Mikrodefekten zu erzeugen; und Durchführen eines zweiten thermischen Prozesses an dem Handle-Substrat, um die Größen der Mehrzahl von Bulk-Mikrodefekten in dem Handle-Substrat zu vergrößern, um die Mehrzahl von BMDs zu erzeugen. Bei einigen Ausführungsformen wird der erste thermische Prozess bei einer ersten Höchsttemperatur durchgeführt, und der zweite thermische Prozess wird bei einer zweiten Höchsttemperatur durchgeführt, die höher als die erste Höchsttemperatur ist. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin ein Behandeln des Handle-Substrats in einer Umgebung mit einem Argon- oder einem Wasserstoffgas, um einige der Mehrzahl von BMDs aus dem Handle-Substrat zu entfernen und um den ersten und den zweiten defektarmen Bereich zu erzeugen. Bei einigen Ausführungsformen hat der mittlere Bereich eine Konzentration von BMDs, die etwa 8 × 108 BMDs/cm3 bis etwa 9 × 109 BMDs/cm3 beträgt. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Durchführen eines ersten thermischen Prozesses an dem Handle-Substrat, um eine Anzahl von Bulk-Mikrodefekten in dem Handle-Substrat von einer ersten von null verschiedenen Anzahl auf eine zweite von null verschiedene Anzahl zu erhöhen; und Durchführen eines zweiten thermischen Prozesses an dem Handle-Substrat, um die Größen der Mehrzahl von Bulk-Mikrodefekten in dem Handle-Substrat zu vergrößern, um die Mehrzahl von BMDs zu erzeugen. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Herstellen der Vorrichtungsschicht auf einem Opfersubstrat; Durchführen eines Bondprozesses, um die Vorrichtungsschicht und das Opfersubstrat an das Handle-Substrat zu bonden; und Entfernen des Opfersubstrats von der Vorrichtungsschicht nach dem Durchführen des Bondprozesses. Bei einigen Ausführungsformen wird die Isolierschicht so hergestellt, dass sie sich zusammenhängend um äußere Ränder des Handle-Substrats erstreckt.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines Halbleiter-auf-Isolator(SOI)-Substrats. Das Verfahren weist die folgenden Schritte auf: Durchführen eines ersten thermischen Prozesses, um eine Mehrzahl von Bulk-Mikrodefekten in einem Handle-Substrat zu erzeugen; Durchführen eines zweiten thermischen Prozesses, um eine Mehrzahl von Bulk-Makrodefekten (BMDs) in dem Handle-Substrat durch Vergrößern von Größen der Mehrzahl von Bulk-Mikrodefekten zu erzeugen; Durchführen eines dritten thermischen Prozesses, um einige der Mehrzahl von BMDs aus einem ersten defektarmen Bereich und einem zweiten defektarmen Bereich, die entlang gegenüberliegenden Flächen des Handle-Substrats angeordnet sind, zu entfernen; Herstellen einer Isolierschicht auf dem Handle-Substrat; und Herstellen einer Vorrichtungsschicht mit einem Halbleitermaterial auf der Isolierschicht. Bei einigen Ausführungsformen umschließen der erste und der zweite defektarme Bereich vertikal einen mittleren Bereich, der eine höhere Konzentration von BMDs als der erste und der zweite defektarme Bereich hat. Bei einigen Ausführungsformen wird der erste thermische Prozess bei einer ersten Temperatur in einem ersten Bereich von etwa 500 °C bis etwa 800 °C durchgeführt, der zweite thermische Prozess wird bei einer zweiten Temperatur in einem zweiten Bereich von etwa 1050 °C bis etwa 1150 °C durchgeführt, und der dritte thermische Prozess wird bei einer dritten Temperatur in einem dritten Bereich von etwa 1100 °C bis etwa 1200 °C durchgeführt. Bei einigen Ausführungsformen erstrecken sich der erste defektarme Bereich und der zweite defektarme Bereich jeweils in das Handle-Substrat bis zu Tiefen, die etwa 50 nm bis etwa 100 µm betragen. Bei einigen Ausführungsformen sind der zweite thermische Prozess und der dritte thermische Prozess ein und derselbe thermische Prozess.

Claims (15)

  1. Verfahren (2000) zum Herstellen einer Halbleiterstruktur (100) mit den folgenden Schritten: Erzeugen (2004) einer Mehrzahl von Bulk-Mikrodefekten (604) in einem Handle-Substrat (102); Vergrößern (2006) von Größen der Mehrzahl von Bulk-Mikrodefekten (604), um eine Mehrzahl von Bulk-Makrodefekten, BMDs (104), in dem Handle-Substrat (102) zu erzeugen; Entfernen (2008) einiger der Mehrzahl von BMDs (104) aus einem ersten defektarmen Bereich (108a) und einem zweiten defektarmen Bereich (108b), die entlang entgegengesetzter Flächen des Handle-Substrats (102) angeordnet sind; Herstellen (2010) einer Isolierschicht (110) auf dem Handle-Substrat (102); und Herstellen (2012) einer Vorrichtungsschicht (112) mit einem Halbleitermaterial auf der Isolierschicht (110), wobei die Isolierschicht (110) die Vorrichtungsschicht (112) von dem Handle-Substrat (102) trennt; wobei der erste (108a) und der zweite (108b) defektarme Bereich einen mittleren Bereich (106) des Handle-Substrats (102), der eine höhere Konzentration der Mehrzahl von BMDs (104) als der erste (108a) und der zweite (108b) defektarme Bereich hat, vertikal umschließen.
  2. Verfahren (2000) nach Anspruch 1, wobei die Mehrzahl von BMDs (104) erste Größen hat, die um etwa 1000 % bis etwa 20000 % größer als zweite Größen der Mehrzahl von Bulk-Mikrodefekten (604) sind.
  3. Verfahren (2000) nach Anspruch 1 oder 2, wobei die Mehrzahl von BMDs (104) jeweils eine Größe haben, die etwa 3 nm bis etwa 100 nm beträgt.
  4. Verfahren (2000) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Durchführen eines ersten thermischen Prozesses an dem Handle-Substrat (102), um die Mehrzahl von Bulk-Mikrodefekten (604) zu erzeugen; und Durchführen eines zweiten thermischen Prozesses an dem Handle-Substrat (102), um die Größen der Mehrzahl von Bulk-Mikrodefekten (604) in dem Handle-Substrat (102) zu vergrößern, um die Mehrzahl von BMDs (104) zu erzeugen.
  5. Verfahren (2000) nach Anspruch 4, wobei der erste thermische Prozess bei einer ersten Höchsttemperatur durchgeführt wird und der zweite thermische Prozess bei einer zweiten Höchsttemperatur durchgeführt wird, die höher als die erste Höchsttemperatur ist.
  6. Verfahren (2000) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Behandeln des Handle-Substrats (102) in einer Umgebung mit einem Argongas oder einem Wasserstoffgas, um einige der Mehrzahl von BMDs (104) aus dem Handle-Substrat (102) zu entfernen und um den ersten (108a) und den zweiten (108b) defektarmen Bereich zu erzeugen.
  7. Verfahren (2000) nach einem der vorhergehenden Ansprüche, wobei der mittlere Bereich (106) eine Konzentration von BMDs (104) hat, die etwa 8 × 108 BMDs/cm3 bis etwa 9 × 109 BMDs/cm3 beträgt.
  8. Verfahren (2000) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Durchführen eines ersten thermischen Prozesses an dem Handle-Substrat (102), um eine Anzahl von Bulk-Mikrodefekten (604) in dem Handle-Substrat (102) von einer ersten von null verschiedenen Anzahl auf eine zweite von null verschiedene Anzahl zu erhöhen; und Durchführen eines zweiten thermischen Prozesses an dem Handle-Substrat (102), um die Größen der Mehrzahl von Bulk-Mikrodefekten (604) in dem Handle-Substrat (102) zu vergrößern, um die Mehrzahl von BMDs (104) zu erzeugen.
  9. Verfahren (2000) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Herstellen (2012) der Vorrichtungsschicht (112) auf einem Opfersubstrat (902); Durchführen eines Bondprozesses, um die Vorrichtungsschicht (112) und das Opfersubstrat (902) an das Handle-Substrat (102) zu bonden; und Entfernen des Opfersubstrats (902) von der Vorrichtungsschicht (112) nach dem Durchführen des Bondprozesses.
  10. Verfahren (2000) nach einem der vorhergehenden Ansprüche, wobei die Isolierschicht (110) so hergestellt wird, dass sie sich zusammenhängend um äußere Ränder des Handle-Substrats (102) erstreckt.
  11. Verfahren (2000) zum Herstellen eines Halbleiter-auf-Isolator-Substrats (101) mit den folgenden Schritten: Durchführen (2004) eines ersten thermischen Prozesses, um eine Mehrzahl von Bulk-Mikrodefekten (604) in einem Handle-Substrat (102) zu erzeugen; Durchführen (2006) eines zweiten thermischen Prozesses, um eine Mehrzahl von Bulk-Makrodefekten, BMDs (104), in dem Handle-Substrat (102) durch Vergrößern von Größen der Mehrzahl von Bulk-Mikrodefekten (604) zu erzeugen; Durchführen (2008) eines dritten thermischen Prozesses, um einige der Mehrzahl von BMDs (104) aus einem ersten defektarmen Bereich (108a) und einem zweiten defektarmen Bereich (108b), die entlang entgegengesetzter Flächen des Handle-Substrats (102) angeordnet sind, zu entfernen; Herstellen (2010) einer Isolierschicht (110) auf dem Handle-Substrat (102); und Herstellen (2012) einer Vorrichtungsschicht (112) mit einem Halbleitermaterial auf der Isolierschicht (110), wobei die Isolierschicht (110) die Vorrichtungsschicht (112) von dem Handle-Substrat (102) trennt.
  12. Verfahren (2000) nach Anspruch 11, wobei der erste (108a) und der zweite (108b) defektarme Bereich vertikal einen mittleren Bereich (106) umschließen, der eine höhere Konzentration von BMDs (104) als der erste (108a) und der zweite (108b) defektarme Bereich hat.
  13. Verfahren (2000) nach Anspruch 11 oder 12, wobei der erste thermische Prozess bei einer ersten Temperatur in einem ersten Bereich von etwa 500 °C bis etwa 800 °C durchgeführt wird, der zweite thermische Prozess bei einer zweiten Temperatur in einem zweiten Bereich von etwa 1050 °C bis etwa 1150 °C durchgeführt wird und der dritte thermische Prozess bei einer dritten Temperatur in einem dritten Bereich von etwa 1100 °C bis etwa 1200 °C durchgeführt wird.
  14. Verfahren (2000) nach einem der Ansprüche 11 bis 13, wobei sich der erste (108a) defektarme Bereich und der zweite (108b) defektarme Bereich jeweils in das Handle-Substrat (102) bis zu Tiefen erstrecken, die etwa 50 Nanometer bis etwa 100 Mikrometer betragen.
  15. Verfahren (2000) nach einem der Ansprüche 11 bis 14, wobei der zweite thermische Prozess und der dritte thermische Prozess ein und derselbe thermische Prozess sind.
DE102020107236.8A 2019-09-30 2020-03-17 Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats Active DE102020107236B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962907960P 2019-09-30 2019-09-30
US62/907,960 2019-09-30
US16/812,533 2020-03-09
US16/812,533 US11710656B2 (en) 2019-09-30 2020-03-09 Method of forming semiconductor-on-insulator (SOI) substrate

Publications (2)

Publication Number Publication Date
DE102020107236A1 DE102020107236A1 (de) 2021-04-01
DE102020107236B4 true DE102020107236B4 (de) 2023-05-04

Family

ID=74872974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020107236.8A Active DE102020107236B4 (de) 2019-09-30 2020-03-17 Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats

Country Status (5)

Country Link
US (1) US20220336265A1 (de)
KR (1) KR20230118539A (de)
CN (1) CN112582331A (de)
DE (1) DE102020107236B4 (de)
TW (1) TWI752561B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3112239B1 (fr) * 2020-07-03 2022-06-24 Soitec Silicon On Insulator Substrat support pour structure soi et procede de fabrication associe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138601A1 (en) 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
US20100078767A1 (en) 2008-09-29 2010-04-01 Park Jung-Goo Silicon wafer and fabrication method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4189041B2 (ja) * 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
EP1114454A2 (de) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silizium auf isolator struktur aus einem einkristallsilizium mit niedriger fehlerdichte
EP1423871A2 (de) * 2001-06-22 2004-06-02 MEMC Electronic Materials, Inc. Verfahren zur herstellung einer silizium-auf-isolator struktur mit intrinsischem gettern durch ionenimplantierung
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP2007287860A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP5207706B2 (ja) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9899297B1 (en) * 2016-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a through-silicon via and manufacturing method thereof
US10395981B2 (en) * 2017-10-25 2019-08-27 Globalfoundries Inc. Semiconductor device including a leveling dielectric fill material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138601A1 (en) 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
US20100078767A1 (en) 2008-09-29 2010-04-01 Park Jung-Goo Silicon wafer and fabrication method thereof

Also Published As

Publication number Publication date
KR20230118539A (ko) 2023-08-11
US20220336265A1 (en) 2022-10-20
DE102020107236A1 (de) 2021-04-01
CN112582331A (zh) 2021-03-30
TW202115791A (zh) 2021-04-16
TWI752561B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
DE60036410T2 (de) Methoden zur herstellung einer feldeffekttransistor-struktur mit teilweise isolierten source/drain-übergängen
DE102018124749B4 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69303764T2 (de) SOI-Scheibe für BICMOS mit dünnen und dicken SOI-Siliziumgebieten
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
DE102004012241A1 (de) Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume
DE102006062829B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
US20180315837A1 (en) Finfet device with a reduced width
DE69033602T2 (de) Verfahren zur Herstellung von Isolationsstrukturen mit variabler Breite
DE102020107236B4 (de) Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102020120509A1 (de) Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
US5763314A (en) Process for forming isolation regions in an integrated circuit
DE102017117959B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102015122639A1 (de) Halbleiteranordnung mit vergrabener anodischer oxidstruktur und herstellungsverfahren
DE69937106T2 (de) Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat
DE102011052523A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE19910886B4 (de) Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente
DE102020110778B4 (de) Halbleiterwafer mit vorrichtungen mit unterschiedlicher dicke der oberen schicht
JPH05304202A (ja) 半導体装置の製造方法
DE112019004877T5 (de) Halbleitervorrichtung und produktionsverfahren für eine halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102020008223

Country of ref document: DE

R020 Patent grant now final