DE102020120509A1 - Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung - Google Patents

Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung Download PDF

Info

Publication number
DE102020120509A1
DE102020120509A1 DE102020120509.0A DE102020120509A DE102020120509A1 DE 102020120509 A1 DE102020120509 A1 DE 102020120509A1 DE 102020120509 A DE102020120509 A DE 102020120509A DE 102020120509 A1 DE102020120509 A1 DE 102020120509A1
Authority
DE
Germany
Prior art keywords
substrate
concentration
layer
insulating layer
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020120509.0A
Other languages
English (en)
Inventor
Cheng-ta Wu
Chia-Ta Hsieh
Kuo Wei Wu
Ying Ling Tseng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020120509A1 publication Critical patent/DE102020120509A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Anmeldung betreffen ein Verfahren zur Bildung eines Halbleiter-auf-Isolator-Substrats (SOI-Substrat) mit einer dicken Vorrichtungsschicht und einer dicken Isolierschicht. In manchen Ausführungsformen umfasst das Verfahren Bilden einer Isolierschicht, die ein Handhabungssubstrat aufweist, und epitaktisches Bilden einer Vorrichtungsschicht auf einem Opfersubstrat. Das Opfersubstrat ist an ein Handhabungssubstrat gebondet, sodass die Vorrichtungsschicht und die Isolierschicht zwischen dem Opfer- und Handhabungssubstrat liegen, und das Opfersubstrat wird entfernt. Das Entfernen umfasst Durchführen einer Ätzung in das Opfersubstrat, bis die Vorrichtungsschicht erreicht ist. Da die Vorrichtungsschicht durch Epitaxie gebildet und zu dem Handhabungssubstrat übertragen wird, kann die Vorrichtungsschicht mit einer großen Dicke gebildet werden. Weiter, da die Epitaxie nicht von der Dicke der Isolierschicht beeinflusst ist, kann die Isolierschicht mit einer großen Dicke gebildet werden.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung ist eine nicht vorläufige Anmeldung, die die Priorität der vorläufigen US-Patentanmeldung Seriennr. 62/907,976 , eingereicht am 30. September 2019 mit dem Titel „METHOD FOR FORMING A SEMICONDUCTOR -ON-INSULATOR (SOI) SUBSTRATE“, beansprucht. Der Inhalt dieser vorläufigen US Patentanmeldung wird durch Bezugnahme in die vorliegende Anmeldung aufgenommen.
  • ALLGEMEINER STAND DER TECHNIK
  • Integrierte Schaltungen werden üblicherweise auf Bulk-Halbleitersubstraten gebildet. In den letzten Jahren sind Halbleiter-auf-Isolator-Substrate (SOI-Substrate) als Alternative zu Bulk-Halbleitersubstraten in Erscheinung getreten. Ein SOI-Substrat umfasst ein Handhabungssubstrat, eine Isolierschicht, die über dem Handhabungssubstrat liegt, und eine Vorrichtungsschicht, die über der Isolierschicht liegt. Unter anderen führt ein SOI-Substrat zu verringerter Streukapazität, verringertem Leckstrom, verringertem Latch-up und verbesserter Halbleitervorrichtungsleistung (z.B. geringerem Leistungsverbrauch und höherer Schaltgeschwindigkeit).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen eines Halbleiter-auf-Isolator-Substrats (SOI-Substrat) mit einem Getter-Material, das in der Isolierschicht angeordnet ist.
    • 2A-2I veranschaulichen Querschnittsansichten, die verschiedene Getter-Konzentrationsprofile des SOI-Substrats von 1 zeigen.
    • 3 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen eines SOI-Substrats mit einem Getter-Material, das in der Isolierschicht angeordnet ist.
    • 4 veranschaulicht eine Querschnittsansicht, die ein Getter-Konzentrationsprofil des SOI-Substrats von 3 zeigt.
    • 5 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen eines SOI-Substrats mit einem Getter-Material, das in der Isolierschicht angeordnet ist.
    • 6 veranschaulicht eine Querschnittsansicht, die ein Getter-Konzentrationsprofil des SOI-Substrats von 5 zeigt.
    • 7 veranschaulicht eine Draufsicht mancher Ausführungsformen des SOI-Substrats von 1.
    • 8 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen einer Halbleiterstruktur, in der das SOI-Substrat von 1 Anwendung findet.
    • 9 veranschaulicht eine Herstellungsmethode gemäß manchen Ausführungsformen von 1 und 2A-2I.
    • 10 veranschaulicht eine Herstellungsmethode gemäß manchen Ausführungsformen von 3 und 4.
    • 11 veranschaulicht eine Herstellungsmethode gemäß manchen Ausführungsformen von 5 und 6.
    • 12-23 veranschaulichen verschiedene Ausführungsformen von Verfahren zur Bildung von SOI-Substraten.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale dieser Offenbarung vor. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal gebildet sein können, so dass das erste und zweite Merkmal nicht in direktem Kontakt sein mögen. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder - buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt selbst kein Verhältnis zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen fest.
  • Ferner können raumbezogene Begriffe, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „oberer“ und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung beinhalten. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden.
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung betreffen Verfahren zur Bildung eines SOI-Substrats und für Chips, die ein solches SOI-Substrat aufweisen. Wie aus manchen Aspekten der vorliegenden Offenbarung hervorgeht, weisen manche SOI-Substrate eine Isolierschicht auf, die mobile Metallkontaminanten, wie Natrium und/oder Kalium enthält. Diese mobilen Metallkontaminanten können unbeabsichtigt während Bearbeitung in die Isolierschicht des SOI-Substrats eindringen und neigen dazu, einen höheren Leckstrom herbeizuführen und/oder eine Durchbruchspannung in der Isolierschicht zu verringern. Zur Milderung der Wirkungen dieser Metallkontaminanten weisen somit manche Aspekte der vorliegenden Offenbarung ein SOI-Substrat auf, wo die Isolierschicht mit einem Getter-Material mit einem Getter-Konzentrationsprofil verstärkt ist. Das Getter-Material kann ein Halogen, wie zum Beispiel Fluor (F) oder Chlor (Cl), enthalten. Das Getter-Material bindet an die mobilen Metallkontaminanten, um Stromleckage zu verringern und/oder eine Durchbruchspannung in der Isolierschicht zu erhöhen. Somit bindet die Gegenwart des Getter-Materials in der Isolierschicht diese Metallkontaminanten, wodurch Leckstrom verringert wird und/oder die Durchbruchspannung der Isolierschicht erhöht wird.
  • Unter Bezugnahme auf 1 ist eine Querschnittsansicht 100 mancher Ausführungsformen eines SOI-Substrats 102 bereitgestellt. Das SOI-Substrat 102 weist ein Handhabungssubstrat 104, eine Isolierschicht 106, die über dem Handhabungssubstrat 104 liegt, und eine Vorrichtungsschicht 108, die über der Isolierschicht 106 liegt, auf. Die Isolierschicht 106 trennt das Handhabungssubstrat 104 von der Vorrichtungsschicht 108. Die Isolierschicht 106 weist ein oberes Isoliergebiet 106u auf, das eine obere Oberfläche 104u des Handhabungssubstrats 104 bedeckt, um die obere Oberfläche 104u des Handhabungssubstrats 104 von der Vorrichtungsschicht 108 zu trennen. In manchen Ausführungsformen weist die Isolierschicht 106 auch ein unteres Isoliergebiet 106l auf, das eine untere Oberfläche 104l des Handhabungssubstrats 104 bedeckt, und Seitenwandisoliergebiete 106s, die Seitenwände 104s des Handhabungssubstrats 104 bedecken. In manchen Ausführungsformen hat das obere Isoliergebiet 106u eine erste Dicke 11, wie zwischen der oberen Oberfläche 104u des Handhabungssubstrats 104 und der Vorrichtungsschicht 108 gemessen, während das untere Isoliergebiet 106l und Seitenwandisoliergebiete 106s eine zweite Dicke t2 haben. In manchen Ausführungsformen ist die erste Dicke 11 größer als die zweite Dicke t2.
  • In manchen Ausführungsformen von 1 weist die Isolierschicht 106 ein Getter-Material mit einem Getter-Konzentrationsprofil auf. Das Getter-Material kann ein Halogen, wie zum Beispiel Fluor (F) oder Chlor (Cl) enthalten. Das Getter-Material bindet an mobile Metallkontaminanten, wie Alkalimetalle, enthaltend Natrium (Na) und/oder Kalium (K), die in der Isolierschicht 106 während der Herstellung und/oder Bearbeitung des SOI-Substrats entstehen. Ohne das Getter-Material würden diese Metallkontaminanten einen höheren Leckstrom herbeiführen und/oder eine Durchbruchspannung in der Isolierschicht 106 verringern. Daher bindet die Gegenwart des Getter-Materials in der Isolierschicht 106 diese Metallkontaminanten, wodurch Leckstrom verringert und/oder die Durchbruchspannung der Isolierschicht erhöht wird.
  • In manchen Fällen können die Ausführungsformen von 1 gemäß 9 gebildet werden, wobei eine erste Isolierschicht 902 um ein Handhabungssubstrat 104 gebildet ist und eine zweite Isolierschicht 904 um ein Vorrichtungssubstrat 108 gebildet ist. Das Handhabungssubstrat 104 und das Vorrichtungssubstrat 108 werden dann aneinander gebondet (906), sodass die erste Isolierschicht 902 und zweite Isolierschicht 904 miteinander in Kontakt gelangen, um das obere Isoliergebiet 106u, Seitenwandisoliergebiete 106s und das untere Isoliergebiet 106l einzurichten. In manchen Ausführungsformen werden Seitenwandabschnitte und ein oberer Oberflächenabschnitt der zweiten Isolierschicht 904 um das Vorrichtungssubstrat 108 entfernt, zum Beispiel durch einen Ätz- und einen chemisch-mechanischen Planarisierungs- oder Schleifbetrieb (ganz rechter Abschnitt von 9). Insbesondere können in 9 mindestens eine der ersten Isolierschicht 902 und der zweiten Isolierschicht 904 gebildet werden, um ein Getter-Material mit einem Getter-Konzentrationsprofil aufzuweisen. Daher weist in manchen Ausführungsformen nur die erste Isolierschicht 902 ein Getter-Material auf, während die zweite Isolierschicht 904 kein Getter-Material aufweist; während in anderen Ausführungsformen nur die zweite Isolierschicht 904 ein Getter-Material aufweist, während die erste Isolierschicht 902 kein Getter-Material aufweist. In weiteren anderen Ausführungsformen weisen sowohl die erste Isolierschicht 902 als auch die zweite Isolierschicht 904 ein Getter-Material auf.
  • Bei Betrachtung von 1 gemeinsam mit 9 ist erkennbar, dass das Getter-Konzentrationsprofil verschiedene Formen annehmen kann, abhängig von der Implementierung, wie nun in 2A-2I beschrieben ist. 2A-2I zeigen verschiedene nicht einschränkende Beispiele von Getter-Konzentrationsprofilen, die verschiedenen Ausführungsformen von 1 entsprechen, die in Übereinstimmung mit 9 hergestellt wurden.
  • In 2A-2C weisen sowohl die erste Isolierschicht 902, die das Handhabungssubstrat 104 umgibt, als auch die zweite Isolierschicht 904, die das Vorrichtungssubstrat 108 umgibt, Getter-Material auf. In 2A-2C, weist die erste Isolierschicht 902, die das Handhabungssubstrat 104 umgibt, ein erstes Getter-Konzentrationsprofil auf, das im Allgemeinen um ein zentrales Gebiet des Handhabungssubstrats 104 symmetrisch ist. Somit weist die erste Isolierschicht 902 das erste Getter-Konzentrationsprofil auf, das ein oberes Gebiet mit einem oberen Getter-Konzentrationsprofil 202 und ein unteres Gebiet mit einem unteren Getter-Konzentrationsprofil 204 aufweist. Die zweite Isolierschicht 904, die das Vorrichtungssubstrat 108 umgibt, weist ein zweites Getter-Konzentrationsprofil 206 auf, das dasselbe oder ein anderes wie das erste Getter-Konzentrationsprofil sein kann. Somit richten in den Beispielen von 2A-2C das obere Gebiet der ersten Isolierschicht 902 und der zweiten Isolierschicht 904 gemeinsam das obere Isoliergebiet 106u von 1 ein.
  • Insbesondere hat in 2A ein gesamtes Getter-Konzentrationsprofil für das obere Isoliergebiet 106u eine erste Spitzenkonzentration 208 an einer ersten Grenzfläche 105, eine zweite Spitzenkonzentration 208 an einer zweiten Grenzfläche 107 und eine Talspiegelkonzentration 210 an einer Stelle zwischen der ersten Grenzfläche und der zweiten Grenzfläche. In dem Beispiel von 2A ist die erste Spitzenkonzentration 208 gleich der zweiten Spitzenkonzentration 208 und die Talspiegelkonzentration 210 ist kleiner als jede der ersten Spitzenkonzentration 208 und der zweiten Spitzenkonzentration 208. Das untere Gebiet der ersten Isolierschicht 106l hat ein Getter-Konzentrationsprofil 204, das im Allgemeinen mit dem Getter-Konzentrationsprofil 202 des oberen Isoliergebiets 106u der ersten Isolierschicht 902 symmetrisch ist. In manchen Ausführungsformen reichen die erste Spitzenkonzentration 208 und die zweite Spitzenkonzentration 208 jeweils von 1 × 1018 Atome/cm3 bis 5 × 1021 Atome/cm3 von Chlor oder Fluor und die Talspiegelkonzentration 210 reicht von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 von Chlor oder Fluor. Dieses Getter-Konzentrationsprofil 204 stellt eine hohe Konzentration von Chlor- und/oder Fluoratomen an den Grenzflächen 108/106 und 104/106 bereit. Diese Chlor- und/oder Fluorionen sind mobile Metallionen und verringern die Quelle von Metallionen an den Grenzflächen (z.B. Na+ (Ion) + Cl- (Ion) --> NaCl (stabile Verbindung)) und verringern dadurch die Grenzflächenleckage und verbessern die Durchbruchspannung der ersten Isolierschicht 902.
  • In 2B hat ein gesamtes Getter-Konzentrationsprofil für das obere Isoliergebiet 106u wieder eine erste Spitzenkonzentration 212 an der ersten Grenzfläche 105, eine zweite Spitzenkonzentration 212 an der zweiten Grenzfläche 107 und eine Talspiegelkonzentration 216 an einer Stelle zwischen der ersten Grenzfläche 105 und der zweiten Grenzfläche 107. In 2B jedoch hat das gesamte Getter-Konzentrationsprofil eine maximale Spitzenkonzentration 214 an einem zentralen Gebiet des oberen Isoliergebiets 106u. Defekte in den Grenzflächen neigen dazu, Metallionen einzufangen, was zu einem Leckpfad führt. Die Konzentration [Cl][F] in 2A hat eine höhere Wahrscheinlichkeit, Metallionen in Defekten an den Grenzflächen einzufangen und verbessert somit die Durchbruchspannung des oberen Isoliergebiets 106u. In dem Beispiel von 2A ist die erste Spitzenkonzentration 212 gleich der zweiten Spitzenkonzentration 212 und die Talspiegelkonzentration 216 ist kleiner als sowohl die erste Spitzenkonzentration 212 als auch die zweite Spitzenkonzentration 212. Das untere Isoliergebiet 106l der ersten Isolierschicht 902 hat ein Getter-Konzentrationsprofil 204, das wieder mit dem Getter-Konzentrationsprofil 202 des oberen Isoliergebiets 106u der ersten Isolierschicht 902 im Allgemeinen symmetrisch ist. In manchen Ausführungsformen reichen die erste Spitzenkonzentration 212 und die zweite Spitzenkonzentration 212 jeweils von 1 × 1018 Atome/cm3 bis 5 × 1021 Atome/cm3 von Chlor oder Fluor und die Talspiegelkonzentration 216 reicht von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 von Chlor oder Fluor.
  • In 2C hat ein gesamtes Getter-Konzentrationsprofil für das obere Isoliergebiet 106u wieder eine erste Spitzenkonzentration 218 an der ersten Grenzfläche 105, eine zweite Spitzenkonzentration 218 an der zweiten Grenzfläche 107 und eine Talspiegelkonzentration 220 an einer Stelle zwischen der ersten Grenzfläche 105 und der zweiten Grenzfläche 107. In 2C jedoch hat das gesamte Getter-Konzentrationsprofil eine maximale Spitzenkonzentration 218 an einem zentralen Gebiet des oberen Isoliergebiets 106u, wobei die maximale Spitzenkonzentration 218 bei dem zentralen Gebiet gleich der ersten Spitzenkonzentration 218 und der zweiten Spitzenkonzentration 218 ist. Das untere Isoliergebiet 106l der ersten Isolierschicht 902 hat ein Getter-Konzentrationsprofil 204, das wieder im Allgemeinen mit dem Getter-Konzentrationsprofil 202 für das obere Isoliergebiet 106u der ersten Isolierschicht 902 symmetrisch ist. In anderen Ausführungsformen können die erste und zweite Spitzenkonzentration und Talspiegelkonzentration jeweils gleich sein und die Chlor- oder Fluorkonzentration kann über dem oberen Isoliergebiet 106u, dem unteren Isoliergebiet 106l und/oder der ersten Isolierschicht 902 und/oder der zweiten Isolierschicht 904 flach sein. In manchen Ausführungsformen reichen die erste Spitzenkonzentration 218 und die zweite Spitzenkonzentration 218 jeweils von 1 × 1018 Atome/cm3 bis 5 × 1021 Atome/cm3 von Chlor oder Fluor und die Talspiegelkonzentration 220 reicht von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 von Chlor oder Fluor.
  • In 2D-2F weist nur die erste Isolierschicht 902 Getter-Material auf und die zweite Isolierschicht 904 weist kein Getter-Material auf. Dies kann Bearbeitung des Vorrichtungssubstrats 108 straffen und stellt dadurch eine gute Lösung in mancher Hinsicht dar, da die Bearbeitung gestrafft wird, während weiterhin ein SOI-Substrat mit verringerter Leckage und verstärktem Spannungsdurchbruch bereitgestellt wird, da das Getter-Material Metallkontaminanten bindet, die andernfalls Leckage und/oder Durchbruchspannung nachteilig beeinflussen könnten. In 2D ist die erste Spitzenkonzentration 222 größer als die zweite Spitzenkonzentration 224 und eine Talspiegelkonzentration 226 ist kleiner als sowohl die erste Spitzenkonzentration 222 als auch die zweite Spitzenkonzentration 224. In 2E ist die erste Spitzenkonzentration 228 kleiner als die zweite Spitzenkonzentration 230 und eine Talspiegelkonzentration 232 ist kleiner als sowohl die erste Spitzenkonzentration 228 als auch die zweite Spitzenkonzentration 230. In 2F ist die erste Spitzenkonzentration 234 gleich der zweiten Spitzenkonzentration 234 und eine Talspiegelkonzentration 236 ist kleiner als sowohl die erste Spitzenkonzentration 234 als auch die zweite Spitzenkonzentration 234. In manchen Ausführungsformen reichen die erste Spitzenkonzentration 222, 230, 234 und die zweite Spitzenkonzentration 224, 228 und/oder 234 jeweils von 1 × 1018 Atome/cm3 bis 5 ×
    1021 Atome/cm3 von Chlor oder Fluor und die Talspiegelkonzentration 226, 232 und/oder 236 reicht jeweils von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 von Chlor oder Fluor.
  • In 2G-2I weist nur die zweite Isolierschicht 904 Getter-Material auf und die erste Isolierschicht 902 weist kein Getter-Material auf. Dies kann Bearbeitung des Handhabungssubstrats 104 straffen und stellt dadurch eine gute Lösung in mancher Hinsicht dar, da die Bearbeitung gestrafft wird, während weiterhin ein SOI-Substrat mit verringerter Leckage und verstärktem Spannungsdurchbruch bereitgestellt wird, da das Getter-Material Metallkontaminanten bindet, die andernfalls Leckage und/oder Durchbruchspannung nachteilig beeinflussen könnten. In 2G ist die erste Spitzenkonzentration 238 größer als die zweite Spitzenkonzentration 240 und eine Talspiegelkonzentration 242 ist kleiner als sowohl die erste Spitzenkonzentration 238 als auch die zweite Spitzenkonzentration 240. In 2H ist die erste Spitzenkonzentration 244 kleiner als die zweite Spitzenkonzentration 246 und eine Talspiegelkonzentration 248 ist kleiner als sowohl die erste Spitzenkonzentration 244 als auch die zweite Spitzenkonzentration 246. In 2I ist die erste Spitzenkonzentration 250 gleich der zweiten Spitzenkonzentration 250 und eine Talspiegelkonzentration 252 ist kleiner als sowohl die erste Spitzenkonzentration 250 als auch die zweite Spitzenkonzentration 250. In manchen Ausführungsformen reichen die erste Spitzenkonzentration 238, 246 und/oder 250 und die zweite Spitzenkonzentration 240, 244 und/oder 250 jeweils von 1 × 1018 Atome/cm3 bis 5 ×
    1021 Atome/cm3 von Chlor oder Fluor und die Talspiegelkonzentration 242, 248 und/oder 252 reicht jeweils von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 von Chlor oder Fluor.
  • Unter Bezugnahme nun auf 3 ist eine andere Ausführungsform erkennbar, wo das SOI-Substrat 102 ein Handhabungssubstrat 104, eine Vorrichtungsschicht 108, die über dem Handhabungssubstrat 104 liegt, und eine Isolierschicht 106, die das Handhabungssubstrat 104 von der Vorrichtungsschicht 108 trennt, aufweist. Die Isolierschicht 106 trifft an einer ersten Grenzfläche 107 auf die Vorrichtungsschicht 108 und trifft an einer zweiten Grenzfläche 105 auf das Handhabungssubstrat 104. Die zweite Grenzfläche 105 entspricht einem Punkt, wo die obere Oberfläche 104u des Handhabungssubstrats 104 auf die Isolierschicht 106 trifft.
  • Wie in 4 veranschaulicht, weist in manchen Ausführungsformen von 3 die Isolierschicht 106 ein Getter-Material mit einem Getter-Konzentrationsprofil auf. Das Getter-Konzentrationsprofil hat eine erste Spitzenkonzentration 402 an der ersten Grenzfläche 107, eine zweite Spitzenkonzentration 404 an der zweiten Grenzfläche 105 und eine Talspiegelkonzentration 406 an einer Stelle 408 zwischen der ersten Grenzfläche 105 und der zweiten Grenzfläche 107. Die erste Spitzenkonzentration 402 ist kleiner als die zweite Spitzenkonzentration 404, könnte aber in anderen Ausführungsformen größer als oder gleich der zweiten Spitzenkonzentration 404 sein. Weiter, wie in 4 dargestellt, erstreckt sich in manchen Ausführungsformen von 3 das Getter-Material in einen Abschnitt der Vorrichtungsschicht 108 bei einer ersten Konzentration und erstreckt sich in einen Abschnitt des Handhabungssubstrats 104 bei einer zweiten Konzentration, wobei die erste Konzentration kleiner ist als die zweite Konzentration.
  • In manchen Fällen können die Ausführungsformen von 3-4 gemäß 10 gebildet werden, wobei eine erste Isolierschicht 902 um ein Handhabungssubstrat 104 gebildet wird. Das Handhabungssubstrat 104 und die erste Isolierschicht 902 werden dann an ein Vorrichtungssubstrat 108 (1006) gebondet, sodass die erste Isolierschicht 902 das obere Isoliergebiet 106u, Seitenwandisoliergebiete 106s und das untere Isoliergebiet 106l einrichtet. In manchen Ausführungsformen wird dann ein oberer Oberflächenabschnitt des Vorrichtungssubstrats 108 entfernt, zum Beispiel durch einen Ätz- und/oder einen chemisch-mechanischen Planarisierungs- oder Schleifbetrieb (ganz rechter Abschnitt von 10). Insbesondere kann in 10 die erste Isolierschicht 902 gebildet werden, um ein Getter-Material mit einem Getter-Konzentrationsprofil aufzuweisen, wie in 4 dargestellt. Obwohl 4 ein beispielhaftes Dotierungskonzentrationsprofil zeigt, können alternativ andere beispielhafte Dotierungskonzentrationen, wie zum Beispiel in 2A-2I dargestellt und/oder beschrieben, in 4 verwendet werden.
  • 5 zeigt eine andere Ausführungsform, wo das SOI-Substrat 102 ein Handhabungssubstrat 104, eine Vorrichtungsschicht 108, die über dem Handhabungssubstrat 104 liegt, und eine Isolierschicht 106, die das Handhabungssubstrat 104 von der Vorrichtungsschicht 108 trennt, aufweist. Die Isolierschicht 106 ist zwischen der Vorrichtungsschicht 108 und dem Handhabungssubstrat 104 begrenzt, sodass eine unterste Oberfläche der Isolierschicht 106 einer obersten Oberfläche des Handhabungssubstrats 104 entspricht und eine oberste Oberfläche der Isolierschicht 106 einer untersten Oberfläche der Vorrichtungsschicht 108 entspricht.
  • Wie in 6 veranschaulicht, weist die Isolierschicht 106 in manchen Ausführungsformen von 5 ein Getter-Material mit einem Getter-Konzentrationsprofil auf. Das Getter-Konzentrationsprofil hat eine erste Spitzenkonzentration an der ersten Grenzfläche 105, eine zweite Spitzenkonzentration an der zweiten Grenzfläche 107 und eine Talspiegelkonzentration an einer Stelle zwischen der ersten Grenzfläche 105 und der zweiten Grenzfläche 107. In 6 ist die erste Spitzenkonzentration kleiner als die zweite Spitzenkonzentration.
  • In manchen Fällen können die Ausführungsformen von 5-6 gemäß 11 gebildet sein, wobei eine zweite Isolierschicht 904 um ein Vorrichtungssubstrat 108 gebildet ist. Das Vorrichtungssubstrat 108 und die zweite Isolierschicht 904 werden dann an ein Handhabungssubstrat 104 (1106) gebondet, sodass die zweite Isolierschicht 904 das obere Isoliergebiet 106u einrichtet. In manchen Ausführungsformen werden dann ein oberer Oberflächenabschnitt des Vorrichtungssubstrats 108 und Abschnitte der zweiten Isolierschicht 904 entfernt, zum Beispiel durch einen Ätz- und/oder einen chemisch-mechanischen Planarisierungs- oder Schleifbetrieb (ganz rechter Abschnitt von 11). Insbesondere kann in 11 die zweite Isolierschicht 904 gebildet werden, um ein Getter-Material mit einem Getter-Konzentrationsprofil aufzuweisen, wie in 6 dargestellt. Obwohl 6 ein beispielhaftes Dotierungskonzentrationsprofil zeigt, können alternativ andere beispielhafte Dotierkonzentrationen, wie zum Beispiel in 2A-2I dargestellt und/oder beschrieben, in 6 verwendet werden.
  • Somit wird in jeder von 9-11 ein Handhabungssubstrat 104 empfangen und es wird auch ein Vorrichtungssubstrat 108 empfangen. Zumindest eines des Handhabungssubstrats 104 und des Vorrichtungssubstrats 108 hat eine Isolierschicht, wie das obere Isoliergebiet 106u, zum Beispiel in der Form eines Oxids, an einer seiner Flächen, wobei die Oxidschicht Metallkontaminanten enthält. Zum Beispiel kann das Handhabungssubstrat 104 eine erste Isolierschicht 902 aufweisen und/oder das Vorrichtungssubstrat 108 kann eine zweite Isolierschicht 904 aufweisen, wobei die erste und/oder zweite Isolierschicht 902/904 Metallkontaminanten enthalten können. Das Handhabungssubstrat 104 ist an das Vorrichtungssubstrat 108 derart gebondet, dass die Oxidschicht (das obere Isoliergebiet 106u) das Handhabungssubstrat 104 von dem Vorrichtungssubstrat 108 trennt. Bevor das Handhabungssubstrat 104 an das Vorrichtungssubstrat 108 gebondet wird, wird die Isolierschicht (902 oder 904) einem Gettering-Prozess unterzogen, in dem eine Halogenspezies in der Isolierschicht bereitgestellt wird, um die Metallkontaminanten weg zu gettern. Zum Beispiel kann der Gettering-Prozess während der anfänglichen Bildung der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904 verwendet werden oder kann als ein Reinigungs-/Aufreinigungsprozess verwendet werden, der an der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904 angewendet wird, nachdem diese Schichten gebildet worden sind.
  • In manchen Ausführungsformen umfasst der Gettering-Prozess, die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 einer Atmosphäre auszusetzen, die 0,5 Stunden bis 27 Stunden einer Temperatur im Bereich zwischen 950 °C und 1150 °C ausgesetzt wurde, wobei die Atmosphäre trans-1, 2-Dichlorethylen, Stickstoff und Sauerstoff enthält.
  • In manchen Ausführungsformen haben nach dem Gettering-Prozess die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 ein Chlorkonzentrationsprofil mit einer ersten Spitzenchlorkonzentration im Bereich von 5 × 1018 Atome/cm3 bis 2 × 1021 Atome/cm3 an einem äußeren Oberflächengebiet der Isolierschicht. Die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 haben auch eine minimale Chlorkonzentration kleiner als die erste Spitzenchlorkonzentration in einem Innengebiet der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904.
  • In manchen Ausführungsformen setzt der Gettering-Prozess die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 eine ersten Atmosphäre aus, die 5 Minuten bis 30 Minuten mit einer HCl-Gasströmungsrate zwischen 0,1 Standardliter pro Minute (slm) und
    10 slm, einer Sauerstoffgasströmungsrate zwischen 0,5 slm und 20 slm und einer Stickstoffgasströmungsrate zwischen 1,0 slm und 30 slm auf eine erste Temperatur im Bereich von 700 °C bis 950 °C erwärmt wird. In anderen Ausführungsformen kann die erste Temperatur erhöht werden und von 950 °C bis 1100 °C reichen. Nachdem die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 der ersten Atmosphäre ausgesetzt worden sind, werden die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 einer zweiten Atmosphäre ausgesetzt, die zwischen 0,5 Stunden und 24 Stunden auf eine Temperatur im Bereich von 950 C und 1100 °C erwärmt wird, wobei die zweite Atmosphäre Wasserstoff, Stickstoff und Sauerstoff enthält. In manchen Ausführungsformen haben die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 nach dem Gettering-Prozess an einem äußeren Oberflächengebiet der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904 ein Chlorkonzentrationsprofil mit einer ersten Spitzenchlorkonzentration im Bereich von 5 × 1018 Atome/cm3 bis 2 ×
    1021 Atome/cm3 und in einem Innengebiet der Isolierschicht eine minimale Chlorkonzentration kleiner als die erste Spitzenchlorkonzentration.
  • In manchen Ausführungsformen setzt der Gettering-Prozess die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 5 Minuten bis 30 Minuten einer ersten Atmosphäre aus, die auf eine erste Temperatur von ungefähr 400 °C erwärmt ist, wobei die erste Atmosphäre Fluorgas enthält. Nachdem die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 der ersten Atmosphäre ausgesetzt worden sind, werden die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 0,5 Stunden bis 24 Stunden einer zweiten Atmosphäre ausgesetzt, die auf eine Temperatur im Bereich von 950 °C und 1100 °C erwärmt ist, wobei die zweite Atmosphäre Wasserstoff, Stickstoff und Sauerstoff enthält. In manchen Ausführungsformen haben die erste Isolierschicht 902 und/oder zweite Isolierschicht 904 nach dem Gettering-Prozess ein Fluorkonzentrationsprofil mit einer ersten Spitzenfluorkonzentration im Bereich von 1 × 1018 Atome/cm3 bis 1 × 1020 Atome/cm3 an einem äußeren Oberflächengebiet der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904 und eine minimale Chlorkonzentration kleiner als die erste Spitzenfluorkonzentration in einem Innengebiet der ersten Isolierschicht 902 und/oder zweiten Isolierschicht 904.
  • Die SOI-Substrate, die in 1, 2A-2I und 3-6 veranschaulicht sind, können in verschiedenen Kontexten verwendet werden. Zum Beispiel können die SOI-Substrate mit Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren und anderen Vorrichtungen verwendet werden. Die Hochspannungsvorrichtungen können zum Beispiel Vorrichtungen sein, die bei Spannungen größer als etwa 100 Volt arbeiten. In manchen Ausführungsformen hat das SOI-Substrat 102 ein kreisförmiges oberes Layout und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das SOI-Substrat 102 eine andere Form und/oder andere Dimensionen. Weiter ist in manchen Ausführungsformen das SOI-Substrat 102 ein Halbleiterwafer. Das Handhabungssubstrat 104 kann zum Beispiel monokristallines Silizium, ein anderes Siliziummaterial, ein anderes Halbleitermaterial oder eine beliebige Kombination der zuvor genannten sein oder enthalten.
  • In manchen Ausführungsformen hat das Handhabungssubstrat 104 einen hohen Widerstand und/oder eine niedrige Sauerstoffkonzentration. Der hohe Widerstand kann zum Beispiel größer als etwa 1, 3, 4 oder 9 Kilo-Ohm/Zentimeter (kΩ/cm) sein und/oder kann zum Beispiel etwa 1-4 kΩ/cm, etwa 4-9 kΩ/cm oder etwa 1-9 kΩ/cm sein. Die niedrige Sauerstoffkonzentration kann zum Beispiel kleiner als etwa 1, 2 oder 5 Teile pro Millionen Atome (ppma) sein und/oder kann zum Beispiel zwischen etwa 0,1-2,5 ppma, etwa 2,5-5,0 ppma oder etwa 0,1-5,0 ppma sein. Die niedrige Sauerstoffkonzentration und der hohe Widerstand verringern einzeln Substrat- und/oder Funkfrequenzverlust (RF-Verlust). In manchen Ausführungsformen hat das Handhabungssubstrat 104 einen niedrigen Widerstand. Der niedrige Widerstand verringert Kosten des Handhabungssubstrats 104, kann aber zu erhöhten Substrat- und/oder RF-Verlusten führen. Der niedrige Widerstand kann zum Beispiel kleiner als etwa 8,10 oder 12 Ω/cm sein und/oder kann zum Beispiel zwischen etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In manchen Ausführungsformen ist das Handhabungssubstrat 104 mit p- oder n-Dotierstoffen dotiert. Der Widerstand des Handhabungssubstrats 104 kann zum Beispiel durch eine Dotierkonzentration des Handhabungssubstrats 104 kontrolliert werden. Zum Beispiel kann Erhöhen der Dotierkonzentration Widerstand senken, während Senken der Dotierkonzentration Widerstand erhöhen kann oder umgekehrt. In manchen Ausführungsformen ist eine Dicke Ths des Handhabungssubstrats 104 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer.
  • Die Isolierschicht 106 liegt über dem Handhabungssubstrat 104 und kann zum Beispiel Siliziumoxid, siliziumreiches Oxid (SRO), ein anderes Oxid, ein anderes Dielektrikum oder eine beliebige Kombination der zuvor genannten sein oder enthalten. In manchen Ausführungsformen bedeckt die Isolierschicht 106 eine obere Oberfläche 104us des Handhabungssubstrats 104 vollständig. In manchen Ausführungsformen umschließt die Isolierschicht 106 das Handhabungssubstrat 104 vollständig. Die Isolierschicht 106 hat eine erste Isolatordicke T1 an einer Oberseite des Handhabungssubstrats 104, zwischen der Vorrichtungsschicht 108 und dem Handhabungssubstrat 104. Die erste Isolatordicke T1 ist so groß, dass ein hoher Grad an elektrischer Isolierung zwischen dem Handhabungssubstrat 104 und der Vorrichtungsschicht 108 bereitgestellt wird. Der hohe Grad an elektrischer Isolierung kann zum Beispiel einen verringerten Leckstrom zwischen Vorrichtungen (nicht dargestellt) auf der Vorrichtungsschicht 108 ermöglichen und/oder kann zum Beispiel Leistung der Vorrichtungen erhöhen. In manchen Ausführungsformen ist die erste Isolatordicke T1 etwa 0,2-2,5 Mikrometer, etwa 0,2-1,35 Mikrometer oder etwa 1,35-2,5 Mikrometer und/oder ist größer als etwa 1 oder 2 Mikrometer. In manchen Ausführungsformen hat die Isolierschicht 106 eine zweite Isolatordicke T2 an einem Boden des Handhabungssubstrats 104 und/oder entlang Seitenwänden des Handhabungssubstrats 104. In manchen Ausführungsformen ist die zweite Isolatordicke T2 kleiner als die erste Isolatordicke T1. In manchen Ausführungsformen ist die zweite Isolatordicke T2 etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström.
  • In manchen Ausführungsformen, wie zum Beispiel in 1 oder 3, hat die Isolierschicht 106 abgestufte Profile an SOI-Randabschnitten 102e des SOI-Substrats 102, die jeweils an gegenüberliegenden Seiten des SOI-Substrats 102 liegen. In manchen Ausführungsformen hat die Isolierschicht 106 obere Oberflächen, die an den SOI-Randabschnitten 102e liegen und unter eine Deckfläche der Isolierschicht 106 um ein vertikales Vertiefungsausmaß VRi vertieft sind. Das vertikale Vertiefungsausmaß VRi kann zum Beispiel etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström sein. In manchen Ausführungsformen ist die Summe des vertikalen Vertiefungsausmaßes VRi und der zweiten Isolatordicke T2 gleich oder etwa gleich der ersten Isolatordicke T1. In manchen Ausführungsformen hat die Isolierschicht 106 erste äußere Seitenwände, die an dem Innenrand des SOI-Randabschnitts 102e liegen und die seitlich jeweils von den zweiten äußeren Seitenwänden an einem Außenrand der Isolierschicht 106 durch ein isolatorseitiges laterales Vertiefungsausmaß LRi vertieft sind. Das isolatorseitige Vertiefungsausmaß LRi kann zum Beispiel etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter sein.
  • Die Vorrichtungsschicht 108 liegt über der Isolierschicht 106 und kann zum Beispiel monokristallines Silizium, ein anderes Silizium, ein anderes Halbleitermaterial oder eine beliebige Kombination der zuvor genannten sein oder enthalten. In manchen Ausführungsformen sind die Vorrichtungsschicht 108 und das Handhabungssubstrat 104 dasselbe Halbleitermaterial (z.B. monokristallines Silizium). Die Vorrichtungsschicht 108 hat eine Dicke Td, die groß ist. Die große Dicke der Vorrichtungsschicht 108 kann zum Beispiel eine Bildung großer Halbleiterübergänge (z.B. PN-Übergänge) ermöglichen, von welchen gewisse Vorrichtungen (z.B. NIR-Bildsensoren) abhängen können. In manchen Ausführungsformen ist die Dicke Td der Vorrichtungsschicht 108 dahingehend groß, dass sie größer als etwa 0,2, 0,3, 1,0, 5,0 oder 8,0 Mikrometer ist und/oder dass sie etwa 0,2-8,0 Mikrometer, etwa 0,2-4,0 Mikrometer oder etwa 4,0-8,0 Mikrometer ist. In manchen Ausführungsformen hat die Vorrichtungsschicht 108 Seitenwände, die an dem SOI-Randabschnitt 102e liegen und die jeweils seitlich von Seitenwänden des Handhabungssubstrats 104 um ein vorrichtungsseitiges Vertiefungsausmaß LRd vertieft sind. Das vorrichtungsseitige Vertiefungsausmaß LRd kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,9 Millimeter oder etwa 1,9-2,5 Millimeter sein. Weiter kann das vorrichtungsseitige Vertiefungsausmaß LRd zum Beispiel größer oder gleich wie das isolatorseitige Vertiefungsausmaß LRi sein.
  • Unter Bezugnahme auf 7 ist eine Draufsicht 700 mancher Ausführungsformen des SOI-Substrats 102 von 1 bereitgestellt. Das SOI-Substrat 102 ist kreisförmig und weist mehrere IC-Dies 702 auf, die in einem Gitter über die Vorrichtungsschicht 108 angeordnet sind. Der einfachen Veranschaulichung wegen sind nur manche der IC-Dies 702 mit 702 markiert. In manchen Ausführungsformen ist ein Durchmesser D des SOI-Substrats 102 etwa 150, 200, 300 oder 450 Millimeter. In manchen Ausführungsformen ist eine erste äußere Seitenwand 106sw1 der Isolierschicht 106 seitlich von einer zweiten äußeren Seitenwand 106sw2 der Isolierschicht 106 um ein isolatorseitiges Vertiefungsausmaß LRi vertieft. In manchen Ausführungsformen ist eine Seitenwand 108sw der Vorrichtungsschicht 108 seitlich von einer Seitenwand 104sw (in Phantomlinien dargestellt) des Handhabungssubstrats 104 durch ein vorrichtungsseitiges Vertiefungsausmaß LRd vertieft. Das isolatorseitige Vertiefungsausmaß LRi kann zum Beispiel etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter sein. Das vorrichtungsseitige Vertiefungsausmaß LRd kann zum Beispiel größer als das isolatorseitige Vertiefungsausmaß LRi sein und/oder kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,9 Millimeter oder etwa 1,9-2,5 Millimeter sein.
  • Unter Bezugnahme auf 8 ist eine Querschnittsansicht 800 mancher Ausführungsformen einer Halbleiterstruktur in Übereinstimmung mit 7 bereitgestellt und in welcher das SOI-Substrat 102 von 1 Anwendung findet. Die Halbleiterstruktur weist mehrere Halbleitervorrichtungen 802 auf, die seitlich über der Vorrichtungsschicht 108 beabstandet sind. Die Halbleitervorrichtungen 802 können zum Beispiel Metalloxidhalbleiter-Feldeffekttransistor (MOSFETs), andere Metalloxidhalbleitervorrichtungen (MOS-Vorrichtungen), andere Feldeffekttransistoren mit isoliertem Gate (IGFETs), andere Halbleitervorrichtungen oder eine beliebige Kombination der zuvor genannten sein. Weiter können die Halbleitervorrichtungen 802 zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder eine beliebige Kombination der zuvor genannten sein.
  • In manchen Ausführungsformen weisen die Halbleitervorrichtungen 802 entsprechende Source/Drain-Gebiete 804, entsprechende selektiv leitfähige Kanäle 806, entsprechende Gate-Dielektrikumschichten 808, entsprechende Gate-Elektroden 810 und entsprechende Abstandhalter 812 auf. Der einfachen Veranschaulichung wegen sind nur manche der Source/Drain-Gebiete 804 mit 804 markiert, ist nur einer der selektiv leitfähigen Kanäle 806 mit 806 markiert, ist nur eine der Gate-Dielektrikumschichten 808 mit 808 markiert, ist nur eine der Gate-Elektroden 810 mit 810 markiert und ist nur einer der Abstandhalter 812 mit 812 markiert. Die Source/Drain-Gebiete 804 und die selektiv leitfähigen Kanäle 806 befinden sich in der Vorrichtungsschicht 108. Die Source/Drain-Gebiete 804 befinden sich jeweils an Enden der selektiv leitfähigen Kanäle 806 und jeder der selektiv leitfähigen Kanäle 806 erstreckt sich von einem der Source/Drain-Gebiete 804 zu einem anderen der Source/Drain-Gebiete 804. Die Source/Drain-Gebiete 804 haben eine erste Dotierungsart und grenzen direkt an Abschnitte der Vorrichtungsschicht 108 an, die eine zweite Dotierungsart entgegengesetzt zu der ersten Dotierungsart hat.
  • Die Gate-Dielektrikumschichten 808 liegen jeweils über den selektiv leitfähigen Kanälen 806 und die Gate-Elektroden 810 liegen jeweils über den Gate-Dielektrikumschichten 808. Die Gate-Dielektrikumschichten 808 können zum Beispiel Siliziumoxid und/oder ein anderes dielektrisches Material sein oder enthalten und/oder die Gate-Elektroden 810 können zum Beispiel dotiertes Polysilizium, Metall, ein anderes leitfähiges Material oder eine beliebige Kombination der zuvor genannten sein oder enthalten. Die Abstandhalter 812 liegen über den Source/Drain-Gebieten 804 und kleiden jeweils Seitenwände der Gate-Elektroden 810 und Seitenwände der Gate-Dielektrikumschichten 808 aus. Die Abstandhalter 812 können zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, ein anderes Dielektrikum oder eine beliebige Kombination der zuvor genannten sein oder enthalten.
  • Eine Backend-of-Line-Interconnect-Struktur (BEOL-Interconnect-Struktur) 814 bedeckt das SOI-Substrat 102 und die Halbleitervorrichtungen 802. Die BEOL Interconnect-Struktur 814 weist eine Interconnect-Dielektrikumschicht 816, mehrere Drähte 818 und mehrere Durchkontaktierungen 820 auf. Der einfachen Veranschaulichung wegen sind nur manche der Drähte 818 mit 818 markiert und nur manche der Durchkontaktierungen 820 sind mit 820 markiert. Die Interconnect-Dielektrikumschicht 816 kann zum Beispiel Borphosphosilicatglas (BPSG), Phosphorsilicatglas (PSG), undotiertes Siliziumglas (USG), ein anderes Low κ-Dielektrikum, Siliziumoxid, ein anderes Dielektrikum oder eine beliebige Kombination der zuvor genannten sein oder enthalten. Wie hier verwendet, kann ein Low k-Dieketrikum zum Beispiel ein Dielektrikum mit einer Dielektrizitätskonstante κ kleiner als etwa 3,9, 3, 2 oder 1 sein oder enthalten.
  • Die Drähte 818 und die Durchkontaktierungen 820 sind abwechselnd in der Interconnect-Dielektrikumschicht 816 gestapelt und definieren leitfähige Pfade, die sich zu den Halbleitervorrichtungen 802 erstrecken. Die leitfähigen Pfade können zum Beispiel die Halbleitervorrichtungen 802 elektrisch an andere Vorrichtungen (z.B. andere Halbleitervorrichtungen), Kontaktpads oder andere Strukturen koppeln. Die Drähte 818 und die Durchkontaktierungen 820 können zum Beispiel Kupfer, Aluminiumkupfer, Aluminium, Wolfram, ein anderes Metall oder eine beliebige Kombination der zuvor genannten sein oder enthalten. In manchen Ausführungsformen sind oberste Drähte der Drähte 818 dicker als darunter liegende Drähte der Drähte 8418.
  • Während 7 und 8 in Bezug auf Ausführungsformen des SOI-Substrats 102 in 1 beschrieben sind, ist klar, dass Ausführungsformen des SOI-Substrats 102 in 7-8 alternativ mit den SOI-Substratmerkmalen von 2A-2I und/oder 3-6 verwendet werden können.
  • Unter Bezugnahme auf 12-23 ist eine Reihe von Querschnittsansichten 1200-2300 mancher Ausführungsformen eines Verfahrens zur Bildung und Verwendung eines SOI-Substrats 102 bereitgestellt. Während das Verfahren als Bildungsausführungsformen des SOI-Substrats 102 in 1 veranschaulicht ist, kann das Verfahren alternativ Ausführungsformen des SOI-Substrats 102 in 3, 5 und/oder andere Ausführungsformen des SOI-Substrats 102 bilden. Während weiter die in 12-23 dargestellten Querschnittsansichten 1200-2300 unter Bezugnahme auf ein Verfahren beschrieben sind, ist klar, dass die in 12-23 dargestellten Strukturen nicht auf das Verfahren beschränkt sind und alleine, ohne das Verfahren, stehen können.
  • Wie durch die Querschnittsansicht 500 von 12 veranschaulicht, ist ein Handhabungssubstrat 104 bereitgestellt. In manchen Ausführungsformen ist oder enthält das Handhabungssubstrat 104 monokristallines Silizium, ein anderes Siliziummaterial, ein anderes Halbleitermaterial oder eine beliebige Kombination der zuvor genannten. In manchen Ausführungsformen hat das Handhabungssubstrat 104 ein kreisförmiges oberes Layout und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das Handhabungssubstrat 104 eine andere Form und/oder andere Dimensionen. Weiter ist in manchen Ausführungsformen das Handhabungssubstrat 104 ein Halbleiterwafer. In manchen Ausführungsformen hat das Handhabungssubstrat 104 einen hohen Widerstand und/oder eine niedrige Sauerstoffkonzentration. Der hohe Widerstand und die niedrige Sauerstoffkonzentration verringern einzeln Substrat- und/oder RF-Verluste. Der hohe Widerstand kann zum Beispiel größer als etwa 1, 3,4 oder 9 kΩ/cm sein und/oder kann zum Beispiel zwischen etwa 1-4 kΩ/cm, etwa 4-9 kΩ/cm oder etwa 1-9 kΩ/cm sein. Die niedrige Sauerstoffkonzentration kann zum Beispiel kleiner als etwa 1, 2 oder 5 Teile pro Millionen Atome (ppma) sein und/oder kann zum Beispiel zwischen etwa 0,1-2,5 ppma, etwa 2,5-5,0 ppma oder etwa 0,1-5,0 ppma sein. In manchen Ausführungsformen hat das Handhabungssubstrat 104 einen niedrigen Widerstand, um Substratkosten zu verringern, da ein Substrat mit hohem Widerstand zum Beispiel teurer sein kann als ein Substrat mit niedrigem Widerstand. Der niedrige Widerstand kann zum Beispiel kleiner als etwa 8,10 oder 12 Ω/cm sein und/oder kann zum Beispiel etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In manchen Ausführungsformen ist das Handhabungssubstrat 104 mit p- oder n-Dotierstoffen dotiert. Der Widerstand des Handhabungssubstrats 104 kann zum Beispiel durch eine Dotierkonzentration des Handhabungssubstrats 104 kontrolliert werden. In manchen Ausführungsformen ist eine Dicke Ths des Handhabungssubstrats 104 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer.
  • Wie ebenso durch die Querschnittsansicht 1200 von 12 veranschaulicht, ist eine erste Isolierschicht 106a auf einer oberen Oberfläche 104us des Handhabungssubstrats 104 gebildet. In manchen Ausführungsformen bedeckt die erste Isolierschicht 106a die obere Oberfläche 104us des Handhabungssubstrats 104 vollständig. In mindestens manchen Ausführungsformen, wo das Handhabungssubstrat 104 den hohen Widerstand hat, kann ein vollständiges Bedecken der oberen Oberfläche 104us zum Beispiel eine Bogenbildung während anschließend durchgeführter Plasmabearbeitung verhindern. In manchen Ausführungsformen umschließt die erste Isolierschicht 106a das Handhabungssubstrat 104 vollständig. In manchen Ausführungsformen ist oder enthält die erste Isolierschicht 106a Siliziumoxid und/oder ein anderes Dielektrikum. In manchen Ausführungsformen ist eine Dicke Tfi' der ersten Isolierschicht 106a etwa 0,2-2,0 Mikrometer, etwa 0,2-1,1 Mikrometer oder etwa 1,1-2,0 Mikrometer.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der ersten Isolierschicht 106a Abscheiden der ersten Isolierschicht 106a durch Wärmeoxidation, chemische Dampfphasenabscheidung (CVD), physikalische Dampfphasenabscheidung (PVD), einen anderen Abscheidungsprozess oder eine beliebige Kombination der zuvor genannten. Zum Beispiel kann die erste Isolierschicht 106a durch einen Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (z.B. 02) oder ein anderes Gas als ein Oxidationsmittel abgeschieden werden. Als ein anderes Beispiel kann die erste Isolierschicht 106a durch einen Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel abgeschieden werden. In manchen Ausführungsformen wird die erste Isolierschicht 106a bei Temperaturen von etwa 800-1100 Grad Celsius (°C), etwa 800-950°C oder etwa 950-1100°C gebildet. Wenn die erste Isolierschicht 106a zum Beispiel durch Wärmeoxidation (z.B. einen Nass- oder Trockenoxidationsprozess) gebildet wird, kann die erste Isolierschicht 106a bei diesen Temperaturen gebildet werden.
  • Wie durch die Querschnittsansicht 1300 von 13 veranschaulicht, ist ein Opfersubstrat 1302 bereitgestellt. In manchen Ausführungsformen ist oder enthält das Opfersubstrat 1302 monokristallines Silizium, ein anderes Siliziummaterial, ein anderes Halbleitermaterial oder eine beliebige Kombination der zuvor genannten. In manchen Ausführungsformen ist das Opfersubstrat 1302 mit p- oder n-Dotierstoffen dotiert und/oder hat eine niedrige Widerstandsfähigkeit. Der niedrige Widerstand kann zum Beispiel kleiner als etwa 0,01 oder 0,02 Ω/cm sein und/oder kann zum Beispiel etwa 0,01-0,2 Ω/cm sein. In manchen Ausführungsformen hat das Opfersubstrat 1302 einen niedrigeren Widerstand als das Handhabungssubstrat 104. In manchen Ausführungsformen hat das Opfersubstrat 1302 ein kreisförmiges oberes Layout und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das Opfersubstrat 1302 eine andere Form und/oder andere Dimensionen. In manchen Ausführungsformen ist das Opfersubstrat 1302 ein Bulk-Halbleitersubstrat und/oder ist ein Halbleiterwafer. In manchen Ausführungsformen ist eine Dicke TSS des Opfersubstrats 1302 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer. In manchen Ausführungsformen ist die Dicke TSS des Opfersubstrats 1302 dieselbe oder etwa dieselbe wie die Dicke Ths des Handhabungssubstrats 104.
  • Ebenso durch die Querschnittsansicht 13600 von 13 veranschaulicht, ist eine Vorrichtungsschicht 108 auf dem Opfersubstrat 1302 gebildet. Die Vorrichtungsschicht 108 hat eine Dicke Td. In manchen Ausführungsformen ist die Dicke Td etwa 0,7-10,0 Mikrometer, etwa 0,7-5,0 Mikrometer oder etwa 5,0-10,0 Mikrometer und/oder ist größer als etwa 0,7, 5,0 oder 10,0 Mikrometer. In manchen Ausführungsformen ist oder enthält die Vorrichtungsschicht 108 monokristallines Silizium, ein anderes Siliziummaterial, ein anderes Halbleitermaterial oder eine beliebige Kombination der zuvor genannten. In manchen Ausführungsformen ist oder enthält die Vorrichtungsschicht 108 dasselbe Halbleitermaterial wie das Opfersubstrat 1302, hat dieselbe Dotierungsart wie das Opfersubstrat 1302, hat eine niedrigere Dotierkonzentration als das Opfersubstrat 1302 oder eine beliebige Kombination der zuvor genannten. Zum Beispiel kann das Opfersubstrat 1302 P+ monokristallines Silizium sein oder enthalten, während die Vorrichtungsschicht 108 P- monokristallines Silizium sein oder enthalten kann. In manchen Ausführungsformen hat die Vorrichtungsschicht 108 einen niedrigen Widerstand. Der niedrige Widerstand kann zum Beispiel größer als jener des Opfersubstrats 1302 sein. Weiter kann der niedrige Widerstand zum Beispiel kleiner als etwa 8, 10 oder 12 Ω/cm sein und/oder kann zum Beispiel etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In manchen Ausführungsformen hat die Vorrichtungsschicht 108 dieselbe Dotierungsart, dieselbe Dotierkonzentration, dieselbe Widerstandsfähigkeit oder eine beliebige Kombination der zuvor genannten wie das Handhabungssubstrat 104. In manchen Ausführungsformen umfasst ein Prozess zur Bildung der Vorrichtungsschicht 108 Molekularstrahlepitaxie (MBE), Dampfphasenexpitaxie (VPE), Flüssigphasenepitaxie (LPE), einen anderen epitaktischen Prozess oder eine beliebige Kombination der zuvor genannten.
  • Wie durch die Querschnittsansicht 1400 von 14 veranschaulicht, sind die Vorrichtungsschicht 108 und das Opfersubstrat 1302 strukturiert. Die Strukturierung entfernt Randgebiete 1304, die durch die Vorrichtungsschicht 108 und das Opfersubstrat 1302 definiert sind. Durch Entfernen der Randgebiete 1304 wird verhindert, dass sich während des anschließenden Schleifens und/oder chemischen Nassätzens Defekte an den Randgebieten 1304 bilden. Die Randdefekte neigen dazu, sich an den Randgebieten 604 zu konzentrieren und die Qualität der Vorrichtungsschicht 108 negativ zu beeinträchtigen. Weiter bildet die Strukturierung eine Leiste 1402 an einem Rand des Opfersubstrats 1302. Die Leiste 1402 ist durch das Opfersubstrat 1302 definiert und hat ein Paar von Leistensegmenten jeweils an gegenüberliegenden Seiten des Opfersubstrats 1302. In manchen Ausführungsformen hat die Leiste 1402 ein oberes Layout, das sich entlang eines Rands des Opfersubstrats 1302 in einem ringförmigen Pfad oder einem anderen geschlossenen Pfad erstreckt. In manchen Ausführungsformen hat die Leiste 1402 eine Breite W von etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter. In manchen Ausführungsformen ist die Leiste 1402 unter eine obere oder Deckfläche der Vorrichtungsschicht 108 um eine Distanz von etwa 30-120 Mikrometer, etwa 30-75 Mikrometer oder etwa 75-120 Mikrometer vertieft. In manchen Ausführungsformen ist die Leiste 1402 weiter unter eine obere oder Deckfläche des Opfersubstrats 1302 vertieft.
  • In manchen Ausführungsformen wird die Strukturierung durch einen Fotolithografie-/Ätzprozess oder einen anderen Strukturierungsprozess durchgeführt. Weiter umfasst in manchen Ausführungsformen die Strukturierung Bilden einer Maske 1404 über der Vorrichtungsschicht 108, Durchführen einer Ätzung in die Vorrichtungsschicht 108 und das Opfersubstrat 1302 mit der Maske 1404 vor Ort und Entfernen der Maske 1404. Die Maske 1404 kann zum Beispiel so gebildet werden, dass die Vorrichtungsschicht 108 und das Opfersubstrat 1302 vollständig bedeckt sind, außer an den Randgebieten 1304. In manchen Ausführungsformen ist oder enthält die Maske 1404 Siliziumnitrid, Siliziumoxid, ein anderes Hartmaskenmaterial, Fotolack, ein anderes Maskenmaterial oder eine beliebige Kombination der zuvor genannten. In manchen Ausführungsformen wird die Maske 1404 unter Verwendung eines Waferrandbelichtungsprozesswerkzeugs (WEE-Prozesswerkzeug) gebildet. Zum Beispiel kann ein Prozess zur Bildung der Maske 1404 umfassen: Abscheiden einer Fotolackschicht auf der Vorrichtungsschicht 108; selektives Belichten eines Randabschnitts der Fotolackschicht mit Strahlung unter Verwendung des WEE-Prozesswerkzeugs; und Entwickeln der Fotolackschicht zur Bildung der Maske 1404.
  • Wie durch die Querschnittsansicht 1500 von 15 veranschaulicht, werden die Vorrichtungsschicht 108 und das Opfersubstrat 1302 gereinigt, um Ätzrückstände und/oder andere unerwünschte Nebenprodukte zu entfernen, die produziert werden, während vorangehende Prozesse durchgeführt werden. In manchen Ausführungsformen schrubbt der Reinigungsprozess die Vorrichtungsschicht 108 und das Opfersubstrat 1302 unter Verwendung einer physischen Bürste oder eines Wasserstrahls. In manchen Ausführungsformen reinigt der Reinigungsprozess die Vorrichtungsschicht 108 und das Opfersubstrat 1302 unter Verwendung einer chemischen Lösung. Die chemische Lösung kann zum Beispiel Fluorwasserstoffsäure oder eine andere chemische Lösung sein oder enthalten. In manchen Ausführungsformen vergrößert die Reinigung die Distanz D, mit der die Leiste 1402 unter die obere oder Deckfläche der Vorrichtungsschicht 108 vertieft ist.
  • Wie durch die Querschnittsansicht 1600 von 16 veranschaulicht, ist eine zweite Isolierschicht 106b auf einer oberen Oberfläche 108us der Vorrichtungsschicht 108 gebildet. In manchen Ausführungsformen bedeckt die zweite Isolierschicht 106b die obere Oberfläche 108us der Vorrichtungsschicht 108 vollständig. In manchen Ausführungsformen umschließt die zweite Isolierschicht 106b vollständig das Opfersubstrat 1302 und die Vorrichtungsschicht 108. In manchen Ausführungsformen ist oder enthält die zweite Isolierschicht 106b Siliziumoxid und/oder ein anderes Dielektrikum. In manchen Ausführungsformen ist die zweite Isolierschicht 106b dasselbe dielektrische Material wie die erste Isolierschicht 106a. In manchen Ausführungsformen ist eine Dicke Tsi' der zweiten Isolierschicht 106b etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der zweiten Isolierschicht 106b Abscheiden der zweiten Isolierschicht 106b durch Wärmeoxidation, CVD, PVD, einen anderen Abscheidungsprozess oder eine beliebige Kombination der zuvor genannten. Zum Beispiel kann die zweite Isolierschicht 106b durch einen Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (z.B. 02) oder einem anderen Gas als ein Oxidationsmittel abgeschieden werden. Als ein anderes Beispiel kann die zweite Isolierschicht 106b durch einen Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel abgeschieden werden. In manchen Ausführungsformen wird die zweite Isolierschicht 106b bei Temperaturen von etwa 750-1100°C, etwa 750-925°C oder etwa 925-1100°C gebildet. Wenn die zweite Isolierschicht 106b zum Beispiel durch Wärmeoxidation (z.B. einen Nass- oder Trockenoxidationsprozesses) gebildet wird, kann die zweite Isolierschicht 106b bei diesen Temperaturen gebildet werden. In manchen Ausführungsformen wird die zweite Isolierschicht 106b bei einer niedrigeren Temperatur als jene der ersten Isolierschicht 106a gebildet.
  • Wie durch die Querschnittsansicht 1700 von 17 veranschaulicht, wird das Opfersubstrat 1302 an das Handhabungssubstrat 104 gebondet, sodass die Vorrichtungsschicht 108, die erste Isolierschicht 106a und die zweite Isolierschicht 106b zwischen dem Handhabungssubstrat 104 und dem Opfersubstrat 1302 liegen. Das Bonden presst die erste und zweite Isolierschicht 106a, 106b zusammen und bildet eine Bindung 1702 an einer Grenzfläche, an der die erste Isolierschicht 106a und die zweite Isolierschicht 106b n direktem Kontakt sind. Das Bonden kann zum Beispiel durch Fusionsbonden, Vakuumbonden oder einen anderen Bondingprozess durchgeführt werden. Das Fusionsbonden kann zum Beispiel mit einem Druck bei etwa 1 Standardatmosphäre (atm), etwa 0,5-1,0 atm, etwa 1,0-1,5 oder etwa 0,5-1,5 atm durchgeführt werden. Das Vakuumbonden kann zum Beispiel mit einem Druck bei etwa 0,5-100 Millibar (mBar), etwa 0,5-50 mBar oder etwa 50-100 mBar durchgeführt werden.
  • In manchen Ausführungsformen wird ein Bindungstempern durchgeführt, um die Bindung 1702 zu stärken. In manchen Ausführungsformen wird das Bindungstempern bei einer Temperatur von etwa 300-1150°C, etwa 300-725°C oder etwa 735-1150°C durchgeführt. In manchen Ausführungsformen wird das Bindungstempern etwa 2-5 Stunden, etwa 2-3,5 Stunden oder etwa 3,5-5 Stunden durchgeführt. In manchen Ausführungsformen wird das Bindungstempern mit einem Druck bei etwa 1 atm, etwa 0,5-1,0 atm, etwa 1,0-1,5 oder etwa 0,5-1,5 atm durchgeführt. In manchen Ausführungsformen wird das Bindungstempern durchgeführt, während Stickstoffgas (z.B. N2) und/oder ein anderes Gas über die Struktur von 17 strömt. Die Strömungsrate für das Gas kann zum Beispiel etwa 1-20 Standardliter pro Minute (slm), etwa 1-10 slm oder etwa 10-20 slm sein.
  • Wie durch die Querschnittsansicht 1800 von 18 veranschaulicht, wird ein erster Ausdünnungsprozess in die zweite Isolierschicht 106b und das Opfersubstrat 1302 durchgeführt. Der erste Ausdünnungsprozess entfernt einen oberen Abschnitt der zweiten Isolierschicht 106b und entfernt weiter einen oberen Abschnitt des Opfersubstrats 1302. In manchen Ausführungsformen wird der erste Ausdünnungsprozess in die zweite Isolierschicht 106b und das Opfersubstrat 1302 durchgeführt, bis die Vorrichtungsschicht 108 und das Opfersubstrat 1302 gemeinsam eine vorbestimmte Dicke Tpd haben. Die vorbestimmte Dicke Tpd kann zum Beispiel etwa 20-45 Mikrometer, etwa 20-32,5 Mikrometer oder etwa 32,5-45 Mikrometer sein.
  • In manchen Ausführungsformen wird der erste Ausdünnungsprozess teilweise oder vollständig durch mechanisches Schleifen durchgeführt. In manchen Ausführungsformen wird der erste Ausdünnungsprozess teilweise oder vollständig durch chemisch-mechanisches Polieren (CMP) durchgeführt. In manchen Ausführungsformen wird der erste Ausdünnungsprozess durch einen mechanischen Schleifprozess, gefolgt von einem CMP durchgeführt. Wie oben festgehalten, verhindert ein Entfernen des Randgebiets eine Bildung von Randdefekten am Randgebiet 1304 während des Schleifens. Die Randdefekte neigen dazu, sich während des Schleifens an dem Randgebiet 604 zu bilden und zu konzentrieren und die Qualität der Vorrichtungsschicht 108 negativ zu beeinträchtigen.
  • Wie durch die Querschnittsansicht 1900 von 19 veranschaulicht, wird eine Ätzung in das Opfersubstrat 1302 durchgeführt. Die Ätzung stoppt an der Vorrichtungsschicht 108 und entfernt das Opfersubstrat 1302. In manchen Ausführungsformen entfernt die Ätzung weiter einen Abschnitt der zweiten Isolierschicht 106b an Seitenwänden des Opfersubstrats 1302 und Seitenwänden der Vorrichtungsschicht 108. Weiter ätzt in manchen Ausführungsformen die Ätzung seitlich Seitenwände 108sw der Vorrichtungsschicht 108. Aufgrund der seitlichen Ätzung können die Seitenwände 108sw der Vorrichtungsschicht 108 zum Beispiel gekrümmt und/oder konkav sein. Nach Beendigung der Ätzung kann die Dicke Td der Vorrichtungsschicht 108 zum Beispiel etwa 0,6-9,5 Mikrometer, etwa 0,6-5,05 Mikrometer oder etwa 5,05-9,5 Mikrometer sein. In manchen Ausführungsformen verringert die Ätzung die Dicke Td der Vorrichtungsschicht 108 aufgrund von zum Beispiel Überätzung minimal.
  • In manchen Ausführungsformen wird die Ätzung durch eine Fluorwasserstoff-/Salpeter-/Essigsäure-Ätzung (HNA-Ätzung), eine andere Nassätzung, eine Trockenätzung oder eine andere Ätzung durchgeführt. Die HNA-Ätzung kann zum Beispiel das Opfersubstrat 1302 mit einer chemischen Lösung ätzen, die Fluorwasserstoffsäure, Salpetersäure und Essigsäure enthält. Die Ätzung hat eine erste Ätzrate für Material des Opfersubstrats 1302 und hat weiter eine zweite Ätzrate für Material der Vorrichtungsschicht 108, die niedriger als die erste Ätzrate ist. In manchen Ausführungsformen ist die erste Ätzrate etwa 90-100, 90-95 oder 95-100 mal höher als die zweite Ätzrate. Diese Ausführungsformen der ersten und zweiten Ätzrate können zum Beispiel entstehen, wenn die erste Ätzung durch die HNA-Ätzung durchgeführt wird, das Opfersubstrat 1302 P+ monokristallines Silizium ist oder enthält und die Vorrichtungsschicht 108 P- monokristallines Silizium ist oder enthält.
  • Aufgrund der Verwendung der Ätzung (z.B. der HNA-Ätzung) zur Entfernung des Opfersubstrats 1302 kann die Entfernung des Opfersubstrats 1302 zum Beispiel stark kontrolliert werden. Daher kann die Dicke Td der Vorrichtungsschicht 108 zum Beispiel über die Vorrichtungsschicht äußerst gleichförmig sein und eine gesamte Dickenvariation (TTV) der Vorrichtungsschicht 108 kann zum Beispiel gering sein. Die TTV kann zum Beispiel niedriger sein, indem sie kleiner als etwa 500 oder 1500 Ängström ist. In manchen Ausführungsformen nimmt die TTV mit der Dicke Td der Vorrichtungsschicht 108 ab. Zum Beispiel kann die TTV kleiner als etwa 500 Ängström sein, wenn die Dicke Td der Vorrichtungsschicht 108 kleiner als etwa 3000 Ängström ist, und die TTV kann größer als etwa 500 Ängström, aber kleiner als etwa 1500 Ängström sein, wenn die Dicke Td der Vorrichtungsschicht 108 mehr als etwa 3000 Ängström ist.
  • Wie durch die Querschnittsansicht 2000 von 20 veranschaulicht, ist die Vorrichtungsschicht 108 strukturiert. Die Strukturierung entfernt Randabschnitte 108e der Vorrichtungsschicht 108. Durch Entfernen der Randabschnitte 108e werden Randdefekte entfernt, die sich an den Randabschnitten 108e während des Ätzens bilden. Die Randdefekte verringern die Qualität der Vorrichtungsschicht 108 und bilden sich aufgrund seitlicher Ätzung in die Seitenwände 108sw der Vorrichtungsschicht 108 während der Ätzung. Die Strukturierung vertieft weiter die Seitenwände 108sw der Vorrichtungsschicht 108 seitlich. In manchen Ausführungsformen werden nach Entfernung der Randabschnitte 108e die Seitenwände 108sw der Vorrichtungsschicht 108 seitlich jeweils von Seitenwänden des Handhabungssubstrats 104 um ein vorrichtungsseitiges Vertiefungsausmaß LRd vertieft. Das vorrichtungsseitige Vertiefungsausmaß LRd kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,95 Millimeter oder etwa 1,95-2,5 Millimeter sein.
  • In manchen Ausführungsformen wird die Strukturierung durch einen Fotolithografie-/Ätzprozess oder einen anderen Strukturierungsprozess gebildet. Weiter umfasst in manchen Ausführungsformen die Strukturierung Bilden einer Maske 2002 über der Vorrichtungsschicht 108, Durchführen einer Ätzung in die Vorrichtungsschicht 108 mit der Maske 2002 vor Ort und Entfernen der Maske 2002. Die Maske 2002 kann zum Beispiel Siliziumnitrid, Siliziumoxid, ein anderes Hartmaskenmaterial, Fotolack, ein anderes Maskenmaterial oder eine beliebige Kombination der zuvor genannten sein oder enthalten. Die Maske 2002 kann zum Beispiel so gebildet werden, dass die Vorrichtungsschicht 108 vollständig bedeckt ist, außer an den Randabschnitten 108e und/oder kann zum Beispiel unter Verwendung eines Waferrandbelichtungsprozesswerkzeugs (WEE-Prozesswerkzeug) gebildet werden. In manchen Ausführungsformen umfasst ein Prozess zur Bildung der Maske 2002 unter Verwendung des WEE-Prozesswerkzeugs: Abscheiden einer Fotolackschicht auf der Vorrichtungsschicht 108; selektives Belichten eines Randabschnitts der Fotolackschicht mit Strahlung unter Verwendung des WEE-Prozesswerkzeugs; und Entwickeln der Fotolackschicht zur Bildung der Maske 2002. Die Ätzung kann zum Beispiel durch eine Trockenätzung oder eine andere Ätzung durchgeführt werden und/oder kann zum Beispiel auf der ersten und zweiten Isolierschicht 106a, 106b stoppen. In manchen Ausführungsformen, wo das Handhabungssubstrat 104 einen hohen Widerstand hat (z.B. einen Widerstand größer als etwa 1 kΩ/cm) und die Ätzung unter Verwendung einer Trockenätzung durchgeführt wird, verhindern die erste und zweite Isolierschicht 106a, 106b eine Bogenbildung durch vollständiges Bedecken und/oder vollständiges Umschließen des Handhabungssubstrats 104. Die Maske 2002 kann zum Beispiel durch Plasmaveraschen oder eine andere Entfernung entfernt werden. Die Plasmaveraschung kann zum Beispiel Aussetzen der Maske 2002 O2-Plasma umfassen und kann zum Beispiel durchgeführt werden, wenn die Maske 2002 Fotolack ist oder enthält.
  • In manchen Ausführungsformen wird ein Reinigungsprozess nach der Strukturierung durchgeführt, um Ätzrückstände und/oder andere unerwünschte Nebenprodukte zu entfernen, die während der Strukturierung erzeugt werden. In manchen Ausführungsformen entfernt der Reinigungsprozess Oxid, das sich während der Strukturierung auf der Vorrichtungsschicht 108 bildet. Der Reinigungsprozess kann zum Beispiel die Reinigung unter Verwendung von Fluorwasserstoffsäure (HF-Säure) oder einer anderen chemischen Lösung durchführen. Fluorwasserstoff kann zum Beispiel bis etwa 0,1-2,0%, etwa 0,1-1,0% oder etwa 1,0-2,0% der HF-Säure, auf das Volumen bezogen, ausmachen. Ein Rest der HF-Säure kann zum Beispiel entionisiertes Wasser oder ein anderes Wasser sein.
  • Wie durch die Querschnittsansicht 2100 von 21 veranschaulicht, wird ein zweiter Ausdünnungsprozess in die Vorrichtungsschicht 108 durchgeführt, um die Dicke Td der Vorrichtungsschicht 108 zu verringern. In manchen Ausführungsformen verringert der zweite Ausdünnungsprozess die Dicke Td auf etwa 0,3-8,0 Mikrometer, etwa 0,3-4,15 Mikrometer oder etwa 4,15-8,0 Mikrometer und/oder auf mehr als etwa 0,3, 1,0, 2,0, 5,0 oder 8,0 Mikrometer. Gemeinsam definieren die Vorrichtungsschicht 108, die erste Isolierschicht 106a, die zweite Isolierschicht 106b und das Handhabungssubstrat 104 ein SOI-Substrat 102. In manchen Ausführungsformen wird der zweite Ausdünnungsprozess durch CMP, einen anderen Ausdünnungsprozess oder eine beliebige Kombination der zuvor genannten durchgeführt.
  • Da die Vorrichtungsschicht 108 durch Epitaxie gebildet wird und zu dem Handhabungssubstrat 104 überführt wird, kann die Vorrichtungsschicht 108 mit einer großen Dicke (z.B. einer Dicke größer als etwa 0,3 Mikrometer) gebildet werden. Epitaxie unterliegt den Dickeneinschränkungen nicht, die mit anderen Methoden zur Bildung der Vorrichtungsschicht verbunden sind. Weiter, da die Epitaxie durch die Dicke der ersten und zweiten Isolierschicht 106a, 106b nicht beeinflusst wird, können die erste und zweite Isolierschicht 106a einzeln und/oder gemeinsam mit einer großen Dicke (z.B. einer Dicke größer als etwa 1 Mikrometer) gebildet werden. Die große Dicke der Vorrichtungsschicht 108 kann zum Beispiel Bildung großer Halbleiterübergänge (z.B. PN-Übergänge) ermöglichen, von welchen gewisse Vorrichtungen (z.B. NIR-Bildsensoren) abhängen können. Die große Dicke der ersten und zweiten Isolierschicht 106a kann zum Beispiel eine verstärkte elektrische Isolierung zwischen Vorrichtungen auf der Vorrichtungsschicht 108 erleichtern und/oder Leckstrom zwischen den Vorrichtungen verringern. Vorrichtungen, die von den großen Dicken profitieren können enthalten zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder eine beliebige Kombination der zuvor genannten.
  • Wie durch den Querschnitt 2200 von 22 veranschaulicht, sind mehrere Halbleitervorrichtungen 802 auf der Vorrichtungsschicht 108 gebildet. In manchen Ausführungsformen, in welchen das Handhabungssubstrat 104 einen hohen Widerstand (z.B. einen Widerstand größer als etwa 1 kΩ/cm) hat, verhindern die erste und zweite Isolierschicht 106a, 106b eine Bogenbildung während Plasmabearbeitung (z.B. Plasmaätzung), die durch vollständiges Bedecken und/oder vollständiges Umschließen des Handhabungssubstrats 104 durchgeführt wird, um die Halbleitervorrichtungen 802 zu bilden. Die Halbleitervorrichtungen 802 können zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder eine beliebige Kombination der zuvor genannten sein. Die Hochspannungsvorrichtungen können zum Beispiel Vorrichtungen sein, die bei mehr als etwa 100 Volt arbeiten.
  • In manchen Ausführungsformen weisen die Halbleitervorrichtungen 802 entsprechende Source/Drain-Gebiete 804, entsprechende selektiv leitfähige Kanäle 806, entsprechende Gate-Dielektrikumschichten 808, entsprechende Gate-Elektroden 810 und entsprechende Abstandhalter 812 auf. Der einfachen Veranschaulichung wegen sind nur manche der Source/Drain-Gebiete 804 mit 804 markiert, ist nur einer der selektiv leitfähigen Kanäle 806 mit 806 markiert, ist nur eine der Gate-Dielektrikumschichten 808 mit 808 markiert, ist nur eine der Gate-Elektroden 810 mit 810 markiert und ist nur einer der Abstandhalter 812 mit 812 markiert. Die Source/Drain-Gebiete 804 und die selektiv leitfähigen Kanäle 806 befinden sich in der Vorrichtungsschicht 108. Die Source/Drain-Gebiete 804 befinden sich jeweils an Enden der selektiv leitfähigen Kanäle 806 und jeder der selektiv leitfähigen Kanäle 806 erstreckt sich von einem der Source/Drain-Gebiete 804 zu einem anderen der Source/Drain-Gebiete 804. Die Gate-Dielektrikumschichten 808 liegen jeweils über den selektiv leitfähigen Kanälen 806 und die Gate-Elektroden 810 liegen jeweils über den Gate-Dielektrikumschichten 808. Die Abstandhalter 812 liegen über den Source/Drain-Gebieten 804 und kleiden jeweils Seitenwände der Gate-Elektroden 810 aus.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der Halbleitervorrichtungen 802 Abscheiden einer dielektrischen Schicht, die die Vorrichtungsschicht 108 bedeckt, und weiter Abscheiden einer leitfähigen Schicht, die die dielektrische Schicht bedeckt. Die leitfähige Schicht und die dielektrische Schicht werden in die Gate-Elektroden 810 und die Gate-Dielektrikumschichten 808 strukturiert (z.B. durch einen Fotolithografie-/Ätzprozess). Dotierstoffe werden in die Vorrichtungsschicht 108 mit den Gate-Elektroden 810 vor Ort implantiert, um leicht dotierte Abschnitte der Source/Drain-Gebiete 804 zu definieren und eine Abstandhalterschicht wird gebildet, die die Source/Drain-Gebiete 804 und die Gate-Elektroden 810 bedeckt. Die Abstandhalterschicht wird zurückgeätzt, um die Abstandhalter 812 zu bilden, und Dotierstoffe werden in die Vorrichtungsschicht 108 mit den Abstandhaltern 812 vor Ort implantiert, um die Source/Drain-Gebiete 804 zu erweitern.
  • Somit beziehen sich manche Ausführungsformen der vorliegenden Offenbarung auf ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat), das ein Handhabungssubstrat, eine Vorrichtungsschicht, die über dem Handhabungssubstrat liegt, und eine Isolierschicht, die das Handhabungssubstrat von der Vorrichtungsschicht trennt, aufweist. Die Isolierschicht trifft bei einer ersten Grenzfläche auf die Vorrichtungsschicht und trifft bei einer zweiten Grenzfläche auf das Handhabungssubstrat. Die Isolierschicht weist ein Getter-Material mit einem Getter-Konzentrationsprofil auf. Das Getter-Konzentrationsprofil hat eine erste Spitzenkonzentration an der ersten Grenzfläche, eine zweite Spitzenkonzentration an der zweiten Grenzfläche und eine Talspiegelkonzentration an einer Stelle zwischen der ersten Grenzfläche und der zweiten Grenzfläche. Die Talspiegelkonzentration ist kleiner als sowohl die erste Spitzenkonzentration als auch die zweite Spitzenkonzentration.
  • Andere Ausführungsformen betreffen ein Verfahren zur Bildung eines Halbleiter-auf-Isolator-Substrats (SOI-Substrat). In dem Verfahren wird ein Handhabungssubstrat empfangen. Es wird auch ein Vorrichtungssubstrat empfangen, wobei mindestens eines des Handhabungssubstrats und des Vorrichtungssubstrats eine Oxidschicht an einer Fläche aufweist. Die Oxidschicht enthält Metallkontaminanten. Das Handhabungssubstrat ist an das Vorrichtungssubstrat derart gebondet, dass die Oxidschicht das Handhabungssubstrat von dem Vorrichtungssubstrat trennt. Bevor das Handhabungssubstrat an das Vorrichtungssubstrat gebondet wird, wird die Oxidschicht einem Gettering-Prozess unterzogen, in dem eine Halogenspezies in der Oxidschicht bereitgestellt wird, um die Metallkontaminanten weg zu gettern.
  • Weitere Ausführungsformen, die sich auf eine integrierte Schaltung beziehen, weisen ein Handhabungssubstrat, eine Isolierschicht, die über dem Handhabungssubstrat angeordnet ist, und eine Vorrichtungsschicht, die monokristallines Silizium enthält, das über der Isolierschicht angeordnet ist, auf. Eine oder mehrere Halbleitervorrichtungen sind in oder über der Vorrichtungsschicht angeordnet und eine Interconnect-Struktur ist über der Vorrichtungsschicht angeordnet. Die Interconnect-Struktur koppelt die eine oder mehreren Halbleitervorrichtungen betriebsbereit aneinander. Die Isolierschicht trennt das Handhabungssubstrat von der Vorrichtungsschicht und die Isolierschicht weist ein Getter-Material auf, das in Isoliermaterial der Isolierschicht eingebettet ist.
  • Zuvor wurden Merkmale von mehreren Ausführungsformen angeführt, so dass Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/907976 [0001]

Claims (20)

  1. Halbleiter-auf-Isolator-Substrat (SOI-Substrat), aufweisend: ein Handhabungssubstrat; eine Vorrichtungsschicht, die über dem Handhabungssubstrat liegt; und eine Isolierschicht, die das Handhabungssubstrat von der Vorrichtungsschicht trennt, wobei die Isolierschicht an einer ersten Grenzfläche auf die Vorrichtungsschicht trifft und an einer zweiten Grenzfläche auf das Handhabungssubstrat trifft, wobei die Isolierschicht ein Getter-Material mit einem Getter-Konzentrationsprofil aufweist, das Getter-Konzentrationsprofil eine erste Spitzenkonzentration an der ersten Grenzfläche, eine zweite Spitzenkonzentration an der zweiten Grenzfläche und eine Talspiegelkonzentration an einer Stelle zwischen der ersten Grenzfläche und der zweiten Grenzfläche hat, wobei die Talspiegelkonzentration kleiner als jede der ersten Spitzenkonzentration und der zweiten Spitzenkonzentration ist.
  2. SOI-Substrat nach Anspruch 1: wobei die Vorrichtungsschicht über einer oberen Oberfläche des Handhabungssubstrats angeordnet ist; und wobei die Isolierschicht die obere Oberfläche des Handhabungssubstrats bedeckt, um die obere Oberfläche des Handhabungssubstrats von der Vorrichtungsschicht zu trennen, eine untere Oberfläche des Handhabungssubstrats bedeckt und Seitenwände des Handhabungssubstrats bedeckt.
  3. SOI-Substrat nach Anspruch 2, wobei die zweite Grenzfläche einem Punkt entspricht, wo die obere Oberfläche des Handhabungssubstrats auf die Isolierschicht trifft und die erste Spitzenkonzentration kleiner ist als die zweite Spitzenkonzentration.
  4. SOI-Substrat nach Anspruch 2, wobei die zweite Grenzfläche einem Punkt entspricht, wo die obere Oberfläche des Handhabungssubstrats auf die Isolierschicht trifft und die erste Spitzenkonzentration gleich der zweiten Spitzenkonzentration ist.
  5. SOI-Substrat nach Anspruch 4, wobei das Getter-Material in der Vorrichtungsschicht bei einer ersten Konzentration vorhanden ist und in dem Handhabungssubstrat bei einer zweiten Konzentration vorhanden ist, wobei die erste Konzentration kleiner ist als die zweite Konzentration.
  6. SOI-Substrat nach einem der vorstehenden Ansprüche 1 bis 5, wobei die erste Spitzenkonzentration gleich der zweiten Spitzenkonzentration ist.
  7. SOI-Substrat nach einem der vorstehenden Ansprüche 1 bis 5, wobei die erste Spitzenkonzentration kleiner als die zweite Spitzenkonzentration ist.
  8. SOI-Substrat nach Anspruch 7, wobei die Isolierschicht zwischen der Vorrichtungsschicht und dem Handhabungssubstrat begrenzt ist, sodass eine unterste Oberfläche der Isolierschicht einer obersten Oberfläche des Handhabungssubstrats entspricht und eine oberste Oberfläche der Isolierschicht einer untersten Oberfläche der Vorrichtungsschicht entspricht.
  9. SOI-Substrat nach einem der vorstehenden Ansprüche, wobei das Getter-Material Chlor oder Fluor enthält.
  10. SOI-Substrat nach einem der vorstehenden Ansprüche, wobei die erste Spitzenkonzentration und die zweite Spitzenkonzentration jeweils mindestens 1 × 1018 Atome/cm3 von Chlor oder Fluor sind und die Talspiegelkonzentration von 1 × 1014 Atome/cm3 bis 2 × 1017 Atome/cm3 reicht.
  11. Verfahren zur Bildung eines Halbleiter-auf-Isolator-Substrats (SOI-Substrat), das Verfahren umfassend: Empfangen eines Handhabungssubstrats; Empfangen eines Vorrichtungssubstrats und einer Oxidschicht, wobei die Oxidschicht auf einer Fläche mindestens eines des Handhabungssubstrats und des Vorrichtungssubstrats angeordnet ist, wobei die Oxidschicht Metallkontaminanten enthält; Bonden des Handhabungssubstrats an das Vorrichtungssubstrat, sodass die Oxidschicht das Handhabungssubstrat von dem Vorrichtungssubstrat trennt; und wobei, bevor das Handhabungssubstrat an das Vorrichtungssubstrat gebondet wird, die Oxidschicht einem Gettering-Prozess unterzogen wird, in dem eine Halogenspezies in der Oxidschicht bereitgestellt wird, um die Metallkontaminanten weg zu gettern.
  12. Verfahren nach Anspruch 11, wobei der Gettering-Prozess umfasst: Aussetzen der Oxidschicht 0,5 Stunden bis 27 Stunden einer Atmosphäre, die auf eine Temperatur im Bereich von 950 °C bis 1150 °C erwärmt ist, wobei die Atmosphäre trans-1, 2-Dichlorethylen, Stickstoff und Sauerstoff enthält.
  13. Verfahren nach Anspruch 12, wobei die Oxidschicht nach dem Gettering-Prozess ein Chlorkonzentrationsprofil mit einer ersten Spitzenchlorkonzentration im Bereich von 5 × 1018 Atome/cm3 bis 2 × 1021 Atome/cm3 an einem äußeren Oberflächengebiet der Oxidschicht und eine minimale Chlorkonzentration kleiner als die erste Spitzenchlorkonzentration in einem Innengebiet der Oxidschicht aufweist.
  14. Verfahren nach einem der vorstehenden Ansprüche 11 bis 13, wobei der Gettering-Prozess umfasst: Aussetzen der Oxidschicht 5 Minuten bis 30 Minuten einer ersten Atmosphäre, die auf eine erste Temperatur im Bereich von 700 °C bis 950 °C erwärmt ist, wobei die erste Atmosphäre Chlorwasserstoffsäure enthält; und nachdem die Oxidschicht der ersten Atmosphäre ausgesetzt wurde, Aussetzen der Oxidschicht 0,5 Stunden bis 24 Stunden einer zweiten Atmosphäre, die auf eine Temperatur im Bereich von 950 °C bis 1100 °C erwärmt ist, wobei die zweite Atmosphäre Wasserstoff, Stickstoff und Sauerstoff enthält.
  15. Verfahren nach Anspruch 14, wobei nach dem Gettering-Prozess die Oxidschicht ein Chlorkonzentrationsprofil mit einer ersten Spitzenchlorkonzentration im Bereich von 5 × 1018 Atome/cm3 bis 2 × 1021 Atome/cm3 an einem äußeren Oberflächengebiet der Oxidschicht und eine minimale Chlorkonzentration kleiner als die erste Spitzenchlorkonzentration in einem Innengebiet der Oxidschicht hat.
  16. Verfahren nach einem der vorstehenden Ansprüche 11 bis 15, wobei der Gettering-Prozess umfasst: Aussetzen der Oxidschicht 5 Minuten bis 30 Minuten einer ersten Atmosphäre, die auf eine erste Temperatur von ungefähr 400 °C erwärmt wird, wobei die erste Atmosphäre Fluorgas enthält; und nachdem die Oxidschicht der ersten Atmosphäre ausgesetzt wurde, Aussetzen der Oxidschicht 0,5 Stunden bis 24 Stunden einer zweiten Atmosphäre, die auf eine Temperatur im Bereich von 950 °C bis 1100 °C erwärmt ist, wobei die zweite Atmosphäre Wasserstoff, Stickstoff und Sauerstoff enthält.
  17. Verfahren nach Anspruch 16, wobei die Oxidschicht nach dem Gettering-Prozess ein Fluorkonzentrationsprofil mit einer ersten Spitzenfluorkonzentration im Bereich von 1 × 1018 Atome/cm3 bis 1 × 1020 Atome/cm3 an einem äußeren Oberflächengebiet der Oxidschicht und eine minimale Chlorkonzentration kleiner als die erste Spitzenfluorkonzentration in einem Innengebiet der Oxidschicht hat.
  18. Integrierte Schaltung, aufweisend: ein Handhabungssubstrat; eine Isolierschicht, die über dem Handhabungssubstrat angeordnet ist; eine Vorrichtungsschicht, die monokristallines Silizium enthält, das über der Isolierschicht angeordnet ist, wobei eine oder mehrere Halbleitervorrichtungen in oder über der Vorrichtungsschicht angeordnet sind; und eine Interconnect-Struktur, die über der Vorrichtungsschicht angeordnet ist, wobei die Interconnect-Struktur die eine oder mehreren Halbleitervorrichtungen betriebsbereit aneinander koppelt; und wobei die Isolierschicht das Handhabungssubstrat von der Vorrichtungsschicht trennt und wobei die Isolierschicht ein Getter-Material enthält, das in Isoliermaterial der Isolierschicht eingebettet ist.
  19. Integrierte Schaltung nach Anspruch 18, wobei das Getter-Material Chlor oder Fluor enthält und das Isoliermaterial ein Oxid enthält.
  20. Integrierte Schaltung nach Anspruch 18 oder 19, wobei das Getter-Material eine Konzentration im Bereich von 1 × 1014 Atome/cm3 bis 1 × 1020 Atome/cm3 hat.
DE102020120509.0A 2019-09-30 2020-08-04 Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung Pending DE102020120509A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962907976P 2019-09-30 2019-09-30
US62/907,976 2019-09-30
US16/943,198 2020-07-30
US16/943,198 US11289330B2 (en) 2019-09-30 2020-07-30 Semiconductor-on-insulator (SOI) substrate and method for forming

Publications (1)

Publication Number Publication Date
DE102020120509A1 true DE102020120509A1 (de) 2021-04-01

Family

ID=74873126

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020120509.0A Pending DE102020120509A1 (de) 2019-09-30 2020-08-04 Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung

Country Status (3)

Country Link
US (3) US11289330B2 (de)
CN (1) CN112582429A (de)
DE (1) DE102020120509A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289330B2 (en) 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
US20230223274A1 (en) * 2022-01-10 2023-07-13 Cirrus Logic International Semiconductor Ltd. Integrated circuit with getter layer for hydrogen entrapment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393686A (en) 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean
US7452784B2 (en) * 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US8119490B2 (en) 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG159484A1 (en) * 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US20110147817A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor component having an oxide layer
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
EP3111520B1 (de) * 2014-02-25 2020-07-08 Koninklijke Philips N.V. Lichtemittierende halbleitervorrichtungen mit getterschicht
US10037912B2 (en) * 2016-12-14 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10395974B1 (en) * 2018-04-25 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a thin semiconductor-on-insulator (SOI) substrate
US11289330B2 (en) * 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming

Also Published As

Publication number Publication date
US12062539B2 (en) 2024-08-13
US20220216053A1 (en) 2022-07-07
US11289330B2 (en) 2022-03-29
US20230307231A1 (en) 2023-09-28
CN112582429A (zh) 2021-03-30
US20210098253A1 (en) 2021-04-01
US11705328B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
DE102012106901B4 (de) FinFET-Anordnung und Verfahren zu deren Herstellung
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102012025831B3 (de) Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer
DE102017128577B4 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE112012004824T5 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und - Back-Gate-Kontakten
DE112007001725T5 (de) Soi-Bauelement und Verfahren zu dessen Herstellung
DE102013114164B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur
DE112007000964B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE69327145T2 (de) Herstellungsverfahren für ein CMOS-Bauteil
DE102020120509A1 (de) Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung
DE19654280A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102022100241A1 (de) Rückseitige source/drain-kontakte und verfahren zum bilden derselben
DE102020107223A1 (de) Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante
CN109994427B (zh) 与cmos工艺兼容低温度系数多晶电阻模块及其集成方法
DE102018127722A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102020127426A1 (de) Ein-/Ausgabevorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication