DE102014019257B4 - Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren - Google Patents

Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren Download PDF

Info

Publication number
DE102014019257B4
DE102014019257B4 DE102014019257.1A DE102014019257A DE102014019257B4 DE 102014019257 B4 DE102014019257 B4 DE 102014019257B4 DE 102014019257 A DE102014019257 A DE 102014019257A DE 102014019257 B4 DE102014019257 B4 DE 102014019257B4
Authority
DE
Germany
Prior art keywords
layer
metal
barrier layer
semiconductor structure
metal gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019257.1A
Other languages
English (en)
Other versions
DE102014019257A1 (de
Inventor
c/o Taiwan Semiconductor Manuf H Wei-Shuo
c/o Taiwan Semiconductor Manuf Chiang Tsung-Yu
c/o Taiwan Semiconductor Man Chen Kuang-Hsin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019257A1 publication Critical patent/DE102014019257A1/de
Application granted granted Critical
Publication of DE102014019257B4 publication Critical patent/DE102014019257B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterstruktur, umfassend:eine Halbleiterschicht (100), die eine erste Oberfläche hat; undein Zwischenschichtdielektrikum (101), das ein Metall-Gate (103) über der ersten Oberfläche der Halbleiterschicht (100), umgibt wobei das Metall-Gate (103) umfasst:eine high-k dielektrische Schicht (1031), die sich konform an eine Unterseite und eine Seitenwand des Metall-Gates (103) anpasst;eine Barriereschicht (1033), die sich konform an die high-k dielektrische Schicht (1031) anpasst; undeine Austrittsarbeitsmetallschicht (1035), die sich konform an die Barriereschicht (1033) und die high-k dielektrische Schicht anpasst, wobei die Barriereschicht (1033) zwischen der Austrittsarbeitsmetallschicht (1035) und der high-k dielektrischen Schicht (1031) liegt und wobei ein Teil (1035A) der Austrittsarbeitsmetallschicht (1035) die high-k dielektrische Schicht (1031) an der Unterseite (103A) des Metall-Gates (103) kontaktiert.

Description

  • Gebiet
  • Die Erfindung betrifft ein Metall-Gate in einer Halbleiterstruktur.
  • Hintergrund
  • Die Industrie der halbleitenden integrierten Schaltkreise (IC) hat ein rasches Wachstum erfahren. Im Zuge der IC-Entwicklung hat sich die Funktionsdichte (d.h. die Anzahl von Schaltungsträgern (interconnected devices) pro Chip-Fläche) im Allgemeinen erhöht, während sich die geometrische Größe (d.h. die kleinste Verbindung (oder Linie), die unter Verwendung eines Herstellungsprozesses geschaffen werden kann) verringert hat. Dieser Verkleinerungsprozess stellt allgemein Vorteile bereit, indem die Produktionseffizienz verbessert wird und damit verbundene Kosten verringert werden. Die Verkleinerung hat darüber hinaus die Komplexität der Verarbeitung und Fertigung von ICs erhöht und, um diese Fortschritte zu ermöglichen, werden ähnliche Entwicklungen in der IC-Verarbeitung und - Herstellung benötigt. Da die Abmessungen von Transistoren sich verringern, ist es notwendig, dass die Dicke der Gate-Oxide verringert wird, um die Leistungsfähigkeit mit der verringerten Gate-Länge zu erhalten. Allerdings werden, um Gate-Leckströme zu verringern, Gate-Isolatorschichten mit hohem Dielektrizitätskonstanten (high-k) verwendet, die größere physikalische Dicken erlauben, während die gleiche effektive Kapazität erhalten bleibt, die durch ein typisches Gate-Oxid, das in größeren Technologien verwendet wird, bereitgestellt wird.
  • Zusätzlich gibt es, da Technologieknoten schrumpfen, in einigen IC-Entwürfen ein Bedürfnis, die typischen Polysilizium-Gate-Elektroden durch eine Metall-Gate-Elektrode (MG) zu ersetzen, um die Leistungsfähigkeit der Vorrichtung mit der verringerten Merkmalsgröße zu verbessern. Ein Prozess, durch den die MG-Elektrode gebildet werden kann, wird als „Gate-zuletzt“-Prozess bezeichnet. Dieser ist entgegengesetzt zu einem anderen MG-Elektrodenbildungsprozess, der als „Gate-zuerst“-Prozess bezeichnet wird. Der „Gate-zuletzt“-Prozess erlaubt es, die Anzahl sich anschließender Prozesse, umfassend Hochtemperaturverarbeitung, die nach der Bildung des Gates durchgeführt werden müssen, zu verringern.
  • Daher besteht ein Bedürfnis ein Verfahren und eine Halbleitervorrichtung zu erhalten, die verschieden gestaltete Metall-Gate-Strukturen für jedes NFET und PFET, die auf einem Substrat gebildet sind, bereit stellen.
  • Metall-Gates in Halbleiterstrukturen sind beispielsweise aus der WO 2007 / 133 440 A2 , US 2002 / 0 000 623 A1 und US 2013 / 0 026 637 A1 bekannt.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung werden am besten vor der Hintergrund der folgenden detaillierten Beschreibung mit Bezugnahme auf die beiliegenden Figuren verstanden werden. Es soll betont werden, dass, in Übereinstimmung mit dem üblichen Vorgehen in der Industrie, die verschiedenen Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale willkürlich vergrößert oder verringert sein, um so die Klarheit der Diskussion zu fördern.
    • 1 ist eine Querschnittsansicht einer Halbleiterstruktur mit einem Metall-Gate gemäß einigen Beispielen;
    • 2 ist eine Querschnittsansicht einer Halbleiterstruktur mit einem Metall-Gate gemäß einigen Beispielen;
    • 3 ist eine Querschnittsansicht einer Halbleiterstruktur mit einem Metall-Gate gemäß einigen Beispielen;
    • 4 ist eine Querschnittsansicht einer Halbleiterstruktur mit einem Metall-Gate gemäß einigen Beispielen der vorliegenden Erfindung;
    • 5 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen;
    • 6 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen;
    • 7 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen;
    • 8 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen;
    • 9 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen;
    • 10 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 11 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 12 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 13 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 14 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 15 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 16 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
    • 17 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen der vorliegenden Erfindung;
    • 18 ist ein Vorgang eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen
  • Detaillierte Beschreibung der Erfindung
  • In der folgenden detaillierten Beschreibung werden eine Vielzahl spezifischer Details dargelegt, um ein vollständiges Verständnis der Erfindung bereit zu stellen. Allerdings wird der Fachmann verstehen, dass die vorliegende Erfindung auch ohne diese spezifischen Details durchgeführt werden kann. Es soll verstanden werden, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele bereitstellt, um verschiedene Merkmale der verschiedenen Beispiele zu realisieren. Spezifische Beispiele der Verbindungen und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenbarung zu vereinfachen.
  • Das Herstellen und Verwenden der Beispiele wird im Folgenden im Detail diskutiert. Es soll allerdings verstanden werden, dass die vorliegende Erfindung viele gangbare erfinderische Konzepte bereitstellt, die in einer weiten Breite des spezifischen Kontextes verwirklicht werden können. Die spezifischen Beispiele, die diskutiert werden, sind lediglich veranschaulichend für spezifische Möglichkeiten, um die Erfindung herzustellen und zu verwenden, und begrenzen nicht den Umfang der Erfindung.
  • Die Implantation von Aluminium wird verwendet, um die Flachbandspannung (VFB) und die effektive Austrittsarbeit einer Metall-Gates-Struktur (MG), die dicht an einem Kanalbereich eines Transistors ist, zu verringern. Metallelemente, wie etwa Aluminium, wurden als bedeutende Mittel verwendet, um die Schwellwertspannung eines N-Transistors zu justieren, vorausgesetzt, dass dieser die Fähigkeit besitzt, negative Träger in dem Kanalbereich des N-Transistors anzuziehen und folglich die Schwellwertspannung zu senken. In einer MG-Struktur werden Aluminiumionen in eine N-Austrittsarbeitsmetallschicht implementiert, die es den Aluminiumatomen erlaubt, in Richtung der darunterliegenden Barriereschicht oder dielektrischen Schicht, die näher zu dem Kanalbereich des N-Transistors positioniert sind, zu diffundieren.
  • Wie im Vorangehenden diskutiert, verringern Aluminiumatome die Schwellenspannung des N-Transistors unter der Bedingung, dass die Kanallänge (d.h. der Abstand zwischen einem Sourcebereich und einem Drainbereich unterhalb einer Metall-Gate-Struktur) lang genug ist, beispielsweise mehr als 40 nm. Allerdings verkleinert sich die Kanallänge gemäß dem Moore'schen Gesetz, ein schwacher Einschalt-Effekt im Winkel (weak corner turn on; WCTO) wird zu einem Problem, indem verhindert wird, dass die Schwellenspannung verringert wird. Da der Abstand zwischen einer N-Austrittsarbeitsmetallschicht und einer Unterseitenecke des Metall-Gates wesentlich größer ist als ein Abstand zwischen einer N-Austrittsarbeitsmetallschicht und einem Mittelpunkt der Unterseite des Metall-Gates, empfängt die Barriereschicht oder die dielektrische Schicht, die näher an der Unterseitenecke des Metall-Gates ist, weniger Aluminiumatome im Vergleich zu der Barriereschicht oder der dielektrischen Schicht, die näher zu dem Mittelpunkt des Metall-Gates sind. Folglich kann die Schwellenspannung nahe der Unterseitenecke des Metall-Gates nicht im gleichen Ausmaß wie die Schwellspannung nahe des Mittelpunkts der Unterseite des Metall-Gates reduziert werden.
  • Der WCTO-Effekt ist besonders stark in einem Metall-Gate mit kurzer Kanallänge, da der Unterseiteneckenteil in dem Metall-Gate Gate mit kurzer Kanallänge mehr beiträgt als der in dem Metall-Gate Gate mit langer Kanallänge. Es wird gezeigt, dass bei einer vorgegebenen gleichen Aluminiumkonzentration in der N-Austrittsarbeitsmetallschicht die gemessene Schwellenspannung ansteigt, wenn die Kanallänge abnimmt. Der WCTO-Effekt kann beobachtet werden, wenn Metall-Gates mit einer Mischung von Kanallängen zusammen auf dem gleichen Wafer gefertigt werden. Die gleiche Aluminiumkonzentration wird in die N-Austrittsarbeitsmetallschicht implantiert oder abgeschieden, wobei jedoch die Ergebnisse eine geringere Schwellenspannung in einem Transistor mit einer längeren Kanallänge zeigen, während eine höhere Schwellenspannung in einem Transistor mit einer kurzen Kanallänge gefunden wird.
  • Einige Beispiele der vorliegenden Erfindung stellen eine Halbleiterstruktur mit einem Metall-Gate bereit. Eine N-Austrittsarbeitsmetallschicht in dem Metall-Gate passt sich konform an eine konstruierte, darunterliegende Barriereschicht an, und zwar in einer Art, um es mehr Aluminiumatomen zu erlauben, zu den Unterseitenecken des Metall-Gates zu diffundieren und hierdurch die Probleme, die durch den WCTO-Effekt verursacht werden, zu lösen.
  • Einige Beispiele der vorliegenden Erfindung stellen ein Verfahren zur Fertigung einer Halbleiterstruktur mit einem Metall-Gate bereit, das eine N-Austrittsarbeitsmetallschicht aufweist, die sich konform an eine konstruierte, darunterliegende Barriereschicht angepasst hat, und zwar in einer Art und Weise, um es mehr Aluminiumatomen zu erlauben, zu der unteren Ecken des Metall-Gates zu diffundieren.
  • 1 zeigt eine Querschnittsansicht einer Halbleiterstruktur 10 mit einem Metall-Gate 103. Die Halbleiterstruktur 10 hat eine Halbleiterschicht 100, über der das Metall-Gate 103 und eine zwischengeschichtete dielektrische Schicht (ILD) 101, die das Metall-Gate 103 eingrenzt und umgibt, angeordnet sind. Die Halbleiterschicht 100 hat eine erste Oberfläche 100A, die nahe an der Kanalregion eines Transistors ist. Das Metall-Gate 103 und die ILD 101 sind über der ersten Oberfläche 100A der Halbleiterschicht 100 angeordnet. In einigen Beispielen ist die Halbleiterschicht 100, auf die hierin Bezug genommen wird, ein massives Halbleitersubstrat, auf dem verschiedene Schichten und Vorrichtungsstrukturen gebildet sind. In einigen Beispielen umfasst das massige Substrat Silizium oder einen Verbindungshalbleiter, wie etwa GaAs, InP, Si/Ge oder SiC. Verschiedene Schichten können auf der Halbleiterschicht 100 gebildet sein. Als Beispiel hierfür seien dielektrische Schichten, dotierte Schichten, Polysiliziumschichten oder leitfähige Schichten genannt. Verschiedene Vorrichtungen können auf der Halbleiterschicht 100 gebildet sein. Als Beispiel hierfür sind Transistoren, Wiederstände und/oder Kondensatoren zu nennen, die miteinander durch verbindende Schichten zu zusätzlichen integrierten Schaltkreisen verbunden sein können.
  • In einigen Beispielen kann die Halbleiterstruktur 10 eine planare oder eine nicht-planare Transistorstruktur sein. Als Beispiele hierfür sind eine MOSFET- oder eine FinFET-Struktur, die eine Vielzahl von Funktionen in der halbleitenden Schicht 100 besitzen, zu nennen. Die verschiedenen Funktionen umfassen leicht dotierte Source/Drain Bereiche; (n-artige und p-artige LDD), Source/Drain (S/D) Bereiche, Silizidfunktionen, Kontakt-Ätz-Stoppschicht (contact etch stop layer; CESL), sind allerdings nicht auf diese beschränkt. Es soll bemerkt werden, dass die verzerrten Strukturen in der Halbleiterschicht 100, wie etwa Siliziumgermanium (SiGe) und Siliziumcarbid (SiC) Stressoren jeweils in dem P-und/ oder dem N-Transistor gebildet sein können.
  • Bezugnehmend auf 1 ist das Metall-Gate 103 durch das ILD 101 an einer Seitenwand 103B umschlossen. Eine Unterseite 103A des Metall-Gates 103 ist über der Halbleiterschicht 100 angeordnet. In einigen Beispielen umfasst das Metall-Gate 103, auf das hierin Bezug genommen wird, eine optionale Zwischenschicht 1030 zwischen einem waagerechten Teil der high-k dielektrischen Schicht 1031 und der Halbleiterschicht 100. In einigen Beispielen umfasst das Metall-Gate 103, auf das hierin Bezug genommen wird, einen optionalen Seitenwand-Abstandhalter 1037, in Kontakt mit einem senkrechten Teil der high-k dielektrischen Schicht 1031.
  • In 1 umfasst das Metall-Gate 103 eine high-k dielektrische Schicht 1031, eine Barriereschicht 1033, die an einer offenen Oberfläche der high-k dielektrischen Schicht 1031 gebildet ist und sich konform an die Oberflächenkontur der high-k dielektrischen Schicht 1031 anpasst, und eine Austrittsarbeitsmetallschicht 1035, die sich konform an die Oberflächenkontur der Barriereschicht 1033 anpasst. Die high-k dielektrische Schicht 1031 in der Halbleiterstruktur 10 passt sich konform an die Unterseite 103A und eine Seitenwand 103B des Metall-Gates 130 an. An der Seitenwand 103B des Metall-Gates 103 hat die Barriereschicht 1033 einen ersten Teil 105A mit einer Dicke T1 und einen zweiten Teil 105B mit einer Dicke T3. An der Unterseite 103A des Metall-Gates 103 hat die Barriereschicht 1033 eine Dicke T2. In einigen Beispielen ist die Dicke T2 an der Unterseite 103A des Metall-Gates 103 größer als die Dicke T1 des ersten Teils 105A der Barriereschicht 1033. Allerdings ist in einigen Beispielen die Dicke T2 an der Unterseite 103A des Metall-Gates 103 größer als die Dicke T1 des ersten Teils 105A und die Dicke T3 des zweiten Teils 105 auf der Barriereschicht 1033 zusammen. In einigen Beispielen ist die Dicke T4 der Austrittsarbeitsmetallschicht 1035 in einem Bereich von etwa 0,1 nm (1 Ä) bis etwa 2 nm (20 Ä).
  • In 1 hat die Barriereschicht 1033 des Metall-Gates 103 einen ersten Teil 105A mit einer Dicke T1 und einen zweiten Teil 105B mit einer Dicke T3, die größer ist als die Dicke T1 des ersten Teils 105A. Folglich ist die Austrittsarbeitsschicht 1035, die in Kontakt mit dem ersten Teil 105A der Barriereschicht 1033 ist, näher an der Seitenwand 103B des Metall-Gates 103 als die Austrittsarbeitsschicht 1035, die in Kontakt mit dem zweiten Teil 105 der Barriereschicht 1033 ist. Folglich ist eine Verbindungsstelle A, die die Austrittsarbeitsmetallschicht 1035, die sich konform an den ersten Teil 105A anpasst, und den zweiten Teil 105B verbindet, näher an einer Unterseitenecke C des Metall-Gates 103, im Vergleich zu der Bedingung, in der die Dicke T1 des ersten Teils und die Dicke T3 des zweiten Teils identisch sind (nicht gezeigt).
  • In einigen Beispielen umfasst die ILD 101 ein dielektrisches Material. In einigen Beispielen umfasst das dielektrische Material Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, „Spin-on-Glas“ (SOG), fluoriertes Siliziumdioxidglas (FSG), Kohlenstoff-dotiertes Siliziumoxid (d.h. SiCOH), BLACK DIAMOND® (Applied Materials of Santa Clara, Calif.), XEROGEL®, AEROGEL®, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bis-Benzocyclobuten), FLARE®, SILK® (Dow Chemical, Midland, Mich.), Polyimid, weitere geeignete poröse polymere Materialien, andere geeignete dielektrische Materialien und/oder Kombinationen davon. In einigen Beispielen umfasst die ILD 101 ein Hochdichtesplasma (HDP) dielektrisches Material (z.B. HDP-Oxid) und/oder einen Hoher-Wirkungsgrad-Prozess (HARP) dielektrisches Material (z.B. HARP-Oxid). Es ist offensichtlich, dass die ILD 101 ein oder mehrere dielektrische Materialien und/oder eine oder mehrere dielektrische Schichten umfassen kann. Die ILD 101 wird durch einen chemisch-mechanischen-Polier (CMP)-Prozess geglättet bis ein oberer Teil des Metall-Gates 103 freigelegt wird, wie dies in der 1 dargestellt ist. Der CMP-Prozess umfasst eine hohe Selektivität, um eine im wesentlichen planare Oberfläche für das Metall-Gate 103 bereitzustellen, optional Seitenwandabstandshalter 1037 und ILD 101. In einigen Beispielen hat der CMP-Prozess geringes Krümeln und/oder einen geringen Metallabtragseffekt.
  • In einigen Beispielen der vorliegenden Erfindung wird die high-k dielektrische Schicht 1031 durch ALD, CVD, metallorganisches CVD (MOCVD), PVD, plasmaunterstütztes CVD (PECVD), plasmaunterstütztes ALD (PEALD), thermische Oxidation oder Kombinationen derselben oder andere geeignete Techniken gebildet. In einigen Beispielen umfasst die high-k dielektrische Schicht 1031 eine Dicke in einem Bereich von etwa 0,5 nm bis etwa 3 nm (5 bis etwa 30 Ä). Die high-k dielektrische Schicht 1031 umfasst einen binären oder tertiären high-k-Film. In einigen Beispielen umfasst die high-k dielektrische Schicht 103 LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba, Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride oder andere geeignete Materialien.
  • In einigen Beispielen umfasst die Barriereschicht 1033 Metallnitride, wie etwa TiN, TaN oder Metallcarbonitride, wie etwas Titancarbonitrid, oder andere quaternäre Schichten, die die allgemeine Formel (M1, M2) (C, N) haben, wobei M1 und M2 verschiedene Metalle der Gruppen IVa oder Va sind. In einigen Beispielen hat die Barriereschicht 1033 eine Dicke in einem Bereich von etwa 0,2 nm bis etwa 4 nm (2 bis etwa 40 Ä). Die Barriereschicht 1033 fungiert als eine Barriere, um die high-k dielektrische Schicht 1031 zu schützen. Die Barriereschicht 1033 wird durch verschiedene Abscheidungstechniken, wie etwa ALD, PVD, CVD, PECVD oder andere geeignete Techniken gebildet. In einigen Beispielen, wie in der 1 gezeigt wird, ist die Barriereschicht eine Doppelschicht, die zwei Schichten von Materialien umfasst. Beispielsweise ist eine der Barriereschichten, die nahe an der high-k dielektrischen Schicht 1031 ist, aus Metallnitriden oder Metallcarbonitriden einer ersten Zusammensetzung gebildet, wohingegen die andere Barriereschicht, die nahe der Austrittsarbeitsmetallschicht 1035 ist, aus Metallnitriden oder Metallcarbonitriden einer zweiten Zusammensetzung gebildet ist. Beispielsweise können die Materialien, die die Doppelschicht bilden, auch gleich, aber durch unterschiedliche Scheidungsvorgänge gebildet sein. In einigen Beispielen wird die Barriereschicht, die nahe an der Austrittsarbeitsmetallschicht 1035 ist, als Verkappungsschicht bezeichnet. In einigen Beispielen ist eine Dicke der Barriereschichten, die nahe an der high-k dielektrischen Schicht 1031 sind, von etwa 0,1 nm bis etwa 2 nm (1 bis etwa 20 Ä), und eine Dicke der Barriereschichten, die nahe an der Austrittsarbeitsmetallschicht 1035 sind, ist von etwa 0,1 nm bis etwa 2 nm (1 bis etwa 20 Ä).
  • In einigen Beispielen umfasst die Austrittsarbeitsmetallschicht 1035 Metallcarbonitrid, wie etwa TiN, Metallsiliziumnitrid, wie etwa TiSiN, oder Metallaluminid. In einigen Beispielen, in dem Fall, dass die Austrittsarbeitsmetallschicht 1035 aus Metallcarbonitrid oder Metallsiliziumnitrid gefertigt ist, sind ferner Aluminiumatome in die Austrittsarbeitsmetallschicht 1035 durch einen Implantationsvorgang nach dem Abscheiden der Austrittsarbeitsmetallschicht 1035 in diese eingeführt. In anderen Beispielen umfasst die Austrittsarbeitsmetallschicht 1035 TiAlN, TiAl oder TaAl. Die Austrittsarbeitsmetallschicht 1035 kann durch verschiedene Abscheidungstechniken, wie etwa ALD, PVD, CVD, PECVD oder andere geeignete Techniken abgeschieden werden. In einigen Beispielen ist eine Dicke der Austrittsarbeitsmetallschicht 1035 innerhalb eines Bereichs von etwa 0,1 nm (1 Ä) bis etwa 2 nm (20 Ä).
  • In einigen Beispielen ist ein Gatefüllmetall 107 in dem Metall-Gate 103 angeordnet. Das Gatefüllmetall 107 umfasst Metalle, die eine eigenständige Austrittsarbeit haben, die zwischen 4.2 bis 4.8 eV ist. In einigen Beispielen umfasst das Gatefüllmetall W, Al, Co und Legierungen derselben. In einer Ausführungsform der vorliegenden Erfindung ist eine Dicke des Gatefüllmetalls 107 zwischen 50 bis 300 nm (500 bis 3000 Ä), was etwa 5- bis 30-mal dicker ist als die Gesamtdicke der Austrittsarbeitsmetallschicht 1035 und der Barriereschicht 1033.
  • Unter Bezugnahme auf 1 kann ein Stufenprofil eines Teils der Barriereschicht nahe der Unterseitenecken C des Metall-Gates 103 beobachtet werden. Wie in der 1 gezeigt wird, umfasst das Stufenprofil zwei Oberflächen, die senkrecht zueinander angeordnet sind. Ein senkrechter Teil des Stufenprofils hat eine Höhe H1, die definiert ist als der Abstand zwischen der Oberseitenoberfläche und der Barriereschicht, die auf der Unterseite des Metall-Gates 103 auf einem horizontalen Teil des Stufenprofils angeordnet ist. In einigen Beispielen ist die Höhe H1 des senkrechten Teils des Stufenprofils größer als 0,2 nm (2 Ä). In einigen Beispielen ist eine Breite W1 des waagerechten Teils des Stufenprofils geringer als eine ursprüngliche Dicke der Barriereschicht 1033. Beispielsweise kann eine ursprüngliche Dicke der Barriereschicht 1033 als eine Dicke T3 an der Unterseite des Metall-Gates 103 definiert sein. In 1 ist, da die Austrittsarbeitsmetallschicht 1035 sich konform an die darunterliegenden Barriereschicht 1033 anpasst, das Stufenprofil auf die Austrittsarbeitsmetallschicht 1035 übertragen und ein Stufenprofil, das durch die Austrittsarbeitsmetallschicht 1035 dargestellt wird, kann beobachtet werden.
  • Wie in der Halbleiterstruktur 10 in 1 gezeigt wird, umfasst eine gefertigte Barriereschicht 1033 ein Stufenprofil. Daher ist der Teil der Austrittsarbeitsmetallschicht 1035 nahe des ersten Teils 105A der Barriereschicht 1033 dichter an den Unterseitenecken C des Metall-Gates 103, im Vergleich mit dem Fall, in dem die Barriereschicht 1033 kein Stufenprofil aufweist. Wenn ein erster Teil 105A und ein zweiter Teil 105B der Barriereschicht durch deren Dicken unterschieden werden können, ergibt sich für einen Teil der Austrittsarbeitsmetallschicht 1035 eine waagerechte Verschiebung hin zu einer Richtung, die senkrecht zu der Seitenwand 103B ist. Die waagerechte Verschiebung bringt die Austrittsarbeitsmetallschicht 1035 zu einer Position, die dichter an den Unterseitenecken C des Metall-Gates 103 ist. In einigen Beispielen ist der Abstand der horizontalen Verschiebung etwa die Breite W1 des waagerechten Teils des Stufenprofils. Die Aluminiumatome in der Austrittsarbeitsmetallschicht 1035 können effektiver zu der darunterliegenden Barriereschicht 1033 oder der high-k dielektrischen Schicht 1031, die näher zu den beiden Enden des Kanalbereichs des N-Transistors angeordnet sind, gelangen, wenn die Barriereschicht 1033 so konstruiert ist, um ein Stufenprofil zu besitzen.
  • 2 zeigt eine Querschnittsansicht einer Halbleiterstruktur 20 mit einem Metall-Gate 103. Elemente mit denselben Bezugszeichen wie in der 1 beziehen sich auf die gleichen Strukturen oder Materialien und werden an dieser Stelle nicht wiederholt, um die Einfachheit der Ausführungen zu fördern. Verglichen mit der 1 ist die Dicke T1 des ersten Teils 105 der Barriereschicht 1033 in der 2 gleich Null. In anderen Worten verbleibt die Barriereschicht 1033 lediglich auf der Unterseite 103A und an dem zweiten Teil 105B der Seitenwand 103B des Metall-Gates 103. Die 2 zeigt ein Stufenprofil an der Verbindungsstelle A und die Breite W1 des waagerechten Teils des Stufenprofils ist etwa die ursprüngliche Dicke T2 der Barriereschicht 1033.
  • In 2 ist eine waagerechte Verschiebung der Austrittsarbeitsmetallschicht 1035 größer als die waagerechte Verschiebung der Austrittsarbeitsmetallschicht 1035, die in 1 gezeigt wird, wo die Barriereschicht 1033 lediglich an dem ersten Teil 105A ausgedünnt ist, anstatt das diese vollständig entfernt ist, wie in der Halbleiterstruktur 20 der 2 gezeigt. Verglichen mit der 1 können, da eine größere waagerechte Verschiebung der Austrittsarbeitsmetallschicht 1035 vorliegt, die Aluminiumatome in der Austrittsarbeitsmetallschicht 1035 effektiver zu der darunterliegenden Barriereschicht 1033 oder einer high-k dielektrischen Schicht 1031, die näher zu den beiden Enden eines Kanalbereichs des N-Transistors angeordnet ist, gelangen, wenn die Barriereschicht 1033 derart gefertigt ist, um ein Stufenprofil zu besitzen. Zusätzlich umfasst das Metall-Gate 103 der Halbleiterstruktur 20 ferner eine optionale Nitridschicht 1039, die die Seitenwandabstandshalter 1037 umfasst.
  • In einigen Beispielen ist die Halbleiterstruktur 20 eine planare N-MOSFET mit einer Kanallänge Lg von etwa 20 bis etwa 40 nm. In anderen Beispielen ist die Halbleiterstruktur 20 eine nicht-planare N-FinFET mit einer Kanallänge Lg von etwa 10 bis etwa 20 nm.
  • 3 zeigt eine Querschnittsansicht einer Halbleiterstruktur 30 mit einem Metall-Gate 103. Elemente, die mit denselben Bezugszeichen versehen sind wie in den 1 und 2, beziehen sich auf die gleichen Strukturen und Materialien und werden, der Einfachheit halber, nicht wiederholt. Im Vergleich zur 1 ist die Dicke T1 des ersten Teils 105A und die Dicke T3 des zweiten Teils der Barriereschicht 1033 in 3 in beiden Fällen gleich 0. Mit anderen Worten liegt keine Barriereschicht 1033 an der Seitenwand 103B des Metall-Gates 103 vor. Kein Stufenprofil kann in der Halbleiterstruktur 30 beobachtet werden.
  • In 3 ist eine waagerechte Verschiebung der Austrittsarbeitsmetallschicht 1035 etwa die gleiche wie die, die in 2 gezeigt wird, in der der erste Teil 105A der Barriereschicht 1033 vollständig entfernt ist. Zusätzlich kann eine senkrechte Verschiebung in senkrechter Richtung hinsichtlich der Unterseite 103A des Metall-Gates 103 in der 3 beobachtet werden. In 3 wird eine Verbindungsstelle A, die die Austrittsarbeitsmetallschicht 1035 an der Seitenwand 103B und über der Unterseite 103A des Metall-Gates 103, sogar näher zu den Unterseitenecken C des Metall-Gates 103 angeordnet. Im Vergleich zu der Verbindungsstelle A in 2 besitzt die Verbindungsstelle A, die in 3 gezeigt wird, ferner eine nach unten gerichtete senkrechte Verschiebung hin zu der Unterseite 103A. Als Folge dessen können die Aluminiumatome in der Austrittsarbeitsmetallschicht 1035 effektiver zu der darunterliegenden Barriereschicht 1033 oder einer high-k-dielektrischen Schicht 1031, die näher zu den beiden Enden eines Kanalbereichs eines N-Transistors angeordnet sind, gelangen. Zusätzlich umfasst das Metallgate 103 der Halbleiterstruktur 30 ferner eine optionale Nitridschicht 1039, die den Seitenwandabstandshalter 1037 umfasst und die optionale Nitridschicht 1039 ist über der ersten Oberfläche 100A der Halbleiterschicht 100 angeordnet.
  • In einigen Beispielen ist die Halbleiterstruktur 30 eine planare N-MOSFET mit einer Kanallänge Lg von etwa 20 bis etwa 40 nm. In anderen Beispielen ist die Halbleiterstruktur 30 eine nicht-planare N-FinFET mit einer Kanallänge Lg von etwa 10 bis etwa 20 nm.
  • 4 zeigt eine Querschnittsansicht einer Halbleiterstruktur 40 mit einem Metallgate 103. Elemente mit den gleichen Bezugszeichen wie in den 1, 2 und 3 beziehen sich auf die gleiche Struktur oder Materialien und werden hierin, der Einfachheit halber, nicht wiederholt. Ähnlich wie in der 3 ist sowohl die Dicke T1 des ersten Teils 105A und die Dicke T3 des zweiten Teils der Barriereschicht 1033 in 4 gleich 0. In anderen Worten liegt keine Barriereschicht 1033 an der Seitenwand 103B des Metall-Gates 103 vor. Kein Stufenprofil kann in der Halbleiterstruktur 40 beobachtet werden.
  • In 4 ist eine waagerechte Verschiebung der Austrittsarbeitsmetallschicht 1035 etwa die gleiche wie die, die in 3 gezeigt wird, in der der erste Teil 105A und der zweite Teil 105B der Barriereschicht 1033 vollständig entfernt ist. Zusätzlich kann eine senkrechte Verschiebung in senkrechter Richtung zu der Unterseite 103A des Metall-Gates 103 in der 4 beobachtet werden. In 4 ist der den Unterseitenecken C des Metall-Gates 103 am nächsten liegende Teil der Austrittsarbeitsmetallschicht 1035 ein Schwanz 1035A, der von der Verbindungsstelle A hervorsteht, die die Austrittsarbeitsmetallschicht 1035 an der Seitenwand 103B und über der Unterseite 103A des Metall-Gates 103 verbindet. Im Vergleich zu der Austrittsarbeitsmetallschicht 1035 in der 3 besitzt die Austrittsarbeitsmetallschicht 1035, die in der 4 gezeigt wird, ferner einen Schwanz 1035A der effektiv eine senkrechte Verschiebung hin zu der Unterseite 103A erzeugt. In Folge hiervon können die Aluminiumatome in der Austrittsarbeitsfunktionsschicht 1035 effektiver zu der darunterliegenden Barriereschicht 1033 oder einer high-k dielektrischen Schicht 1031, die näher zu den beiden Ende eines Kanalbereichs eines N-Transistors angeordnet ist, gelangen. Zusätzlich umfasst das Metall-Gate 103 der Halbleiterstruktur 30 ferner eine optionale Nitridschicht 1039, die die Seitenwandabstandshalter 1037 umfasst.
  • In einigen Beispielen ist die Halbleiterstruktur 40 eine planare N-MOSFET mit einer Kanallänge Lg von etwa 20 bis etwa 40 nm. In anderen Beispielen ist die Halbleiterstruktur 40 eine nicht-planare N-FinFET mit einer Kanallänge Lg von etwa 10 bis etwa 20 nm.
  • In einigen Beispielen, in denen Transistoren mit einer Mischung von Kanallängen zusammen auf einem gleichen Wafer gefertigt sind, um den WCTO-Effekt zu beseitigen, können verschiedene Beispiele, die diejenigen, die in den 1 bis 4 gezeigt werden einschließen, eingeführt werden, um die Diffusionseffizienz der Aluminiumatome zu den Unterseitenecken des Metall-Gates zu steigern. Beispielsweise kann ein N-Transistor auf dem Wafer mit einer verhältnismäßig längeren Kanallänge die Metall-Gate-Strukturen, die in den 1 und 2 gezeigt werden, übernehmen, während ein anderer N-Transistor auf dem gleichen Wafer mit einer verhältnismäßig kürzeren Kanallänge die Metall-Gate-Strukturen, die in den 3 oder 4 gezeigt werden, übernehmen kann.
  • 5 bis 14 zeigen die Vorgänge eines Halbleiterstrukturfertigungsverfahrens für eine Metall-Gate-Struktur gemäß einigen Beispielen der vorliegenden Erfindung. Ein Metall-Gategraben 103C wird während Vorgängen, die in den 5 bis 7 beschrieben werden, gebildet. In 5 wird eine Opfer-Gateelektrode 201 mit einer ILD 101 gedeckelt. Eine Zwischenschicht 1030, ein Abstandshalter 1037 und eine Nitridschicht 1039 sind auf einer Halbleiterschicht 100 gemäß dem Stand der Technik gebildet. In einigen Beispielen ist die Zwischenschicht 1030 ideal aus einem Material gebildet, dass nicht hinreichend während des Entfernens oder Ätzens der Opfer-Gateelektrode 201 geätzt wird, so dass diese geeignet ist, die darunterliegenden Halbleiterschicht 100 zu schützen, wenn die Opfer-Gateelektrode 201 anschließend entfernt wird. In dem Fall, in dem die Zwischenschicht 1030 eine gewachsene dielektrische Schicht ist, wird diese ausschließlich auf den freigelegten Oberflächen der Halbleiterschicht 100 gebildet. Wenn die Zwischenschicht 1030 ein abgelagerter Film ist, wird diese abdeckend auf einem isolierenden Substrat (nicht gezeigt) unterhalb der Halbleiterschicht 100 sowie auf der Halbleiterschicht 100 abgelagert werden.
  • In 5 sind der Abstandshalter 1037 und die Nitridschicht 1039 auf den Seitenwänden der Opfer-Gateelektrode 201 gebildet. Die Abstandshalter 1037 und die Nitridschicht 1039 können durch abdeckendes Abscheiden einen sich konform anpassenden dielektrischen Film bilden, der die Oberseitenoberfläche und die Seitenwand der Opfer-Gateelektrode 201 abdeckt. Die abdeckend abgeschiedenen Abstandshalter 1037 sind ebenso auf der ersten Oberfläche 100A der Halbleiterschicht 100 gebildet. Die Materialien, die den Abstandshalter 1037 und die Nitridschicht 1039 bilden, umfassen (sind allerdings nicht auf diese begrenzt) Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder Kombinationen derselben. In einigen Beispielen der vorliegenden Erfindung ist der Abstandshalter 1037 ein Siliziumnitridfilm, der durch einen Heißwand, niederdruckchemischen Dampfabscheidungs (hot wall, low pressure chemical vapor deposition; LPCVD) Vorgang gebildet wird. Im Folgenden werden der Abstandshalter 1037 und die Nitridschicht 1039 anisotrop geätzt, beispielsweise unter Verwendung von Plasmaätzen oder reaktivem Ionenätzen (RIE). Das anisotrope Ätzen des Abstandhalters 1037 und der Nitridschicht 1039 entfernt den dielektrischen Film von waagerechten Oberflächen, wie etwa der Oberseite der Opfer-Gateelektrode 201 sowie der ersten Oberfläche 100A der Halbleiterschicht 100. In einigen Beispielen wird das RIE-Ätzen für einen ausreichenden Zeitraum fortgeführt, um den Abstandshalter 1037 und die Nitridschicht 1039 von allen waagerechten Oberflächen zu entfernen.
  • In 6 wird ein Glättungsvorgang, wie etwa ein chemisch mechanisch Polieren (CMP) Vorgang durchgeführt, nachdem der Abstandshalter 1037, die Nitridschicht 1039 und die ILD 101 gebildet wurden. Der Glättungsvorgang wird durchgeführt, um einen Überschuss an ILD 101 über der Oberseitenoberfläche der Opfer-Gateelektrode 201 zu entfernen, bis die Opfer-Gateelektrode 201 von der ILD 101 freigesetzt ist. In 7 wird der Metall-Gategrabe 103C durch Entfernen der Opfer-Gateelektrode 201 und der Zwischenschicht 1030 gebildet. In einigen Beispielen wird die Opfer-Gateelektrode 201 durch Polysilizium gebildet. Die Polysiliziumopfer-Gateelektrode 201 wird unter Verwendung eines nassätzenden Mittels, umfassend Tetramethylammoniumhydroxid und Wasser, entfernt. In einem Beispiel der vorliegenden Erfindung umfasst Tetramethylammoniumhydroxide zwischen 10 bis 35% der Lösung bezogen auf das Volumen. In einem Beispiel der vorliegenden Erfindung wird die Tetramethylammoniumhydroxidlösung auf eine Temperatur zwischen 60 und 95°C während des Ätzvorganges erhitzt. In einem Beispiel der vorliegenden Erfindung wird akustische Energie wie etwa Ultraschall oder Megasonic-Energie während des Ätzprozesses angelegt. Die akustische Energie stellt Bewegung für das Ätzmittel bereit, die erlaubt, Ätzrückstände von der veränderten Opfer-Gateelektrode 201 zu entfernen und die erlaubt, neues Ätzmittel in den Graben hinzuzufügen, um die Opfer-Gateelektrode 201 zu ätzen.
  • In einigen Beispielen der vorliegenden Erfindung ist das Ätzmittel zum Ätzen der Opfer-Gatelektrode 201 selektiv für die Zwischenschicht von zumindest 1030 (d.h. dass diese nicht oder nur in geringem Ausmaße die Zwischenschicht 1030 ätzt), so dass die Zwischenschicht 1030 als ein Ätzstop für die Opfer-Gateelektroden 201 Ätzung fungiert. Auf diese Weise werden die darunterliegenden Kanalbereiche der Halbleiterschicht 100 vor dem Ätzmittel geschützt. In einigen Beispielen ist eine Ätzselektivität zwischen einer Opfer-Gateelektrode und einer dielektrischen Zwischenschicht von zumindest 10:1 erwünscht.
  • Als nächstes wird die Zwischenschicht 1030 entfernt. In einer Ausführungsform der vorliegenden Erfindung ist die Zwischenschicht 1030 ein Oxid und kann mit einem Ätzmittel, das wässrige Flusssäure umfasst, entfernt werden. In einem Beispiel der vorliegenden Erfindung wird eine wässrige Ätzmittellösung mit 1 bis 2 Volumenprozent HF verwendet.
  • Mit Bezug auf 8 werden eine Zwischenschicht 1030, eine high-k-dielektrische Schicht 1031 und eine Barriereschicht 1033 in einer konform anpassenden Weise innerhalb des Metall-Gateggrabens 103C der Oberseite der ILD 101 gebildet. In einigen Beispielen wird die Zwischenschicht 1030 beseitigt und die high-k dielektrische Schicht 1031 ist direkt, nahe an dem Kanalbereich der Halbleiterschicht 100 gebildet. In einem Beispiel der vorliegenden Erfindung ist die high-k dielektrische Schicht 1031 bis zu einer Dicke von zwischen 0,5 bis 5 Nanometer (5 bis 50 Ängström) gewachsen. In einer Ausführungsform der vorliegenden Erfindung ist die high-k dielektrische Schicht 1031 ein abgeschiedenes Dielektrikum, wie etwa (aber nicht auf diese beschränkt) ein Metalloxid-Dielektrikum, wie etwa Tantalpentoxid (Ta2O5) und Titandioxid (TiO2), Tantaloxid, Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Lanthanoxid, Lanthanaluminiumoxid und Silikate davon oder andere high-k Dielektrika, wie etwa PZT und BST. Ein Film mit hoher Dielektrizitätskonstante kann durch jede beliebige bekannte Technik gebildet werden, wie etwa (aber nicht auf diese beschränkt) chemische Dampfabscheidung (CVD) oder atomische Schichtabscheidung (ALD). In einigen Beispielen wird die Barriereschicht 1033 über der high-k dielektrischen Schicht 103 gebildet. In einigen Beispielen umfasst die Barriereschicht 1033 TiN oder TaN mit einer Dicke in einem Bereich von etwa 0,5 bis etwa 3 Nanometer (5 bis etwa 30 Angström). Die Barriereschicht 1033 fungiert als eine Barriere, um die high-k dielektrische Schicht 103 zu schützen. Die Barriereschicht 1033 wird durch verschiedene Abscheidungstechniken, wie etwa ALD, PVD, CVD, PECVD oder andere geeignete Techniken gebildet.
  • In einigen Beispielen umfasst die Barriereschicht 1033 eine Doppelschichtstruktur. Beispielsweise kann die Doppelschichtstruktur aus beliebigen zwei der Materialien, die ausgewählt sind aus Metallcarbonitridschicht, TiN und TaN gefertigt sein. In einigen Beispielen wird die erste Schicht der Doppelschichtstruktur (die nahe an der high-k dielektrischen Schicht 1031 ist) durch Abscheiden eines TiN-Films, der eine Dicke von etwa 0,1 bis etwa 2 nm (1 bis etwa 20 Ä) hat, gebildet werden. Eine zweite Schicht in der Doppelschichtstruktur (die nahe an der Austrittsarbeitsmetallschicht 1035 ist) wird durch Abscheiden eines TaN-Films, der eine Dicke von etwa 0,1 bis etwa 2 nm (1 bis etwa 20 Ä) hat, gebildet.
  • 9 bis 12 zeigen Vorgänge des Entfernens eines ersten Teils 105A der Barriereschicht 103 an der Seitenwand 103B des Metall-Gate-Grabens 103C. Wie in 9 gezeigt, wird ein ätzbares Material 201 in der Metall-Gate-Grabens 103C überfüllt und auf der Oberseite der ILD 101. Jedes beliebige Material, das geeignet ist eine Füllung der Lücke zu erreichen und das durch einen Ätzvorgang entfernt werden kann, kann als ätzbares Material 201 verwendet werden. In einigen Beispielen ist das ätzbare Material 202 Spin-on-Glas (SOG). Es gibt zwei Arten von SOG-Materialien, die die weiteste Verbreitung haben. Eine anorganische Art eines Silikat-basierten SOG und eine organische Art eines Siloxanbasierten SOG. In einigen Beispielen wird ein Siliziumdioxid-basiertes Polysiloxan auf einen Wafer als eine Flüssigkeit angewandt, um den Metall-Gate-Graben 103C zu füllen. Das dispensierte SOG wird dann geschleudert und bei einer Temperatur von etwa 400°C gehärtet.
  • In der 10 wird das ätzbare Material 202 bis zu einer vorbestimmten Höhe H1 in des Metall-Gate-Grabens 103C zurückgeätzt. Zusätzlich wird der erste Teil 105A der Barriereschicht 1033 nach dem Rück-Ätzvorgang freigelegt. In einigen Beispielen, wenn das ätzbare Material 202 ein SOG ist, können Nass- oder Trockenätzvorgänge verwendet werden, um das SOG zu entfernen. Beispielsweise wird ein Nassätzvorgang, der ein Ätzraten-kontrolliertes Pufferoxidätzen (BOE) oder verdünntes HF-Ätzen umfasst, verwendet, um eine gewünschte Menge an SOG zu entfernen. In einem anderen Beispiel umfasst ein Trockenätzvorgang ein Plasma oder reaktives Ionenätzen mit Fluorkohlenstoffgasen, wie etwa CF4, CHF3 oder SF6, Ar und O2. Die RF-Leistung, Gasfluss und relative Gasanteile werden angepasst, um eine gewünschte Menge an SOG zu entfernen. In einigen Beispielen ist die vorherbestimmte Höhe H1 in einem Bereich von etwa 0,2 nm bis etwa 2 nm (2 Ä bis etwa 20 Ä). Da die Barriereschicht 1033 auf der Oberseitenoberfläche des ILD 101 abgeschieden ist, wird, wenn das SOG Rück-Ätzen ausgeführt wird, die darunterliegende high-k-dielektrische Schicht 1031 nicht durch die Fluorid-enthaltenen Ätzmittel geätzt werden. In anderen Worten fungiert die Barriereschicht 1033, die aus einem Metallnitrid gefertigt ist, als eine harte Maske, die die high-k-dielektrische Schicht 1031 davor schützt, geätzt zu werden, während das Oxid-basierte ätzbare Material entfernt wird.
  • Obwohl SOG als ein ätzbares Material in der vorliegenden Erfindung verwendet werden kann, können andere Materialien, wie Fotolack, abgeschiedenes Oxid oder Borphosphorsilikatglas (BPSG) als ätzbares Material verwendet werden, solange gewährleistet ist, dass ein Ätzmittel selektiv den Fotolack, das abgeschiedene Oxid oder das BPSG in Gegenwart des Metallnitrids entfernen kann (d.h. dass dieses nicht oder nur in geringem Maße das Metallnitrid ätzt).
  • In 11 wird der erste Teil 105A der Barriereschicht 1033 durch einen Trocken- oder Nassätzvorgang entfernt. In einigen Beispielen wird der erste Teil 105A der Barriereschicht 1033 als der Teil definiert, der nach dem Rück-Ätzen des ätzbaren Materials, wie in 10 gezeigt, freigelegt ist. In einigen Beispielen umfasst ein Nassätzmittel zum Entfernen der Barriereschicht 1033 (beispielsweise Metallcarbonnitrid) 30 bis 40 Teile (bezogen auf das Gewicht) von Salpetersäure, 10 Teile Fluorwasserstoffsäure und 10 Teile Wasser. Ein anderes Nassätzmittel zum Entfernen der Barriereschicht 1033 (beispielsweise Metallnitrid, wie etwa TiN oder TaN) umfasst ein Gemisch von Phosphorsäure (H3PO4, 80%), Essigsäure (CH3COOH, 5%), Salpetersäure (HNO3, 5%) und Wasser (H2O, 10%). In einigen Beispielen umfasst ein Trockenätzvorgang zum Entfernen der Barriereschicht 1033 einen Plasma- oder einen RIE-Vorgang, mittels eines Ätzgases, umfassend Cl2 oder BCl3. Eine Höhe H1 des ätzbaren Materials 202 ist dick genug, um dem Trockenätzvorgang, mit dem der erste Teil 105A der Barriereschicht 1033 entfernt wird, zu widerstehen, aber nichtsdestotrotz seitlich den zweiten Teil 105B der Barriereschicht 1033 abschirmt und die Barriereschicht an der Unterseite 103A des Metall-Gates 103 abdeckt. In einigen Beispielen ist die vorbestimmte Höhe H1 in einem Bereich von etwa 0,2 nm bis etwa 2 nm (2 Å bis etwa 20 Å).
  • In einigen Beispielen wird bei dem Entfernen des ersten Teils 105A der Barriereschicht 1033 die Barriereschicht 1033 nicht vollständig entfernt und eine endliche Dicke der Barriereschicht 1033 verbleibt als ein Rückstand auf der Seitenwand 103B des Metall-Gates 103. Jedes teilweise Entfernen des ersten Teils 105A der Barriereschicht 1033, das in einer waagerechten Verschiebung der nachfolgend abgeschiedenen Austrittsarbeitsmetallschicht mündet, ist innerhalb des in Erwägung gezogenen Bereichs der vorliegenden Erfindung.
  • In 12 wird das verbleibende ätzbare Material 202, das in 11 gezeigt wird, durch ein zweites Ätzen entfernt. In einigen Beispielen ist das Ätzmittel, das verwendet wird, selektiv für die Barriereschicht 1033 (d.h. das dieses nicht oder nur in geringem Maße die Barriereschicht ätzt), so dass die Barriereschicht als ein Ätzstopp für das 202 Ätzen des verbleibenden ätzbaren Materials fungiert. Auf diese Weise werden die darunterliegenden Kanalbereiche der Halbleiterschicht 100 vor dem Ätzmittel geschützt. In einigen Beispielen ist ein Verhältnis des ätzbaren Materials zu der Barriereschicht von zumindest 10:1 erwünscht. In einigen Beispielen, in denen der erste Teil 105A der Barriereschicht 1033 vollständig entfernt wird, wird ein Teil der high-k dielektrischen Schicht 1031 freigelegt. Auf diese Weise kann das Ätzmittel, das ein Oxid-basiertes ätzbares Material entfernt, unumgänglich die high-k dielektrische Schicht 1031, die auf der Oberseitenoberfläche der ILD 101 und an der Seitenwand 103B des Metall-Gates 103 angeordnet ist, ätzen. Allerdings wird die high-k dielektrische Schicht 1031 an der Unterseite des Metall-Gates durch die Barriereschicht 1033 geschützt und wird daher nicht beschädigt. Wenn das verbleibende ätzbare Material 202 SOG ist, kann ein Trockenätzvorgang verwendet werden, um das verbleibende SOG zu entfernen. Beispielsweise umfasst ein Trockenätzvorgang ein Plasma oder reaktives Ionenätzen mit Ätzgas, wie CF4, CHF3, Ar und O2. Die RF-Leistung, Gasfluss und der relative Gasanteil wird eingestellt, um das verbleibende SOG zu entfernen.
  • In einigen Beispielen, in denen der erste Teil 105A der Barriereschicht 1033 ausgedünnt wird anstatt vollständig entfernt zu werden, und wobei das verbleibende ätzbare Material 202 SOG ist, kann ein Nassätz- oder ein Trockenätzvorgang verwendet werden, um das verbleibende SOG zu entfernen. Der Trockenätzvorgang, der für den vorliegenden Vorgang geeignet ist, wurde bereits im Vorangehenden unter Bezugnahme auf die 12 beschrieben. Ein Trockenätzvorgang, der ein Ätzraten-kontrolliertes Pufferoxidätzen(BOE) oder verdünntes HF-Ätzen umfasst, wird verwendet, um das verbleibende SOG zu entfernen. Da der erste Teil 105A der Barriereschicht 1033 durch eine ausgedünnte Barriereschicht 1033 bedeckt ist, ist das Nassätzmittel selektiv für die Barriereschicht 1033 (d.h. dieses ätzt die Barriereschicht nicht oder nur in geringem Maße) und das SOG wird mit einer größeren Ätzrate entfernt.
  • In 13 wird eine Austrittsarbeitsmetallschicht 1035 in einer sich konform anpassenden Weise auf der Barriereschicht 1033 und der high-k dielektrischen Schicht 1031 gebildet. In einigen Beispielen wird die Austrittsarbeitsschicht 1035 über der Barriereschicht 1033 durch eine Atomschichtabscheidung, eine physikalische Dampfabscheidung, eine chemische Dampfabscheidung, Sputtern oder andere geeignete Vorgänge gebildet. In einigen Beispielen umfasst die Austrittsarbeitsmetallschicht 1035 geeignete Metalle, wie Metallcarbonitrid, Metallaluminid, Metallsiliziumnitrid, TiN, TISiN, TiAlN, TiAl, TaAl, TaN oder Ru, die sachgemäß in einem n-Transistor funktionieren. In einigen Beispielen umfasst die N-Austrittsarbeitsschicht 1035 eine Vielmetallschichtstruktur, wie etwa TiN/WN. In einigen Beispielen ist ein Aluminiumatom innerhalb der Austrittsarbeitsmetallschicht 1035 mittels eines ALD-Vorgangs dotiert. In anderen Beispielen wird ein Aluminiumionenimplantationsvorgang ausgeführt, nachdem die Austrittsarbeitsmetallschicht 1035 gebildet wird, um die Schwellenspannung oder Austrittsarbeit der Metall-Gate-Elektrode für einen n-Transistor einzustellen.
  • Bezugnehmend auf die 10, 14 und 15 wird, wenn der erste Teil 105A der Barriereschicht 1033, wie im vorangehenden unter Bezugnahme auf die 11 beschrieben, entfernt werden, in einer Über-Ätzweise durchgeführt wird, der zweite Teil 105B sowie der erste Teil 105A der Barriereschicht 1033 an der Seitenwand 103B des Metall-Gates 103 im Wesentlichen entfernt. In einigen Beispielen ist eine Dicke H1 des ätzbaren Materials 202, wie ursprünglich unter Bezugnahme auf die 10 beschrieben, dick genug, um dem Über-Ätzvorgang, der auf der Barriereschicht 1033 an der Seitenwand 103B durchgeführt wird, zu widerstehen, allerdings nach wie vor die Barriereschicht 1033 an der Unterseite einer 103A vor dem Ätzmittel zu schützen. In einigen Beispielen ist die Höhe H1 in einem Bereich von etwa 0,2 nm bis etwa 2 nm (2Å bis etwa 20Å). Wie in 15 gezeigt wird, wird die Austrittsarbeitsmetallschicht 1035 in einer sich konform anpassenden Weise auf der Barriereschicht 1033 und der high-k dielektrischen Schicht 1031 geformt. Die Bildung der Austrittsarbeitsmetallschicht 1035 wurde im Vorangehenden unter Bezugnahme auf die 13 beschrieben und wird an dieser Stelle aus Einfachheitsgründen nicht wiederholt.
  • Bezugnehmend auf die 10, 16 und 17 werden, für den Fall, dass das Entfernen des ersten Teils 105A der Barriereschicht 1033 in einer Über-Ätz Weise durchgeführt wird, der zweite Teil 105B, der erste Teil 105A der Barriereschicht 1033 an der Seitenwand 103B und die Barriereschicht 1033 unterhalb des zweiten Teils 105B, der allerdings nicht durch das ätzbare Material 202 bedeckt ist, im Wesentlichen entfernt. In einigen Beispielen ist die Dicke H1 des ätzbaren Materials 202, das ursprünglich unter Bezugnahme auf die 10 beschrieben wurde, dick genug, um dem Über-Ätzvorgang, der auf der Barriereschicht 1033 an der Seitenwand 103B auferlegt ist, zu widerstehen, aber nach wie vor die Barriereschicht 1033 an der Unterseite 103A vor dem Ätzmittel zu schützen. In einigen Beispielen ist die Höhe H1 in Bereich von etwa 0,2 nm bis etwa 2 nm (2Å bis etwa 20Å). Wie in 17 gezeigt wird, ist eine Austrittsarbeitsmetallschicht 1035 in sich konform anpassender Weise auf der Barriereschicht 1033 und der high-k dielektrischen Schicht 1031 gebildet. In einigen Beispielen kontaktiert ein Teil 1035A der Austrittsarbeitsmetallschicht 1035 die high-k dielektrische Schicht 1031 an der Unterseite 103A des Metall-Gates 103. Die Bildung der Austrittsarbeitsmetallschicht 1035 wird im Vorangehenden unter Bezugnahme auf die 13 beschrieben und wird an dieser Stelle aus Einfachheitsgründen nicht wiederholt.
  • Unter Bezugnahme auf die 18 ist ein Gate-Füllmetall 302 in den Metall-Gategraben 103C überfüllt. In einigen Beispielen wird ein einzelnes Metall, umfassend W, WN, TaN oder Ru in den Metall-Gategraben 103C gesputtert, gefolgt von einem CMP-Vorgang, um das überfüllte Gate-Füllmetall 302 und die Austrittsarbeitsfunktionsmetallschicht 1035 auf der Oberseitenoberflächen des ILD 101 zu entfernen. In einigen Beispielen umfasst das Gate-Füllmetall 302 eine Vielmetallschichtstruktur, wie etwa TaN, TiN, W, WN und WCN oder Kombinationen derselben.
  • Einige Beispiele der vorliegenden Erfindung stellen eine Halbleiterstruktur bereit. Die Halbleiterstruktur umfasst eine Halbleiterschicht, die eine erste Oberfläche und ein Zwischenschichtdielektrikum (ILD) umfasst, die ein Metall-Gate über der ersten Oberflächen der Halbleiterschicht bilden. Das Metall-Gate umfasst eine high-k dielektrische Schicht, die sich konform an die Unterseite und einer Seitenwand des Metall-Gates anpasst; eine Barriereschicht, die sich konform an die high-k dielektrische Schicht anpasst; und eine Austrittsarbeitsmetallschicht, die sich konform an die Barriereschicht und die high-k dielektrische Schicht anpasst. Eine Dicke eines ersten Teils der Barriereschicht an der Seitenwand des Metall-Gates ist wesentlich dünner als eine Dicke der Barriereschicht an der Unterseite des Metall-Gates.
  • In einigen Beispielen ist die Dicke des ersten Teils der Barriereschicht an der Seitenwand des Metall-Gates der Halbleiterstruktur gleich null.
  • In einigen Beispielen ist eine Höhe eines zweiten Teils der Barriereschicht an der Seitenwand des Metall-Gates der Halbleiterstruktur größer als 0,2 nm (2Å).
  • In einigen Beispielen befindet sich keine Barriereschicht an der Seitenwand des Metall-Gates der Halbleiterstruktur.
  • In einigen Beispielen umfasst, die Barriereschicht des Metall-Gates der Halbleiterstruktur eine Doppelschicht.
  • In einigen Beispielen ist die Dicke des ersten Teils der Barriereschicht dünner als die Dicke des zweiten Teils der Barriereschicht des Metall-Gates.
  • In einigen Beispielen der vorliegenden Erfindung wird eine Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur umfasst eine high-k dielektrische Schicht, die sich konform an die Unterseite und eine Seitenwand eines Metall-Gates anpasst; eine Barriereschicht, die sich konform an die high-k dielektrische Schicht anpasst; eine Austrittsarbeitsmetallschicht, die sich konform an die Barriereschicht und die high-k dielektrische Schicht anpasst; und ein Gate-Füllmetall, das von der Austrittsarbeitsmetallschicht umschlossen ist. Die Barriereschicht umfasst, nahe zu den Unterseitenecken des Metall-Gates, ein Stufenprofil.
  • In einigen Beispielen ist eine Höhe des Stufenprofils in einem Bereich von etwa 0,2 nm bis etwa 2 nm (2Å bis etwa 20Å).
  • In einigen Beispielen ist die Barriereschicht eine Doppelschicht zwischen der Austrittsarbeitsmetallschicht und der high-k dielektrischen Schicht.
  • In einigen Beispielen ist eine Dicke der Barriereschicht in einem Bereich von etwa 0,2 nm bis etwa 2 nm (2Å bis etwa 10Å).
  • In einigen Beispielen ist eine Dicke der Austrittsarbeitsmetallschicht in einem Bereich von etwa 0,1 nm bis etwa 2 nm (1Å bis etwa 20Å).
  • In einigen Beispielen umfasst die Austrittsarbeitsmetallschicht Aluminium.
  • In einigen Beispielen ist die Halbleiterstruktur eine N-MOSFET oder eine N-FinFET.
  • Einige Beispiele der vorliegenden Erfindung stellen ein Verfahren zur Fertigung einer Halbleiterstruktur bereit. Das Verfahren umfasst das Bilden eines Metall-Gategrabens in einem Zwischenschicht-Dielektrikum (II,D); Bilden einer Barriereschicht in einer Unterseite und einer Seitenwand des Metall-Gategrabens; Entfernen eines ersten Teils der Barriereschicht an der Seitenwand des Metall-Gategrabens; Bilden einer Austrittsarbeitsmetallschicht, die sich konform an die Barriereschicht anpasst; und Überfüllen eines Gate-Füllmetalls, um den Gategraben auszugleichen.
  • In einigen Beispielen umfasst das Entfernen des ersten Teils der Barriereschicht an der Seitenwand des Metall-Gategrabens in dem Verfahren zur Fertigung einer Halbleiterstruktur das Füllen eines ätzbaren Materials in den Metall-Gategraben; Rückätzen des ätzbaren Materials auf eine vorbestimmte Höhe in dem Metall-Gategraben, um den ersten Teil der Barriereschicht freizulegen; Entfernen des ersten Teils der Barriereschicht; und Entfernen des verbleibenden ätzbaren Materials.
  • In einigen Beispielen wird das ätzbare Material, das in den Metall-Gategraben gefüllt ist, ausgewählt aus der Gruppe, bestehend aus Spin-on-Glas (SOG), Fotolack, Oxid und Borphosphorsilikatglas (BPSG).
  • In einigen Beispielen umfasst das Rückätzen des ätzbaren Materials auf eine vorbestimmte Höhe in dem Metall-Gategraben, um den ersten Teil der Barriereschicht in dem Verfahren zur Fertigung einer Halbleiterstruktur, das Rückätzen des ätzbaren Materials auf eine Höhe von etwa 0,2 nm bis etwa 2 nm (2Å bis etwa 20Å).
  • In einigen Beispielen umfasst das Entfernen des ersten Teils der Barriereschicht in dem Verfahren zur Fertigung einer Halbleiterstruktur das Durchführen eines Nassätzvorgangs oder eines Trockenätzvorgangs, der selektiv zwischen einem Nitrid und einem Oxid ist.
  • In einigen Beispielen umfasst das Verfahren zur Fertigung einer Halbleiterstruktur ferner das Entfernen des überfüllten Gate-Füllmetalls und der Austrittsarbeitsmetallschicht von einer Oberseitenoberfläche des ILD.
  • In einigen Beispielen umfasst das Verfahren zur Fertigung einer Halbleiterstruktur ferner einen Ionenimplantationsvorgang nach der Bildung der Austrittsarbeitsmetallschicht.

Claims (20)

  1. Halbleiterstruktur, umfassend: eine Halbleiterschicht (100), die eine erste Oberfläche hat; und ein Zwischenschichtdielektrikum (101), das ein Metall-Gate (103) über der ersten Oberfläche der Halbleiterschicht (100), umgibt wobei das Metall-Gate (103) umfasst: eine high-k dielektrische Schicht (1031), die sich konform an eine Unterseite und eine Seitenwand des Metall-Gates (103) anpasst; eine Barriereschicht (1033), die sich konform an die high-k dielektrische Schicht (1031) anpasst; und eine Austrittsarbeitsmetallschicht (1035), die sich konform an die Barriereschicht (1033) und die high-k dielektrische Schicht anpasst, wobei die Barriereschicht (1033) zwischen der Austrittsarbeitsmetallschicht (1035) und der high-k dielektrischen Schicht (1031) liegt und wobei ein Teil (1035A) der Austrittsarbeitsmetallschicht (1035) die high-k dielektrische Schicht (1031) an der Unterseite (103A) des Metall-Gates (103) kontaktiert.
  2. Halbleiterstruktur nach Anspruch 1, wobei der der Teil (1035A) Austrittsarbeitsmetallschicht (1035) von einer Verbindungsstelle A hervorsteht, die die Austrittsarbeitsmetallschicht (1035) an der Seitenwand (103B) und über der Unterseite (103A) des Metall-Gates (103) verbindet.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei die Austrittsarbeitsmetallschicht (1035) Aluminium enthält.
  4. Halbleiterstruktur nach einem der vorangehenden Ansprüche, wobei keine Barriereschicht (1033) an der Seitenwand des Metall-Gates (103) vorhanden ist.
  5. Halbleiterstruktur nach einem der vorangehenden Ansprüche, wobei die Barriereschicht (1033) eine Doppelschicht umfasst.
  6. Halbleiterstruktur nach einem der vorangehenden Ansprüche, wobei die Barriereschicht (1033) aus Metallnitriden oder Metallcarbonitriden gebildet ist.
  7. Halbleiterstruktur, umfassend: eine high-k dielektrische Schicht (1031), die sich konform an eine Unterseite und eine Seitenwand eines Metall-Gates (103) anpasst; eine Barriereschicht (1033), die sich konform an die high-k dielektrische Schicht (1031) anpasst; eine Austrittsarbeitsmetallschicht (1035), die sich konform an die Barriereschicht (1033) und die high-k-dielektrische Schicht anpasst, wobei die Barriereschicht (1033) zwischen der Austrittsarbeitsmetallschicht (1035) und der high-k dielektrischen Schicht (1031) liegt und wobei ein Teil (1035A) der Austrittsarbeitsmetallschicht (1035) die high-k dielektrische Schicht (1031) an der Unterseite des Metall-Gates (103) kontaktiert; und ein Gate-Füllmetall, das durch die Austrittsarbeitsmetallschicht (1035) umschlossen ist.
  8. Halbleiterstruktur nach Anspruch 7, wobei die Barriereschicht (1033) aus Metallnitriden oder Metallcarbonitriden gebildet ist.
  9. Halbleiterstruktur nach Anspruch 7 oder 8, wobei die Barriereschicht (1033) eine Doppelschicht zwischen der Austrittsarbeitsmetallschicht (1035) und der high-k dielektrischen Schicht (1031) ist.
  10. Halbleiterstruktur nach einem der Ansprüche 7 bis 9, wobei eine Dicke der Barriereschicht (1033) in einem Bereich von etwa 0,2 nm bis etwa 4 nm ist.
  11. Halbleiterstruktur nach einem der Ansprüche 7 bis 10, wobei eine Dicke der Austrittsarbeitsmetallschicht (1035) in einem Bereich von etwa 0,1 nm bis etwa 2 nm ist.
  12. Halbleiterstruktur nach einem der Ansprüche 7 bis 11, wobei die Austrittsarbeitsmetallschicht (1035) Aluminium umfasst.
  13. Halbleiterstruktur nach einem der Ansprüche 7 bis 12, wobei die Halbleiterstruktur ein N-MOSFET oder ein N-FinFET ist.
  14. Verfahren zur Herstellung einer Halbleiterstruktur, umfassend: Bilden eines Metall-Gategrabens (103C) in einem Zwischenschichtdielektrikum (101); Bilden einer high-k dielektrischen Schicht, die sich an eine Unterseite und eine Seitenwand eines Metall-Gategrabens (103C) anpasst; Bilden einer Barriereschicht (1033) an einer Unterseite und einer Seitenwand des Metall-Gategrabens (103C); Entfernen eines ersten Teils der Barriereschicht (1033) an der Seitenwand des Metall-Gategrabens (103C); Bilden einer Austrittsarbeitsmetallschicht (1035), die sich konform an die Barriereschicht (1033) anpasst, wobei die Barriereschicht (1033) zwischen der Austrittsarbeitsmetallschicht (1035) und der high-k dielektrischen Schicht (1031) liegt und wobei ein Teil (1035A) der Austrittsarbeitsmetallschicht (1035) die high-k dielektrische Schicht (1031) an der Unterseite des Metall-Gates (103) kontaktiert; und Überfüllen eines Gate-Füllmetalls, um den Gate-Graben (103C) auszugleichen.
  15. Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 14, wobei das Entfernen des ersten Teils der Barriereschicht (1033) an der Seitenwand des Metall-Gategrabens (103C) umfasst: Füllen eines ätzbaren Materials in den Metall-Gategraben (103C); Rückätzen des ätzbaren Materials auf eine vorbestimmte Höhe in dem Metall-Gategraben (103C), um den ersten Teil der Barriereschicht (1033) freizulegen; Entfernen des ersten Teils der Barriereschicht (1033); und Entfernen des verbliebenen ätzbaren Materials (202)
  16. Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 15, wobei das ätzbare Material (202) ausgewählt ist aus der Gruppe bestehend aus Spin-on-Glass, Fotolack, Oxid und Borphosphorsilikatglas.
  17. Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 15 oder 16, wobei das Rückätzen des ätzbaren Materials (202) auf die vorbestimmte Höhe in dem Metall-Gategraben (103C), um den ersten Teil der Barriereschicht (1033) freizulegen, das Rückätzen des ätzbaren Materials auf eine Höhe von etwa 0,2 nm bis etwa 2 nm umfasst.
  18. Verfahren zur Herstellung einer Halbleiterstruktur nach einem der Ansprüche 14 bis 17, wobei das Entfernen des ersten Teils der Barriereschicht (1033) ein Durchführen eines Nassätzvorgangs oder eines Trockenätzvorgangs umfasst, der selektiv ist zwischen einem Nitrid und einem Oxid.
  19. Verfahren zur Herstellung einer Halbleiterstruktur nach einem der Ansprüche 14 bis 18, ferner umfassend ein Entfernen des überfüllten Gate-Füllmetalls und der Austrittsarbeitsmetallschicht (1035) von einer Oberseitenoberfläche des Zwischenschichtdielektrikums (101).
  20. Verfahren zur Herstellung einer Halbleiterstruktur nach einem der Ansprüche 14 bis 18, ferner umfassend einen Ionenimplantationsvorgang nach der Bildung der Austrittsarbeitsmetallschicht (1035).
DE102014019257.1A 2014-01-17 2014-12-19 Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren Active DE102014019257B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/158,572 US9583362B2 (en) 2014-01-17 2014-01-17 Metal gate structure and manufacturing method thereof
US14/158,572 2014-01-17

Publications (2)

Publication Number Publication Date
DE102014019257A1 DE102014019257A1 (de) 2015-07-23
DE102014019257B4 true DE102014019257B4 (de) 2023-05-04

Family

ID=53497601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019257.1A Active DE102014019257B4 (de) 2014-01-17 2014-12-19 Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren

Country Status (5)

Country Link
US (1) US9583362B2 (de)
KR (1) KR101667116B1 (de)
CN (1) CN104795437B (de)
DE (1) DE102014019257B4 (de)
TW (1) TWI601290B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698019B2 (en) * 2014-03-14 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9305923B1 (en) * 2014-12-02 2016-04-05 International Business Machines Corporation Low resistance replacement metal gate structure
US9425103B2 (en) * 2014-12-04 2016-08-23 Globalfoundries Inc. Methods of using a metal protection layer to form replacement gate structures for semiconductor devices
US20160322473A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer Layer on Gate and Methods of Forming the Same
US9818841B2 (en) 2015-05-15 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with unleveled gate structure and method for forming the same
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
CN106409889B (zh) * 2015-08-03 2021-06-22 联华电子股份有限公司 半导体元件
US10164059B2 (en) 2015-09-04 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and fabricating method thereof
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
WO2017052610A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for bottom-up filling of three-dimensional semiconductor device topographies
DE102016114526B4 (de) 2015-10-20 2021-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Atomlagenabscheidungsverfahren und damit hergestellte Strukturen
US10008574B2 (en) * 2015-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method of fabricating the same
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
CN107492498B (zh) * 2016-06-13 2020-03-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US10269917B2 (en) 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET with work function tuning layers having stair-step increment sidewalls
US10079289B2 (en) * 2016-12-22 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods thereof
TWI730119B (zh) * 2017-06-09 2021-06-11 聯華電子股份有限公司 具有金屬閘極之半導體元件之製作方法
DE102018100042A1 (de) * 2017-07-27 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreise mit gate-stapeln
US10283623B2 (en) 2017-07-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with gate stacks
CN109427685B (zh) * 2017-08-24 2020-11-10 联华电子股份有限公司 动态随机存取存储器的埋入式字符线及其制作方法
US10870799B2 (en) * 2017-08-25 2020-12-22 Versum Materials Us, Llc Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
KR102377358B1 (ko) 2017-10-16 2022-03-23 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
TWI766433B (zh) * 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10636890B2 (en) * 2018-05-08 2020-04-28 Globalfoundries Inc. Chamfered replacement gate structures
CN110649091B (zh) * 2018-06-27 2024-02-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10535523B1 (en) * 2018-08-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Formation and in-situ etching processes for metal layers
KR20210061368A (ko) * 2018-09-12 2021-05-27 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 식각 조성물
CN109461651A (zh) * 2018-11-05 2019-03-12 武汉新芯集成电路制造有限公司 改善硅化物阻挡层刻蚀缺陷的方法
US11289578B2 (en) 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11088034B2 (en) 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
CN110459545A (zh) * 2019-07-18 2019-11-15 长江存储科技有限责任公司 存储器及其制作方法
US11139397B2 (en) * 2019-09-16 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal compound layers for semiconductor devices
US11295989B2 (en) * 2020-05-26 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
CN114464678A (zh) 2020-11-10 2022-05-10 联华电子股份有限公司 功函数金属栅极装置
US12051661B2 (en) 2021-04-13 2024-07-30 Semiconductor Components Industries, Llc Oxidation and corrosion prevention in semiconductor devices and semiconductor device assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000623A1 (en) 2000-06-30 2002-01-03 Cho Heung Jae Semiconductor device and method for fabricating the same using damascene process
WO2007133440A2 (en) 2006-05-09 2007-11-22 Intel Corporation Recessed workfunction metal in cmos transistor gates
US20130026637A1 (en) 2011-07-25 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a field effect transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267113A1 (en) * 2005-05-27 2006-11-30 Tobin Philip J Semiconductor device structure and method therefor
US7682891B2 (en) * 2006-12-28 2010-03-23 Intel Corporation Tunable gate electrode work function material for transistor applications
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US7759239B1 (en) * 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device
US8609484B2 (en) * 2009-11-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high-K metal gate device
DE102009047307B4 (de) * 2009-11-30 2012-10-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
US8669155B2 (en) * 2010-09-03 2014-03-11 Institute of Microelectronics, Chinese Academy of Sciences Hybrid channel semiconductor device and method for forming the same
TWI552209B (zh) 2011-03-03 2016-10-01 聯華電子股份有限公司 形成半導體元件的方法
CN102810561B (zh) * 2011-06-02 2015-12-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
TWI533360B (zh) 2011-10-26 2016-05-11 聯華電子股份有限公司 具有金屬閘極之半導體元件及其製作方法
US8669618B2 (en) 2011-12-15 2014-03-11 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
US9293551B2 (en) * 2013-11-25 2016-03-22 Globalfoundries Inc. Integrated multiple gate length semiconductor device including self-aligned contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000623A1 (en) 2000-06-30 2002-01-03 Cho Heung Jae Semiconductor device and method for fabricating the same using damascene process
WO2007133440A2 (en) 2006-05-09 2007-11-22 Intel Corporation Recessed workfunction metal in cmos transistor gates
US20130026637A1 (en) 2011-07-25 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a field effect transistor

Also Published As

Publication number Publication date
TW201530764A (zh) 2015-08-01
KR101667116B1 (ko) 2016-10-17
CN104795437B (zh) 2018-06-15
KR20150086165A (ko) 2015-07-27
US9583362B2 (en) 2017-02-28
US20150206963A1 (en) 2015-07-23
TWI601290B (zh) 2017-10-01
DE102014019257A1 (de) 2015-07-23
CN104795437A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102018115901B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102017113681A1 (de) Halbleiter-bauelement mit luft-abstandshalter
DE102014119156B4 (de) Integrierte Schaltkreisvorrichtung und Verfahren zu ihrer Herstellung
DE102019117656A1 (de) Gate structures having interfacial layers
DE102017123334A1 (de) Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen
DE102020105633B4 (de) Halbleitervorrichtungen mit verbesserten Kondensatoren
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE112012005166T5 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE102017120571B4 (de) Verfahren zur halbleiterherstellung
DE102020106231A1 (de) Vorrichtung mit niedrigem leckstrom
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102020108047A1 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE102021114489A1 (de) Nanostrukturen und deren herstellungsverfahren
DE102021115000A1 (de) Kontaktwiderstandsreduzierung für transistoren
DE102015107288A1 (de) Halbleiterbauelementstruktur und Verfahren zu ihrer Herstellung
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102018127585A1 (de) Erhöhen des volumens von epitaxiebereichen
DE102020124124B4 (de) Selbstjustierende rückseitige source-kontakt-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final