CN110459545A - 存储器及其制作方法 - Google Patents

存储器及其制作方法 Download PDF

Info

Publication number
CN110459545A
CN110459545A CN201910651171.3A CN201910651171A CN110459545A CN 110459545 A CN110459545 A CN 110459545A CN 201910651171 A CN201910651171 A CN 201910651171A CN 110459545 A CN110459545 A CN 110459545A
Authority
CN
China
Prior art keywords
layer
stacked structure
etching agent
dielectric layer
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910651171.3A
Other languages
English (en)
Inventor
姚兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910651171.3A priority Critical patent/CN110459545A/zh
Publication of CN110459545A publication Critical patent/CN110459545A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种存储器及其制作方法,所述存储器的制作方法包括:形成包括层叠设置的第一介质层和第二介质层的堆叠结构;在预设反应条件下,利用刻蚀剂去除所述堆叠结构中的第二介质层,产生第一产物;其中,所述刻蚀剂与所述第一介质层的化学反应为惰性,所述第一产物为气态或液态;排出所述第一产物,以基于所述第二介质层的形貌,在所述堆叠结构中形成间隙。

Description

存储器及其制作方法
技术领域
本发明实施例涉及集成电路领域,特别涉及一种存储器及其制作方法。
背景技术
在集成电路产业中,通过在衬底上层叠设置第一介质层和第二介质层,形成堆叠结构,并去除第二介质层以在堆叠结构中形成间隙,然后向该间隙中填充金属形成金属栅极。
相关技术中,在去除第二介质层时容易形成残留物,该残留物附着在第一介质层表面,减小了相邻两个第一介质层之间的间隙尺寸,提高了金属填充的难度,降低了形成的金属栅极的质量,进而降低了存储器的质量。
发明内容
有鉴于此,本发明实施例提供一种存储器及其制作方法。
本发明实施例第一方面提供一种存储器的制作方法,包括:
形成包括层叠设置的第一介质层和第二介质层的堆叠结构;
在预设反应条件下,利用刻蚀剂去除所述堆叠结构中的第二介质层,产生第一产物;其中,所述刻蚀剂与所述第一介质层的化学反应为惰性,所述第一产物为气态或液态;
排出所述第一产物,以基于所述第二介质层的形貌,在所述堆叠结构中形成间隙。
可选地,所述去除所述堆叠结构中的第二介质层,包括:
刻蚀所述堆叠结构,形成沟槽;
基于所述沟槽,去除所述堆叠结构中的第二介质层。
可选地,所述基于所述沟槽,去除所述堆叠结构中的第二介质层,包括:
向所述沟槽注入所述刻蚀剂,使所述刻蚀剂与所述第二介质层接触,以去除所述第二介质层。
可选地,所述刻蚀剂的状态包括:液态或气态。
可选地,所述向所述沟槽注入所述刻蚀剂之前,所述制作方法还包括:
加热所述刻蚀剂,以使注入所述沟槽中的所述刻蚀剂的温度满足预设温度条件。
可选地,所述第一介质层为氧化物层;
所述第二介质层为多晶硅层。
可选地,所述刻蚀剂包括:四甲基氢氧化铵TMAH。
可选地,在所述去除所述堆叠结构中的第二介质层之前,所述制作方法还包括:
刻蚀所述堆叠结构,形成通孔;
填充所述通孔,形成支撑结构,以支撑所述堆叠结构。
可选地,所述制作方法还包括:在所述间隙中填充金属,以形成栅极结构。
本发明实施例第二方面提供一种存储器,所述存储器包括:
堆叠结构,所述堆叠结构包括层叠设置的第一介质层和间隙;其中,所述间隙,为在预设反应条件下,利用刻蚀剂去除第二介质层,产生第一产物,排出第一产物,并基于所述第二介质层的形貌在所述堆叠结构中形成的;所述刻蚀剂与所述第一介质层的化学反应为惰性,所述第一产物为气态或液态。
可选地,所述第一介质层为氧化物层;
所述第二介质层为多晶硅层。
可选地,所述刻蚀剂包括:四甲基氢氧化铵TMAH。
通过本发明实施例提供的上述存储器及其制作方法,通过在预设反应条件下,利用与第一介质层的化学反应为惰性的刻蚀剂去除第二介质层,保证了第一介质层的结构完整性。同时,该刻蚀剂与第二介质层反应生成的第一产物为液态或气态,容易排出,不会在上述间隙中残留固态产物,提高了堆叠结构中形成的多个间隙的尺寸均匀性,进而提高了后续填充该间隙形成的栅极的质量,提高了产品良率。
附图说明
图1为本发明实施例提供的一种存储器的制作方法的流程示意图;
图2为本发明实施例提供的一种存储器的结构示意图一;
图3为本发明实施例提供的一种存储器的结构示意图二;
图4为本发明实施例提供的一种存储器的结构示意图三;
图5为本发明实施例提供的一种存储器的结构示意图四;
图6为本发明实施例提供的一种存储器的结构示意图五;
图7为本发明实施例提供的一种存储器的结构示意图六;
图8为本发明实施例提供的一种存储器的结构示意图七;
图9为本发明实施例提供的一种存储器的结构示意图八。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻的理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明实施例中,术语“A与B相连”包含A、B两者相互接触地A与B相连的情形,或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本发明实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
需要说明的是,本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
如图1所示,本发明实施例提供一种存储器的制作方法,包括:
步骤S10:形成包括层叠设置的第一介质层和第二介质层的堆叠结构;
步骤S20:在预设反应条件下,利用刻蚀剂去除堆叠结构中的第二介质层,产生第一产物;其中,刻蚀剂与第一介质层的化学反应为惰性,第一产物为气态或液态;
步骤S30:排出第一产物,以基于第二介质层的形貌,在堆叠结构中形成间隙。
图2示出了本发明实施例中形成的一种堆叠结构的示意图。如图2所示,第一介质层10与第二介质层20依次层叠设置,构成堆叠结构。
在本发明实施例中,所述第一介质层的材料可包括:氧化物、氮氧化物或碳氧化物。例如,第一介质层可为氧化硅层。
在本发明的实施例中,在上述预设反应条件下,第一介质层与上述刻蚀剂之间不发生化学反应。即在上述预设反应条件下,当该刻蚀剂与堆叠结构中的第一介质层和第二介质层接触时,刻蚀剂进行选择性刻蚀。此处,刻蚀剂进行选择性刻蚀表示,该刻蚀剂仅与第二介质层发生化学反应,而不与第一介质层发生化学反应。
示例性地,上述预设反应条件可包括:温度条件、浓度条件、气压条件等。例如,当预设条件为温度条件时,在该温度条件内,该刻蚀剂未被分解,且能够仅与第二介质层发生反应,生成气态或液态的第一产物,而不与第一介质层发生反应。
在本公开的实施例中,第一产物包括:为了去除第二介质层,刻蚀剂与第二介质层发生反应生成的所有产物。第一产物可包括一种物质或多种物质。
示例性地,当第一产物为液态时,可通过液体抽取装置将第一产物从堆叠结构中抽离,以基于第二介质层的形貌,在堆叠结构中形成间隙。
示例性地,当第一产物为气态时,可通过气体抽取装置将第一产物从堆叠结构中排出,以基于第二介质层的形貌,在堆叠结构中形成间隙。
在本公开的实施例中,形成的上述间隙的尺寸与第二介质层的尺寸相同。
本发明实施例通过在预设反应条件下,利用与第一介质层的化学反应为惰性的刻蚀剂去除第二介质层,保证了第一介质层的结构完整性。同时,该刻蚀剂与第二介质层反应生成的第一产物为液态或气态,容易排出,不会在上述间隙中残留固态产物,提高了堆叠结构中形成的多个间隙的尺寸均匀性,进而提高了在间隙中形成的栅极的质量和产品质量。
根据一种发明实施例,上述步骤S20包括:
刻蚀所述堆叠结构,形成沟槽;
基于所述沟槽,去除所述堆叠结构中的第二介质层。
图3是根据一示例性实施例示出的一种存储器的示意图,如图3所示,在堆叠结构中形成有沟槽30。在本发明实施例中,形成沟槽30的方法可包括:干法刻蚀和湿法刻蚀。例如,可通过物理作用刻蚀堆叠结构,或通过物理与化学混合作用刻蚀堆叠结构,进而形成该沟槽。
当通过物理作用刻蚀堆叠结构时,等离子体中的带电离子在电场作用下向堆叠结构中未被遮罩层保护的第一区域加速运动,通过溅射作用去除堆叠结构中的该第一区域,形成该沟槽。此处,该第一区域为堆叠结构中用于形成该沟槽的区域。
当通过物理与化学混合作用刻蚀堆叠结构时,一方面,带电离子通过溅射作用去除堆叠结构中第一区域的物质;另一方面,带电离子与堆叠结构中第一区域的物质发生反应,生成易于挥发的产物。该易于挥发的产物可包括:气态产物、或液态产物。例如,该气态产物可包括氟化硅,该液态产物包括氯化硅。
根据一种发明实施例,基于沟槽,去除堆叠结构中的第二介质层,包括:
向沟槽注入刻蚀剂,使刻蚀剂与第二介质层接触,以去除第二介质层。
图4示出了一种去除了第二介质层后的存储器的示意图。如图4所示,去除第二介质层后,基于第二介质层的形貌,在相邻的两个第一介质层之间形成间隙21。
根据一种发明实施例,刻蚀剂的状态包括:液态或气态。
在本发明实施例中,通过使用液态或气态的刻蚀剂,可以提高刻蚀剂与第二介质层的接触效果,进而提高第二介质层的去除效果,保证了形成的间隙的均匀性。
根据一种发明实施例,向沟槽注入刻蚀剂之前,制作方法还包括:
加热刻蚀剂,以使注入沟槽中的刻蚀剂的温度满足预设温度条件。
示例性地,预设温度条件可包括:当加热刻蚀剂时,保证刻蚀剂成分完整。
通常,化学反应的反应速率随温度升高而增加。在本发明实施例中,在满足预设温度条件的情况下,通过加热刻蚀剂,使注入沟槽中的刻蚀剂的温度升高,提高了去除第二介质层的速率,进而提高了产品的生产效率。
根据一种发明实施例,第一介质层为氧化物层;第二介质层为多晶硅层。
根据一种发明实施例,刻蚀剂包括:四甲基氢氧化铵TMAH。
当刻蚀剂包括TMAH时,在加热刻蚀剂时,保证加热过程中刻蚀剂的温度低于TMAH的分解温度。例如,预设温度条件为:加热温度低于130℃。
相较于用氮化硅作为第二介质层,使用热磷酸去除氮化硅层形成间隙,本发明实施例利用多晶硅作为第二介质层,利用包括TMAH的刻蚀剂去除多晶硅层形成间隙,提高了第二介质层的去除速率,进而提高了产量。
进一步地,相较于热磷酸去除氮化硅形成氧化硅粘附在第一介质层表面,部分形成的氧化硅粘附在靠近间隙开口的位置,本发明实施例在利用包含TMAH的刻蚀剂去除多晶硅层的过程中,形成的产物为液态或气态,降低了对间隙形态的影响,提高了间隙的均匀性,进而提高了向间隙填充金属的质量和产品良率。
根据一种发明实施例,制作方法还包括:
刻蚀堆叠结构,形成通孔;
填充通孔,形成支撑结构,以支撑堆叠结构。
图5示出了一种形成有通孔40的存储器结构示意图。在本发明实施例中,形成通孔的方法可包括:干法刻蚀和湿法刻蚀。例如,可通过物理作用刻蚀堆叠结构,或通过物理与化学混合作用刻蚀堆叠结构,进而形成该通孔。
当通过物理作用刻蚀堆叠结构时,等离子体中的带电离子在电场作用下向堆叠结构中未被遮罩层保护的第二区域加速运动,通过溅射作用去除堆叠结构中第二区域的物质,形成通孔。此处,该第二区域为堆叠结构中用于形成通孔的区域。
当通过物理与化学混合作用刻蚀堆叠结构时,一方面,带电离子通过溅射作用去除堆叠结构中第二区域的物质;另一方面,带电离子与堆叠结构中第二区域的物质发生反应,生成易于挥发的产物。该易于挥发的产物可包括:气态产物、或液态产物。例如,该气态产物可包括氟化硅,该液态产物包括氯化硅。
图6示出了形成有支撑结构41的存储器的结构示意图。在本发明实施例中,该支撑结构与第一介质层、第二介质层均接触。形成支撑结构的方法可包括:化学气相沉积和物理气相沉积。
示例性地,该支撑结构可包括有多层材质组成的柱状结构。例如,该支撑结构可包括沟道层、隧穿层、电荷存储层和势垒层。在通孔中形成支撑结构的方法可包括:沿通孔侧壁形成势垒层,该势垒层与堆叠结构中的第一介质层以及第二介质层接触;沿势垒层形成电荷存储层;沿电荷存储层形成隧穿层;沿隧穿层形成沟道层。
在本发明实施例中,势垒层的成分可包括氧化硅,用于减少或防止存储结构中的电荷进入到栅极层中。势垒层可以包括单层结构或多层结构。例如,势垒层可以包括第一势垒层和第二势垒层;其中,第一势垒层与栅极层接触,基于第一势垒层的形貌形成第二势垒层。第一势垒层可包括介电常数较高(例如,介电常数大于7)的电介质金属氧化物,比如氧化镧、氧化铝、氧化钽等。第二势垒层可包括与第一势垒层不同的电介质材料,例如氧化硅、氮化硅等。
电荷存储层的成分可包括电荷捕获材料。例如,电荷存储层可包括导体材料和/或半导体材料,比如钨、钛、铂和/或多晶硅等。电荷存储层还可包括一种或多种绝缘材料,例如氮化硅、氮氧化硅等。电荷存储层可包括单层结构或多层结构。
隧穿层的成分可包括满足预设条件的电介质材料。该预设条件可包括:电荷可在合适的偏置条件下通过该电介质材料发生隧穿。例如,隧穿层的成分可包括氧化硅、氮化硅、氮氧化硅等。隧穿层可包括单层结构或多层结构。
沟道层用于进行电荷的传输,沟道层的成分可包括一种或多种半导体材料,例如多晶硅、III-V族化合物半导体材料等。沟道层可包括单层结构或多层结构。
本发明实施例通过在堆叠结构中形成与第一介质层、第二介质层均接触的支撑结构,在去除第二介质层时,支撑结构可以用于支撑第一介质层,降低在第二介质层被去除后,堆叠结构发生坍塌的几率,保证形成的间隙质量以及产品良率。
根据一种发明实施例,制作方法还包括:
在间隙中填充金属,以形成栅极结构。
图7示出了一种有金属栅极22的存储器的结构示意图。在本发明实施例中,可利用沟槽作为沉积物通道,通过原子层沉积工艺向间隙中填充金属。填充的金属可以包括钨。
示例性地,当向间隙中填充钨时,将六氟化钨与还原性气体分别通过上述沟槽注入该间隙中,通过六氟化钨与还原性气体发生反应,获得钨,并通过吸附作用以使钨沉积在该间隙中。
如图7所示,在向间隙中填充金属的过程中,会在堆叠结构表面以及沟槽中形成金属层。因此,在一些发明实施例中,上述制作方法还包括:
去除堆叠结构表面和沟槽中的金属;
向沟槽中沉积导电材料。
图8示出了去除堆叠结构表面与沟槽中的金属后,一种存储器的结构示意图。如图8所示,在去除该金属过程中,对金属栅极靠近该沟槽的一端的部分金属也被去除。图9示出了一种沟槽中沉积有导电材料的存储器的结构示意图。
本发明实施例提供一种存储器,该存储器包括:
堆叠结构,该堆叠结构包括层叠设置的第一介质层和间隙;其中,间隙,为在预设反应条件下,利用刻蚀剂去除第二介质层,产生第一产物,排出第一产物,并基于第二介质层的形貌在堆叠结构中形成的;刻蚀剂与第一介质层的化学反应为惰性,第一产物为气态或液态。
在本发明实施例中,对于层叠设置的第一介质层和第二介质层,利用与第一介质层的化学反应为惰性的刻蚀剂去除第二介质层,保证了第一介质层的结构完整性。同时,该刻蚀剂与第二介质层反应生成的第一产物为液态或气态,容易排出,不会在上述间隙中残留固态产物,提高了堆叠结构中形成的多个间隙的尺寸均匀性,进而提高了在间隙中形成的栅极的质量和产品质量。
根据一种实施例,第一介质层为氧化物层;第二介质层为多晶硅层。
根据一种实施例,刻蚀剂包括:四甲基氢氧化铵TMAH。
在本发明实施例中,上述存储器可包括三维NAND存储器。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:移动存储设备、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个方法实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种存储器的制作方法,其特征在于,包括:
形成包括层叠设置的第一介质层和第二介质层的堆叠结构;
在预设反应条件下,利用刻蚀剂去除所述堆叠结构中的第二介质层,产生第一产物;其中,所述刻蚀剂与所述第一介质层的化学反应为惰性,所述第一产物为气态或液态;
排出所述第一产物,以基于所述第二介质层的形貌,在所述堆叠结构中形成间隙。
2.根据权利要求1所述的制作方法,其特征在于,所述去除所述堆叠结构中的第二介质层,包括:
刻蚀所述堆叠结构,形成沟槽;
基于所述沟槽,去除所述堆叠结构中的第二介质层。
3.根据权利要求2所述的制作方法,其特征在于,所述基于所述沟槽,去除所述堆叠结构中的第二介质层,包括:
向所述沟槽注入所述刻蚀剂,使所述刻蚀剂与所述第二介质层接触,以去除所述第二介质层。
4.根据权利要求3所述的制作方法,其特征在于,
所述刻蚀剂的状态包括:液态或气态。
5.根据权利要求3所述的制作方法,其特征在于,所述向所述沟槽注入所述刻蚀剂之前,所述制作方法还包括:
加热所述刻蚀剂,以使注入所述沟槽中的所述刻蚀剂的温度满足预设温度条件。
6.根据权利要求3所述的制作方法,其特征在于,
所述第一介质层为氧化物层;
所述第二介质层为多晶硅层。
7.根据权利要求6所述的制作方法,其特征在于,
所述刻蚀剂包括:四甲基氢氧化铵TMAH。
8.根据权利要求1所述的制作方法,其特征在于,在所述去除所述堆叠结构中的第二介质层之前,所述制作方法还包括:
刻蚀所述堆叠结构,形成通孔;
填充所述通孔,形成支撑结构,以支撑所述堆叠结构。
9.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括:
在所述间隙中填充金属,以形成栅极结构。
10.一种存储器,其特征在于,包括:
堆叠结构,所述堆叠结构包括层叠设置的第一介质层和间隙;其中,所述间隙,为在预设反应条件下,利用刻蚀剂去除第二介质层,产生第一产物,排出第一产物,并基于所述第二介质层的形貌在所述堆叠结构中形成的;所述刻蚀剂与所述第一介质层的化学反应为惰性,所述第一产物为气态或液态。
11.根据权利要求10所述的存储器,其特征在于,
所述第一介质层为氧化物层;
所述第二介质层为多晶硅层。
12.根据权利要求11所述的存储器,其特征在于,
所述刻蚀剂包括:四甲基氢氧化铵TMAH。
CN201910651171.3A 2019-07-18 2019-07-18 存储器及其制作方法 Pending CN110459545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910651171.3A CN110459545A (zh) 2019-07-18 2019-07-18 存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910651171.3A CN110459545A (zh) 2019-07-18 2019-07-18 存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN110459545A true CN110459545A (zh) 2019-11-15

Family

ID=68482891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910651171.3A Pending CN110459545A (zh) 2019-07-18 2019-07-18 存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN110459545A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041523A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 3차원 반도체 기억 소자의 형성 방법
CN104795437A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 金属栅极结构及其制造方法
CN105374826A (zh) * 2015-10-20 2016-03-02 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN106206286A (zh) * 2015-05-29 2016-12-07 东京毅力科创株式会社 蚀刻方法
CN109300906A (zh) * 2018-10-15 2019-02-01 长江存储科技有限责任公司 一种3d nand存储器及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041523A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 3차원 반도체 기억 소자의 형성 방법
CN104795437A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 金属栅极结构及其制造方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN106206286A (zh) * 2015-05-29 2016-12-07 东京毅力科创株式会社 蚀刻方法
CN105374826A (zh) * 2015-10-20 2016-03-02 中国科学院微电子研究所 三维半导体器件及其制造方法
CN109300906A (zh) * 2018-10-15 2019-02-01 长江存储科技有限责任公司 一种3d nand存储器及其制造方法

Similar Documents

Publication Publication Date Title
US10665599B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
US11482534B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
CN106104803B (zh) 金属浮栅复合3d nand存储器装置和相关方法
EP3577690A1 (en) Nand memory arrays, and methods of forming nand memory arrays
CN107611129B (zh) 三维非易失性存储器及其制造方法
CN105097542B (zh) 一种半导体器件的制造方法和电子装置
CN103681269B (zh) 选择性形成高k介质层的方法
US11004863B2 (en) Non-volatile memory with gate all around thin film transistor and method of manufacturing the same
JP2020529731A (ja) 改善された金属コンタクトランディング構造
CN106252354B (zh) 用于嵌入式闪存的双控制栅极间隔结构
CN108010915B (zh) 浮栅型闪存sab制作方法以及浮栅型闪存结构
CN105990245B (zh) 一种半导体器件的制造方法和电子装置
JPWO2019032373A5 (zh)
US10424593B2 (en) Three-dimensional non-volatile memory and manufacturing method thereof
CN110459545A (zh) 存储器及其制作方法
JP2012089817A (ja) 半導体記憶装置およびその製造方法
CN111769112A (zh) 用于三维存储器元件的半导体结构及其制造方法
EP0961311A2 (en) Capacitor and method for fabricating the same
CN110391251B (zh) 三维存储器的形成方法
US7476610B2 (en) Removable spacer
CN114566467B (zh) 半导体器件的形成方法及半导体器件
CN102148189B (zh) 一种形成接触孔的方法
CN110071113B (zh) 三维非易失性存储器及其制造方法
CN105870066B (zh) 非挥发性存储器的制造方法
TW202412278A (zh) 用於在3d nand製造中氮化物提取處理的乾式蝕刻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191115

RJ01 Rejection of invention patent application after publication