CN108010915B - 浮栅型闪存sab制作方法以及浮栅型闪存结构 - Google Patents

浮栅型闪存sab制作方法以及浮栅型闪存结构 Download PDF

Info

Publication number
CN108010915B
CN108010915B CN201711278180.XA CN201711278180A CN108010915B CN 108010915 B CN108010915 B CN 108010915B CN 201711278180 A CN201711278180 A CN 201711278180A CN 108010915 B CN108010915 B CN 108010915B
Authority
CN
China
Prior art keywords
sab
oxide layer
overlay area
floating gate
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711278180.XA
Other languages
English (en)
Other versions
CN108010915A (zh
Inventor
罗清威
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201711278180.XA priority Critical patent/CN108010915B/zh
Publication of CN108010915A publication Critical patent/CN108010915A/zh
Application granted granted Critical
Publication of CN108010915B publication Critical patent/CN108010915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

本发明提供了浮栅型闪存SAB制作方法以及浮栅型闪存结构，所述浮栅型闪存SAB制作方法包括在分布有非SAB覆盖区域以及SAB覆盖区域的基底上形成多层SAB薄膜，所述多层SAB薄膜包括在所述基底表面依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度小于；接着分别进行三次湿法刻蚀，以去除非SAB覆盖区域的多层SAB薄膜。由于第三次湿法刻蚀仅对厚度较薄的第一氧化层进行刻蚀，相较于现有工艺中一次性对较厚的单层SAB薄膜进行刻蚀，可以减少位于基底上的隔离氧化层的损失。本发明提供的浮栅型闪存结构，其包括在SAB覆盖区域设置的多层SAB薄膜。

Description

浮栅型闪存SAB制作方法以及浮栅型闪存结构
技术领域
本发明涉及半导体工艺领域，尤其涉及浮栅型闪存SAB制作方法以及浮栅型闪存结构。
背景技术
随着半导体器件的发展，自对准金属硅化物(salicide)如自对准镍化硅、钛化硅方法被引入用于产生硅化物，能够较好地与露出的源、漏以及多晶硅栅进行硅对准。这是因为金属镍、钛或者钴可以与硅反应，但是不会与硅氧化物如二氧化硅、硅氮化物如氮化硅或者是硅氮氧化物反应，因此，镍、钛或者钴仅仅会寻找到硅的部分进行反应，而对于由硅氧化物、硅氮化物或者是硅氮氧化物所覆盖的部分，不会进行反应形成镍、钛或者钴会自行对准硅的区域。
在半导体器件的制作过程中，有一些器件需要自对准金属硅化物过程，有些器件需要非自对准金属硅化物(non-salicide)过程，对于需要非自对准金属硅化物过程的器件，就要利用上述自对准金属硅化物的特性，用不会与金属反应的材料把需要进行非自对准金属硅化物的器件覆盖起来。这种用于覆盖需要进行非自对准金属硅化物的器件的材料就称为自对准硅化物区域阻挡膜(SilicideAreaBlock，简称SAB)。
浮栅型闪存是一种非易失存储器，一种用于浮栅型闪存的SAB的制作方法是，先沉积的二氧化硅薄膜作为SAB层，接着进行光刻，采用湿法刻蚀去除光刻胶打开区域的二氧化硅，由于不同区域的二氧化硅薄膜厚度和性质有所不同，例如在存储单元(Cell)区域，栅极之间的基底表面上的二氧化硅较薄且易被湿法(例如氢氟酸溶液)刻蚀，具有较快的刻蚀率，而栅极侧壁上的二氧化硅较厚且刻蚀速率较低，不易被去除。如果要去除，则需增加刻蚀量，而这会造成栅极之间的二氧化硅蚀刻量过大，导致过刻蚀。在栅极侧壁的二氧化硅刻蚀完全之后，位于栅极侧墙底部的隔离氧化层也会被刻蚀，从而形成较大的侧刻蚀，对隔离氧化层的侧刻蚀可能会使得栅极与源漏电极接触，造成短路。
发明内容
本发明涉及浮栅型闪存SAB制作方法以及浮栅型闪存结构，所述SAB层指的是在半导体器件的制作过程中，对于需要进行非自对准金属硅化物过程的器件，利用自对准金属硅化物的特性，用不会与金属反应的材料即自对准硅化物区域阻挡膜(Silicide AreaBlock，简称SAB)把需要进行非自对准金属硅化物的器件覆盖起来，即形成SAB覆盖区域，在以下的说明及描述中，将未覆盖SAB的区域称为非SAB覆盖区域。
本发明解决的技术问题是现有技术的SAB工艺容易造成隔离氧化层损失的问题。
为解决上述问题，本发明提供了一种浮栅型闪存SAB制作方法，包括如下步骤：
提供一基底，所述基底包括非SAB覆盖区域以及SAB覆盖区域；
在所述非SAB覆盖区域以及SAB覆盖区域形成多层SAB薄膜，所述多层SAB薄膜包括在所述基底表面依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度为小于
进行第一次湿法刻蚀，去除自对准金属硅化物区域的第二氧化层；
进行第二次湿法刻蚀，去除自对准金属硅化物区域的氮化层；以及，
进行第三次湿法刻蚀，去除自对准金属硅化物区域的第一氧化层。
可选的，所述非SAB覆盖区域形成有第一栅极结构，用于形成存储单元；所述SAB覆盖区域形成有第二栅极结构，用于形成高压晶体管。
可选的，在所述第一栅极结构的侧面和第二栅极结构的侧面形成有侧墙。
可选的，第二次湿法刻蚀时，进行过刻蚀以去除部分所述侧墙。
可选的，所述第一氧化层和第二氧化层为二氧化硅，所述氮化层为氮化硅。利用氢氟酸溶液进行第一次湿法刻蚀和第三次湿法刻蚀，利用磷酸溶液进行第二次湿法刻蚀。
可选的，第一氧化层的厚度为所述多层SAB薄膜的总厚度为
可选的，第二次湿法刻蚀时，进行过刻蚀以去除位于非SAB覆盖区域的部分厚度的第一氧化层。
另外，本发明还提供了一种浮栅型闪存结构，包括分布有非SAB覆盖区域以及SAB覆盖区域的基底，在所述SAB覆盖区域，覆盖有多层SAB薄膜，其中，所述多层SAB薄膜包括依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度小于
利用本发明提供的浮栅型闪存SAB制作方法，在分布有非SAB覆盖区域以及SAB覆盖区域的基底上形成多层SAB薄膜，所述多层SAB薄膜包括依次叠加的第一氧化层、氮化层以及第二氧化层，对多层SAB薄膜的刻蚀工艺采用了分开的三种湿法刻蚀工艺，由于第三次湿法刻蚀仅对厚度较薄的第一氧化层进行刻蚀，相较于现有工艺中一次性对较厚的二氧化硅进行刻蚀，对第一氧化层的刻蚀时间可以缩短(在第一氧化层为二氧化硅时，其刻蚀时间约为现有工艺中二氧化硅刻蚀时间的二十分之一至四十分之一)，从而减小对基底表面的影响，尤其是减少隔离氧化层的损失。本发明提供的浮栅型闪存结构，在SAB覆盖区域设置有多层SAB薄膜，具体包括叠加设置的第一氧化层、氮化层、第二氧化层，其中，第一氧化层的厚度小于所述多层SAB薄膜形成时，对基底的影响较小。
附图说明
图1a至图1b是现有工艺的SAB制作方法的剖面示意图。
图2是本发明实施例的浮栅型闪存SAB制作方法的流程示意图。
图3a-3e是本发明实施例的浮栅型闪存SAB制作方法各步骤的剖面示意图。
附图标记说明：
10、100-基底；101-衬底；20-单层SAB薄膜；11、110-第一栅极结构；13-隔离氧化层；12、120-第二栅极结构；130-侧墙；131-隔离氧化层；132-侧墙氮化层；133-侧墙氧化层；140-多层SAB薄膜；141-第一氧化层；142-氮化层；143-第二氧化层。
具体实施方式
以下结合附图和具体实施例对本发明的浮栅型闪存SAB制作方法以及浮栅型闪存结构作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图1a至图1b为现有工艺的SAB制作方法的剖面示意图。如图1a所示，首先，在基底10上形成单层SAB薄膜20。具体的，所述基底10上分布有存储单元区和外围电路区，其中，在存储单元区形成有第一栅极结构11，用于形成存储单元，并且在第一栅极结构11的侧面形成有ONO侧墙，其中，ONO侧墙包括隔离氧化层13，在外围电路区形成有第二栅极结构12，用于形成控制所述存储单元的高压晶体管，并且，非SAB覆盖区域包括设置有第一栅极结构11的存储单元区，而SAB覆盖区域包括设置有第二栅极结构12的外围电路区。现有工艺中，首先在非SAB覆盖区域和SAB覆盖区域表面形成一层较厚的(约)的二氧化硅(SiO2)作为单层SAB薄膜20。
接着如图1b，对单层SAB薄膜20进行刻蚀，具体例如旋涂光刻胶并利用SAB掩模进行曝光显影等步骤，然后利用湿法刻蚀光刻胶打开区域的二氧化硅。但是，由于单层SAB薄膜20较厚，并且，由于ONO侧墙最外面一层通常也是二氧化硅，需要去除，并且刻蚀反应在第一栅极结构11侧面的刻蚀速率低，因而导致在刻蚀完成之后，ONO侧墙下方的隔离氧化层13(通常为二氧化硅)会被侧刻蚀导致损失(如图1b中的虚线圆圈处)。因此，现有的SAB工艺虽然较为简单，但是易造成隔离氧化层13的损失，容易导致漏电。
图2是本发明实施例的浮栅型闪存SAB制作方法的流程示意图。包括以下步骤：
S1：提供一基底，所述基底上包括非SAB覆盖区域以及SAB覆盖区域；
S2：在所述非SAB覆盖区域以及SAB覆盖区域形成多层SAB薄膜，所述多层SAB薄膜包括在所述基底表面依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度小于
S3：进行第一次湿法刻蚀，去除非SAB覆盖区域的第二氧化层；
S4：进行第二次湿法刻蚀，去除非SAB覆盖区域的氮化层；
S5：进行第三次湿法刻蚀，去除非SAB覆盖区域的第一氧化层。
图3a至3e是本发明实施例的浮栅型闪存SAB制作方法各步骤的剖面示意图。以下结合图2和图3a至图3e对本发明实施例的浮栅型闪存SAB制作方法进行更详细的说明。
结合图2和图3a，执行步骤S1，提供一基底100，所述基底100上分布有非SAB覆盖区域Ⅰ以及SAB覆盖区域Ⅱ。
本实施例中，非SAB覆盖区域Ⅰ包括存储单元区域，在非SAB覆盖区域Ⅰ形成有第一栅极结构110，用于形成存储单元，而SAB覆盖区域Ⅱ包括外围电路区，在所述SAB覆盖区域Ⅱ形成有第二栅极结构120，用于形成高压晶体管。并且，在所述第一栅极结构110的侧面和第二栅极结构120的侧面形成有侧墙130。
所述基底100中衬底101的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。衬底101可以根据设计需求注入一定的掺杂粒子以改变电学参数，例如上述衬底101可以是一p型或n型硅基底(或硅片)。
在现有的浮栅型闪存制造工艺中，在同一基底100上往往同时进行存储单元、逻辑晶体管和高压晶体管的制造工艺，其中，存储单元和高压晶体管为高压区域，用于形成浮栅型闪存，本实施例主要对位于存储单元区的非SAB覆盖区域Ⅰ和位于外围电路区的SAB覆盖区域Ⅱ进行说明，本领域技术人员应当理解，在同一基底100上也可以制作逻辑电路，并且，非SAB覆盖区域Ⅰ和SAB覆盖区域Ⅱ还可以包括其他范围，并且本实施例所述的SAB制作方法也适用于其他范围内的非SAB覆盖区域Ⅰ和SAB覆盖区域Ⅱ。
本实施例中，第一栅极结构110例如为堆叠栅结构，具体包括基底100表面依次堆叠形成的栅极氧化层、浮栅和控制栅，浮栅和控制栅之间形成有绝缘氧化层，控制栅和浮栅通常由多晶硅制成，能通过隧穿效应进行数据的写入和擦除。第二栅极结构120用于形成高压晶体管，其可以是单层多晶硅结构，其多晶硅层通常与控制栅为同一工艺层。本实施例中第一栅极结构110和第二栅极结构120的形成可利用化学气相沉积、光刻等方法，具体可以用本领域技术人员公知的方法形成第一栅极结构110以及第二栅极结构120，本实施例不再详述。需要说明的是，本实施例重点描述的是SAB制作方法以及包括利用所述SAB制作方法制作的SAB薄膜的浮栅型闪存结构，在本步骤中，可以认为在基底100上已经完成了但不限于下列工艺步骤：在存储单元区进行的阱注入(例如深N阱注入)、在外围电路区进行P阱注入等，并且，存储单元区和外围电路区中均已形成有隔离沟道(如浅沟槽隔离结构，STI)。此外，图3a中仅示出了两个第一栅极结构110和一个第二栅极结构120，但基底100上可以包括两个以上的第一栅极结构110和第二栅极结构120，但是，本领域技术人员应当理解，为使得图示能清楚的表达本申请的核心思想，图中仅以示意图的形成表示了部分非SAB覆盖区域Ⅰ和SAB覆盖区域Ⅱ的器件和结构，但这并不代表本发明涉及的SAB制作工艺仅包括这些部分，公知的闪存结构和工艺步骤也可包含在其中。
形成第一栅极结构110和第二栅极结构120之后，可以在第一栅极结构110的侧面和第二栅极结构120的侧面形成侧墙130，具体的，本实施例中侧墙130由ONO(oxide-nitride-oxide，即氧化物-氮化物-氧化物)介质层形成。本实施例中，侧墙130包括在第一栅极结构110和第二栅极结构120的侧面依次叠加形成的隔离氧化层131、侧墙氮化层132以及侧墙氧化层133，隔离氧化层131例如为二氧化硅(SiO2)，侧墙氮化层132例如是氮化硅(SiNx)，侧墙氧化层133例如是氮氧化硅(SiOxNy)或者二氧化硅。上述侧墙130可利用半导体光罩工艺形成。
由于第一栅极结构110和第二栅极结构120在与下方基底100接触的界面通常形成有栅极氧化层，其通常采用与隔离氧化层131相同的材质形成，在某些实施例中，隔离氧化层131还可以包括栅极氧化层。
结合图2和图3b，执行步骤S2，在所述基底100表面(包括非SAB覆盖区域以及SAB覆盖区域)形成多层SAB薄膜140，所述多层SAB薄膜140包括在所述基底100表面依次叠加的第一氧化层141、氮化层142以及第二氧化层143。
本实施例中，第一氧化层141和第二氧化层143的材质均为二氧化硅，而氮化层142的材质为氮化硅。多层SAB薄膜140包括在基底100表面依次叠加的第一氧化层141、氮化层142以及第二氧化层143，第二氧化层143可以作为氮化层142的硬掩模层,多层SAB薄膜140可以利用与ONO侧墙130中的三层结构相同或相似的材料和工艺制作(但不包括刻蚀形成侧墙的部分)，其目的是为了避免SAB薄膜全部由二氧化硅构成时，刻蚀时间过长容易造成隔离氧化层131损失的问题，利用本步骤中的多层SAB薄膜140有利于减少靠近基底100表面的第一氧化层141如二氧化硅的刻蚀时间，后续对多层SAB薄膜140的刻蚀可分步骤进行，并且优选不同的湿法刻蚀工艺依次去除第二氧化层143、SAB氮化层142以及第一氧化层141。在此意义上，第一氧化层141的厚度不宜过厚。本实施例中，第一氧化层141的厚度约至考虑到上层材料的过刻蚀，进一步优选至
氮化层142的厚度约至第二氧化层143的厚度约至三层总厚度范围在至以对SAB覆盖区域Ⅱ形成足够的保护。
结合图2和图3c，执行步骤S3，利用SAB掩模保护SAB覆盖区域Ⅱ，进行第一次湿法刻蚀，去除非SAB覆盖区域Ⅰ的第二氧化层143。
SAB掩模用于在形成有多层SAB薄膜140的基底100上形成SAB图形，以去除不需要SAB保护即非SAB覆盖区域Ⅰ的SAB薄膜。例如，可以采用光刻工艺进行光刻胶旋涂、曝光、显影等步骤，在SAB覆盖区域Ⅱ保留光刻胶(未示出)，而将非SAB覆盖区域Ⅰ的光刻胶去除。
本实施例中，SAB覆盖区域Ⅱ包括第二栅极结构120在内的外围电路区，而非SAB覆盖区域Ⅰ包括第一栅极结构110在内的存储单元区，可以采用湿法刻蚀工艺去除上述多层SAB薄膜140。
具体得，进行第一次湿法刻蚀，以去除非SAB覆盖区域Ⅰ的第二氧化层143。第一次湿法刻蚀优选对第二氧化层143和SAB氮化层142的刻蚀选择比较高的刻蚀条件，以控制刻蚀的终点(endpoint)，本实施例中，第二氧化层143例如是二氧化硅，可选择氢氟酸溶液湿法去除非SAB覆盖区域Ⅰ的第二氧化层143，刻蚀时间可根据第二氧化层143的厚度决定。
结合图2和图3d，执行步骤S4，进行第二次湿法刻蚀，去除非SAB覆盖区域Ⅰ的氮化层142。
本步骤中，SAB覆盖区域Ⅱ可以不需要光刻胶保护，而是由第二氧化层142保护下层的氮化层142，第二次湿法刻蚀仅刻蚀非SAB覆盖区域Ⅰ的氮化层142。
本实施例中，氮化层142的材质为氮化硅，可以采用磷酸溶液湿法去除非SAB覆盖区域Ⅰ的氮化层142。为了充分去除该部分的氮化层142，通常还会延长刻蚀时间以过刻蚀，使得下层第一氧化层141也在本步骤中被刻蚀掉部分或者全部，所述过刻蚀还可以去除部分侧墙，例如通过控制刻蚀时间，将位于ONO侧墙130的最外面的侧墙氧化层133也被刻蚀掉部分或者全部。在氮化层142过刻蚀的情形下，本步骤完成之后，第一氧化层141可能仅在基底100表面剩余约厚的一薄层。
结合图2和图3e，执行步骤S5，进行第三次湿法刻蚀，去除非SAB覆盖区域Ⅰ的第一氧化层141。
本实施例中，由于第一氧化层141的厚度仅为因此，第三次湿法刻蚀可以不同于第一次湿法刻蚀的条件，例如与第一次湿法刻蚀相比，可以降低氢氟酸的浓度，用极少量的氢氟酸去除第一氧化层141，或者减少第三次湿法刻蚀的刻蚀时间，就可以完全去除第一氧化层141。由于本步骤湿法刻蚀的第一氧化层141厚度小，并且刻蚀液少或者刻蚀时间短，因而基本不会对基底100及其表面结构造成影响。优选实施例中，第一氧化层141(厚度约)的刻蚀时间仅为现有SAB刻蚀工艺中的二氧化硅(厚度约至)的刻蚀时间的1/20至1/40。由于第三次湿法刻蚀的时间很短，因此，对于形成有第一栅极结构110、第二栅极结构120以及侧墙130的基底100来说，影响较小，并且不会导致侧墙130最内层的隔离氧化层131由于侧刻蚀而损失。
本实施例描述的浮栅型闪存SAB制作方法，与现有工艺相比，虽然由单层SAB薄膜20改进设计为多层SAB薄膜140，但是，对于多层SAB薄膜140，对基底100表面上形成的第一氧化层141的厚度可以大大减小，从而刻蚀时间可以缩短，从而可以保护基底100的表面，对基底100上形成的隔离氧化层131的损失很小，甚至可以避免；并且，上述多层SAB薄膜140的总厚度可以与现有单层的SAB薄膜相同，也可以根据保护要求不同而改变氮化层142和第二氧化层143的厚度，以对SAB覆盖区域Ⅱ形成有效保护。
本实施例另外提供一种浮栅型闪存结构，形成有多层SAB薄膜140，所述多层SAB薄膜140采用上述浮栅型闪存SAB制作方法形成，如图3e，所述浮栅型闪存结构包括：
基底100，所述基底100上分布有非SAB覆盖区域Ⅰ以及SAB覆盖区域Ⅱ，其中，在非SAB覆盖区域Ⅰ设置有第一栅极结构110，用于形成存储单元，而SAB覆盖区域Ⅱ包括外围电路区域，在所述SAB覆盖区域Ⅱ设置有第二栅极结构120，用于形成高压晶体管，并且，在第一栅极结构110和第二栅极结构120的侧面设置有侧墙130，所述侧墙130内层设置有隔离氧化层131；所述浮栅型闪存结构还包括在SAB覆盖区域Ⅱ设置的多层SAB薄膜140，所述多层SAB薄膜140包括在SAB覆盖区域Ⅱ依次叠加设置的第一氧化层141、氮化层142以及第二氧化层143。在形成所述浮栅型闪存结构上的多层SAB薄膜140时，对基底100上的隔离氧化层131影响较小。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种浮栅型闪存SAB制作方法，其特征在于，包括：
提供一基底，所述基底包括非SAB覆盖区域以及SAB覆盖区域，所述非SAB覆盖区域形成有第一栅极结构，所述第一栅极结构的侧面形成有侧墙，所述侧墙具有ONO结构；
在所述非SAB覆盖区域以及SAB覆盖区域形成多层SAB薄膜，所述多层SAB薄膜包括在所述基底表面依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度为小于
进行第一次湿法刻蚀，去除非SAB覆盖区域的第二氧化层；
进行第二次湿法刻蚀，去除非SAB覆盖区域的氮化层；以及，
进行第三次湿法刻蚀，去除非SAB覆盖区域的第一氧化层，其中，经过所述第一次湿法刻蚀至所述第三次湿法刻蚀，所述ONO结构最外层的氧化物被去除。
2.如权利要求1所述的浮栅型闪存SAB制作方法，其特征在于，所述第一栅极结构用于形成存储单元；所述SAB覆盖区域形成有第二栅极结构，用于形成高压晶体管。
3.如权利要求2所述的浮栅型闪存SAB制作方法，其特征在于，在所述第二栅极结构的侧面形成有侧墙。
4.如权利要求3所述的浮栅型闪存SAB制作方法，其特征在于，第二次湿法刻蚀时，进行过刻蚀以去除部分所述侧墙。
5.如权利要求1所述的浮栅型闪存SAB制作方法，其特征在于，所述第一氧化层和第二氧化层为二氧化硅，所述氮化层为氮化硅。
6.如权利要求5所述的浮栅型闪存SAB制作方法，其特征在于，利用氢氟酸溶液进行第一次湿法刻蚀和第三次湿法刻蚀，利用磷酸溶液进行第二次湿法刻蚀。
7.如权利要求1～6任一项所述的浮栅型闪存SAB制作方法，其特征在于，第一氧化层的厚度为
8.如权利要求1～6任一项所述的浮栅型闪存SAB制作方法，其特征在于，所述多层SAB薄膜的总厚度为
9.如权利要求1所述的浮栅型闪存SAB制作方法，其特征在于，第二次湿法刻蚀时，进行过刻蚀以去除位于非SAB覆盖区域的部分厚度的第一氧化层。
10.一种利用如权利要求1至9任一项所述的浮栅型闪存SAB制作方法形成的浮栅型闪存结构，包括具有非SAB覆盖区域以及SAB覆盖区域的基底，其特征在于，还包括覆盖所述SAB覆盖区域的多层SAB薄膜，其中，所述多层SAB薄膜包括依次叠加的第一氧化层、氮化层以及第二氧化层，其中，第一氧化层的厚度小于所述非SAB覆盖区域形成有第一栅极结构，所述第一栅极结构的侧面形成有侧墙，所述侧墙具有氧化物-氮化物结构。
CN201711278180.XA 2017-12-06 2017-12-06 浮栅型闪存sab制作方法以及浮栅型闪存结构 Active CN108010915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711278180.XA CN108010915B (zh) 2017-12-06 2017-12-06 浮栅型闪存sab制作方法以及浮栅型闪存结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711278180.XA CN108010915B (zh) 2017-12-06 2017-12-06 浮栅型闪存sab制作方法以及浮栅型闪存结构

Publications (2)

Publication Number Publication Date
CN108010915A CN108010915A (zh) 2018-05-08
CN108010915B true CN108010915B (zh) 2019-01-18

Family

ID=62057063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711278180.XA Active CN108010915B (zh) 2017-12-06 2017-12-06 浮栅型闪存sab制作方法以及浮栅型闪存结构

Country Status (1)

Country Link
CN (1) CN108010915B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461651A (zh) * 2018-11-05 2019-03-12 武汉新芯集成电路制造有限公司 改善硅化物阻挡层刻蚀缺陷的方法
CN110797342B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 存储器件的制造方法及该存储器件
CN113496949B (zh) * 2020-03-18 2023-07-04 和舰芯片制造(苏州)股份有限公司 一种改善栅极结构表面形成金属硅化层后漏电现象的方法
CN115084024B (zh) * 2022-07-19 2022-11-18 合肥晶合集成电路股份有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask
CN105745748A (zh) * 2013-11-21 2016-07-06 美高森美SoC公司 使用低压工艺制造的高压器件
CN107403754A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask
CN105745748A (zh) * 2013-11-21 2016-07-06 美高森美SoC公司 使用低压工艺制造的高压器件
CN107403754A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
CN108010915A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN100435286C (zh) 形成纳米簇电荷存储器件的方法
KR100742308B1 (ko) 불휘발성 반도체기억장치 및 상기 제조방법
CN102693946B (zh) 半导体器件制造方法以及存储器制造方法
CN108010915B (zh) 浮栅型闪存sab制作方法以及浮栅型闪存结构
CN104425510A (zh) 半导体结构及其形成方法
CN106206598B (zh) 分栅式闪存器件制造方法
US7807580B2 (en) Triple poly-si replacement scheme for memory devices
CN108447866B (zh) 浮栅器件及其制作方法
CN101501825B (zh) 用于从选定区域去除纳米团簇的方法
US9418864B2 (en) Method of forming a non volatile memory device using wet etching
US10014314B2 (en) Semiconductor device and methods of manufacture thereof
US8114732B2 (en) Method for manufacturing twin bit structure cell with Al2O3/nano-crystalline Si layer
US20110156123A1 (en) Method for manufacturing twin bit structure cell with hafnium oxide layer
US8546224B2 (en) Method for manufacturing twin bit structure cell with aluminum oxide layer
US6872667B1 (en) Method of fabricating semiconductor device with separate periphery and cell region etching steps
CN108054167B (zh) 嵌入式闪存的制作方法
US6255167B1 (en) Method of forming high density buried bit line flash EEPROM memory cell with a shallow trench floating gate
KR20070002298A (ko) 낸드 플래쉬 메모리 소자의 제조방법
US9064804B2 (en) Method for manufacturing twin bit structure cell with silicon nitride layer
US8598001B2 (en) Method for manufacturing twin bit structure cell with hafnium oxide and nano-crystalline silicon layer
CN106298676B (zh) 半导体元件的制作方法
US8431471B2 (en) Method for integrating a non-volatile memory (NVM)
US20060063329A1 (en) Method of fabricating a non-volatile memory
CN108122920B (zh) 提高浮栅型闪存擦除效率的方法以及浮栅型闪存
CN108039323B (zh) 浮栅型闪存的制作方法及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant