CN101501825B - 用于从选定区域去除纳米团簇的方法 - Google Patents

用于从选定区域去除纳米团簇的方法 Download PDF

Info

Publication number
CN101501825B
CN101501825B CN2007800287599A CN200780028759A CN101501825B CN 101501825 B CN101501825 B CN 101501825B CN 2007800287599 A CN2007800287599 A CN 2007800287599A CN 200780028759 A CN200780028759 A CN 200780028759A CN 101501825 B CN101501825 B CN 101501825B
Authority
CN
China
Prior art keywords
layer
nanocluster
dielectric layer
semiconductor
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800287599A
Other languages
English (en)
Other versions
CN101501825A (zh
Inventor
拉杰什·A·拉奥
罗天英
拉马钱德兰·穆拉利德哈
罗伯特·F·施泰梅尔
谢里·G·斯特劳布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101501825A publication Critical patent/CN101501825A/zh
Application granted granted Critical
Publication of CN101501825B publication Critical patent/CN101501825B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/779—Possessing nanosized particles, powders, flakes, or clusters other than simple atomic impurity doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/78—Possessing fully enclosed nanosized voids or physical holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

一种制造半导体器件的方法，包括具有半导体层(12)的衬底(12)，所述半导体层(12)具有用于非易失性存储器的第一部分(16)以及除了所述第一部分(16)之外的第二部分(18)。在半导体层上形成第一电介质层(14)。对该第一电介质层执行等离子体氮化。在第一部分上形成第一多个纳米团簇(20)，以及在第二部分上形成第二多个纳米团簇(28)。去除第二多个纳米团簇。在半导体层上形成第二电介质层(38)。在第二电介质层上形成导电层(40)。

Description

用于从选定区域去除纳米团簇的方法
技术领域
本发明一般涉及形成半导体器件的方法，并且尤其涉及用于形成纳米团簇或硅点的半导体工艺。
背景技术
当在集成电路的数据储存部分中形成硅点或纳米团簇时，必须在形成外围器件之前去除在外围区域中沉积的纳米团簇。在沉积期间，形成了不同尺寸和不同形状的纳米团簇。一些沉积的纳米团簇要远大于其他为长方形形状的其他纳米团簇。在半导体衬底上的纳米团簇的沉积是非选择性的，因而在沉积之后必须选择性地去除纳米团簇。因为当使用传统的蚀刻工艺时，一般会有一些纳米团簇留下，所以纳米团簇的随机尺寸分布的存在是难以解决的。即使使用导致狭小的团簇尺寸离散度的严格纳米团簇处理控制，在外围区域中存在的少数基本上较大的团簇在统计上也是微不足道的。当在薄氧化物表面上沉积纳米团簇时，需要长湿法蚀刻或长干法蚀刻来去除那些基本上大于平均尺寸的纳米团簇。这样的长湿法蚀刻或者干法蚀刻通常会危害在外围区域中建立的器件完整度。例如，这样的蚀刻将无意地去除外围区域中不需要或者不想要去除的部分层。典型的示例是沟槽隔离氧化物的凹进和其伴随的问题。因此，长湿法蚀刻或干法蚀刻危害在外围区域中建立的器件完整度。因此，选择性地去除纳米团簇是难以解决的。
附图说明
通过示例的方式来说明本发明，并且本发明不限于附图，其中相同附图标记指示相似元件，并且在附图中：
图1和图2说明了根据本发明各种实施例的半导体器件的初始处理的横截面形式；
图3到图10说明了根据本发明的一种形式的半导体器件的从图2进一步处理的横截面形式；
图11到图15说明了根据本发明的另一种形式的半导体器件的从图2进一步处理的横截面形式；以及
图16到图20说明了根据本发明的另一种形式的半导体器件的从图2进一步处理的横截面形式。
本领域技术人员应该了解，出于简明的目对图中的元件进行了说明，而图中的元件不需要按照比例进行绘制。例如，在图中一些元件的尺寸相对于其他元件被放大，以帮助提高对本发明实施例的理解。
具体实施方式
图1说明了具有衬底12的半导体器件10。衬底12可以由诸如锗或体硅的各种半导体材料来形成。在衬底12上覆盖的是栅极电介质层14。传统地，将该栅极电介质层14形成为氧化物层但是也可以使用其他电介质。在半导体器件10内的是需要纳米团簇的区域。典型地，该区域用于诸如非易失性存储器(NVM)的存储器储存器件。在一种形式中，说明了NVM区域16和非NVM区域18，并通过空隙分离该NVM区域16和非NVM区域18。应该理解，可以使用传统的浅沟槽隔离(STI)结构来将非易失性存储器区域16与非NVM区域18分离。另外，通过没有示出的STI结构来电分离要在这些区域中的每个内形成的器件。优选地，利用与半导体衬底12分离的等离子体源，使半导体器件10经受等离子体氮化20。所使用的分离使得从正在处理的半导体器件去除等离子体能量源或者使之远离正在处理的半导体器件。因此，该类型的等离子体氮化可以称为远距离等离子体氮化(remote plasmanitridation)。其还需要具有独立地控制轰击氮离子密度和能量的能力。典型地，其可以通过控制在反应器中的氮气的等离子体功率和压力来实现。使用等离子体氮化来处理栅极电介质层14的暴露表面以及在栅极电介质层14的上部处产生氮化部分。
在图2中说明的是暴露在等离子体氮化20之后的半导体器件10。在栅极电介质层14上形成等离子体氮化层22。等离子体氮化层22是保形的，并且在栅极电介质层14的顶部或上部形成阻挡。因为可以精确地控制等离子体氮化20，所以可以将等离子体氮化层22的深度形成为精确的预定深度以及等离子体氮化层22的氮浓度也能形成为精确的预定浓度。典型地，氮浓度处于百分之五和百分之十之间。然而，其他的氮范围也是可能的。
图3中说明的是半导体器件10的进一步处理，该处理代表与形成半导体器件10的一个实施例相关的方法。在等离子体氮化层22上的是保形的牺牲层24，该牺牲层24由等离子体氮化层22的表面氧化产生。可替选地，将等离子体氮化层22的表面暴露到较低能量的氧等离子体下，以再氧化该表面以及形成作为氧化物的牺牲层24。该牺牲层24是薄层，并且如下所述，用于在湿法蚀刻时使纳米团簇浮起。因此，此后以牺牲的方式使用该牺牲层24。
图4中说明的是其中已经形成纳米团簇的半导体器件10的进一步处理。典型地，通过低压化学气相沉积(LPCVD)或通过所沉积的非结晶层的再结晶来形成该纳米团簇。通常用于存储器件中的纳米团簇由硅形成，因而有时在文献中被称为硅点。形成在NVM区域16中的纳米团簇被称为纳米团簇26。形成在非NVM区域18中的纳米团簇被称为纳米团簇28。典型地，纳米团簇的直径在大约3nm到15nm之间。
在图5中说明的是半导体器件10的进一步处理，在该处理中，在大约800到900摄氏度下，纳米团簇经受包含氮的氧化物[NO]的氧化环境。这形成包含大约百分之二的氮(N2)的薄氧化物壳。在NO环境中的纳米团簇的氧化处理比在氧(O2)中的更加自限。该处理能够形成具有在10到15埃之间尺寸的氮氧化物壳。例如，在所说明的纳米团簇中的一个周围的NVM区域16中形成氮氧化物层30。相似地，在所说明的纳米团簇中的一个周围的非NVM区域18中形成氮氧化物层32。该氮氧化物壳确保硅纳米团簇的核与围绕的氮氧化物之间的界面具有最小的表面态缺陷。当在后续处理期间，当纳米团簇暴露在一个或多个氧化环境中时，在氮氧化物中的氮还能保护该纳米团簇。
在图6中说明的是半导体器件10的进一步处理，在该处理中，在NVM区域16上形成光致抗蚀剂掩模34。使用该掩模，在稀氢氟(HF)酸中执行湿法蚀刻。该蚀刻处理相对于富氮的氧化物层有选择性地蚀刻氧化物层24。如图6所示，可以从非NVM区域18的纳米团簇下面蚀刻该氧化物。当以此方式蚀刻时，那么纳米团簇将会浮起，并且可以使用氢氧化铵、过氧化氢和去离子水的兆声清洗来将其完全地去除。
在图7中说明的是半导体器件10的进一步处理，在该处理中，已经去除了在非NVM区域18中的纳米团簇。当被去除时，将光致抗蚀剂掩模34从NVM区域16上去除。
在图8中说明的是半导体器件10的进一步处理，在该处理中，半导体器件10的表面暴露到等离子体氮化36。该处理将NVM区域16内的纳米团簇周围的氮氧化物壳进行氮化，并且将氮氧化物层30改变为表面氮增强层31。该氮的存在基本上增加纳米团簇在氧化环境中的免疫性。当氮氧化物层30典型地包含百分之一到百分之二的氮时，在等离子体氮化36之后，纳米团簇的表面附近的氮浓度能够高达百分至十或者稍微更多。典型地，表面氮增强层31的氮浓度在百分之五与百分之十的氮之间。高的表面氮含量提供抗氧化的免疫性，而不恶化纳米团簇的硅核与围绕氧化物之间的界面。
在图9中说明的是半导体器件10的进一步处理，在该处理中，沉积高温氧化物(HTO)层38，以用作控制或阻挡氧化物层。典型地，在大约七百到八百摄氏度范围内的温度下，在使用硅烷或者二氯硅烷作为前体(precursor)以及大量过量的诸如N2O的氧化剂的低压CVD(化学气相沉积)环境中沉积该HTO层38。在所说明的形式中，HTO层38的上表面与下面的纳米团簇是保形的。在纳米团簇周围的氮化壳在控制氧化物沉积期间保护纳米团簇不被消耗。在HTO层38的沉积之后，沉积多晶硅40的厚层。通过原位掺杂和/或通过离子注入来用离子掺杂该多晶硅40的层。使用该多晶硅40层以在NVM区域16中形成晶体管(未示出)的栅电极。
在图10中说明的是半导体器件10的进一步处理，在该处理中，通过利用掩模(未示出)来掩蔽NVM区域16，而将多晶硅40、HTO层38、等离子体氮化层22以及栅极电介质层14完全地从非NVM区域18中去除。可以容易地应用干法和湿法蚀刻的组合。例如，使用对氧化物有选择性的传统等离子体或反应离子蚀刻(RIE)来蚀刻在非NVM区域18上的多晶硅40。通过诸如稀氢氟酸的湿化学法去除在非NVM区域18上的HTO层38。在该蚀刻步骤期间，等离子氮化层22作为蚀刻停止层。因为等离子氮化层22和栅极电介质层14是薄层，所以其可以通过湿法蚀刻去除，并且不会导致任何沟槽隔离氧化物的恶化。在蚀刻期间，适当保留NVM区域16上的多晶硅40以保护下面的层。
在图11中说明的是半导体器件10的可替选的进一步处理，该处理在执行了结束图2的处理之后执行。具体地，在形成等离子体氮化层22之后，在等离子体氮化层22上直接形成纳米团簇。在NVM区域16中形成NVM纳米团簇42，并且非NVM区域18中形成非NVM纳米团簇44。
在图12中说明的是图11的半导体器件10的进一步处理。具体地，在大约800到900摄氏度下，纳米团簇经受包含氮的氧化物[NO]的氧化环境。这形成包含大约百分之二氮(N2)的薄氧化物壳。NO环境中的纳米团簇的氧化处理比在氧(O2)中的更加自限。该处理使得能够形成具有在10到15埃之间尺寸的氮氧化物壳。例如，在所说明的纳米团簇中的一个周围的NVM区域16中形成氮氧化物层46。相似地，在所说明的纳米团簇中的一个周围的非NVM区域18中形成氮氧化物层48。该氮氧化物壳确保在硅纳米团簇的核与围绕的氮氧化物之间的界面具有最小的表面态缺陷。当纳米团簇在后续处理期间被暴露到氧化环境中时，氮氧化物壳中的氮还保护该纳米团簇。
在图13中说明的是图11的半导体器件10的进一步处理。半导体器件10的表面暴露到等离子体氮化。该处理使纳米团簇周围的氮氧化物壳被氮化。氮的存在基本上增加了纳米团簇在氧化环境中的免疫性。当氮氧化物壳典型地包含百分之一到百分之二的氮时，等离子体氮化之后，纳米团簇表面附近的氮浓度能够高达百分之十或者稍微更高。该高的表面氮含量提供抗氧化的免疫性，而不恶化硅核与围绕的氧化物之间的界面。
在图14中说明的是图11的半导体器件10的进一步处理。沉积高温氧化物(HTO)层52以用作控制或阻挡氧化物层。典型地，在大约七百到八百摄氏度范围内的温度下，在使用硅烷或者二氯硅烷作为前体以及大量过量的诸如N2O的氧化剂的低压CVD(化学气相沉积)环境中沉积该HTO层52。在所说明的形式中，HTO层52的上表面与下面的纳米团簇是保形的。纳米团簇周围的氮化壳在控制氧化物沉积期间，保护纳米团簇不被消耗。在HTO沉积之后，沉积多晶硅54的厚层。可以对多晶硅54进行原位掺杂或通过离子注入进行掺杂。使用多晶硅54层以在NVM区域16中形成晶体管的栅电极。
在图15中说明的是图11中的半导体器件10的进一步处理。通过利用掩模(未示出)来掩蔽NVM区域16，而将多晶硅54、HTO层52以及等离子体氮化层22完全地从非NVM区域18中去除。可以容易地应用干法和湿法蚀刻的组合。例如，使用对氧化物有选择性的传统等离子体或反应离子蚀刻(RIE)来蚀刻在非NVM区域18上的多晶硅54。可以通过诸如稀氢氟酸的湿化学法来去除在非NVM区域18上的HTO层52。在该蚀刻步骤期间，将等离子氮化层22用作蚀刻停止层。在该湿法蚀刻步骤期间，在非NVM区域18中的纳米团簇44被底切(undercut)并且浮起。为了确保完全去除纳米团簇，使用氢氧化铵、过氧化氢和去离子水化学法的清洗可以结合兆声操作使用。可以通过诸如热磷酸的湿法蚀刻来去除等离子体氮化层22。随后，可以使用湿法蚀刻来去除薄栅极介质层14，而在不恶化非NVM区域18中的隔离结构的沟槽隔离氧化物(未示出)。
在图16中说明的是在执行结束图2的处理之后的半导体器件10的可替选的进一步处理。具体地，在形成等离子体氮化层22之后，通过例如低压CVD来沉积氧化物56的层。氧化物56的厚度可以处于大约50到100埃之间，并且在下面描述的进一步处理期间，将其作为牺牲层。应该理解的是，也可以在氧化物56的位置使用除了氧化物之外的材料。
在图17中说明的是在图16的处理之后的半导体器件10的进一步处理。具体地，通过掩模(未示出)来掩蔽非NVM区域18，并且将氧化物56的层从NVM区域16中去除。在一种形式中，使用对下面的等离子体氮化层22有选择性的氢氟酸的湿法蚀刻来去除氧化物56的层。作为对于稀氢氟酸蚀刻的蚀刻停止层而言，等离子体氮化层22是重要的。在湿法蚀刻结束时，氧化物56的层仅保留在非NVM区域18中，并且被完全地从NVM区域16中去除。因而，氧化物56的层被用作牺牲层。
在图18中说明的是在图17的处理之后的半导体器件10的进一步处理。在等离子体氮化层22上直接形成多个纳米团簇。在一种形式中，纳米团簇由硅形成，并且使用例如，如硅烷或乙硅烷的前体，在LPCVD反应器中，在450到650摄氏度之间的温度范围内沉积该纳米团簇。在NVM区域16中形成NVM纳米团簇58，并且在非NVM区域18中形成非NVM纳米团簇60。在大约800到900摄氏度下，纳米团簇经受包含氮的氧化物[NO]的氧化环境。这形成包含大约百分之二的氮(N2)的薄氧化物壳。在NO环境中的纳米团簇的氧化处理比在氧(O2)中的更加自限。该处理使得能够形成具有在10到15埃之间尺寸的氮氧化物壳。例如，在所说明的纳米团簇中的一个周围的NVM区域16中形成氮氧化物层59。相似地，在所说明的纳米团簇中的一个周围的非NVM区域18中形成氮氧化物层61。该氮氧化物壳确保在硅纳米团簇的核与围绕的氮氧化物之间的界面具有最小的表面态缺陷。当在后续处理期间，氮氧化物壳中的氮在纳米团簇暴露到氧化环境中时还能保护该纳米团簇。然后使纳米团簇经受等离子体氮化62。该氮化的目的在于将氮氧化物层59和61的表面氮浓度增加至约五到十的原子百分比。当在后续处理期间，纳米团簇周围的氮氧化物壳在纳米团簇被暴露到氧化环境中时提供坚固的保护。
在图19中说明的是在图18的处理之后的半导体器件10的进一步处理。沉积高温氧化物(HTO)层64以用作控制或阻拦氧化物层。典型地，在大约七百到八百摄氏度范围的温度下，在使用硅烷或者二氯硅烷作为前体以及大量过量的诸如N2O的氧化剂的低压CVD(化学气相沉积)环境中沉积该HTO层64。在所说明的形式中，HTO层64的上表面与下面的纳米团簇是保形的。在纳米团簇周围的氮化壳在控制氧化物沉积期间，保护纳米团簇不被消耗。在沉积HTO之后，沉积多晶硅66的厚层。可以对该多晶硅66进行原位掺杂或通过离子注入进行掺杂。使用多晶硅66层以在NVM区域16中形成晶体管的栅电极。
在图20中说明的是在图19的处理之后的半导体器件10的进一步处理。通过利用掩模(未示出)来掩蔽NVM区域16，而将多晶硅66、HTO层64以及氧化物56的层完全地从非NVM区域18中去除。可以容易地应用干法和湿法蚀刻的组合。例如，使用对氧化物有选择性的传统等离子体或反应离子蚀刻(RIE)来蚀刻在非NVM区域18上的多晶硅66。通过诸如稀氢氟酸的湿化学法来去除在非NVM区域18上的HTO层64和氧化物56层。在该蚀刻步骤期间，将等离子氮化层22作为蚀刻停止层。在该湿法蚀刻步骤期间，当氧化物56层被蚀刻时，在非NVM区域18中的纳米团簇44被底切并且浮起。为了确保完全去除纳米团簇，使用氢氧化铵、过氧化氢和去离子水化学法的清洗可以结合兆声操作使用。可以通过诸如热磷酸的湿法蚀刻来去除等离子体氮化层22。随后，可以使用湿法蚀刻来去除薄栅极电介质层14，而不恶化非NVM区域18中的隔离结构的沟槽隔离氧化物(未示出)。
至此，应该清楚，已经提供了一种用于有效地从集成电路的选定区域去除先前形成的纳米团簇的方法。此外，已经提供了一种用于在保留纳米团簇的所需电特性的同时，保护纳米团簇不受氧化和其他处理影响的方法。通过执行低能量的等离子体氮化，可以将氮定位于靠近纳米团簇下面的NVM隧道氧化物的表面。此外，氮浓度在大约五到十的原子百分比范围内，该范围对于选择性地蚀刻上面的层是足够的，而没有高到足以对纳米团簇下面的氧化物引入电缺陷。因为极其难以获得要达到高于一或二的原子百分比的氮浓度并且需要对整个器件特性有负面影响的极高的温度，所以向NVM隧道氧化物引入氮的可替选方法，如将纳米团簇下面的整个氧化物氮化是难以解决的。另外，整个氧化物的氮化不会产生高得足以达到以上目的的原子氮浓度。
此外，将纳米团簇围绕的氮氧化物的等离子体氮化用以提供氧化阻挡，所述氧化阻挡对于在后续涉及氧化环境的处理期间保护纳米团簇而言是重要的。不使用等离子体氮化而形成的氮氧化物是薄氮氧化物层，并且因为其典型的一到二的原子百分比的低氮水平而对纳米团簇提供有限的保护。然而，从器件的观点来看，需要围绕纳米团簇的薄氮氧化物层，因为其确保在纳米团簇的硅核与氮氧化物壳之间的界面处存在最小的表面缺陷状态。因为与较小的纳米团簇相比，较大的纳米团簇形成更厚的壳，所以形成该氮氧化物层的处理还进一步有助于使得纳米团簇的尺寸更加均匀。纳米团簇的等离子体氮化使在氮氧化物壳的表面附近的氮浓度增加到大约五到十的原子百分比，该浓度对于作为氧化阻挡而言是足够高的，但没有高到足以恶化纳米团簇的电特性。因而，在此描述的方法提供了抗氧化的保护，同时避免在诸如非易失性存储器的器件应用中引入不期望的电活性表面态。硅纳米团簇周围的氮氧化物薄层确保硅纳米团簇的表面态是最少的。因而，每个纳米团簇周围的氧化物最小化了纳米团簇上电荷陷阱的存在。
在一种形式中，提供了一种通过提供具有半导体层的衬底来制造半导体器件的方法，该半导体层具有用于非易失性存储器的第一部分和除了第一部分之外的第二部分。在半导体层上形成第一电介质层。在该第一电介质层上执行去耦等离子体氮化的步骤。在第一部分上形成第一多个纳米团簇，以及在第二部分上形成第二多个纳米团簇。去除第二多个纳米团簇，以及在半导体层上形成第二电介质层。在第二电介质层上形成导电层。在一种形式中，去除第二多个纳米团簇发生在形成第二电介质层之后。在另一种形式中，在去除第二多个纳米团簇之前，执行穿过第二部分上的第二电介质层和导电层的蚀刻。在另一种形式中，在形成第一多个和第二多个纳米团簇之前，在第一电介质层上形成第三电介质层。在形成第一多个和第二多个纳米团簇之前，执行穿过第一部分上的第三电介质层的蚀刻。在另一种形式中，在第一和第二多个纳米团簇中的每个纳米团簇周围形成氮氧化物层。对氮氧化物层执行远距离等离子体氮化。在又一种形式中，在形成第二电介质层之前，去除第二多个纳米团簇。在又一种形式中，在形成第一多个和第二多个纳米团簇之前，在第一电介质层上形成第三电介质层。在又一种形式中，在形成第一和第二多个纳米团簇之后，蚀刻在第二部分上的第三电介质。在又一种形式中，去除第二多个纳米团簇的进一步特征在于借助于剥离处理。在又一种形式中，在第一和第二多个纳米团簇的每个纳米团簇周围形成氮氧化物层。在形成第二电介质层之前，对第一多个纳米团簇的氮氧化物层执行执行远距离等离子体氮化。在另一种形式中，去耦等离子体氮化导致在第一电介质层中形成具有至少百分之五的氮浓度的层。
在另一种形式中，提供一种通过提供具有半导体层的衬底来形成半导体器件的方法，该半导体层具有用于非易失性存储器的第一部分和除了第一部分之外的第二部分。在半导体层上形成隧道电介质层。对隧道电介质层执行去耦等离子体氮化。在第一部分上形成第一多个纳米团簇，以及在第二部分上形成第二多个纳米团簇。去除第二多个纳米团簇。在半导体层上形成控制电介质层。在控制电介质层上形成栅极层。在一种形式中，去耦等离子体氮化导致在隧道电介质中形成具有至少百分之五的氮浓度的层。在另一种形式中，在形成第一和第二多个纳米团簇之前，在隧道电介质层上形成牺牲层。在牺牲层上形成第二多个纳米团簇之后，通过掩蔽第一部分及蚀刻在第二部分上的牺牲层来提供该去除。在另一种形式中，在去除第二多个纳米团簇期间，将在隧道电介质中的层用作蚀刻停止层。在第一多个和第二多个纳米团簇中的每个纳米团簇周围形成氮氧化物层。在去除第二多个纳米团簇之后，对第一多个纳米团簇上的氮氧化物层执行远距离等离子体氮化。在一种形式中，牺牲层是通过热氧化形成的氧化物层。在另一种形式中，控制电介质是氧化物以及栅极导体是多晶硅。在另一种形式中，牺牲层提供在栅极电介质上。在形成第一多个和第二多个纳米团簇之前，去除第一部分上的牺牲层。去除第二多个纳米团簇发生在形成控制电介质和栅极导体之后。
在又一种形式中，提供一种形成半导体器件的方法。衬底具有半导体层，该半导体层具有用于非易失性存储器的第一部分和除了第一部分之外的第二部分。在半导体层上形成隧道电介质层。对隧道电介质层执行去耦等离子体氮化，以形成在隧道电介质中氮浓度为至少百分之五的层。在隧道电介质上形成电介质层。在第一部分上形成第一多个纳米团簇，以及在第二部分上形成第二多个纳米团簇。通过蚀刻第二部分上的电介质层以及使用具有氮浓度的层作为蚀刻停止层，来去除第二多个纳米团簇。在半导体层上形成控制电介质层。在控制电介质层上形成栅极层。在另一种形式中，通过隧道电介质的顶部的热氧化来形成电介质层。在第一多个和第二多个纳米团簇的每个纳米团簇周围形成氮氧化物层。在去除第二多个纳米团簇之后，对第一多个纳米团簇执行氮氧化物层上的远距离等离子体氮化。
在上述的说明书中，已经参考特定的实施例对本发明进行描述。然而，本领域的技术人员应该了解，在不脱离如下面权利要求中所阐明的本发明范围的情况下，可以做出各种的修改和改变。因此，说明书和附图被认为是说明性的而不是出于限制性的意义，并且旨在将所有此类修改都包括在本发明的范围中。
关于特定实施例以上已经描述了利益、其他优点以及问题的解决方法。然而，利益、优点、问题的解决办法以及可以导致发生任何利益、优点或解决办法或使其更明显的任何元件都不被构造为任何或所有权利要求的关键的、必需的或本质的特征或元件。如在此使用的，术语“包括”、“包含”或其的任何其他变形，旨在覆盖非排他性的包含，使得包括一系列元件的处理、方法、产品或装置不仅仅包括那些元件，而是可以包括没有明确列出的或者对处理、方法、产品或装置固有的其他元件。如在此使用的，术语“一”或“一个”，被限定为一个或多于一个。如在此使用的，术语“多个”，被限定为两个或多于两个。如在此使用的，术语“另一个”，被限定为至少第二个或更多个。如在此使用的，术语包含和/或具有，被限定为包括(即，开放式语言)。如在此使用的，术语“耦合”，被限定为连接，尽管其不必须是直接地连接，并且也不必须是机械地连接。

Claims (5)

1.一种制造半导体非易失性存储器器件(10)的方法，包括：
提供具有半导体层的衬底(12)，所述半导体层具有用于非易失性存储器的第一部分(16)以及除了所述第一部分之外的、用于除了非易失性存储器之外的器件的第二部分(18)；
通过在所述半导体层上形成第一电介质层(14)来进行进一步处理；
通过在所述第一电介质层(14)上执行去耦等离子体氮化(20)的步骤来进行进一步处理；
通过在所述第一部分上形成第一多个纳米团簇(26)，以及在所述第二部分上形成第二多个纳米团簇(28)，来进行进一步处理；
通过在对所述第一部分中的所述第一多个纳米团簇进行远距离等离子体氮化(36)以及在所述第一部分(16)上的所述第一多个纳米团簇上形成第二电介质层(38)之前，去除所述第二多个纳米团簇(28)，来进行进一步处理，所述第二电介质层(38)用作阻挡层；以及
通过在所述第二电介质层上形成导电层(40)以形成栅电极来进行进一步处理。
2.根据权利要求1所述的方法，其中执行所述去耦等离子体氮化(20)的步骤导致在所述第一电介质层(14)中形成具有至少百分之五的氮浓度的层(22)。
3.一种形成半导体器件(10)的方法，包括：
提供具有半导体层(12)的衬底(12)，所述半导体层(12)具有用于非易失性存储器的第一部分(16)以及除了所述第一部分之外的第二部分(18)；
在所述半导体层(12)上形成栅极电介质层(14)；
对所述栅极电介质层(14)执行去耦等离子体氮化(20)的步骤，以在所述栅极电介质层(14)中形成具有至少百分之五的氮浓度的层(22)；
通过对所述栅极电介质层(14)的顶部进行热氧化，在所述栅极电介质层(14)上形成叠置电介质层(24)；
在所述第一部分(16)上形成第一多个纳米团簇(26)，以及在所述第二部分(18)上形成第二多个纳米团簇(28)；
在所述第一多个纳米团簇(26)和所述第二多个纳米团簇(28)中的每个纳米团簇周围形成氮氧化物层(30)；
通过蚀刻在所述第二部分(18)上的叠置电介质层(24)以及使用氮浓度层(22)作为蚀刻停止层，来去除所述第二多个纳米团簇(28)；
在去除所述第二多个纳米团簇(28)之后，对在所述第一多个纳米团簇(26)周围的每个氮氧化物层(30)执行远距离等离子体氮化的步骤(36)；
在所述半导体层(12)上形成控制电介质层(38)；以及
在所述控制电介质层(38)上形成栅极层(40)。
4.根据权利要求3所述的方法，进一步包括：
在所述栅极电介质层(14)上沉积牺牲层(56)，以及
在形成所述第一多个纳米团簇(58)以及所述第二多个纳米团簇(60)之前，去除在所述第一部分(16)上的牺牲层(56)，其中所述去除所述第二多个纳米团簇(60)发生在形成所述控制电介质层和所述栅极层之后。
5.一种形成半导体非易失性存储器器件的方法，包括：
提供具有第一部分(16)和除了所述第一部分之外的第二部分(18)的衬底(12)，所述第一部分(16)用于非易失性存储器，以及所述第二部分(18)用于除了非易失性存储器之外的器件；
在所述第一部分(16)和所述第二部分(18)中的每个中形成多个纳米团簇(26，28)；
去除所述第二部分(18)中的所述多个纳米团簇(28)；
对所述第一部分(16)中的所述多个纳米团簇(26)进行氮化(20)；
在所述第一部分(16)中的所述多个纳米团簇(26)上形成控制电介质层(38)；以及
在所述控制电介质层(38)上形成栅极层(40)。
CN2007800287599A 2006-07-25 2007-04-24 用于从选定区域去除纳米团簇的方法 Expired - Fee Related CN101501825B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/459,837 US7445984B2 (en) 2006-07-25 2006-07-25 Method for removing nanoclusters from selected regions
US11/459,837 2006-07-25
PCT/US2007/067258 WO2008063699A2 (en) 2006-07-25 2007-04-24 Method for removing nanoclusters from selected regions

Publications (2)

Publication Number Publication Date
CN101501825A CN101501825A (zh) 2009-08-05
CN101501825B true CN101501825B (zh) 2010-12-22

Family

ID=38986829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800287599A Expired - Fee Related CN101501825B (zh) 2006-07-25 2007-04-24 用于从选定区域去除纳米团簇的方法

Country Status (7)

Country Link
US (1) US7445984B2 (zh)
EP (1) EP2047504A4 (zh)
JP (1) JP2009545166A (zh)
KR (1) KR20090036569A (zh)
CN (1) CN101501825B (zh)
TW (1) TW200807548A (zh)
WO (1) WO2008063699A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051819B3 (de) * 2005-10-28 2007-06-14 Infineon Technologies Ag Herstellungsverfahren für Halbleiterstrukturen
US8076200B2 (en) * 2006-10-30 2011-12-13 Micron Technology, Inc. Charge trapping dielectric structures with variable band-gaps
US8008216B2 (en) * 2007-09-24 2011-08-30 Texas Instruments Incorporated Nitrogen profile in high-K dielectrics using ultrathin disposable capping layers
US7871886B2 (en) 2008-12-19 2011-01-18 Freescale Semiconductor, Inc. Nanocrystal memory with differential energy bands and method of formation
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals
US7879673B2 (en) * 2009-05-07 2011-02-01 Globalfoundries Singapore Pte. Ltd. Patterning nanocrystal layers
KR101810609B1 (ko) 2011-02-14 2017-12-20 삼성전자주식회사 반도체 소자 및 그 제조방법
US9458010B1 (en) * 2015-07-22 2016-10-04 Freescale Semiconductor, Inc. Systems and methods for anchoring components in MEMS semiconductor devices

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283710A (ja) * 1991-12-06 1993-10-29 Intel Corp 高電圧ｍｏｓトランジスタ及びその製造方法
EP0659911A1 (en) 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
JP3727449B2 (ja) 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6339002B1 (en) 1999-02-10 2002-01-15 International Business Machines Corporation Method utilizing CMP to fabricate double gate MOSFETS with conductive sidewall contacts
US6320784B1 (en) 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
US6413819B1 (en) 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
US6344403B1 (en) 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6455372B1 (en) 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US6444545B1 (en) 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
DE10104193A1 (de) 2001-01-31 2002-08-01 Max Planck Gesellschaft Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
KR100408520B1 (ko) * 2001-05-10 2003-12-06 삼성전자주식회사 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법
US6656792B2 (en) 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
KR20040068952A (ko) * 2001-12-20 2004-08-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
US6713127B2 (en) 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6580132B1 (en) 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
JP2003309182A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
US7189606B2 (en) 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US7012298B1 (en) 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
US6689676B1 (en) 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer
US6808986B2 (en) 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
FR2846795A1 (fr) 2002-11-05 2004-05-07 St Microelectronics Sa Procede de memorisation d'une donnee binaire dans une cellule-memoire d'un circuit integre de memoire, circuit integre correspondant et procede de fabrication
US7259984B2 (en) 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US6991987B1 (en) * 2002-11-27 2006-01-31 Advanced Micro Devices, Inc. Method for producing a low defect homogeneous oxynitride
JP2004179387A (ja) * 2002-11-27 2004-06-24 Renesas Technology Corp 不揮発性半導体記憶装置及びその製造方法
US6884685B2 (en) 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process
JP4477886B2 (ja) 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
US6784103B1 (en) 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
US6903967B2 (en) 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
DE10326805B4 (de) 2003-06-13 2007-02-15 Infineon Technologies Ag Herstellungsverfahren für nichtflüchtige Speicherzellen
US6955967B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. Non-volatile memory having a reference transistor and method for forming
US6958265B2 (en) 2003-09-16 2005-10-25 Freescale Semiconductor, Inc. Semiconductor device with nanoclusters
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7098502B2 (en) 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
KR100534210B1 (ko) 2004-01-13 2005-12-08 삼성전자주식회사 비휘발성 메모리 셀에서의 절연막 구조의 형성방법
US6964902B2 (en) 2004-02-26 2005-11-15 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US7595528B2 (en) 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7091089B2 (en) 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7361543B2 (en) 2004-11-12 2008-04-22 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US20060110883A1 (en) * 2004-11-23 2006-05-25 Intel Corporation Method for forming a memory device
US7618492B2 (en) * 2005-08-09 2009-11-17 Infineon Technologies Ag Methods of forming nanocrystals
US7767588B2 (en) * 2006-02-28 2010-08-03 Freescale Semiconductor, Inc. Method for forming a deposited oxide layer

Also Published As

Publication number Publication date
TW200807548A (en) 2008-02-01
US7445984B2 (en) 2008-11-04
KR20090036569A (ko) 2009-04-14
EP2047504A2 (en) 2009-04-15
EP2047504A4 (en) 2010-05-26
CN101501825A (zh) 2009-08-05
US20080026526A1 (en) 2008-01-31
JP2009545166A (ja) 2009-12-17
WO2008063699A2 (en) 2008-05-29
WO2008063699A3 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
CN101501825B (zh) 用于从选定区域去除纳米团簇的方法
CN101606236B (zh) 非易失性电荷俘获存储器件和逻辑cmos器件的集成器件
TW200408069A (en) Method of manufacturing a flash memory cell
US7579237B2 (en) Nonvolatile memory device and method of manufacturing the same
US20100048015A1 (en) Methods of Forming Void-Free Layers in Openings of Semiconductor Substrates
CN108010915B (zh) 浮栅型闪存sab制作方法以及浮栅型闪存结构
CN105990428B (zh) 一种半导体器件及其制造方法和电子装置
US7811888B2 (en) Method for fabricating semiconductor memory device
WO2006135420A2 (en) Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device
US7432158B1 (en) Method for retaining nanocluster size and electrical characteristics during processing
US6495420B2 (en) Method of making a single transistor non-volatile memory device
US7585787B2 (en) Semiconductor memory device and method of manufacturing the same
CN106298676B (zh) 半导体元件的制作方法
US20020068398A1 (en) Method of manufacturing flash memory cell
US6872667B1 (en) Method of fabricating semiconductor device with separate periphery and cell region etching steps
US8598001B2 (en) Method for manufacturing twin bit structure cell with hafnium oxide and nano-crystalline silicon layer
US7785965B2 (en) Dual storage node memory devices and methods for fabricating the same
CN104952804B (zh) 一种制作嵌入式闪存的方法
US20090291550A1 (en) Poly gate etch method and device for sonos-based flash memory
US6110781A (en) Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
CN101246851A (zh) 控制栅氧化层厚度的方法及半导体器件的制作方法
US20120244695A1 (en) Method for fabricating flash memory device and floating gate therein
CN101777561A (zh) 分栅型非易失性存储器及其制造方法
US20050112824A1 (en) Method of forming gate oxide layers with multiple thicknesses on substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20200424

CF01 Termination of patent right due to non-payment of annual fee