CN108039323B - 浮栅型闪存的制作方法及集成电路 - Google Patents
浮栅型闪存的制作方法及集成电路 Download PDFInfo
- Publication number
- CN108039323B CN108039323B CN201711330921.4A CN201711330921A CN108039323B CN 108039323 B CN108039323 B CN 108039323B CN 201711330921 A CN201711330921 A CN 201711330921A CN 108039323 B CN108039323 B CN 108039323B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- region
- plane
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 title claims abstract description 315
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 26
- 230000001154 acute effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 52
- 239000007787 solid Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 230000008569 process Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000000802 nitrating effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明涉及浮栅型闪存的制作方法及集成电路，在半导体基底依次叠加形成隧穿氧化层、浮栅层以及牺牲层，在牺牲层上形成开口，接着刻蚀去除剩余的牺牲层，并过刻蚀以去除部分浮栅层，使浮栅层在对应于所述开口的表面形成斜面，其中，所述斜面与半导体基底形成的夹角为锐角，其中，第一斜面覆盖半导体基底上的第一浮栅区域的与第二浮栅区域相对的边界，第二斜面覆盖半导体基底上的第二浮栅区域的与第一浮栅区域相对的边界，在第一浮栅区域和第二浮栅区域分别形成第一浮栅和第二浮栅，并形成浮栅型闪存的擦除栅，通过本发明的浮栅型闪存的制作方法，可以使第一浮栅和第二浮栅在被擦除栅覆盖区域所形成的拐角更尖，从而提高浮栅型闪存的擦除效率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及浮栅型闪存的制作方法及集成电路。
背景技术
存储器大致可以分为两大类：易失(volatile)和非易失(non-volatile)。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。
一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅(或浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，控制栅通过通过耦合以控制浮栅中的电子的储存与释放。
图1是一种浮栅型闪存的剖面示意图。如图1所示，该浮栅型闪存100包括在半导体基底101上形成的堆叠栅，沿垂直于半导体基底101表面的方向，堆叠栅包括依次叠加形成的隧穿氧化层103、浮栅105、极间介质层107、控制栅109以及控制栅硬掩模层111，在堆叠栅侧面设置有侧壁介质层(spacer)113，在堆叠栅一侧的源极区域，形成有擦除栅115，在堆叠栅110另一侧的漏极区域，形成有字线栅117。
上述浮栅型闪存的作用原理是：当进行数据写入操作时，施加一高正偏压于控制栅109，控制栅109通过耦合控制浮栅105中的电子的储存，使得热电子从源极穿过隧穿氧化层101而注入浮栅105，当进行数据擦除操作时，施加一高负偏压于控制栅109，控制栅109通过耦合控制浮栅105中的电子的释放，使得浮栅105中储存的热电子利用福勒诺海(Fowler-Nordheim，简称FN)隧穿效应，穿过侧壁介质层113流向擦除栅115，从而对浮栅型闪存进行擦除操作。
上述擦除操作的擦除效率是衡量浮栅型闪存性能的重要指标。在被擦除栅115覆盖的区域，如果浮栅105的拐角ɑ形状越尖，由于形成的局部电场越强，那么擦除效率越高，在适当电压条件下，浮栅105中的电子越容易通过浮栅105与擦除栅115之间的通道流向擦除栅115，也就越容易实现擦除，并且，形状越尖的拐角ɑ能降低电子从擦除栅115反向隧穿到浮栅105的可能性。
然而，现有技术中，通常在用于形成浮栅105的多晶硅层上方先形成控制栅109并形成覆盖控制栅109侧壁的侧墙之后，再利用该侧墙作为阻挡，蚀刻下方的多晶硅层以形成浮栅105，由于通常用于形成浮栅105的多晶硅层的上表面平整，后续被擦除栅115覆盖的区域，浮栅105的拐角ɑ是直角或钝角形状(参照图1)，并不尖锐的拐角ɑ限制了擦除效率的提高。
发明内容
本发明要解决的技术问题是在被擦除栅覆盖的区域，浮栅的拐角是钝角导致浮栅型闪存的擦除效率较低的问题。
为解决上述问题，本发明提供了一种浮栅型闪存的制作方法，包括如下步骤：
提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层和牺牲层；去除部分所述牺牲层以形成第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域；以及去除剩余的所述牺牲层并过刻蚀以去除部分所述浮栅层，使所述浮栅层在对应于所述第一开口的表面形成第一斜面，并且在对应于所述第二开口的表面形成第二斜面；其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界。
可选的，上述浮栅型闪存的制作方法在形成第一斜面和第二斜面之后，还包括如下步骤：
在所述浮栅层表面依次叠加形成极间介质层、控制栅层以及控制栅硬掩模层；刻蚀所述控制栅硬掩模层、所述控制栅层以及所述极间介质层，从而形成第一控制栅和第二控制栅；形成控制栅侧墙，所述控制栅侧墙覆盖所述第一控制栅和所述第二控制栅的侧壁；以及以所述控制栅硬掩模层和所述控制栅侧墙为刻蚀阻挡层，刻蚀所述浮栅层以在所述第一浮栅区域形成第一浮栅，并且在所述第二浮栅区域形成第二浮栅，其中，所述第一浮栅至少包括部分所述第一斜面，所述第二浮栅至少包括部分所述第二斜面。
可选的，上述浮栅型闪存的制作方法在形成所述第一浮栅和所述第二浮栅之后，还包括如下步骤：
去除位于所述第一控制栅和所述第二控制栅相对一侧的所述控制栅侧墙并在去除范围形成侧壁介质层，所述侧壁介质层还覆盖相对一侧的所述第一浮栅和所述第二浮栅的侧壁，并且所述侧壁介质层的宽度小于所述控制栅侧墙的宽度；以及在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅。
可选的，上述在第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅的方法包括：
在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅层；进行平坦化，露出所述控制栅硬掩模层的上表面；以及刻蚀剩余的所述擦除栅层以形成擦除栅。
可选的，上述浮栅型闪存的制作方法还包括在所述第一浮栅区域和所述第二浮栅区域相背离的半导体基底上形成字线栅。
可选的，去除部分所述牺牲层的方法包括湿法蚀刻。
可选的，去除剩余的所述牺牲层，并过刻蚀以去除部分所述浮栅层的方法包括各向异性干法蚀刻。
可选的，所述干法蚀刻对所述牺牲层和所述浮栅层的刻蚀速率相同。
另外，本发明还提供一种集成电路，包含利用包括上述浮栅型闪存的制作方法制作的浮栅型闪存。所述集成电路选自随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和数字射频存储器。
通过本发明的浮栅型闪存的制作方法，可以使第一浮栅和第二浮栅在被擦除栅覆盖区域所形成的拐角更尖，从而提高浮栅型闪存的擦除效率。
附图说明
图1是一种浮栅型闪存的剖面示意图。
图2是本发明实施例的浮栅型闪存的制作方法的流程示意图。
图3a至图3h是本发明实施例的浮栅型闪存的制作方法各步骤的剖面示意图。
附图标记说明：
100、200-浮栅型闪存；101、201-半导体基底；210-第一浮栅区域；220-第二浮栅区域；103、203-隧穿氧化层；207-牺牲层；20a-第一开口；20b-第二开口；105、205-浮栅层；109-控制栅；205a-第一斜面；205b-第二斜面；107、209-极间介质层；211-控制栅层；213-控制栅硬掩模层；215-第一控制栅；217-第二控制栅；219-控制栅侧墙；221-第一浮栅；223-第二浮栅；113、225-侧壁介质层；115、227-擦除栅；117、229-字线栅。
具体实施方式
以下结合附图和具体实施例对本发明的浮栅型闪存的制作方法及集成电路作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图2是本发明实施例的浮栅型闪存的制作方法的流程示意图。如图2所示，本实施例的浮栅型闪存的制作方法包括如下步骤：
S1：提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层和牺牲层；
S2：去除部分所述牺牲层以在所述牺牲层上形成第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域；
S3：去除剩余的所述牺牲层并过刻蚀以去除部分所述浮栅层，使所述浮栅层在对应于所述第一开口的表面形成第一斜面，并且在对应于所述第二开口的表面形成第二斜面；
其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界。
图3a至图3h是本发明实施例的浮栅型闪存的制作方法各步骤的剖面示意图。以下结合图2和图3a至图3h对本实施例的浮栅型闪存的制作方法作进一步详细的说明。
结合图2和图3a，执行步骤S1，提供半导体基底201，半导体基底201上包括相邻布置的第一浮栅区域210和第二浮栅区域220，在半导体基底上201依次叠加形成隧穿氧化层203、浮栅层205和牺牲层207。
本实施例以本发明的浮栅型闪存的一个存储单元为例，在半导体基底201上，包括第一浮栅区域210和第二浮栅区域220，在第一浮栅区域210和第二浮栅区域220后续可分别形成包括浮栅和控制栅的叠栅结构，在第一浮栅区域210和第二浮栅区域220之间的半导体基底201上后续可形成擦除栅，另外在第一浮栅区域210和第二浮栅区域220相背离一侧的半导体基底201上，后续还可以形成字线栅。
半导体基底201的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。半导体基底201还可以根据设计需求注入一定的掺杂粒子以改变电学参数。本发明目的是提高浮栅型闪存的擦除效率，在基底201上可根据需要设置一个或多个存储单元，即在半导体基底201上可设置多个第一浮栅区域210和第二浮栅区域220。在半导体基底201上还可设置有外围电路区域，在外围电路区域可包括各类晶体管。
需要说明的是，本实施例重点描述的如何解决在被擦除栅覆盖的区域，浮栅的拐角是钝角导致浮栅型闪存的擦除效率较低的问题，本领域技术人员可以理解，说明书中不必要描述浮栅型闪存的制作方法的详细的全过程。在执行步骤S1和步骤S2之前或执行过程中，可以认为在半导体基底201上还可以完成但不限于下列工艺步骤：在半导体基底201上已形成有隔离沟道(如浅沟槽隔离结构，STI)，并且在半导体基底201上进行了阱注入(例如深N阱注入)、其他离子注入及退火等步骤。本领域技术人员应当理解，为使得图示能清楚的表达本申请的核心思想，附图仅以示意图的形式表示了第一浮栅区域210和第二浮栅区域220及周围的器件和结构，但这并不代表本发明涉及的浮栅型闪存的制作工艺仅包括这些器件和结构，对于本发明涉及的浮栅型闪存来说，公知的闪存结构和工艺步骤也可包含在其中。
隧穿氧化层203形成于半导体基底201表面，以利于在进行离子注入时，阻止离子有可能穿过浮栅进入半导体基底201，进而影响半导体基底201的电压状态，对闪存形成造成不利影响。形成隧穿氧化层203的方法可以采用现有技术中常用的热炉管工艺或快速热氧化工艺。本实施例中，隧穿氧化层203的材料可以为氧化硅或掺氮的氧化硅。厚度例如为至
浮栅层205覆盖隧穿氧化层203，后续可形成浮栅型闪存的浮栅层，浮栅层205可包括多晶硅，采用本领域常用的沉积方法(例如化学气相沉积工艺，CVD)形成，浮栅层205也可以包括掺杂离子。浮栅层205的厚度例如为至
牺牲层207覆盖浮栅层205，本实施例中用于非平坦表面的浮栅层的形成。牺牲层207可包括二氧化硅(SiO2)，牺牲层207的厚度约至但不限于此，由于后续在去除牺牲层207时，同时刻蚀暴露出的浮栅层205，从而牺牲层207的厚度还与浮栅层205的材质和厚度以及后续刻蚀牺牲层207所采用的工艺有关，优选方案中，在去除牺牲层207之后，浮栅层205被部分刻蚀，此过程不应导致浮栅层205由于厚度的变化而使最终浮栅型闪存的性能变差。
在此需要说明的是，上述以及下面即将提到的各层的材料、各层的厚度以及各层的形成方式，仅仅是本发明的实施例的一个例子，在不同的情况中可以采用不同的材料、不同的厚度以及不同的形成方式，这些均不应当构成对本发明的限制。
结合图2和图3b，执行步骤S2，去除部分牺牲层207以在牺牲层207上形成第一开口20a和第二开口20b，第一开口20a位于第一浮栅区域210，第二开口20b位于第二浮栅区域220。
本实施例中，牺牲层207是二氧化硅，可以采用湿法蚀刻工艺刻蚀二氧化硅以去除部分牺牲层207，例如首先在牺牲层207覆盖光刻胶，并进行曝光显影工艺去除部分光刻胶从而暴露位于第一浮栅区域210和第二浮栅区域220的牺牲层207，然后可利用例如氢氟酸溶液湿法去除部分或全部被暴露的牺牲层207。但本发明不限于此，去除部分或全部被暴露的牺牲层207也可以利用干法蚀刻工艺或者利用其他的湿法蚀刻剂进行湿法蚀刻。
本实施例中，第一开口20a位于第一浮栅区域210，并且其面积小于第一浮栅区域210的面积，而第二开口20b位于第二浮栅区域220，并且其面积小于第二开口20b的面积。优选方案中，经过步骤S2，在剩余的牺牲层207上形成的第一开口20a和第二开口20b，二者在垂直于半导体基底201的方向上，是倒梯形结构，即，第一开口20a和第二开口20b的上方开孔面积大于下方开孔面积。更具体的，相对的第一开口20a与第二开口20b的侧壁，与半导体基底201表面形成的夹角是锐角，但不限于此，某些实施例中，该夹角也可以近似于直角。
优选方案中，第一开口20a的相对于第二开口20b的侧壁，覆盖了第一浮栅区域210的与第二浮栅区域220相对的边界，而第二开口20b的相对于第一开口20a的侧壁，覆盖了第二浮栅区域220的与第一浮栅区域210相对的边界。但不限于此，某些实施例中，第一开口20a和第二开口20b相对的侧壁，也可以分别全部落入第一浮栅区域210和第二浮栅区域220的范围内，并且该侧壁的位置可以接近于第一浮栅区域210的边缘处或第二浮栅区域220的边缘处。本实施例中，第一开口20a和第二开口20b相对的侧壁的位置和形状后续会引起下方的浮栅层205表面形状的变化。
本实施例中，第一开口20a和第二开口20b上下是贯通的，即在第一开口20a和第二开口20b的底部，暴露了浮栅层205。但本发明不限于此，第一开口20a和第二开口20b也可以是在牺牲层207上形成的凹坑形状，其底部仍然剩余一定厚度的牺牲层207。
结合图2和图3c，执行步骤S3，去除剩余的牺牲层207，并过刻蚀以去除部分浮栅层205，使浮栅层205在对应于第一开口20a的表面形成第一斜面205a，并且在对应于第二开口20b的表面形成第二斜面205b。
本步骤为了刻蚀去除剩余的牺牲层207并过刻蚀以去除部分浮栅层205，选择对牺牲层207和浮栅层205的材质均可以去除的刻蚀工艺。优选方案中，选择各向异性干法蚀刻工艺去除剩余的牺牲层207，该干法刻蚀工艺也可刻蚀下方的浮栅层205。具体的，可以选择对牺牲层207(如二氧化硅)和浮栅层205(如多晶硅)的刻蚀选择比较小(例如选择该刻蚀选择比小于等于5)的干法蚀刻工艺执行本步骤。优选方案中，可以选择对牺牲层207和浮栅层205的刻蚀速率相同或近似相同的干法刻蚀工艺。在刻蚀剩余的牺牲层207的过程中，由于第一开口20a和第二开口20b处的牺牲层207先被去除，从而对应于第一开口20a和第二开口20b的浮栅层205也被过刻蚀而去除了一部分。刻蚀气体可以是选自HBr、Cl2、SF6、O2、N2、NF3、Ar、He和CF4组成的组中的一种或几种，在半导体工艺中，对例如氧化硅和多晶硅的刻蚀工艺是较为成熟的工艺，并且可以通过例如共形(conformal)方法可使上方和下方的材料层具有相同或相似的形状，此处不再赘述。
经过步骤S3，剩余的牺牲层207全部被去除，而下方的浮栅层205表面形状发生了变化，本实施例仍用同一标号表示形成有第一斜面205a和第二斜面205b的浮栅层。第一斜面205a和第二斜面205b可以是在浮栅层205表面分别对应于第一开口20a和第二开口20b的区域形成的第一凹坑和第二凹坑的侧壁，并且第一凹坑和第二凹坑在垂直于半导体基底201的方向上，可以是倒梯形结构。
本实施例中，通过对第一开口20a和第二开口20b的位置、形状以及去除剩余的牺牲层207的工艺控制，所形成的第一斜面205a和第二斜面205b与半导体基底201形成的夹角均是锐角，并且，第一斜面205a覆盖第一浮栅区域210的与第二浮栅区域220相对的边界，第二斜面205b覆盖第二浮栅区域220的与第一浮栅区域210相对的边界，以便使在第一浮栅区域210和第二浮栅区域220相对的一侧，后续形成的浮栅上形成尖角。
经过步骤S1至S3，本实施例首先形成了表面并非平坦的浮栅层205，具体在设计形成浮栅的第一浮栅区域210和第二浮栅区域220的相对一侧，浮栅层205具有与半导体基底201表面形成倾斜角度的第一斜面205a和第二斜面205b。
在以下的描述中，主要介绍在完成步骤S1至S3之后，本实施例的浮栅型闪存的制作方法还可以包括的其他具体实施过程。
参照图3d，在浮栅层205表面依次叠加形成极间介质层209、控制栅层211以及控制栅硬掩模层213。
极间介质层209用以将浮栅和控制栅相隔，它的组成可以是氧化硅-氮化硅-氧化硅(Oxide-Nitride-Oxide，ONO)堆叠层，ONO堆叠层的形成方法例如是先以热氧化法形成一层氧化硅后，利用化学气相沉积法于氧化硅层上形成氮化硅层，接着再用湿氢以及氧气氧化部分氮化硅层而形成另一层氧化硅层，ONO堆叠层的厚度例如分别是约至至 至本发明极间介质层209可以不限于此，例如在某些实施例中，极间介质层209也可以包括高介电常数材料。
控制栅层211可包括与浮栅层205相同的材料，例如多晶硅，也可以包括掺杂离子，控制栅层211的厚度约至控制栅硬掩模层213用于在后续刻蚀过程中保护控制栅层211。控制栅硬掩模层213例如包括氮化硅，可采用例如化学气相沉积工艺形成。
参照图3e，刻蚀控制栅硬掩模层213、控制栅层211以及极间介质层209以形成第一控制栅215和第二控制栅217，其中，第一控制栅215覆盖第一浮栅区域210，第二控制栅217覆盖第二浮栅区域220。具体的，可以利用控制栅光罩在同样的工艺条件下执行本步骤以形成第一控制栅215和第二控制栅217(即CG-PH工艺)。
如图3e所示，由于第一浮栅区域210的与第二浮栅区域220相对的边界被露出，从而第一斜面205a被至少部分露出，并且，由于第二浮栅区域220的与第一浮栅区域210相对的边界被露出，从而第二斜面205b被至少部分露出。
参照图3f，形成控制栅侧墙219，控制栅侧墙219覆盖第一控制栅215、第二控制栅217以及剩余的控制栅硬掩模层213的侧壁；并且可利用控制栅硬掩模层213和控制栅侧墙219做为刻蚀阻挡层，刻蚀浮栅层205以在第一浮栅区域210形成第一浮栅221，并且在第二浮栅区域220形成第二浮栅223，其中第一浮栅227至少包括部分第一斜面205a，第二浮栅229至少包括部分第二斜面205b。
具体的，控制栅侧墙219可以包括二氧化硅，其厚度约至利用控制栅侧墙219作为保护，刻蚀下方的浮栅层205，即可在第一浮栅区域210形成第一浮栅221，并且在第二浮栅区域220形成第二浮栅223。可利用各向异性的干法刻蚀工艺形成控制栅侧墙219和第一浮栅221以及第二浮栅223，相关工艺可以是本领域常用的方法，此处不再赘述。
经过上述工艺，本实施例在在第一浮栅区域210和第二浮栅区域220均形成了叠栅结构，具体例如是包括第一浮栅221和第一控制栅215的第一叠栅结构，以及包括第二浮栅223和第二控制栅217的第一叠栅结构。需要说明的是，本实施例中，利用相同或相似的工艺形成了第一叠栅结构和第二叠栅结构，从而二者具有相同或相似的结构和功能，但在某些实施例中，第一叠栅结构和第二叠栅结构也可以加以不限于材料或工艺的区别方案，从而具有不同的结构和功能。
本实施例中，控制栅侧墙219可覆盖第一控制栅215和第二控制栅217的多个方向的侧壁，本领域技术人员可以理解，通过对浮栅层205的刻蚀，在第一浮栅221和第二浮栅223相背离的一侧，也暴露了覆盖有隧穿氧化层203的半导体基底201，后续可以用于形成浮栅型闪存的字线栅。
参考图3g，去除形成于第一控制栅215和第二控制栅217相对一侧的控制栅侧墙219并在去除范围形成侧壁介质层225，侧壁介质层225还覆盖相对一侧的第一浮栅221和第二浮栅223的侧壁。
本实施例中，由于浮栅层205在沿第一浮栅221和第二浮栅223相对的方向具有厚度逐渐增加的第一斜面205a和第二斜面205b，且第一斜面205a和第二斜面205b与半导体基底201的夹角均是锐角，从而在形成第一浮栅221和第二浮栅223时，由于控制栅侧墙219的阻挡作用，在第一浮栅221和第二浮栅223分别相对于第一控制栅215和第二控制栅219宽度延伸的方向，形成了拐角A，并且由于拐角A位于第一浮栅区域210和第二浮栅区域220的边界，因而其形状是锐角，与现有工艺中表面是平面的浮栅层相比，拐角A的角度更小，在后续形成的浮栅型闪存工作过程中，拐角A处形成的局部电场更强，可以提高浮栅型闪存的擦除栅通过该拐角A的区域进行擦除操作的效率，即在适当电压条件下，第一浮栅221和第二浮栅223中的电子更容易通过它们与擦除栅之间的通道流向擦除栅，也就越容易实现擦除，并且，形状更尖的拐角A能降低电子从擦除栅反向隧穿到第一浮栅221和第二浮栅223的可能性。
本实施例中，可以仅去除形成于第一控制栅215和第二控制栅217相对一侧的控制栅侧墙219，以便露出第一浮栅221和第二浮栅223上的拐角A。
去除介于第一控制栅215和第二控制栅217相对一侧的控制栅侧墙219之后，可以在控制栅侧墙219被去除的区域形成侧壁介质层225，侧壁介质层225可利用化学气相沉积工艺形成，侧壁介质层225可包括例如氧化硅等绝缘材料，优选的，侧壁介质层225的厚度小于控制栅侧墙219的厚度，约至以便使拐角A突出于第一叠栅结构和第二叠栅结构的侧壁。
本实施例中，侧壁介质层225不仅覆盖控制栅侧墙219被去除的范围，还覆盖相对一侧的第一浮栅221和第二浮栅223的侧壁，并且除了覆盖第一叠栅结构和第二叠栅结构相对一侧的侧壁之外，还覆盖二者相背离一侧的侧壁，在另一实施例中，侧壁介质层225并不覆盖第一叠栅结构和第二叠栅结构相背离一侧的侧壁，在后续形成字线栅的一侧，在第一浮栅221和第二浮栅223的侧壁可以利用其他工艺形成侧壁介质层。
参照图3h，本实施例中，形成侧壁介质层225之后，还可在第一浮栅区域210和第二浮栅区域220之间的半导体基底201上形成擦除栅227。
可以在第一叠栅结构和第二叠栅结构之间的半导体基底201以及第一叠栅结构和第二叠栅结构相对的侧壁上，先形成擦除栅氧化层(未示出)，之后再形成覆盖擦除栅氧化层的擦除栅227。具体的，可先在擦除栅氧化层表面形成较厚的擦除栅层，擦除栅层可包括多晶硅，也可包括掺杂离子，擦除栅层可利用化学气相沉积工艺形成，例如可先沉积较厚的多晶硅，使其覆盖擦除栅氧化层并高于控制栅硬掩模层213，使该多晶硅材料覆盖第一叠栅结构和第二叠栅结构，接着进行平坦化例如进行化学机械研磨(CMP)工艺，暴露出控制栅硬掩模层213的上表面，然后对平坦化后的多晶硅进行干法刻蚀，形成擦除栅227。在半导体基底201上方，擦除栅227的厚度约至擦除栅227可以与第一控制栅215和/或第二控制栅217的上表面齐平。在另外的实施例中，擦除栅227也可以高于或者低于第一控制栅215和/或第二控制栅217的上表面。
在形成擦除栅227之后，擦除栅227通过侧壁介质层225覆盖了第一浮栅221和第二浮栅223相对一侧的部分区域，尤其覆盖了形成有拐角A的区域，对应的擦除栅233也形成了内凹的角的形状，由于拐角A相对于现有工艺形状更尖(锐角)，从而擦除栅227的内凹的角也相对于现有工艺更尖锐一些，在浮栅型闪存进行擦除操作时，由于形成的局部电场越强，可以提高擦除效率。
本实施例中，在形成擦除栅层时，还可以在第一叠栅结构和第二叠栅结构相背离的半导体基底201上，形成字线栅层，后续在形成擦除栅227之后，可对字线栅层进行光刻和干法刻蚀，从而形成字线栅229。
通过包括以上步骤的方法，可以在半导体基底201上形成浮栅型闪存的一个或多个存储单元，从而得到浮栅型闪存200。相对于现有工艺来说，利用本实施例所描述的浮栅型闪存的制作方法，在浮栅层205的表面形成第一斜面205a和第二斜面205b，并且第一斜面205a和第二斜面205b与半导体基底201形成的夹角均是锐角，并且，第一斜面205a覆盖第一浮栅区域210的与第二浮栅区域220相对的边界，第二斜面205b覆盖第二浮栅区域220的与第一浮栅区域210相对的边界，所形成的第一浮栅221(第二浮栅223)在被擦除栅227覆盖的区域，形成了形状更尖的突出于第一控制栅215(第二控制栅217)的拐角A，在适当电压条件下，第一浮栅221以及第二浮栅223中的电子更容易越过与擦除栅227之间的通道流向擦除栅227，也就更容易实现擦除，从而擦除效率更高，并且，形状更尖的拐角A能降低电子从擦除栅227反向隧穿到第一浮栅221以及第二浮栅223的可能性。
需要说明的是，上述步骤并不是形成本实施例要得到的浮栅型闪存200的唯一步骤，在执行上述步骤的过程中，也可以增加或减少某一个或几个步骤，例如，在某些实施例中，还可以增加在第一浮栅区域210和第二浮栅区域220周围形成源极区和漏极区的步骤。
利用包括上述浮栅型闪存的制作方法的半导体工艺，可以形成浮栅型闪存200，进而可得到包括浮栅型闪存200的集成电路，本实施例中，该集成电路可以选自随机存取存储器、动态随机存储存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和数字射频存储器等。由于利用上述方法，在浮栅型闪存200被擦除栅覆盖的区域，浮栅的拐角A形状更尖，在适当电压条件下，浮栅中的电子更容易越过与擦除栅之间的通道流向擦除栅，也就更容易实现擦除，从而擦除效率更高，并且，形状更尖的拐角A能降低电子从擦除栅反向隧穿到浮栅的可能性。
需要说明的是，本实施例中采用递进的方式描述，在后的方法和结构的描述重点说明的都是与在前的方法和结构的不同之处，对于本实施例公开的结构而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (8)
1.一种浮栅型闪存的制作方法，其特征在于，包括：
提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层和牺牲层；
去除部分所述牺牲层以形成第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域，所述第一开口和所述第二开口为倒梯形结构；
去除剩余的所述牺牲层并共形地过刻蚀以去除部分所述浮栅层，使所述浮栅层在对应于所述第一开口的表面形成第一斜面，并且在对应于所述第二开口的表面形成第二斜面；
其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界；
在所述浮栅层表面依次叠加形成极间介质层、控制栅层以及控制栅硬掩模层；
刻蚀所述控制栅硬掩模层、所述控制栅层以及所述极间介质层，从而形成位于所述第一开口上方的第一控制栅和位于所述第二开口上方的第二控制栅，并露出彼此相对的部分所述第一斜面与部分所述第二斜面，沿所述第一开口和所述第二开口背离的方向，所述第一控制栅和所述第二控制栅分别延伸至所述第一开口和所述第二开口的外部；
形成控制栅侧墙，所述控制栅侧墙覆盖所述第一控制栅和所述第二控制栅的侧壁，在所述第一控制栅和所述第二控制栅相对的一侧，所述控制栅侧墙的宽度等于被暴露的部分所述第一斜面的宽度和被暴露的部分所述第二斜面的宽度；
以所述控制栅硬掩模层和所述控制栅侧墙为刻蚀阻挡层，刻蚀所述浮栅层以在所述第一浮栅区域形成第一浮栅，并且在所述第二浮栅区域形成第二浮栅，其中，所述第一浮栅至少包括部分所述第一斜面，所述第二浮栅至少包括部分所述第二斜面；以及
去除位于所述第一控制栅和所述第二控制栅相对一侧的所述控制栅侧墙并在去除范围形成侧壁介质层，所述侧壁介质层还覆盖相对一侧的所述第一浮栅和所述第二浮栅的侧壁，并且所述侧壁介质层的宽度小于所述控制栅侧墙的宽度。
2.如权利要求1所述的浮栅型闪存的制作方法，其特征在于，还包括：
在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅。
3.如权利要求2所述的浮栅型闪存的制作方法，其特征在于，在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅的方法包括：
在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅层；
进行平坦化，露出所述控制栅硬掩模层的上表面；以及
刻蚀剩余的所述擦除栅层以形成擦除栅。
4.如权利要求1至3任一项所述的浮栅型闪存的制作方法，其特征在于，还包括在所述第一浮栅区域和所述第二浮栅区域相背离的半导体基底上形成字线栅。
5.如权利要求1至3任一项所述的浮栅型闪存的制作方法，其特征在于，去除剩余的所述牺牲层，并过刻蚀以去除部分所述浮栅层的方法包括各向异性干法蚀刻。
6.如权利要求5所述的浮栅型闪存的制作方法，其特征在于，所述干法蚀刻对所述牺牲层和所述浮栅层的刻蚀速率相同。
7.一种集成电路，其特征在于，包含利用包括如权利要求1至6任一项所述的浮栅型闪存的制作方法制作的浮栅型闪存。
8.如权利要求7所述的集成电路，其特征在于，所述集成电路选自随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和数字射频存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711330921.4A CN108039323B (zh) | 2017-12-13 | 2017-12-13 | 浮栅型闪存的制作方法及集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711330921.4A CN108039323B (zh) | 2017-12-13 | 2017-12-13 | 浮栅型闪存的制作方法及集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108039323A CN108039323A (zh) | 2018-05-15 |
| CN108039323B true CN108039323B (zh) | 2019-05-31 |
Family
ID=62102700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711330921.4A Active CN108039323B (zh) | 2017-12-13 | 2017-12-13 | 浮栅型闪存的制作方法及集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108039323B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950247A (zh) * | 2019-03-29 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118249A (ja) * | 1997-06-17 | 1999-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 配線の製法 |
| US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
| CN103165615B (zh) * | 2011-12-19 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN103681497B (zh) * | 2012-09-04 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| US8669607B1 (en) * | 2012-11-01 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for non-volatile memory cells with increased programming efficiency |
-
2017
- 2017-12-13 CN CN201711330921.4A patent/CN108039323B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108039323A (zh) | 2018-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5730772B2 (ja) | スプリットゲート・メモリセルの形成方法 | |
| TWI606583B (zh) | Non-volatile memory device method | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| CN108447866B (zh) | 浮栅器件及其制作方法 | |
| TWI601270B (zh) | 半導體結構及其形成方法 | |
| TW577143B (en) | Sidewall protection in fabrication of integrated circuits | |
| CN108010915B (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
| US7479429B2 (en) | Split game memory cell method | |
| US20240047219A1 (en) | Integrated circuit device | |
| JP7473570B2 (ja) | スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 | |
| CN108039323B (zh) | 浮栅型闪存的制作方法及集成电路 | |
| CN108122920B (zh) | 提高浮栅型闪存擦除效率的方法以及浮栅型闪存 | |
| TW201537688A (zh) | Ｎｏｒ型快閃記憶體及其製造方法 | |
| KR20080060486A (ko) | 플래시 메모리 및 그 제조 방법 | |
| US20180151585A1 (en) | Method for manufacturing embedded non-volatile memory | |
| TWI559459B (zh) | 快閃記憶體及其製造方法 | |
| KR20190093880A (ko) | 비휘발성 메모리 소자용 게이트 구조물의 형성 방법 | |
| CN109524407B (zh) | 存储器及其制造方法 | |
| CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
| KR100609975B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| KR19980053429A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20070051967A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20070078929A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20060125176A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |