CN107403754A - 一种半导体器件及其制作方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化顶部硅化物阻挡层，以定义待形成硅化物的区域；以图形化的顶部硅化物阻挡层为遮蔽层，去述中间硅化物阻挡层位于待形成硅化物的区域内的部分；去除底部硅化物阻挡层位于待形成硅化物的区域内的部分，其中，中间硅化物阻挡层对顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。该制作方法可以提高多晶硅互连层侧壁硅化物形成能力。该半导体器件和电子装置具有电学性能更好。

Description

一种半导体器件及其制作方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体技术的发展，半导体器件的关键尺寸越来越小，器件密度越来越大。为了进一步提高器件密度，提出了多晶硅局部互连技术(poly-interconnect)，如图4A所示，其原理是通过第二多晶硅层(P2)将诸如源/漏极或栅极的电性连接延伸至诸如STI(浅沟槽隔离结构)的隔离结构上，使得接触孔(CT)可以形成在隔离结构上或部分形成在隔离结构上，因此源漏极的宽度可以缩小，从而极大缩小晶体管尺寸。

但是在这种结构中，用于形成局部互连的第二多晶硅层(P2)横跨于第一多晶硅层(P1，例如用于形成栅极的多晶硅层)上，这导致了第二多晶硅层侧壁的硅化能力较差，并且使得方块电阻增加。出现这种问题的一个主要原因是SAB(salicide block，硅化物阻挡层)刻蚀时各向同性能力较差，使得在第二多晶硅层的侧壁上残留有氧化物(用作SAB的氧化物)，从而使得后续形成硅化物时，第二多晶硅层侧壁的部分区域由于被残留氧化物遮挡而无法形成硅化物，而且方块电阻也因残留的氧化物而增大。如果增加额外的HF(氢氟酸)湿法工艺，虽然可以去除第二多晶硅层侧壁上残留的氧化物，但是会是导致STI台阶高度(step-height)降低，如图4B中虚线区域所示，并且引起有源区结击穿失效。

因此，需要提出一种新的半导体器件的制作方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以提高局部互连多晶硅层的硅化能力，并降低方块电阻。

本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化所述顶部硅化物阻挡层，以定义待形成硅化物的区域；以所述图形化的顶部硅化物阻挡层为遮蔽层，去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分；去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分，其中，所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。

优选地，所述底部硅化物阻挡层和顶部硅化物阻挡层为氧化物、中间硅化物阻挡层为氮化物。

优选地，所述底部硅化物阻挡层为高温热氧化物，所述顶部硅化物阻挡层为高温热氧化物、等离子体增强氧化物或高温热化物，所述中间硅化物阻挡层为氮化硅。

优选地，在去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分，和去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分时，采用各向同性刻蚀工艺。

优选地，其特征在于，所述中间硅化物阻挡层的厚度大于所述底部硅化物阻挡层的厚度，所述中间硅化物阻挡层的厚度大于所述顶部硅化物阻挡层的厚度。

优选地，所述中间硅化物阻挡层的厚度为

优选地，所述底部硅化物阻挡层的厚度为

优选地，所述顶部硅化物阻挡层的厚度为

优选地，所述底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层的总厚度为

优选地，在形成所述底部硅化物阻挡层之后，在所述中间硅化物阻挡层形成之前还包括进行源漏极注入和热退火的步骤。

优选地，还包括：以所述底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层为遮蔽层形成硅化物的步骤。

本发明提出的半导体器件的制作方法，在制作具有多晶硅局部互连结构的半导体器件时，一方面可以使局部互连多晶硅层侧壁的硅化物形成能力提高，并降低所形成的半导体器件的方块电阻，另一方面，也不会在刻蚀硅化物阻挡层时降低诸如STI的隔离结构的台阶高度，增加有源区结击穿的风险。

本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层形成有硅化物。

本发明提出的半导体器件，第二多晶硅层具有更好的硅化物形成能力，因而提高了该半导体器件的电性能力，并且降低了方块电阻。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A～图1C是目前一种具有多晶硅局部互连的半导体器件的制作方法各步骤所获得的半导体器件的剖面示意图；

图2示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；

图3A～图3E示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图4A示出了一种采用多晶硅互连的半导体器件的剖面示意图；

图4B示出了一种采用多晶硅互连的半导体器件的立体结构示意图；

图5示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了更清楚理解目前采用多晶硅局部互连技术的半导体器件在形成硅化物时存在的问题，下面结合图1A～图1C对目前的在半导体器件中形成局部互连和硅化物的方法进行说明。图1A～图1C是目前一种具有多晶硅局部互连的半导体器件的制作方法各步骤所获得的半导体器件的剖面示意图。

首先如图1A所示，提供半导体衬底100，在半导体衬底100上形成隔离结构101，例如STI(浅沟槽隔离结构)，通过该隔离结构定义有源区。然后在半导体衬底100上形成第一多晶硅层102和第二多晶硅层103，其中第一多晶硅层102例如用于形成半导体器件的栅极结构，第二多晶硅层103用于形成局部互连，例如将源极、漏极或栅极等的电性连接延伸至隔离结构102上，(如图4A和图4B所示)。然后在第一多晶硅层102和第二多晶硅层103上形成硅化物阻挡层104，例如为富硅氧化物(SRO)。硅化物阻挡层104的厚度通常为例如

然后如图1B所示，通过光刻、刻蚀技术图形化硅化物阻挡层104，以暴露用于形成硅化物的区域。具体地，先形成覆盖硅化物阻挡层104的光刻胶层105，然后通过曝光显影等工艺图形化光刻胶层105，随后以图形化的光刻胶层105为掩膜通过干法刻蚀将光刻胶层105的图形转移到硅化物阻挡层104上。由于干法刻蚀为非等向性刻蚀，因而在第二多晶硅层103上，尤其是侧壁上会有剩余的氧化物(硅化物阻挡层)，因此需要继续刻蚀以去除剩余的氧化物。具体地，以图形化的光刻胶层105为掩膜，经过湿法刻蚀工艺(等向性刻蚀)，例如采用HF(氢氟酸)浸泡来去除剩余的氧化物，当完成湿法刻蚀工艺之后去除光刻胶层105。但是由于大部分区域的剩余氧化物较薄，因而湿法刻蚀时间较短，这使得第二多晶硅层103的侧壁上仍残留有氧化物，如图1C所示，这时如果进行硅化物生长工艺，则由于第二多晶硅层103的侧壁上仍残留有氧化物(例如有的残留氧化物)，使得第二多晶硅层103侧壁的硅化物形成能力较弱，不能形成硅化物，这又导致方块电阻增加。而如果增加湿法刻蚀时间，则会隔离结构101造成损伤，如图4B中所示，使其台阶高度降低，导致有源区结击穿风险增加。

本发明针对上述情况，提供一种半导体器件的制作方法，其不仅可以形成多晶硅局部互连，而且用作局部互连的多晶硅层具有良好的硅化物形成能力。

如图2所示，本发明提出的半导体器件的制作方法包括：步骤201：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；步骤202：在所述图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；步骤S203：图形化所述顶部硅化物阻挡层，以定义待形成硅化物的区域；步骤S204：以所述图形化的顶部硅化物阻挡层为遮蔽层，去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分；步骤S205：去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分，其中，所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。

本发明提出的半导体器件的制作方法，将硅化物阻挡层分成三层结构，分别为底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层，并且所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性，这样便可以首先采用目前的硅化物阻挡层的光刻、刻蚀工艺刻蚀顶部硅化物阻挡层，以定义用于形成硅化物的区域，由于顶部硅化物阻挡层和中间硅化物阻挡层之间具有选择性，因而不仅在刻蚀顶部硅化物阻挡层时，中间硅化物阻挡层不会受影响，而且在刻蚀完顶部硅化物阻挡层之后，可以顶部硅化物阻挡层为掩膜通过湿法工艺刻蚀中间硅化物阻挡层，然后再以中间硅化物阻挡层为掩膜通过湿法工艺刻蚀底部硅化物阻挡层，这样一来，制作底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层时，可以使中间硅化物阻挡层相对较厚，底部硅化物阻挡层和顶部硅化物阻挡层相对较薄，因此在刻蚀中间硅化物阻挡层时，由于采用湿法工艺，因而可以更好地去除位于第二多晶硅层侧壁上的硅化物阻挡层，并且由于中间硅化物阻挡层和底部硅化物阻挡层之间具有选择性，因而不会损伤下方诸如STI的结构，当刻蚀去除中间硅化物阻挡层之后，由于底部硅化物阻挡层较薄，因而采用湿法工艺可以在很短时间内即可完成刻蚀，因此不仅可以完全去除第二多晶硅层侧壁上的硅化物阻挡层，而且不会对STI造成损伤(即不会降低STI的台阶高度)。

所以，采用本发明的半导体器件的制作方法，在制作具有多晶硅局部互连结构的半导体器件时，一方面由于局部互连多晶硅层侧壁上没有残留硅化物阻挡层，使得局部互连多晶硅层侧壁的硅化物形成能力提高，并降低所形成的半导体器件的方块电阻，另一方面，由于无无需增加额外的湿法工艺来去除局部互连多晶硅层侧壁上的硅化物，因而也不会在刻蚀硅化物阻挡层时降低诸如STI的隔离结构的台阶高度，避免了有源区结击穿/结泄露的风险。

此外，本发明的半导体器件的制作方法仍然采用目前的硅化物阻挡层光刻工艺，而没有增加额外的光罩，因此不会显著增加成本。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参照图3A～图3E对本发明一实施方式的半导体器件的制作方法做详细描述。

首先，如图3A所示，提供半导体衬底300，在所述半导体衬底300中形成隔离结构301，在所述半导体衬底300上形成图形化的第一多晶硅层302和第二多晶硅层303，形成覆盖所述第一多晶硅层302和第二多晶硅层303的底部硅化物阻挡层304。

其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。

隔离结构301采用本领域常用的结构和方法形成，例如采用浅沟槽隔离结构STI，以分隔各个有源区(或定义各个有源区)，隔离结构的形成在此不再赘述。

图形化的第一多晶硅层302例如用于形成半导体器件的栅极结构，图形化的第二多晶硅层303用于形成局部互连，例如将源极、漏极或栅极等的电性连接延伸至隔离结构102上，(如图4A和图4B所示)。第一多晶硅层和第二多晶硅层沉积和图形化均采用本本领域常用技术，在此不再赘述。

底部硅化物阻挡层304示例性地为氧化物层，例如氧化硅层，其可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。在本实施例中，示例性地，通过底部硅化物阻挡层304为高温热氧化物(HTO)，即通过高温热氧化法形成的氧化物，其具有更好的均匀性。此外，如前所述，底部硅化物阻挡层304较薄，在本实施例中，示例性地，底部硅化物阻挡层304的厚度为

可以理解的是，在半导体衬底300还可以形成有其他结构层，例如栅极氧化层、栅极间隙壁等，其都采用通用结构和形成方法，在此将不做具体说明。

还可以理解的是，在半导体衬底300中还形成有源极和漏极。并且，优选地，在本实施例中当形成底部硅化物阻挡层304之后，执行源漏注入以及快速热退火工艺，以在栅极两侧形成源极和漏极。

接着，如图3B所示，在所述底部硅化物阻挡层304之上依次形成中间硅化物阻挡层305和顶部硅化物阻挡层306。

其中，中间硅化物阻挡层305采用与底部硅化物阻挡层304和顶部硅化物阻挡层306具有选择性的材料。示例性地，在本实施例中，中间硅化物阻挡层305采用氮化物，例如氮化硅，顶部硅化物阻挡层306采用氧化物，例如富硅氧化物(SRO)、等离子增强氧化物(PEOXIDE)或高温热氧化物(HTO)，其分别可以通过富硅CVD工艺、等离子增强化学气相沉积(PECVD)硅烷氧化物工艺、或高温热氧化工艺形成。

进一步地，如前所述中间硅化物阻挡层305较厚，顶部硅化物阻挡层306较薄，即中间硅化物阻挡层305的厚度大于底部硅化物阻挡层304和顶部硅化物阻挡层306的厚度。示例性地，在本实施例中，中间硅化物阻挡层305的厚度为顶部硅化物阻挡层306的厚度为

可以理解的是，在本实施例中，硅化物阻挡层采用三层结构，即ONO(氧化物-氮化物-氧化物)结构，该三层硅化物阻挡层在后续生长硅化物时共同起阻挡层的作用，因而该三层硅化物阻挡层的总厚度与目前制作方法中的单层硅化物阻挡层的厚度大致相同，例如为或更具体地可以为

接着，如图3C所示，图形化顶部硅化物阻挡层306，以定义待形成硅化物的区域。

具体地，首先形成光刻胶层，然后通过曝光显影等操作图形化该光刻胶层，得到图形化的光刻胶层307。图形化的光刻胶层307暴露待形成硅化物的区域，而遮蔽不形成硅化物的区域。然后以图形化的光刻胶层307为掩膜通过合适的干法刻蚀工艺刻蚀顶部硅化物阻挡层306，以定义待形成硅化物的区域。

所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示作为示例，在本实施例中，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。

由于顶部硅化物阻挡层306较薄，因而在该步骤中，在待形成硅化物的区域中，位于中间硅化物阻挡层305之上的顶部硅化物阻挡层306基本可以本全部去除。

可以理解的是，在图形化顶部硅化物阻挡层306之后，还包括去除光刻胶层307的步骤，其去除方法可以通过合适的溶剂或灰化等常用方法去除，在此不再赘述。

接着，如图3D所示，以所述图形化的顶部硅化物阻挡层306为遮蔽层，去除所述中间硅化物阻挡层305位于所述待形成硅化物的区域内的部分。

具体地，通过合适的各向同性刻蚀工艺去除所述中间硅化物阻挡层305位于所述待形成硅化物的区域内的部分。采用各向同性刻蚀工艺可以更好地去除位于第二多晶硅层303侧壁上的中间硅化物阻挡层305，使得在第二多晶硅层303侧壁上没有残留的中间硅化物阻挡层。示例性地，在本实施例中，采用湿法刻蚀工艺去除中间硅化物阻挡层305位于所述待形成硅化物的区域内的部分。更具体地，当中间硅化物阻挡层305采用氮化硅材料时，可以采用热磷酸湿法刻蚀工艺来去除氮化硅硅化物阻挡层位于所述待形成硅化物的区域内的部分，而保留位于所述图形化的顶部硅化物阻挡层306直线的部分。

如前所述，由于中间硅化物阻挡层和底部硅化物阻挡层之间具有选择性，因而在刻蚀中间硅化物阻挡层时不会将底部硅化物阻挡层刻蚀掉。示例性地，由于氮化硅对氧化物具有选择性，因而在使用热磷酸湿法刻蚀氮化硅时，不会将底部的氧化物SAB刻蚀掉，而且也不会刻蚀STI，使其台阶高度降低。

最后，如图3E所示，去除所述底部硅化物阻挡层304位于所述待形成硅化物的区域内的部分。

具体地，通过各向同性刻蚀方法，去除所述底部硅化物阻挡层304位于所述待形成硅化物的区域内的部分。由于采用各向同性刻蚀方法，因而可以更好地去除第二多晶硅层303侧壁上的底部硅化物阻挡层，使得在第二多晶硅层303侧壁上没有残留的底部硅化物阻挡层。

示例性地，在本实施例中，底部硅化物阻挡层采用氧化物，因而可以工作HF(氢氟酸)湿法刻蚀工艺(即HF浸泡)来去除底部硅化物阻挡层304位于所述待形成硅化物的区域内的部分，一方面可以更好地去除第二多晶硅层303侧壁上的底部硅化物阻挡层304，另一方面，由于底部硅化物阻挡层304较薄，因而可以很快被刻蚀掉，使得刻蚀时间较短，该步骤不会对下方的诸如STI的隔离结构造成损伤，即不会降低隔离结构的台阶高度，增加有源区结泄露/结击穿的风险。

至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如在图3E所示的步骤之后，还包括形成以所述底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层为遮蔽层形成硅化物的步骤，比如镍硅(NiSi)等硅化物。

本实施例提出的半导体器件的制作方法，在制作具有多晶硅局部互连结构的半导体器件时，一方面可以使局部互连多晶硅层侧壁的硅化物形成能力提高，并降低所形成的半导体器件的方块电阻，另一方面，也不会在刻蚀硅化物阻挡层时降低诸如STI的隔离结构的台阶高度，增加有源区结击穿的风险。此外，本实施例提出的半导体器件的制作方法，在刻蚀硅化物阻挡层时，没有增加额外的光刻步骤，因而不会显著增加工艺成本。

实施例二

本发明还提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成有硅化物。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底中可以形成有隔离结构，以定义有源区。所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例。在本实施例中，半导体衬底的构成材料选用单晶硅。

第一多晶硅层和第二多晶硅层采用诸如CVD、PVD的工艺形成，并根据所要形成的结构采用本领域常用方法图形化，例如，第一多晶硅层用于栅极，则根据栅极布图采用对应光刻刻蚀工艺进行图形化，第二多晶硅层用于形成局部互连结构，根据局部互连层的布图采用对应光刻刻蚀工艺进行图形化。

此外，在半导体衬底中还可以形成有其它导电构件和结构，例如源极、漏极、栅极氧化层、栅极间隙壁。

本实施例的半导体器件，其第二多晶硅层具有更好的硅化物形成能力，因而提高了该半导体器件的电性能力，并且降低了方块电阻。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成有硅化物。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底中可以形成有隔离结构，以定义有源区。所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例。在本实施例中，半导体衬底的构成材料选用单晶硅。

第一多晶硅层和第二多晶硅层采用诸如CVD、PVD的工艺形成，并根据所要形成的结构采用本领域常用方法图形化，例如，第一多晶硅层用于栅极，则根据栅极布图采用对应光刻刻蚀工艺进行图形化，第二多晶硅层用于形成局部互连结构，根据局部互连层的布图采用对应光刻刻蚀工艺进行图形化。

此外，在半导体衬底中还可以形成有其它导电构件和结构，例如源极、漏极、栅极氧化层、栅极间隙壁。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。

本发明实施例的电子装置，由于所包含的半导体器件的第二多晶硅层具有更好的硅化物形成能力，因而提高了该半导体器件的电性能力，并且降低了方块电阻。因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：

提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；

在所述图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；

图形化所述顶部硅化物阻挡层，以定义待形成硅化物的区域；

以所述图形化的顶部硅化物阻挡层为遮蔽层，去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分；

去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分，

其中，所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述底部硅化物阻挡层和顶部硅化物阻挡层为氧化物、中间硅化物阻挡层为氮化物。

3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述底部硅化物阻挡层为高温热氧化物，所述顶部硅化物阻挡层为高温热氧化物、等离子体增强氧化物或高温热化物，所述中间硅化物阻挡层为氮化硅。

4.根据权利要求1所述的半导体器件的制作方法，其特征在于，在去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分，和去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分时，采用各向同性刻蚀工艺。

5.根据权利要求1-4任意一项所述的半导体器件的制作方法，其特征在于，所述中间硅化物阻挡层的厚度大于所述底部硅化物阻挡层的厚度，所述中间硅化物阻挡层的厚度大于所述顶部硅化物阻挡层的厚度。

6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述中间硅化物阻挡层的厚度为

7.根据权利要求5所述的半导体器件的制作方法，所述底部硅化物阻挡层的厚度为

8.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述顶部硅化物阻挡层的厚度为

9.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层的总厚度为

10.根据权利要求1所述的半导体器件的制作方法，其特征在于，在形成所述底部硅化物阻挡层之后，在所述中间硅化物阻挡层形成之前还包括进行源漏极注入和热退火的步骤。

11.根据权利要求1所述的半导体器件的制作方法，其特征在于，还包括：

以所述底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层为遮蔽层形成硅化物的步骤。

12.一种采用如权利要求1-11中任意一项所述的制作方法制作的半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成有硅化物。

13.一种电子装置，其特征在于，包括如权利要求12所述的半导体器件以及与所述半导体器件相连接的电子组件。