CN106298520A - 半导体器件制作方法、半导体器件及电子装置 - Google Patents

半导体器件制作方法、半导体器件及电子装置 Download PDF

Info

Publication number
CN106298520A
CN106298520A CN201510257168.5A CN201510257168A CN106298520A CN 106298520 A CN106298520 A CN 106298520A CN 201510257168 A CN201510257168 A CN 201510257168A CN 106298520 A CN106298520 A CN 106298520A
Authority
CN
China
Prior art keywords
isolation structure
semiconductor substrate
groove
fin structure
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510257168.5A
Other languages
English (en)
Other versions
CN106298520B (zh
Inventor
谢欣云
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510257168.5A priority Critical patent/CN106298520B/zh
Publication of CN106298520A publication Critical patent/CN106298520A/zh
Application granted granted Critical
Publication of CN106298520B publication Critical patent/CN106298520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制作方法，其包括：a：提供半导体衬底，在所述半导体衬底上形成至少一个finFET器件的鳍结构；b：在每个所述鳍结构两侧形成间隙壁；c：以所述间隙壁为掩膜刻蚀所述半导体衬底，以在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽；d：用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK。本发明提出的半导体器件的制作方法，由于隔离结构内的绝缘材料导热性能很高，因而可良好的传递热量，降低器件的自加热效应。

Description

半导体器件制作方法、半导体器件及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。
背景技术
随着半导体技术的发展，集成电路尤其是超大规模集成电路中的主要器件金属-氧化物-半导体场效应晶体管(简称MOSFET)的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法已经无法适用了。于是人们提出了各种新型的半导体器件结构，其中鳍式场效应晶体管(finFET)是用于22nm及以下工艺节点的先进半导体器件结构，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。
图1A～图1D示出了一种普遍的finFET器件结构和形成方法，首先，提供半导体衬底100，然后在所述半导体衬底100上形成硬掩膜层101和图形化的光刻胶层102，所述光刻胶层102的图形与待形成的finFET器件的鳍结构对应，然后以所述光刻胶层102为掩膜刻蚀所述硬掩膜层101以形成图形化的硬掩膜层101A然后以图形化的硬掩膜层101A为掩膜刻蚀半导体衬底100以形成至少一个鳍结构103(在本示例中形成两个鳍结构)，接着向沟槽中填充氧化物并随后磨削抛光氧化物直至硅暴露，以确定“鳍”的高度，再进行对氧化层进行凹槽刻蚀以便形成在“鳍”之间的隔离结构，最后在所述鳍结构上和所述氧化物形成栅极结构。
然而这种结构的finFET仍然遭受漏电问题，并且由于浅沟槽隔离结构(STI)中氧化物导热性较差导致器件的自热效应严重。
因此，有必要提出一种新的制作方法，以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：a：提供半导体衬底，在所述半导体衬底上形成至少一个finFET器件的鳍结构；b：在每个所述鳍结构两侧形成间隙壁；c：以所述间隙壁为掩膜刻蚀所述半导体衬底，以在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽；d：用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK。
优选地，所述间隙壁为氮化硅。
优选地，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷。
优选地，所述绝缘材料为氧化铝。
优选地，所述步骤d包括：对所述半导体衬底进行热处理，以使所述鳍结构外侧和所述半导体衬底靠近所述用于形成隔离结构的槽的区域转变为氧化物；形成覆盖所述用于形成隔离结构的槽的氢氧化铝溶胶；执行凹陷刻蚀以去除所述用于形成隔离结构的槽上方的氢氧化铝溶胶和所述鳍结构外侧的氧化物；执行退火处理以使所述氢氧化铝溶胶转变为氧化铝。
优选地，所述氢氧化铝溶胶通过水解异丙醇铝或乙醇铝形成。
优选地，所述凹陷刻蚀采用盐酸进行。
优选地，所述步骤d还包括：去除所述鳍结构两侧的间隙壁。
本发明提出的半导体器件的制作方法，在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽，并且用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK，这样形成的器件由于隔离结构内的绝缘材料导热性能很高，因而可良好的传递热量，降低器件的自加热效应。
进一步地，本发明的半导体器件制作方法，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷，并且对所述半导体衬底进行热处理，以使所述鳍结构外侧和所述半导体衬底靠近所述用于形成隔离结构的槽的区域转变为氧化物，这样可以最大程度使所述鳍结构与半导体衬底隔离，减小漏电流和短沟道效应。
本发明另一方面提供一种半导体器件，其包括：半导体衬底，位于所述半导体衬底上的至少一个finFET器件的鳍结构，所述半导体衬底中靠近所述鳍结构底部的区域形成有用于形成隔离结构的槽，所述用于形成隔离结构的槽填充有导热性能高的绝缘材料以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK。
优选地，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷。
优选地，所述半导体衬底上靠近所述用于形成隔离结构的槽的区域形成为氧化物。
优选地，所述绝缘材料为氧化铝。
本发明提出的半导体器件，在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽，并且用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK，因而可良好的传递热量，降低器件的自加热效应。
进一步地，本发明的半导体器件，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷，所述鳍结构外侧和所述半导体衬底靠近所述用于形成隔离结构的槽的区域转变为氧化物，这样可以最大程度使所述鳍结构与半导体衬底隔离，减小漏电流和短沟道效应。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A～图1D示出了现有技术中形成finFET器件鳍结构的方法示意图；
图2A～图2J示出了本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图3示出了根据本发明一实施方式的制作方法的步骤流程图；
图4示出了根据本发明一实施方式的半导体器件结构示意图；
图5示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件制作方法，用于制作新型finFET器件，如图3所示具体地包括：步骤S301，提供半导体衬底，在所述半导体衬底上形成至少两个finFET器件的鳍结构；步骤S302，在每个所述鳍结构两侧形成间隙壁；步骤S303，以所述间隙壁为掩膜刻蚀所述半导体衬底，以在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽；步骤S304，用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合图2A～图2J对本发明的半导体器件的制作方法做详细描述。
首先，如图2A所示，提供半导体衬底200，该半导体衬底200可以是以下所提到的材料中的至少一种：硅、锗。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
作为示例，在本实施例中，半导体衬底200单晶硅。
接着，如图2B所示，在所述半导体衬底200上形成硬掩膜层201和图形化的光刻胶层202，所述光刻胶层202的图形与待形成的finFET器件的鳍结构对应。
接着，如图2C所示，以所述光刻胶层102为掩膜刻蚀所述硬掩膜层101以形成图形化的硬掩膜层201A，然后以图形化的硬掩膜层101A为掩膜刻蚀半导体衬底100以形成至少一个鳍结构203。
作为示例，在本示例中形成两个鳍结构。
接着，如图2D所示，形成覆盖所述半导体衬底200和鳍结构203的氮化层204。
作为示例，在本实施例中氮化层204采用氮化硅。
接着，如图2E所示，通过干法刻蚀去除半导体200上的氮化层204，保留鳍结构203两侧的氮化层204以作为间隙壁205。
接着，如图2F所示，以所述间隙壁205为掩膜刻蚀所述半导体衬底200，以在所述半导体衬底200靠近所述鳍结构203底部的区域中形成用于形成隔离结构的槽206，所述用于形成隔离结构的槽206为向下凹的弧形状槽状，所述用于形成隔离结构的槽206向所述鳍结构203下方的半导体衬底凹陷。在形成所述于形成隔离结构的槽206后，去除所述间隙壁205。
作为示例，在本实施例中，可先采用碱性湿法刻蚀或干法刻蚀形成所述用于形成隔离结构的槽206，然后采用干法刻蚀去除所述间隙壁205。其中，干法刻蚀可采用CF4、NF3或SF6气体，在压强0.1～20mT、功率:100～3000w,流速:20～2000sccm,温度:0～100度的工艺条件下进行。并且，干法刻蚀后可用DHF(稀释的氢氟酸)清洗，其中氢氟酸浓度在100:1～1000:1之间。碱性湿法刻蚀可采用(四甲基氢氧化铵)腐蚀Si进行,工艺温度在0～10度,TMAH浓度为1％～90％。
接着，如图2G所示，对所述半导体衬底200进行热处理，以使所述鳍结构203外侧和所述半导体衬底200靠近所述用于形成隔离结构的槽206的区域转变为氧化物207，即将该区域的硅转化为氧化硅。
接着，如图2H所示，形成覆盖所述用于形成隔离结构的槽206的氢氧化铝溶胶208。
作为示例，在本实施例中氢氧化铝溶胶208通过用去离子水水解异丙醇铝或乙醇铝形成。
接着，如图2I所示，执行凹陷(recess etch)刻蚀以去除所述用于形成隔离结构的槽206上方的氢氧化铝溶胶208和所述鳍结构203外侧的氧化物207。
最后，如图2J所示，执行退火处理以使所述氢氧化铝溶胶208转变为氧化铝(Al2O3)形成隔离结构209。
至此完成了本实施例半导体器件制作方法的全部步骤，可以理解的是该方法之前、之中或之后还可包括其他工艺步骤，比如栅极的形成、源/漏的掺杂和形成等等。
在本实施例采用氧化铝(Al2O3)作为隔离结构的填充材料，其导热性能达到45W/mK，远优于氧化硅的导热性能(氧化硅的导热性能为7.645W/mK)，因此，可降低器件的自热效应。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件，包括半导体衬底400，位于所述半导体衬底上的至少一个finFET器件的鳍结构401，所述半导体衬底400中靠近所述鳍结构401底部的区域形成有用于形成隔离结构的槽402，所述用于形成隔离结构的槽402填充有导热性能高的绝缘材料403以形成隔离结构，其中所述绝缘材料403的导热性能为45W/mK。
优选地，所述用于形成隔离结构的槽402向所述鳍结构401底部的半导体衬底400凹陷。
优选地，所述半导体衬底400上靠近所述用于形成隔离结构的槽402的区域形成为氧化物404。
优选地，所述绝缘材料403为氧化铝。
实施例三
本发明另外还提供一种电子装置，其包括前述的半导体器件。
由于包括的半导体器件采用晶圆级封装，因而具有该工艺带来的优点，并且由于采用上述方法进行封装，良品率较高，成本相对降低，因此该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图5所示。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
a：提供半导体衬底，在所述半导体衬底上形成至少一个finFET器件的鳍结构；
b：在每个所述鳍结构两侧形成间隙壁；
c：以所述间隙壁为掩膜刻蚀所述半导体衬底，以在所述半导体衬底靠近所述鳍结构底部的区域中形成用于形成隔离结构的槽；
d：用导热性能高的绝缘材料填充所述用于形成隔离结构的槽以形成隔离结构，
其中所述绝缘材料的导热性能为45W/mK。2、根据权利要求1所述的制作方法，其特征在于，所述间隙壁为氮化硅。
2.根据权利要求1所述的制作方法，其特征在于，所述间隙壁为氮化硅。
3.根据权利要求1所述的制作方法，其特征在于，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷。
4.根据权利要求1-3之一所述的制作方法，其特征在于，所述绝缘材料为氧化铝。
5.根据权利要求4所述的制作方法，其特征在于，所述步骤d包括：
对所述半导体衬底进行热处理，以使所述鳍结构外侧和所述半导体衬底靠近所述用于形成隔离结构的槽的区域转变为氧化物；
形成覆盖所述用于形成隔离结构的槽的氢氧化铝溶胶；
执行凹陷刻蚀以去除所述用于形成隔离结构的槽上方的氢氧化铝溶胶和所述鳍结构外侧的氧化物；
执行退火处理以使所述氢氧化铝溶胶转变为氧化铝。
6.根据权利要求5所述的制作方法，其特征在于，所述氢氧化铝溶胶通过水解异丙醇铝或乙醇铝形成。
7.根据权利要求5所述的制作方法，其特征在于，所述凹陷刻蚀采用盐酸进行。
8.根据权利要求5所述的制作方法，其特征在于，所述步骤d还包括：去除所述鳍结构两侧的间隙壁。
9.一种半导体器件，其特征在于，包括：半导体衬底，位于所述半导体衬底上的至少一个finFET器件的鳍结构，所述半导体衬底中靠近所述鳍结构底部的区域形成有用于形成隔离结构的槽，所述用于形成隔离结构的槽填充有导热性能高的绝缘材料以形成隔离结构，其中所述绝缘材料的导热性能为45W/mK。
10.根据权利要求9所述的半导体器件，其特征在于，所述用于形成隔离结构的槽向所述鳍结构底部的半导体衬底凹陷。
11.根据权利要求9所述的半导体器件，其特征在于，所述半导体衬底上靠近所述用于形成隔离结构的槽的区域形成为氧化物。
12.根据权利要求9-11之一所述的半导体器件，其特征在于，所述绝缘材料为氧化铝。
13.一种电子装置，其特征在于，包括如权利要求9-12之一所述的半导体器件。
CN201510257168.5A 2015-05-19 2015-05-19 半导体器件制作方法、半导体器件及电子装置 Active CN106298520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510257168.5A CN106298520B (zh) 2015-05-19 2015-05-19 半导体器件制作方法、半导体器件及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510257168.5A CN106298520B (zh) 2015-05-19 2015-05-19 半导体器件制作方法、半导体器件及电子装置

Publications (2)

Publication Number Publication Date
CN106298520A true CN106298520A (zh) 2017-01-04
CN106298520B CN106298520B (zh) 2019-09-27

Family

ID=57633703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510257168.5A Active CN106298520B (zh) 2015-05-19 2015-05-19 半导体器件制作方法、半导体器件及电子装置

Country Status (1)

Country Link
CN (1) CN106298520B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830438A (zh) * 2017-11-23 2019-05-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111029406A (zh) * 2019-11-14 2020-04-17 中国科学院微电子研究所 一种半导体器件及其制备方法
CN111312818A (zh) * 2019-11-14 2020-06-19 中国科学院微电子研究所 一种半导体器件的制备方法
CN111312819A (zh) * 2019-11-14 2020-06-19 中国科学院微电子研究所 一种堆叠纳米线或片环栅器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022102A1 (en) * 1997-03-31 2004-02-05 Chunlin Liang Thermal conducting trench in a semiconductor structure and method for forming the same
US20120299099A1 (en) * 2011-05-26 2012-11-29 Rai-Min Huang Finfet transistor structure and method for making the same
CN102891087A (zh) * 2011-07-18 2013-01-23 辉达公司 与体硅衬底绝缘的半导体器件结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022102A1 (en) * 1997-03-31 2004-02-05 Chunlin Liang Thermal conducting trench in a semiconductor structure and method for forming the same
US20120299099A1 (en) * 2011-05-26 2012-11-29 Rai-Min Huang Finfet transistor structure and method for making the same
CN102891087A (zh) * 2011-07-18 2013-01-23 辉达公司 与体硅衬底绝缘的半导体器件结构及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830438A (zh) * 2017-11-23 2019-05-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111029406A (zh) * 2019-11-14 2020-04-17 中国科学院微电子研究所 一种半导体器件及其制备方法
CN111312818A (zh) * 2019-11-14 2020-06-19 中国科学院微电子研究所 一种半导体器件的制备方法
CN111312819A (zh) * 2019-11-14 2020-06-19 中国科学院微电子研究所 一种堆叠纳米线或片环栅器件及其制备方法
CN111312819B (zh) * 2019-11-14 2024-04-09 中国科学院微电子研究所 一种堆叠纳米线或片环栅器件及其制备方法

Also Published As

Publication number Publication date
CN106298520B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
JP5595856B2 (ja) Ｆｉｎｆｅｔｓおよびその形成方法
CN101667541B (zh) 半导体装置的金属栅极堆叠的形成方法
CN107924943A (zh) 用于半导体器件的面积缩放的竖直集成方案和电路元件架构
CN105428238A (zh) 一种FinFET器件及其制作方法和电子装置
CN106298520A (zh) 半导体器件制作方法、半导体器件及电子装置
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN106158831A (zh) 一种半导体器件及其制作方法和电子装置
CN106206579A (zh) 一种半导体器件及其制造方法
CN106972021A (zh) 一种半导体器件及其制作方法、电子装置
CN105826365A (zh) 一种半导体器件及其制备方法、电子装置
CN103094082A (zh) 制作半导体器件的方法
CN105374669B (zh) 一种半导体器件及其制造方法、电子装置
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN105448682A (zh) 一种半导体器件及其制备方法、电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN105336703A (zh) 一种半导体器件的制作方法
CN108735670A (zh) 一种半导体器件及其制造方法和电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
US9620619B2 (en) Borderless contact structure
CN105185711A (zh) 一种半导体器件及其制备方法、电子装置
CN106558546B (zh) 一种半导体器件及其制备方法、电子装置
CN106033717A (zh) 半导体器件制作方法、半导体器件及电子装置
CN105990119B (zh) 半导体器件制作方法、半导体器件及电子装置
CN102956490B (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant