JP5595856B2 - Ｆｉｎｆｅｔｓおよびその形成方法 - Google Patents

Ｆｉｎｆｅｔｓおよびその形成方法 Download PDF

Info

Publication number
JP5595856B2
JP5595856B2 JP2010221860A JP2010221860A JP5595856B2 JP 5595856 B2 JP5595856 B2 JP 5595856B2 JP 2010221860 A JP2010221860 A JP 2010221860A JP 2010221860 A JP2010221860 A JP 2010221860A JP 5595856 B2 JP5595856 B2 JP 5595856B2
Authority
JP
Japan
Prior art keywords
region
substrate
channel body
fin channel
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010221860A
Other languages
English (en)
Other versions
JP2011103450A (ja
Inventor
理學 頼
紫微 郭
致▲かい▼ 葉
幸仁 萬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011103450A publication Critical patent/JP2011103450A/ja
Application granted granted Critical
Publication of JP5595856B2 publication Critical patent/JP5595856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体デバイスに関し、特に、フィン電界効果トランジスタ（ＦｉｎＦＥＴｓ）およびＦｉｎＦＥＴｓを形成する方法に関するものである。
半導体集積回路（ＩＣ）産業は、急速な成長を遂げている。集積回路の材料および設計の技術的進歩は、各世代が前の世代より、より小型でより複雑な回路を有するＩＣの世代が生み出されてきた。例えば、半導体産業は、メモリセルのサイズを熱烈に縮減するように努めている。用いられてきた１つの方策は、マルチプルゲートトランジスタ、別名ＦｉｎＦＥＴｓの使用を含む。
この開示は、添付の図面を参照して、次の詳細な説明から良く理解される。工業における標準実施に従って、種々の特徴が縮尺に描かれず、図示の目的のためだけに使用されていることを主張する。実際、種々の特徴の数や寸法は、議論の明確化のために、任意に増加または減少されてよい。
集積回路の例示的なＦｉｎＦＥＴの上面図を示す概略図である。 図１に示された集積回路１００の断面線２Ａ−２Ａに沿った概略断面図である。 図１に示された集積回路１００の断面線２Ｂ−２Ｂに沿った概略断面図である。 図１に示された集積回路１００の断面線２Ｃ−２Ｃに沿った概略断面図である。 例示的なＦｉｎＦＥＴの応力対距離ｄのシミュレーションの結果を示す概略図である。 基板の一部および分離領域を含むもう１つの例示的なＦｉｎＦＥＴの拡大された概略断面図である。 図１に示されたＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。 図１に示されたＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。 図１に示されたＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。 図１に示されたＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。 例示的なＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。
この開示は、添付の図面を参照して、次の詳細な説明から良く理解される。工業における標準実施に従って、種々の特徴が縮尺に描かれず、図示の目的のためだけに使用されていることを主張する。実際、種々の特徴の数や寸法は、議論の明確化のために、任意に増加または減少されてよい。
従来のＦｉｎＦＥＴデバイスは、半導体基板から隆起したシリコンフィンを用いて製造される。デバイスのチャネルは、フィンに形成され、ゲートはフィンの上（例えば周囲）、例えば、フィンの上および側壁に接触して提供される。チャネル（例えば、フィン）を囲うゲートは、三つの側面からチャネルを制御できるという点で有益である。ソース／ドレイン領域は、フィンの二つの端部に形成されている。
次の開示は、その開示の異なる特徴を実施するための、多くの異なる実施の形態または実施例を提供することがわかる。本開示を簡素化するために、複数の要素および複数の配列の特定の実施例が以下に述べられる。これらは単に実施例であり、これらに制限されるものではないことは勿論である。例えば、本説明の第２特徴の上方の、または第２特徴上の第１特徴の形成は、続いて、特徴が直接接触で形成される複数の実施の形態を含むことができ、且つ前記特徴が直接接触でないように、付加的な特徴が前記第１と第２特徴間に形成された複数の実施の形態を含むこともできる。また、本開示は、種々の実施例において、参照番号および／または文字を繰り返し用いている。この反復は、簡素化と明確さの目的のためであって、種々の実施の形態および／または議論された構成との間の関係を規定するものではない。
図１は、集積回路の例示的なＦｉｎＦＥＴの上面図を示す概略図である。図１では、集積回路１００は、少なくとも１つのＦｉｎＦＥＴ、例えばＦｉｎＦＥＴ１０５ａおよび１０５ｂを含むことができる。ＦｉｎＦＥＴ１０５ａおよび１０５ｂのそれぞれは、基板１０１上にフィンチャネル本体（fin-channel body）、例えばフィンチャネル本体１１０ａおよび１１０ｂをそれぞれ含むことができる。ゲート電極１１５は、フィンチャネル本体１１０ａおよび１１０ｂ上に配置されることができる。少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域、例えばＳ／Ｄ領域１２０ａ〜１２０ｂおよび１２５ａ〜１２５ｂは、フィンチャネル本体１１０ａおよび１１０ｂに隣接してそれぞれ配置される。少なくとも１つのＳ／Ｄ領域１２０ａ〜１２０ｂは、どのフィン構造も実質的に含まない。
注意するのは、フィンチャネル本体１１０ａおよび１１０ｂは、ゲート電極１１５の下方に位置されることである。フィンチャネル本体１１０ａおよび１１０ｂは、ＦｉｎＦＥＴ１０５ａおよび１０５ｂの上面図から見ることができない。フィンチャネル本体１１０ａおよび１１０ｂは、図１の点線で示され、ＦｉｎＦＥＴ１０５ａおよび１０５ｂにそれらの位置を表している。
いくつかの実施形態では、フィンチャネル本体１１０ａは、フィン構造を有する本体を指し、単にＳ／Ｄ領域１２０ａおよび１２０ｂ間のチャネルを提供するように用いられる。いくつかの他の実施形態では、フィンチャネル本体１１０ａは、単にゲート電極１１５によって覆われるフィン本体を含むことができる。また他の実施形態では、フィンチャネル本体１１０ａは、単にゲート電極１１５およびゲート電極１１５の側壁上のスペーサ１０７ａおよび１０７ｂによって覆われるフィン本体を含むことができる。
いくつかの実施形態では、基板１０１は、結晶、多結晶、または非結晶構造のシリコンまたはゲルマニウムを含む元素半導体、炭化ケイ素、ガリウムヒ素、ガリウムリン、リン化インジウム、ヒ化インジウム、またはアンチモン化インジウムを含む化合物半導体、シリコンゲルマニウム(SiGe)、ガリウムヒ素リン(GaAsP)、アルミニウムインジウムヒ素(AlInAs)、アルミニウムガリウムヒ素(AlGaAs)、ヒ化ガリウムインジウム(GaInAs)、リン化ガリウムインジウム(GaInP)、またはヒ化リン化インジウムガリウム(GaInAsP)を含む合金半導体、任意の他の好適な材料、またはその組み合わせを含むことができる。１つの実施形態では、合金半導体基板は、SiおよびGeの組成が１つの位置の１つの比率からもう１つの位置のもう１つの比率に変わる傾斜SiGeの特徴を有することができる。またもう１つの実施形態では、合金SiGeは、シリコン基板上に形成されることができる。もう１つの実施形態では、SiGe基板は、歪んでいる。また、半導体基板は、例えばシリコンオンインシュレーター（ＳＯＩ）などの絶縁膜上に形成された半導体(semiconductor on insulator)、または薄膜トランジスタ（ＴＦＴ）でもよい。いくつかの実施例では、半導体基板は、ドープされたエピ層または埋め込み層を含むことができる。他の実施例では、化合物半導体基板は、多層構造を有することができるか、または化合物半導体基板は、多層化合物半導体構造を含むことができる。
図１を参照下さい。分離構造１０３は、少なくとも１つの分離領域、例えば分離領域１０３ａ〜１０３ｃを含むことができる。分離構造１０３は、ＦｉｎＦＥＴｓ１０５ａおよび１０５ｂの周囲に配置され、ＦｉｎＦＥＴ１０５ａをＦｉｎＦＥＴ１０５ｂから電気的に分離する。分離構造１０３は、シャロートレンチアイソレーション（ＳＴＩ）構造、シリコンの局部酸化(local oxidation of silicon;LOCOS)構造、他の分離構造、またはその任意の組み合わせを含むことができる。
図１を参照下さい。スペーサ１０７ａおよび１０７ｂは、ゲート電極１１５に隣接して配置されることができる。スペーサ１０７ａおよび１０７ｂは、Ｓ／Ｄ領域１２０ａ、１２０ｂ、１２５ａ、および１２５ｂをゲート電極１１５から望ましく間隔をあけて配置することができる。スペーサ１０７ａと１０７ｂのそれぞれは、例えば、酸化物、窒化物、酸窒化物、他の誘電体材料、またはその任意の組み合わせなどの少なくとも１つの材料を含んでよい。
図２Ａは、図１に示された集積回路１００の断面線２Ａ−２Ａに沿った概略断面図である。図２Ａでは、基板１０１は、少なくとも１つの部分、例えば、部分１０２ａおよび１０２ｂを含むことができる。いくつかの実施形態では、部分１０２ａは、分離領域１０３ａおよび１０３ｂ間に配置されることができる。ゲート誘電体１３０は、ゲート電極１１５の下方に配置されることができる。フィンチャネル本体１１０ａおよび１１０ｂ（図１に示されている）は、それぞれＳ／Ｄ領域１２０ａおよび１２５ａの後方にあり、Ｓ／Ｄ領域１２０ａおよび１２５ａによってブロックされる。
いくつかの実施形態では、ゲート誘電体１３０は、単一層または多層構造であることができる。多層構造のいくつかの実施形態では、ゲート誘電体１３０は、界面層および高ｋ誘電体層を含むことができる。界面層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、他の誘電体材料、および／またはその組み合わせなどの誘電体材料を含むことができる。高ｋ誘電体層は、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、他の好適な高ｋ誘電体材料、および／またはその組み合わせなどの高ｋ誘電体材料を含むことができる。高ｋ材料は、金属酸化物、金属窒化物、金属ケイ酸塩、遷移金属酸化物、遷移金属窒化物、遷移金属ケイ酸塩、金属酸窒化物、金属アルミネート、ケイ酸ジルコニウム、アルミン酸ジルコニウム、(zirconium aluminate)、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ジルコニウム、酸化チタン、酸化アルミニウム、二酸化ハフニウムアルミナ(hafnium dioxide-alumina;HfO2-Al2O3)合金、他の好適な材料、および／またはその組み合わせからさらに選択されることができる。
いくつかの実施形態では、ゲート電極１１５は、ポリシリコン、シリコンゲルマニウム、例えばアルミニウム（Al）、モリブデン（Mo）、銅（Cu）、タングステン（Ｗ）、チタン（Ti）、タンタル（Ta）、窒化チタン（TiN）、窒化タンタル（TaN）、ニッケルシリサイド（NiSi）、ケイ化コバルト（CoSi）、当技術分野で周知の他の好適な導電材料、またはその組み合わせの金属化合物を含む金属材料を含むことができる。他の実施形態では、ゲート電極１１５は、金属層上のポリシリコン層を含むことができる。また、他の実施形態では、ゲート電極１１５は、金属ゲートのＮ型金属の仕事関数またはＰ型金属の仕事関数を提供する仕事関数金属層を含むことができる。Ｐ型仕事関数材料は、ルテニウム、パラジウム、白金、コバルト、ニッケル、および導電金属酸化物、および／または他の好適な材料などの組成物を含む。Ｎ型金属材料は、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物（例えば、炭化ハフニウム、炭化ジルコン、炭化チタン、炭化アルミニウム）、アルミナイド、および／または他の好適な材料などの組成物を含む。
いくつかの実施形態では、Ｓ／Ｄ領域１２０ａおよび１２５ａのそれぞれは、エピタキシャル成長領域、例えば、エピタキシャル成長領域１２１および１２６をそれぞれ含むことができる。エピタキシャル成長領域１２１は、基板１０１の部分１０２ａ上に配置されることができる。エピタキシャル成長領域１２１および部分１０２ａは、界面１０４を有することができる。またいくつかの実施形態では、界面１０４の中心領域は、分離領域１０３ａの表面１０６と実質的に同じ高さにあることができる。もう１つの実施形態では、界面１０４の中心領域は、分離領域１０３ａの表面１０６より低いことができる。また他の実施形態では、界面１０４の中心領域は、距離“ｄ”で分離領域１０３ａの表面１０６と間隔を開けられることができる。また他の実施形態では、界面１０４の中心領域は、実質的に平坦であることができる。
いくつかの実施形態では、エピタキシャル成長領域１２１および１２３は、ドーパントを含むことができる。Ｎ型ＦｉｎＦＥＴを形成するいくつかの実施形態では、エピタキシャル成長領域１２１および１２３は、ヒ素（As）、リン（Ｐ）、他のＶ族元素、またはその任意の組み合わせなどのドーパントを有することができる。Ｐ型ＦｉｎＦＥＴを形成するいくつかの実施形態では、エピタキシャル成長領域１２１および１２３は、ホウ素（Ｂ）、他のIII族元素、またはその任意の組み合わせなどのドーパントを有することができる。いくつかの実施形態では、エピタキシャル成長領域１２１および１２３は、多層構造、例えば、２層または３層構造を含むことができる。例えば、２層構造は、シリコンキャップ層の下方のSiGe層を含むことができる。
いくつかの実施形態では、ＦｉｎＦＥＴ１１０ａは、エピタキシャル成長領域１２１および１２６上に配置されたケイ化物構造（図示せず）を含むことができる。ケイ化物構造は、ニッケルシリサイド（NiSi）、ケイ化ニッケル−白金（NiPtSi）、ケイ化ニッケル−白金−ゲルマニウム（NiPtGeSi）、ケイ化ニッケル−ゲルマニウム（NiGeSi）、ケイ化イットリウム（YbSi）、ケイ化白金（PtSi）、ケイ化イリジウム（IrSi）、ケイ化エルビウム（ErSi）、ケイ化コバルト（CoSi）、他の好適な材料、および／またはその組み合わせなどの材料を含んでよい。
図２Ｂは、図１に示された集積回路１００の断面線２Ｂ−２Ｂに沿った概略断面図である。図２Ｂでは、基板１０１は、少なくとも１つの部分、例えば部分１０２ｃと１０２ｄを含むことができる。フィンチャネル本体１１０ａは、部分１０２ｃ上に配置されることができる。フィンチャネル本体１１０ａは、高さ“ｈ”を有することができる。部分１０２ｃは、分離領域１０３ａおよび１０３ｂ間に配置されることができる。部分１０２ｃは、部分１０２ａ（図２Ａに示される）と接続していることができる。いくつかの実施形態では、フィンチャネル本体１１０ａおよび部分１０２ｃは、同じ材料、例えばシリコンを有することができる。他の実施形態では、フィンチャネル本体１１０ａおよび部分１０２ｃは、異なる材料、例えばSiGeおよびSiをそれぞれ有することができる。
図２Ｃは、図１に示された集積回路１００の断面線２Ｃ−２Ｃに沿った概略断面図である。図２Ｃでは、エピタキシャル成長領域１２１および１２３は、基板１０１の部分１０２ａおよび１０２ｅ上にそれぞれ配置されることができる。フィンチャネル本体１１０ａは、基板１０１の部分１０２ｃ上に配置されることができる。図に示されたように、いくつかの実施形態では、分離領域１０３の界面１０４および表面１０６は、距離“ｄ”を有することができる。フィンチャネル本体１１０ａは、高さ“ｈ”を有することができる。いくつかの実施形態では、距離“ｄ”と高さ“ｈ”の比率（ｄ／ｈ）は、約１０またはそれ以下であることができる。少なくとも１つの実施形態では、比率（ｄ／ｈ）は、約１である。
図２Ｃを参照下さい。エピタキシャル成長領域１２１および１２３は、応力、例えば圧縮応力または引張応力をフィンチャネル本体１１０ａに提供することができる。圧縮応力または引張応力を受けたフィンチャネル本体１１０ａは、ＦｉｎＦＥＴ１０５ａに望ましい電子移動度または正孔移動度を提供することができる。圧縮応力を提供するいくつかの実施例では、フィンチャネル本体１１０ａは、Si材料を有することができ、エピタキシャル成長領域１２１および１２３は、SiGe材料を有することができる。圧縮応力を提供する他の実施例では、フィンチャネル本体１１０ａおよびエピタキシャル成長領域１２１および１２３は、SiGe材料を有することができる。エピタキシャル成長領域１２１および１２３は、フィンチャネル本体１１０ａのゲルマニウム濃度より高いゲルマニウム濃度を有することができる。
引張応力を提供するいくつかの実施例では、フィンチャネル本体１１０ａは、Si材料を有することができ、エピタキシャル成長領域１２１および１２３は、SiＣ材料を有することができる。引張応力を提供する他の実施例では、フィンチャネル本体１１０ａおよびエピタキシャル成長領域１２１および１２３は、SiＣ材料を有することができる。エピタキシャル成長領域１２１および１２３は、フィンチャネル本体１１０ａの炭素濃度より高い炭素濃度を有することができる。
図３は、いくつかの実施形態に基づいた例示的なＦｉｎＦＥＴの応力対距離ｄのシミュレーションの結果を示す概略図である。図３では、垂直軸は、フィンチャネル本体に加えられた圧力を示し、水平軸は、距離“ｄ”を示している。シミュレーションでは、フィンチャネル本体１１０ａは、約４０ｎｍの高さ“ｈ”を有し、Si材料を有する。エピタキシャル成長領域１２１および１２３は、約３６atomic％（原子比）のゲルマニウム濃度を有するSiGe材料を有することができる。エピタキシャルシリコン層（図示されていない）は、エピタキシャル成長領域１２１および１２３のそれぞれの上に形成される。曲線Ａは、ＦｉｎＦＥＴ１０５ａがゲートファーストプロセスによって形成されるのを示している。曲線Ｂは、ＦｉｎＦＥＴ１０５ａがゲートラストプロセスによって形成されるのを示している。
図３を再度参照下さい。いくつかの実施形態では、距離“ｄ”は、約０である。界面１０４の中心領域は、分離領域１０３ａの表面１０６と実質的に同じ高さにある。約−４００Ｍｐａおよび−７００Ｍｐａの応力は、ゲートファーストプロセスおよびゲートラストプロセスによってそれぞれ形成されたＦｉｎＦＥＴ１０５ａのフィンチャネル本体１１０ａに加えられることができる。距離“ｄ”を増すことで、応力は、ゲートファーストプロセスおよびゲートラストプロセスによって形成されたＦｉｎＦＥＴ１０５ａのフィンチャネル本体１１０ａに対して増加される。他の実施形態では、距離“ｄ”が高さ“ｈ”と実質的に同じか、または高さ“ｈ”より大きい場合、ＦｉｎＦＥＴ１０５ａのフィンチャネル本体１１０ａに加えられる応力の増加は遅くなり得る。上述より、エピタキシャル成長領域１２１および１２３は、任意のフィン構造を含まない。エピタキシャル成長領域１２１および１２３の量は、ＦｉｎＦＥＴ１０５ａのフィンチャネル本体１１０ａに望ましい応力を提供することができる。
図４は、基板の一部および分離領域を含むもう１つの例示的なＦｉｎＦＥＴの拡大された概略断面図である。図２Ａの中の要素と同じである図４の要素は、３００を加えた同じ参照番号によって示される。いくつかの実施形態では、分離領域４０３ａは、分離領域４０３ａの表面４０６が分離領域４０３ａおよび基板４０１の部分４０２ａ間の界面４０９と交差する角４０８を有することができる。基板４０１の部分４０２ａは、基板４０１の部分４０２ａの表面４０４が分離領域４０３ａおよび基板４０１の部分４０２ａ間の界面４０９と交差する先端４１１を有することができる。角４０８は、先端４１１に実質的に隣接する。いくつかの実施例では、エピタキシャル成長領域４２１を形成するプロセスは、水素含有環境下でのリフロープロセスを含むことができる。リフロープロセスは、表面４０４の中心部分を平坦にすることができる。
角４０８が先端４１１に実質的に隣接する場合、エピタキシャル成長領域４２１の望ましい量は、基板４０１の部分４０２ａから形成されることができる。エピタキシャル成長領域４２１の望ましい量は、ＦｉｎＦＥＴのフィンチャネル本体に望ましい応力を提供することができる。エピタキシャル成長領域４２１の量は、ソース／ドレイン領域の抵抗も減少することができる。いくつかの実施例では、インサイチュ（in-Situ）プロセスによってエピタキシャル成長領域４２１に加えられたドーパントは、ソース／ドレイン領域の抵抗を更に減少することができる。
図５Ａ〜図５Ｄは、図１の断面線２Ｃ−２Ｃに沿った、ＦｉｎＦＥＴを形成する例示的な方法を示す概略断面図である。図５Ａでは、分離構造１０３は、基板１０１内および／または基板１０１上に形成されることができる。フィン１３５は、基板１０１上に形成されることができる。フィン１３５は、高さ“ｈ”を有することができる。ゲート誘電体１３０およびゲート電極１１５は、フィン１３５上に形成されることができる。ハードマスク層１４０は、ゲート電極１１５上に形成されることができる。スペーサ層１０７は、フィン１３５、ハードマスク層１４０、およびゲート電極１１５およびゲート誘電体１３０の側壁上に実質的に共形して形成されることができる。分離構造１０３、ゲート誘電体１３０、ゲート電極１１５、スペーサ層１０７、フィン１３５、および／またはハードマスク層１４０は、例えば堆積プロセス、エッチプロセス、洗浄プロセス、リソグラフィプロセス、および／またはその任意の組み合わせを含むプロセスによって形成されることができる。
図５Ｂを参照下さい。スペーサ層１０７の部分（図５Ａに図示）は、スペーサ層１０７ａ〜１０７ｄを形成するために除去されることができる。スペーサ層１０７ａおよび１０７ｂは、ゲート電極１１５の側壁上に形成されることができる。スペーサ層１０７ｃおよび１０７ｄは、フィン１３５の側壁上に形成されることができる。いくつかの実施例では、スペーサ層１０７ａおよび１０７ｂは、ゲート電極１１５の側壁からのエピタキシャル成長に起因する急成長(mushroom effect)を防ぐためにゲート電極１１５を覆うことができる。分離構造１０３、ゲート誘電体１３０、ゲート電極１１５、スペーサ１０７ａおよび１０７ｂ、フィン１３５、および／またはハードマスク層１４０は、例えば堆積プロセス、エッチプロセス、洗浄プロセス、リソグラフィプロセス、および／またはその任意の組み合わせを含むプロセスによって形成されることができる。
図５Ｃを参照下さい。除去プロセス１４５は、基板１０１の部分１０２ａの表面１４５ａおよび１０２ｅの表面１４５ｂを露出し、フィンチャネル本体１１０ａを規定するために、フィン１３５の少なくとも一部を除去することができる。除去プロセス１４５は、スペーサ層１０７ｃおよび１０７ｄを除去することもできる。いくつかの実施形態では、除去プロセス１４５は、フィン１３５の部分を実質的に除去することで露出された表面１４５ａの中心領域が分離構造１０３の表面１０６と実質的に同じ高さにあることができる。他の実施例では、除去プロセス１４５は、基板１０１の部分を除去することで露出された表面１４５ａの中心領域が分離構造１０３の表面１０６の下方にあることができる。距離“ｄ”は、露出された表面１４５ａおよび分離構造１０３の表面１０６の間に定義されることができる。距離“ｄ”と高さ“ｈ”の比率（ｄ／ｈ）は、約１０またはそれ以下であることができる。少なくとも１つの実施形態では、比率（ｄ／ｈ）は、約１であることができる。
いくつかの実施形態では、図５Ａ〜５Ｃに関連した上述のプロセスのステップは、フィンチャネル本体１４５ａを基板１０１上に形成するプロセスおよびゲート電極１１５をフィンチャネル本体１４５ａ上に形成するプロセス（図６に示されるプロセス６１０および６２０）となることができる。他の実施形態では、プロセス６１０は、フィンチャネル本体１４５ａを形成する、１つまたは１つ以上の従来の半導体プロセスのステップを含むことができる。また他の実施形態では、図５Ａ〜５Ｃに関連した上述の１つまたは１つ以上のプロセスのステップは、省かれ、プロセス６１０および６２０を行うことができる。
図５Ｄを参照下さい。少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域、例えばＳ／Ｄ領域１２０ａおよび１２０ｂは、フィンチャネル本体１１０ａに隣接して形成されることができる。いくつかの実施形態では、Ｓ／Ｄ領域１２０ａおよび１２０ｂの形成は、基板１０１の部分１０２ａの露出された表面１４５ａおよび部分１０２ｅの露出された表面１４５ｂから、エピタキシャル成長領域１２１および１２３のエピタキシャル成長をそれぞれ含むことができる。いくつかの実施形態では、エピタキシャル成長領域１２１および１２３のそれぞれは、（１００）ファセット有することができる。
いくつかの実施形態では、図５Ａ〜図５Ｃに関連した上述のプロセスのステップは、フィンチャネル本体に隣接した、少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域を形成するプロセスとなることができ、少なくとも１つのＳ／Ｄ領域は、どのフィン構造も実質的に含まない（図６に示されたプロセス６３０）。
いくつかの実施形態では、ＦｉｎＦＥＴ１００の形成方法は、Ｓ／Ｄ領域１２０ａおよび１２０ｂ内にドーパントを注入するステップを含む。Ｎチャネルメモリセルを形成する実施形態には、Ｓ／Ｄ領域１２０ａおよび１２０ｂは、ヒ素（As）、リン（Ｐ）、他のＶ族元素、またはその組み合わせなどのドーパントを有することができる。
他の実施形態では、ＦｉｎＦＥＴ１００の形成方法は、エピタキシャル成長領域１２１および１２３の少なくとも一部をサリサイド化(salicidating)するステップを含むことができる。エピタキシャル成長領域１２１および１２３のケイ化物は、望ましい導電率を提供することができる。ケイ化物は、ニッケルシリサイド（NiSi）、ケイ化ニッケル−白金（NiPtSi）、ケイ化ニッケル−白金−ゲルマニウム（NiPtGeSi）、ケイ化ニッケル−ゲルマニウム（NiGeSi）、ケイ化イットリウム（YbSi）、ケイ化白金（PtSi）、ケイ化イリジウム（IrSi）、ケイ化エルビウム（ErSi）、ケイ化コバルト（CoSi）、他の好適な材料、および／またはその組み合わせなどの材料を含んでよい。ケイ化物を作製するのに用いられる材料は、スパッタリングおよび蒸着などの物理気相成長（ＰＶＤ）、めっき、プラズマＣＶＤ（ＰＥＣＶＤ）、常圧ＣＶＤ（ＡＰＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）、および原子層ＣＶＤ（ＡＬＣＶＤ）などの化学気相成長法、他の好適な成長法、および／またはその組み合わせを用いて堆積されることができる。堆積後、サリサイド化プロセスは、特定材料(specific material)または材料(materials)に基づいて選ばれた高温下で、堆積した材料およびドープ領域の間での反応を続けることができる。これは、アニーリングとも呼ばれ、急速熱処理(rapid thermal process;RTP)を含むことができる。反応したケイ化物は、単一ステップのＲＴＰまたは複数ステップのＲＴＰを必要とする可能性がある。
いくつかの実施形態では、ＦｉｎＦＥＴ１００の形成方法は、エピタキシャル層（図示されていない）、例えば、シリコンエピタキシャル層を各エピタキシャル成長領域１２１および１２３上に形成するステップを含むことができる。シリコンエピタキシャル層の形成後、前記方法は、エピタキシャル層の少なくとも一部をサリサイド化するステップを含むことができる。シリコンエピタキシャル層から形成されたケイ化物は、ケイ化物の欠陥を望ましく低減することができる。ケイ化物の望ましい伝導率は達成することができる。
他の実施例では、ＦｉｎＦＥＴ１００の形成方法は、基板１０１の一部を除去するエッチプロセス（図示されていない）を含むことができる。エッチプロセスは、例えば、ドライエッチ、ウェットエッチ、および／またはその任意の組み合わせを含むことができる。エッチプロセスは、図２Ｂに関連した上述の除去プロセス１４５の後、および／または図２Ｃに関連した上述のエピタキシャル成長領域１２１および１２３を形成する前に行われることができる。いくつかの実施例では、除去プロセス１４５の後、分離構造１０３の上部角は、基板１０１の部分１０２ａの先端より高いことができる。エッチプロセスは、基板１０１の部分を除去することで、図４に関連した上述のように分離構造１０３の角が基板１０１の部分１０２ａの先端に実質的に隣接するようにする。実質的に同じ高さの角と先端は、エピタキシャル成長領域１２１および１２３の望ましい量を露光した表面１４５ａおよび１４５ｂからそれぞれ形成されるようにすることができる。エピタキシャル成長領域１２１および１２３の望ましい量は、望ましい応力をフィンチャネル本体１１０ａに提供することができる。
また、他の実施形態では、ＦｉｎＦＥＴ１００の形成方法は、基板１０１の露光した表面１４５ａおよび１４５ｂをリフローするプロセスを含み、基板の露光した表面１４５ａおよび１４５ｂの中心領域が実質的に平坦になることができる。露光した表面１４５ａおよび１４５ｂの実質的に平坦な中心領域は、エピタキシャル成長領域１２１および１２３を露光した表面１４５ａおよび１４５ｂからそれぞれ望ましく形成されるようにすることができる。いくつかの実施形態では、露光した表面１４５ａおよび１４５ｂをリフローするプロセスは、水素含有環境下で、３０分間、約６００℃〜８００℃の間の処理温度で実行されることができる。
いくつかの実施形態では、少なくとも１つの誘電体構造（図示されていない）は、基板上に形成されることができる。誘電体構造は、酸化物、窒化物、酸窒化物、低ｋ誘電体材料、超低ｋ誘電体材料、またはその任意の組み合わせなどの材料を含んでよい。誘電体構造は、例えば、ＣＶＤプロセス、ＨＤＰ ＣＶＤプロセス、高アスペクト比プロセス（ＨＡＲＰ）、スピンコーティングプロセス、他の堆積プロセス、および／またはその任意の組み合わせによって形成されることができる。
いくつかの実施形態では、接触プラグ、ビアプラグ、金属領域、および／または金属線は、相互接続用に誘電体構造内に形成されることができる。接触プラグ、ビアプラグ、金属領域、および／または金属線は、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）、チタン（Ti）、タンタル（Ta）、窒化チタン（Tin）、窒化タンタル（TaN）、ニッケルシリサイド（NiSi）、ケイ化コバルト（CoSi）、他の好適な導電材料、および／またはその組み合わせなどの材料を含むことができる。接触プラグ、ビアプラグ、金属領域、および／または金属線は、堆積、フォトリソグラフィー、およびエッチングプロセス、および／またはその組み合わせなど、任意の好適なプロセスによって形成されることができる。注意するのは、図５Ａ〜図５Ｄに関連した上述の方法は、単に範例にすぎない。前記方法は、ゲートファーストプロセスまたはゲートラストプロセスであることができる。本発明の範例は、これに限定されるものではない。
いくつかの実施形態では、ＦｉｎＦＥＴ１０５ａおよび／または１０５ｂは、プリント配線板またはプリント回路板（ＰＣＢ）に物理的かつ電気的に接続されることができるパッケージ内に形成され、電子アセンブリを形成することができる。電子アセンブリは、コンピュータ、無線通信デバイス、コンピュータ周辺機器、娯楽機器などの電子システムの一部であることができる。
いくつかの実施形態では、集積回路１００を含むシステムは、単一のＩＣ、いわゆるシステムオンチップ（ＳＯＣ）または集積回路システム(system on integrated circuit ; SOIC)デバイスに全システムを提供できる。これらのＳＯＣデバイスは、単一の集積回路に、例えば、携帯電話、ＰＤＡ、デジタルＶＣＲ、デジタルカムコーダー、デジタルカメラ、ＭＰ３プレーヤーなどを実行するために必要な全ての回路を提供することができる。
以上、当業者が本開示の態様をより理解できるように幾つかの実施の形態特徴を概説した。当業者は、本開示を、ここで採用された実施の形態の、同じ目的を実行し実行しおよび／または同じ利点を達成するために他のプロセスおよび構造を設計又は改変するための基礎として、容易に使用できることが分かる。本開示の精神及び範囲を逸脱しない限りにおいては、当業者であればそのような等価な構成を達成することが可能であり、当業者は、本開示の精神および範囲を逸脱せずに、ここで種々の変更、代替、および改変をするだろう。

Claims (10)

  1. 基板上のフィンチャネル本体と、前記基板は、第１分離領域および第２分離領域の間の部分を有し、
    前記部分は、前記フィンチャネル本体を越えて配置されており、
    前記フィンチャネル本体上に配置されたゲート電極と、
    前記フィンチャネル本体に隣接して配置された少なくとも１つのＳ／Ｄ領域を有し
    前記少なくとも１つのＳ／Ｄ領域は、エピタキシャル成長領域を含み、前記エピタキシャル成長領域は、前記基板の前記部分上に配置され、
    前記第１分離領域は、前記第１分離領域の前記表面が前記第１分離領域および前記基板の前記部分の間の界面と交差する角を有し、前記基板の前記部分は、前記基板の前記部分の表面が前記第１分離領域および前記基板の前記部分間の界面と交差する先端を有し、前記角は、前記先端を構成する第２の角と隣接し、これにより前記基板の前記部分の表面が前記第１分離領域の前記表面と交差するフィン電界効果トランジスタ（ＦｉｎＦＥＴ）。
  2. 前記エピタキシャル成長領域および前記基板の前記部分は、界面を有し、前記界面の中心領域は、前記第１分離領域の表面の下方にある請求項１に記載のＦｉｎＦＥＴ。
  3. 前記界面の前記中心領域および前記第１分離領域の前記表面間の距離は、前記フィンチャネル本体の高さと同じである請求項２に記載のＦｉｎＦＥＴ。
  4. 前記界面の前記中心領域は、平坦である請求項２に記載のＦｉｎＦＥＴ。
  5. 基板上にフィンを形成し、
    第１分離領域および第２分離領域により囲まれている前記基板の部分の表面が露出するように前記フィンの少なくとも１つの端部を除去して、前記基板上にフィンチャネル本体を形成し、
    前記基板の前記部分の露出した表面は、前記フィンチャネル本体を越えて配置されており、
    前記第１分離領域は、前記第１分離領域の前記表面が前記第１分離領域および前記基板の前記部分の間の界面と交差する角を有し、前記基板の前記部分は、前記基板の前記部分の表面が前記第１分離領域および前記基板の前記部分間の界面と交差する先端を有し、前記角は、前記先端を構成する第２の角と隣接し、これにより前記基板の前記部分の表面が前記第１分離領域の前記表面と交差しており、
    前記フィンチャネル本体上にゲート電極を形成し、
    前記フィンチャネル本体に隣接する少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域を形成し、
    前記少なくとも１つのＳ／Ｄ領域の形成は、前記基板の前記部分の前記露出した表面から前記少なくとも１つのＳ／Ｄ領域をエピタキシャル成長させるフィン電界効果トランジスタ（ＦｉｎＦＥＴ）を形成するための方法。
  6. 前記エピタキシャル成長領域上にエピタキシャル層を形成するステップと、
    少なくとも１つの前記エピタキシャル層をサリサイド化するステップをさらに有する請求項５に記載の方法。
  7. 基板上のフィンチャネル本体と、前記基板は、第１分離領域および第２分離領域の間の部分を有し、
    前記部分は、前記フィンチャネル本体を越えて配置されており、
    前記フィンチャネル本体上に配置されたゲート電極と、
    前記フィンチャネル本体に隣接して配置された少なくとも１つのＳ／Ｄ領域を有し
    前記少なくとも１つのＳ／Ｄ領域は、
    前記基板の前記部分上に配置されたエピタキシャル成長領域と、
    前記エピタキシャル成長領域上に配置されたシリサイド構造を有し、
    前記エピタキシャル成長領域および前記基板の前記部分は、界面を有し、前記界面の中心領域は、前記第１分離領域の表面の下方にあり、
    前記第１分離領域は、前記第１分離領域の前記表面と前記第１分離領域の側壁が交差する角を有し、
    前記基板の前記部分は、前記基板の前記部分の表面と前記基板の前記部分の側壁が交差することにより形成される先端を有し、
    前記角は、前記先端を構成する第２の角と隣接し、これにより前記基板の前記部分の表面が前記第１分離領域の前記表面と交差するフィン電界効果トランジスタ（ＦｉｎＦＥＴ）。
  8. 前記界面の前記中心領域および前記第１分離領域の前記表面間の距離は、前記フィンチャネル本体の高さと同じである請求項７に記載のＦｉｎＦＥＴ。
  9. 前記界面の前記中心領域は、平坦である請求項７に記載のＦｉｎＦＥＴ。
  10. 前記エピタキシャル成長領域は、前記フィンチャネル本体に応力を提供する請求項７に記載のＦｉｎＦＥＴ。
JP2010221860A 2009-10-01 2010-09-30 Ｆｉｎｆｅｔｓおよびその形成方法 Active JP5595856B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US24775609P 2009-10-01 2009-10-01
US61/247,756 2009-10-01
US12/761,686 2010-04-16
US12/761,686 US8264021B2 (en) 2009-10-01 2010-04-16 Finfets and methods for forming the same

Publications (2)

Publication Number Publication Date
JP2011103450A JP2011103450A (ja) 2011-05-26
JP5595856B2 true JP5595856B2 (ja) 2014-09-24

Family

ID=43822531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010221860A Active JP5595856B2 (ja) 2009-10-01 2010-09-30 Ｆｉｎｆｅｔｓおよびその形成方法

Country Status (5)

Country Link
US (1) US8264021B2 (ja)
JP (1) JP5595856B2 (ja)
KR (1) KR101217327B1 (ja)
CN (1) CN102034871B (ja)
TW (1) TWI456760B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269981B2 (en) 2014-11-17 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel field effect transistors using 2D-material

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8362572B2 (en) * 2010-02-09 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Lower parasitic capacitance FinFET
US8653610B2 (en) * 2010-04-21 2014-02-18 International Business Machines Corporation High performance non-planar semiconductor devices with metal filled inter-fin gaps
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8361853B2 (en) 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
US8642996B2 (en) 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
CN103021854B (zh) * 2011-09-28 2015-09-16 中国科学院微电子研究所 制作鳍式场效应晶体管的方法以及由此形成的半导体结构
US9893163B2 (en) * 2011-11-04 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D capacitor and method of manufacturing same
US8603915B2 (en) 2011-11-28 2013-12-10 International Business Machines Corporation Multi-stage silicidation process
WO2013095474A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Methods for forming fins for metal oxide semiconductor device structures
CN113540080A (zh) * 2011-12-22 2021-10-22 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法
WO2013101003A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Techniques and configurations for stacking transistors of an integrated circuit device
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8759184B2 (en) 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8609499B2 (en) 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8664060B2 (en) 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
KR101876793B1 (ko) * 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
US9368388B2 (en) 2012-04-13 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for FinFETs
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8669147B2 (en) 2012-06-11 2014-03-11 Globalfoundries Inc. Methods of forming high mobility fin channels on three dimensional semiconductor devices
US8492228B1 (en) 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
CN103579295B (zh) * 2012-07-25 2016-12-28 中国科学院微电子研究所 半导体器件及其制造方法
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9287138B2 (en) 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US8716803B2 (en) * 2012-10-04 2014-05-06 Flashsilicon Incorporation 3-D single floating gate non-volatile memory device
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
CN103928328B (zh) * 2013-01-10 2016-12-28 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
TWI499044B (zh) * 2013-01-25 2015-09-01 Flashsilicon Inc 三度空間單一浮動閘非揮發性記憶體裝置
US9196709B2 (en) * 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9123633B2 (en) 2013-02-01 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9166053B2 (en) * 2013-02-22 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device including a stepped profile structure
US9209066B2 (en) * 2013-03-01 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of semiconductor device
US9831345B2 (en) * 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
JP6312789B2 (ja) * 2013-03-14 2018-04-18 インテル・コーポレーション ナノワイヤトランジスタのリーク低減構造
KR102045212B1 (ko) 2013-04-23 2019-11-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9006066B2 (en) * 2013-04-26 2015-04-14 Globalfoundries Inc. FinFET with active region shaped structures and channel separation
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9293587B2 (en) * 2013-07-23 2016-03-22 Globalfoundries Inc. Forming embedded source and drain regions to prevent bottom leakage in a dielectrically isolated fin field effect transistor (FinFET) device
US9059002B2 (en) 2013-08-27 2015-06-16 International Business Machines Corporation Non-merged epitaxially grown MOSFET devices
US9112030B2 (en) * 2013-11-04 2015-08-18 United Microelectronics Corp. Epitaxial structure and process thereof for non-planar transistor
KR102175854B1 (ko) 2013-11-14 2020-11-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR102105363B1 (ko) 2013-11-21 2020-04-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102085525B1 (ko) 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104733312B (zh) * 2013-12-18 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9472652B2 (en) * 2013-12-20 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9853154B2 (en) 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US10164107B2 (en) 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
KR102151768B1 (ko) * 2014-01-27 2020-09-03 삼성전자주식회사 반도체 장치 및 그 제조방법
KR102155181B1 (ko) 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20150214331A1 (en) 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6361180B2 (ja) * 2014-03-10 2018-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9882027B2 (en) 2014-03-27 2018-01-30 Intel Corporation Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions
KR102208063B1 (ko) 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102200345B1 (ko) 2014-06-26 2021-01-11 삼성전자주식회사 반도체 소자 및 그 제조방법
JP6416937B2 (ja) * 2014-06-27 2018-10-31 インテル・コーポレーション 非線形フィンベースのデバイス
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9543167B2 (en) 2014-07-15 2017-01-10 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9595524B2 (en) 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
KR102219295B1 (ko) 2014-07-25 2021-02-23 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102265956B1 (ko) 2014-09-29 2021-06-17 삼성전자주식회사 소스/드레인을 포함하는 반도체 소자 및 그 제조방법
US10297673B2 (en) * 2014-10-08 2019-05-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including conductive contacts on source/drains
US9484346B2 (en) * 2014-10-15 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor structure and manufacturing method thereof
US10164108B2 (en) 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9324623B1 (en) * 2014-11-26 2016-04-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having active fins
US9472470B2 (en) 2014-12-09 2016-10-18 GlobalFoundries, Inc. Methods of forming FinFET with wide unmerged source drain EPI
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9564489B2 (en) * 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9349798B1 (en) 2015-06-29 2016-05-24 International Business Machines Corporation CMOS structures with selective tensile strained NFET fins and relaxed PFET fins
US9455331B1 (en) 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9922975B2 (en) 2015-10-05 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having field-effect trasistors with dielectric fin sidewall structures and manufacturing method thereof
US9768178B2 (en) 2015-11-11 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, static random access memory cell and manufacturing method of semiconductor device
KR102523125B1 (ko) 2015-11-27 2023-04-20 삼성전자주식회사 반도체 소자
US10038095B2 (en) 2016-01-28 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. V-shape recess profile for embedded source/drain epitaxy
US10157748B2 (en) * 2016-02-08 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
US10304957B2 (en) * 2016-09-13 2019-05-28 Qualcomm Incorporated FinFET with reduced series total resistance
KR102360410B1 (ko) * 2017-08-30 2022-02-08 삼성전자주식회사 반도체 장치
US10446669B2 (en) 2017-11-30 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain surface treatment for multi-gate field effect transistors
US10825931B2 (en) * 2018-02-13 2020-11-03 Nanya Technology Corporation Semiconductor device with undercutted-gate and method of fabricating the same
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
KR0146203B1 (ko) * 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US6065481A (en) * 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
TW468273B (en) * 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
JP3660783B2 (ja) * 1997-06-30 2005-06-15 松下電器産業株式会社 半導体集積回路
US6740247B1 (en) * 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP4044721B2 (ja) * 2000-08-15 2008-02-06 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6558477B1 (en) * 2000-10-16 2003-05-06 Micron Technology, Inc. Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6531412B2 (en) * 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP4118045B2 (ja) * 2001-12-07 2008-07-16 富士通株式会社 半導体装置
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP2004014737A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6974729B2 (en) * 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP4031329B2 (ja) * 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6762448B1 (en) * 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP4212435B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
KR100585111B1 (ko) 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100702552B1 (ko) * 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
KR100552058B1 (ko) * 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
JP4493398B2 (ja) * 2004-05-13 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
US7157351B2 (en) * 2004-05-20 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone vapor clean method
JP4796329B2 (ja) 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
KR100634372B1 (ko) 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
WO2005122276A1 (ja) * 2004-06-10 2005-12-22 Nec Corporation 半導体装置及びその製造方法
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
JP5203558B2 (ja) * 2004-08-20 2013-06-05 三星電子株式会社 トランジスタ及びこれの製造方法
TWI283066B (en) 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7067400B2 (en) * 2004-09-17 2006-06-27 International Business Machines Corporation Method for preventing sidewall consumption during oxidation of SGOI islands
KR20070057200A (ko) * 2004-09-27 2007-06-04 다우 글로벌 테크놀로지스 인크. 플라즈마 강화 화학 기상 증착에 의한 다층 코팅
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
KR100693783B1 (ko) * 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
US7235472B2 (en) * 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
JP4696127B2 (ja) 2004-12-06 2011-06-08 エヌエックスピー ビー ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス
US7026232B1 (en) * 2004-12-23 2006-04-11 Texas Instruments Incorporated Systems and methods for low leakage strained-channel transistor
US7351662B2 (en) * 2005-01-07 2008-04-01 Dupont Air Products Nanomaterials Llc Composition and associated method for catalyzing removal rates of dielectric films during chemical mechanical planarization
US20060151808A1 (en) * 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7282766B2 (en) 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
JP4958797B2 (ja) * 2005-02-24 2012-06-20 ソイテック ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
JP2006303451A (ja) * 2005-03-23 2006-11-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7338614B2 (en) * 2005-04-05 2008-03-04 Analog Devices, Inc. Vapor HF etch process mask and method
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
JP4427489B2 (ja) 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7960791B2 (en) 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7265008B2 (en) * 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
EP1744351A3 (en) * 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
JP4774247B2 (ja) * 2005-07-21 2011-09-14 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
KR101172853B1 (ko) * 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20070029576A1 (en) * 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
KR101155097B1 (ko) * 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
US7589387B2 (en) * 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7767541B2 (en) * 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070152276A1 (en) * 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7410844B2 (en) 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
JP2007194336A (ja) * 2006-01-18 2007-08-02 Sumco Corp 半導体ウェーハの製造方法
KR100827435B1 (ko) * 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US7407847B2 (en) * 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
US8076189B2 (en) 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
DE602007000665D1 (de) 2006-06-12 2009-04-23 St Microelectronics Sa Verfahren zur Herstellung von auf Si1-yGey basierenden Zonen mit unterschiedlichen Ge-Gehalten auf ein und demselben Substrat mittels Kondensation von Germanium
JP4271210B2 (ja) * 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US8211761B2 (en) * 2006-08-16 2012-07-03 Globalfoundries Singapore Pte. Ltd. Semiconductor system using germanium condensation
US7554110B2 (en) 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7494862B2 (en) * 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7410854B2 (en) * 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
CN100527380C (zh) 2006-11-06 2009-08-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
US7534689B2 (en) 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7943469B2 (en) 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7538387B2 (en) 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US7456087B2 (en) 2007-02-09 2008-11-25 United Microelectronics Corp. Semiconductor device and method of fabricating the same
KR100844938B1 (ko) 2007-03-16 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7727842B2 (en) 2007-04-27 2010-06-01 Texas Instruments Incorporated Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
JP2009016418A (ja) 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
US7851865B2 (en) 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US7692213B2 (en) 2007-08-07 2010-04-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a condensation process
US20090053883A1 (en) 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
JP4361102B2 (ja) 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
US7767579B2 (en) 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
US20090166625A1 (en) 2007-12-28 2009-07-02 United Microelectronics Corp. Mos device structure
CN101960570A (zh) 2008-02-26 2011-01-26 Nxp股份有限公司 制造半导体器件的方法和半导体器件
US8003466B2 (en) 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
US8258585B2 (en) * 2008-05-29 2012-09-04 Panasonic Corporation Semiconductor device
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US8247285B2 (en) 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8120063B2 (en) 2008-12-29 2012-02-21 Intel Corporation Modulation-doped multi-gate devices
CA2659912C (en) 2009-03-24 2012-04-24 Sarah Mary Brunet Nasal prong protector
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8043920B2 (en) 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US7993999B2 (en) 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8114761B2 (en) 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US8088685B2 (en) 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
US20110256682A1 (en) 2010-04-15 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269981B2 (en) 2014-11-17 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel field effect transistors using 2D-material
US10879404B2 (en) 2014-11-17 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel field effect transistors using 2D-material

Also Published As

Publication number Publication date
CN102034871B (zh) 2013-10-02
KR20110036505A (ko) 2011-04-07
US8264021B2 (en) 2012-09-11
TWI456760B (zh) 2014-10-11
CN102034871A (zh) 2011-04-27
JP2011103450A (ja) 2011-05-26
KR101217327B1 (ko) 2012-12-31
US20110079829A1 (en) 2011-04-07
TW201114039A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
JP5595856B2 (ja) Ｆｉｎｆｅｔｓおよびその形成方法
CN107887387B (zh) 半导体器件及其制造方法及包括该器件的电子设备
US9356109B2 (en) Metal gate transistor and integrated circuits
US8482073B2 (en) Integrated circuit including FINFETs and methods for forming the same
US8304841B2 (en) Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8466027B2 (en) Silicide formation and associated devices
CN103022102B (zh) 用于超薄界面介电层的多层清除金属栅极堆叠件
CN103578954B (zh) 具有金属栅极的半导体集成电路
US8617946B2 (en) Integrated circuits including metal gates and fabrication methods thereof
CN116525682A (zh) 一种半导体器件及其形成方法
US12094880B2 (en) Integrated circuits and manufacturing methods thereof
CN104934474A (zh) 组合FinFET及其形成方法
US9385213B2 (en) Integrated circuits and manufacturing methods thereof
US9153484B2 (en) Methods of forming integrated circuits
CN106549061A (zh) 半导体器件及其制造方法
US20190131436A1 (en) Field effect transistor and method of forming the same
TWI827115B (zh) 半導體裝置及其形成方法
CN108573923B (zh) 半导体结构及其形成方法
CN114649331A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140806

R150 Certificate of patent or registration of utility model

Ref document number: 5595856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250