CN100527380C - 硅片浅沟槽隔离刻蚀的方法 - Google Patents
硅片浅沟槽隔离刻蚀的方法 Download PDFInfo
- Publication number
- CN100527380C CN100527380C CNB2006101143224A CN200610114322A CN100527380C CN 100527380 C CN100527380 C CN 100527380C CN B2006101143224 A CNB2006101143224 A CN B2006101143224A CN 200610114322 A CN200610114322 A CN 200610114322A CN 100527380 C CN100527380 C CN 100527380C
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon
- groove
- silicon chip
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种硅片浅沟槽隔离刻蚀的方法，用于在硅片上刻蚀沟槽，包括步骤：A、硅上层刻蚀步；B、氧化层刻蚀步，用于刻蚀硅上层与硅基层之间的氧化层，并进行部分硅基层的刻蚀，为上部圆角刻蚀做准备；C、硅基层刻蚀步，用于对硅基层刻蚀沟槽，并在沟槽的侧壁上，氧化层与硅基层交界的位置形成圆滑的上部圆角。在步骤B中所采用的刻蚀工艺气体为包含HBr和CHF3气体的混合气体，在刻蚀过程中被电离成Br*、CHF*等活性基团，可在进行步骤C的过程中形成上部圆角。工艺简单、步骤少、成本低，形成的刻蚀沟槽的上部圆角圆滑。适用于对各种类型的半导体硅片进行浅沟槽隔离刻蚀或其它刻蚀。
Description
技术领域
本发明涉及一种半导体硅片加工工艺，尤其涉及一种硅片浅沟槽隔离刻蚀工艺。
背景技术
目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标志和基础。
微电子技术中，要制造一块集成电路，需要经过集成电路设计、掩膜板制造、原始材料制造、芯片加工、封装、测试等几道工序。在这个过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键的技术。
半导体硅片一般为多层结构，包括硅上层、硅基层，这里的硅上层主要包括SiON(硬质掩模)层、SiN层，硅上层与硅基层之间设有SiO2氧化层，在对半导体硅片进行浅沟槽隔离刻蚀的过程中，需要在沟槽的侧壁上，SiO2层与硅基层交界的位置形成圆滑的上部圆角，以便有利于应力的释放，避免半导体硅片中产生寄生导电通道；还需要在沟槽的侧壁与底壁之间的拐角处形成圆滑的下部圆角，以便为下一步氧化物的填充提供了便利。实现高质量的上部圆角和下部圆角是衡量浅沟槽隔离刻蚀工艺好坏的重要指标。
现有技术中的浅沟槽隔离刻蚀工艺中，主要包括以下工艺步骤：
光刻步：形成刻蚀用的PR(光阻)；
硅上层刻蚀步(HM open)：对硅上层进行刻蚀，采用含氟气体为刻蚀工艺气体，如CF4、CHF3等；
SiO2层刻蚀步(BT)：开启氧化层，并进行部分硅的刻蚀，为上部圆角刻蚀做准备；
上部圆角刻蚀步(TCR：Top Corner Rounding)：进行上部圆角的刻蚀；
沟槽刻蚀步(trenth的刻蚀)：进行浅沟槽刻蚀并形成下部圆角，主要采用Cl2、HBr、CF4、HeO等的混合气体为刻蚀工艺气体；
在上述的浅沟槽隔离的刻蚀过程中，关键的工艺步骤是如何形成良好的上部圆角，圆滑而没有任何尖角的上部圆角在半导体器件中不会造成放电现象，以保证良好的电学性能。
现有技术中SiO2层刻蚀步的工艺步骤中一般采用CH2F2气体为刻蚀工艺气体，进行SiO2氧化层和少许硅的刻蚀，并为下一步上部圆角刻蚀步骤做准备。
但是此种技术的缺点为，SiO2层刻蚀步使用的CH2F2气体价格偏高，尾气处理过程较复杂，需要特殊的装置，从而使得客户消耗用成本增加；另外因为包括上部圆角刻蚀步，步骤繁多、工艺复杂，降低了设备的产能。
发明内容
本发明的目的是提供一种刻蚀工艺简单、步骤少、成本低，形成的刻蚀沟槽的上部圆角的硅片浅沟槽隔离刻蚀的方法。
本发明的目的是通过以下技术方案实现的：
本发明的硅片浅沟槽隔离刻蚀的方法，用于在硅片上刻蚀沟槽，所述的硅片为多层结构，包括硅上层、硅基层，硅上层与硅基层之间设有氧化层，包括步骤：
A、硅上层刻蚀步，用于对硅上层刻蚀沟槽；
B、氧化层刻蚀步，用于刻蚀氧化层，并进行部分硅基层的刻蚀，为上部圆角刻蚀做准备；
C、硅基层刻蚀步，用于对硅基层刻蚀沟槽，并在沟槽的侧壁上，氧化层与硅基层交界的位置形成圆滑的上部圆角。
所述的步骤B中所采用的刻蚀工艺气体为包含HBr和CHF3气体的混合气体。
所述的HBr和CHF3气体按照蚀刻工艺要求的流量和压力充入反应腔室，并在射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体中的活性基团混合产生的聚合物聚集在沟槽的侧壁上，并在进行所述步骤C的过程中对沟槽的侧壁起到保护作用，在氧化层与硅基层交界的位置形成上部圆角。
所述的活性基团包括Br*、CHF*。
刻蚀过程中CHF3的供气流量为30～50sccm，HBr的供气流量为15～40sccm，供气压力为10～30mT，刻蚀时间为20～50s。
刻蚀过程中CHF3的供气流量为35～45sccm，HBr的供气流量为20～35sccm，供气压力为15～25mT，刻蚀时间为30～40s。
刻蚀过程中CHF3的供气流量为40sccm，HBr的供气流量为30sccm，供气压力为20mT，刻蚀时间为35s。
所述的射频电源包括上射频电源和下射频电源，刻蚀过程中上射频电源的输出功率为400～600W，下射频源的输出功率为30～60W。
刻蚀过程中上射频电源的输出功率为500W，下射频源的输出功率为45W。
由上述本发明提供的技术方案可以看出，本发明所述的硅片浅沟槽隔离刻蚀的方法，由于包括硅上层刻蚀步、硅基层刻蚀步、硅基层刻蚀步，在对硅基层刻蚀沟槽的同时形成上部圆角，工艺简单、步骤少、成本低，形成的刻蚀沟槽的上部圆角圆滑。
又由于在氧化层刻蚀步中所采用的刻蚀工艺气体为包含CHF3和HBr气体的混合气体，刻蚀过程中可以形成圆滑的上部圆角，省掉了上部圆角刻蚀步，不但简化了工艺步骤，使硅上层侧壁与硅基层侧壁之间平滑的过渡，而且由于CHF3价格较便宜，降低了成本。
适用于对各种类型的半导体硅片进行浅沟槽隔离刻蚀或其它刻蚀。
附图说明
图1为刻蚀前的硅片结构示意图；
图2为本发明的硅片浅沟槽隔离刻蚀的方法中，氧化层刻蚀步中在沟槽的侧壁上沉积出的聚合物的剖面结构示意图；
图3为本发明的硅片浅沟槽隔离刻蚀的方法中，氧化层刻蚀步结束时，所刻蚀的沟槽的剖面结构示意图；
图4为本发明的硅片浅沟槽隔离刻蚀的方法中，刻蚀过程全部结束时，所刻蚀的沟槽的剖面结构示意图。
具体实施方式
本发明的硅片浅沟槽隔离刻蚀的方法主要用于在硅片上刻蚀沟槽，如图1所示，所述的硅片为多层结构，包括硅上层、硅基层，硅上层与硅基层之间设有氧化层，这里的硅上层主要包括SiON(硬质掩模)层、SiN层，硅上层与硅基层之间设有SiO2氧化层，在对半导体硅片进行浅沟槽隔离刻蚀的过程中，需要在沟槽的侧壁上，SiO2层与硅基层交界的位置形成圆滑的上部圆角，以便有利于应力的释放，避免半导体硅片中产生寄生导电通道。
本发明的硅片浅沟槽隔离刻蚀的方法，如图3所示，包括
步骤31、硅上层刻蚀步，用于对硅上层刻蚀沟槽，刻蚀SiON(硬质掩模)层，并对SiN层进行刻蚀；
步骤32、SiO2氧化层刻蚀步，用于刻蚀氧化层，并进行部分Si硅基层的刻蚀，为上部圆角刻蚀做准备。
如图2所示，在进行这一步时，为了在进行下一步时能在沟槽的侧壁上，SiO2层与硅基层交界的位置形成圆滑的上部圆角，步骤32之后，需要在沟槽的侧壁上得到较好的锥形剖面。那就需要大量聚合物的沉积，这样在接下来的刻蚀步骤中在等离子的轰击下就可以形成较好的上部圆角。
如图4所示，步骤32之后进行
步骤41、硅基层刻蚀步，用于对Si硅基层刻蚀沟槽，并在沟槽的侧壁上，氧化层与硅基层交界的位置形成圆滑的上部圆角。在进行这一步时，由于步骤32中，在沟槽的侧壁上聚合物沉积出了较好的锥形剖面，这样在这一步的刻蚀步骤中在等离子的轰击下，进行沟槽刻蚀的同时就可以在沟槽的侧壁上形成较好的上部圆角。
在上述的步骤32中所采用的刻蚀工艺气体为包含HBr和CHF3气体的混合气体。
所述的HBr和CHF3气体按照蚀刻工艺要求的比例、流量和压力充入反应腔室，并在射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体中的活性基团混合产生的聚合物聚集在沟槽的侧壁上，并在进行所述步骤41的过程中对沟槽的侧壁起到保护作用，在氧化层与硅基层交界的位置形成上部圆角。所述的活性基团包括Br*、CHF*等。
在步骤32的刻蚀过程中CHF3的供气流量为30～50sccm，可以是30、35、40、45、50sccm等优选流量，最好是为35～45sccm，最佳为40sccm。
HBr的供气流量为15～40sccm，可以是15、20、25、30、35、40sccm等优选流量，最好是为20～35sccm，最佳为30sccm。
HBr和CHF3气体的供气压力为10～30mT，可以为10、15、20、25、30mT等优选压力，最好为15～25mT，最佳为20mT。
步骤32的刻蚀时间为20～50s，可以为20、25、30、35、40、45、50s等优选时间，最好为30～40s，最佳为35s。
上述的射频电源包括上射频电源和下射频电源，刻蚀过程中上射频电源的输出功率为400～600W，最好为500W，下射频源的输出功率为30～60W，最好为45W。
本发明在氧化层刻蚀步中所采用的刻蚀工艺气体为包含CHF3和HBr气体的混合气体，刻蚀过程中可以形成圆滑的上部圆角，省掉了上部圆角刻蚀步，不但简化了工艺步骤，使硅上层侧壁与硅基层侧壁之间平滑的过渡，而且由于CHF3价格较便宜，降低了成本。
适用于对各种类型的半导体硅片进行各种刻蚀，尤其适用于对半导体硅片进行浅沟槽隔离刻蚀。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (6)
1、一种硅片浅沟槽隔离刻蚀的方法，用于在硅片上刻蚀沟槽，所述的硅片为多层结构，包括硅上层、硅基层，硅上层与硅基层之间设有氧化层，其特征在于，包括步骤：
A、硅上层刻蚀步，用于对硅上层刻蚀沟槽；
B、氧化层刻蚀步，用于刻蚀氧化层，并进行部分硅基层的刻蚀，为上部圆角刻蚀做准备；
C、硅基层刻蚀步，用于对硅基层刻蚀沟槽，并在沟槽的侧壁上，氧化层与硅基层交界的位置形成圆滑的上部圆角；
所述的步骤B中所采用的刻蚀工艺气体为包含HBr和CHF3气体的混合气体，刻蚀过程中CHF3的供气流量为35～45sccm，HBr的供气流量为20～35sccm，供气压力为15～25mT，刻蚀时间为30～40s。
2、根据权利要求1所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述的HBr和CHF3气体按照蚀刻工艺要求的流量和压力充入反应腔室，并在射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体中的活性基团混合产生的聚合物聚集在沟槽的侧壁上，并在进行所述步骤C的过程中对沟槽的侧壁起到保护作用，在氧化层与硅基层交界的位置形成上部圆角。
3、根据权利要求2所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述的活性基团包括Br*、CHF*。
4、根据权利要求2所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述步骤B的刻蚀过程中CHF3的供气流量为40sccm，HBr的供气流量为30sccm，供气压力为20mT，刻蚀时间为35s。
5、根据权利要求2所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述的射频电源包括上射频电源和下射频电源，所述步骤B的刻蚀过程中上射频电源的输出功率为400～600W，下射频源的输出功率为30～60W。
6、根据权利要求5所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述步骤B的刻蚀过程中上射频电源的输出功率为500W，下射频源的输出功率为45W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101143224A CN100527380C (zh) | 2006-11-06 | 2006-11-06 | 硅片浅沟槽隔离刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101143224A CN100527380C (zh) | 2006-11-06 | 2006-11-06 | 硅片浅沟槽隔离刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101179046A CN101179046A (zh) | 2008-05-14 |
| CN100527380C true CN100527380C (zh) | 2009-08-12 |
Family
ID=39405227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101143224A Active CN100527380C (zh) | 2006-11-06 | 2006-11-06 | 硅片浅沟槽隔离刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100527380C (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752207B (zh) * | 2008-12-02 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 消除干法刻蚀中溴化氢浓缩残留方法 |
| US8305829B2 (en) | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
| US8305790B2 (en) | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
| CN101840882B (zh) * | 2009-03-20 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离的方法 |
| US8957482B2 (en) | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
| US8912602B2 (en) | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
| US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US8264021B2 (en) | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8482073B2 (en) | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
| US8264032B2 (en) | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| US9484462B2 (en) | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
| US8629478B2 (en) | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
| US8472227B2 (en) | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
| US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
| US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
| US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
| US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
| US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
| US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
| US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
| US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
| CN103681192B (zh) * | 2012-09-17 | 2017-10-13 | 北京北方华创微电子装备有限公司 | 一种等离子体刻蚀方法及硅浅沟槽隔离方法 |
| CN103021924A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN104183533A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104253035A (zh) * | 2013-06-27 | 2014-12-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN111863707B (zh) * | 2020-09-24 | 2020-12-22 | 南京晶驱集成电路有限公司 | 一种浅沟槽结构制备方法 |
-
2006
- 2006-11-06 CN CNB2006101143224A patent/CN100527380C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101179046A (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527380C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| US5811315A (en) | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US8691661B2 (en) | Trench with reduced silicon loss | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| US20120104539A1 (en) | Trenches with reduced silicon loss | |
| CN117153786B (zh) | 一种半导体结构及其制造方法 | |
| US6930027B2 (en) | Method of manufacturing a semiconductor component | |
| CN102810471B (zh) | 利用含硅掩模形成沟渠的方法 | |
| CN100517593C (zh) | 硅片刻蚀方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN100541733C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| US7754579B2 (en) | Method of forming a semiconductor device | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| US20040229442A1 (en) | Method for forming high resistive region in semiconductor device | |
| US20040266127A1 (en) | Method for manufacturing alignment mark of semiconductor device using STI process | |
| US20030148609A1 (en) | Multi-layer film stack polish stop | |
| TWI240360B (en) | Forming method of trench isolation region | |
| US6531265B2 (en) | Method to planarize semiconductor surface | |
| KR20020053565A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| US7459368B2 (en) | Method for manufacturing integrated circuits having silicon-germanium heterobipolar transistors | |
| US20010053583A1 (en) | Shallow trench isolation formation process using a sacrificial layer | |
| KR20070062735A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| CN102394234A (zh) | 用于曝光工艺的对准标记的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |