CN100541733C - 硅片浅沟槽隔离刻蚀的方法 - Google Patents
硅片浅沟槽隔离刻蚀的方法 Download PDFInfo
- Publication number
- CN100541733C CN100541733C CNB2006101651274A CN200610165127A CN100541733C CN 100541733 C CN100541733 C CN 100541733C CN B2006101651274 A CNB2006101651274 A CN B2006101651274A CN 200610165127 A CN200610165127 A CN 200610165127A CN 100541733 C CN100541733 C CN 100541733C
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon chip
- gas
- groove
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种硅片浅沟槽隔离刻蚀的方法，用于在硅片上进行浅沟槽隔离刻蚀，所述的硅片为多层结构，包括硬质掩模层、氧化层、硅基层，首先进行硬质掩模层和氧化层的刻蚀；然后对硅基层刻蚀沟槽，所采用的刻蚀工艺气体为包含HeO气体的混合气体，HeO气体的流量为15～25sccm，刻蚀过程中下射频电源的功率为80～100W。通过降低下射频电源的功率和适当增加HeO的方法，使沟槽的侧壁比较光滑，并减小了聚合物在沟槽侧壁上的沉积，从而改善了沟槽侧壁剖面的弧度，主要适用于对半导体硅片进行浅沟槽隔离刻蚀。
Description
技术领域
本发明涉及一种半导体硅片加工工艺，尤其涉及一种硅片浅沟槽隔离刻蚀工艺。
背景技术
目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标志和基础。
微电子技术中，要制造一块集成电路，需要经过集成电路设计、掩膜板制造、原始材料制造、芯片加工、封装、测试等几道工序。在这个过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键的技术。
如图1所示，在硅片浅沟槽隔离刻蚀过程中，半导体硅片一般为多层结构，自上而下包括硬质掩模层、SiO2氧化层、Si(硅)基层，这里的硬质掩模层主要包括SiON层、SiN层。
现有技术对半导体硅片进行浅沟槽隔离刻蚀工艺中，主要包括以下工艺步骤：
硬质掩模开启步(HM open)：对硬质掩模层进行刻蚀，采用含氟气体为刻蚀工艺气体，如CF4、CHF3等；
SiO2氧化层刻蚀步(BT)：开启氧化层，并进行部分Si基层的刻蚀，为在Si基层形成上部圆角做准备；
上部圆角刻蚀步(TCR：Top Corner Rounding)：在Si基层进行上部圆角的刻蚀；
沟槽刻蚀步(trench的刻蚀)：在Si基层进行浅沟槽刻蚀，并在沟槽的底部形成下部圆角，主要采用Cl2、HBr、CF4等的混合气体为刻蚀工艺气体；
在上述的浅沟槽隔离的刻蚀工艺中，在沟槽刻蚀步中，在沟槽侧壁形成良好的剖面对于保证良好的电学性能非常重要，具有一定角度的可调的剖面能够得到较好的电性能参数，从而提高产品的良率。
如图2所示，在刻蚀过程中，沟槽侧壁的剖面会产生一些弧度，从而影响了剖面的性能。为了减小沟槽侧壁剖面的弧度，现有技术一般在沟槽刻蚀步中增加CF4和Cl2气体的量来对有一些弧度的剖面进行改善。
但是此种技术虽然弧度有一些改善，但是由于增加了CF4和Cl2的量，从而增加了对沟槽侧壁的刻蚀，使得沟槽侧壁剖面有一些不平滑，使沟槽的底部和上部侧壁的剖面角度会有一些差别，从而给沟槽侧壁剖面角度的控制带来了一定的难度。
发明内容
本发明的目的是提供一种能使沟槽侧壁光滑、并能改善沟槽侧壁弧形剖面的硅片浅沟槽隔离刻蚀的方法。
本发明的目的是通过以下技术方案实现的：
本发明的硅片浅沟槽隔离刻蚀的方法，用于在硅片上进行浅沟槽隔离刻蚀，所述的硅片为多层结构，包括硬质掩模层、氧化层、硅基层，其特征在于，包括步骤：
A、硬质掩模层刻蚀步；
B、氧化层刻蚀步；
C、硅基层刻蚀步，用于对硅基层刻蚀沟槽，所采用的刻蚀工艺气体为包含HeO气体的混合气体。
所述的步骤C中HeO气体的流量为15～25sccm。
所述的工艺气体按照蚀刻工艺要求的流量和压力充入反应腔室，并在上射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体在下射频电源的作用下，实现对硅片的刻蚀工艺，所述下射频电源的功率小于等于100W。
所述下射频电源的功率为80～100W。
所述的工艺气体还包括CF4、HBr、Cl2气体，
刻蚀过程中CF4的供气流量为10～40sccm；
HBr的供气流量为100～200sccm；
Cl2的供气流量为10～30sccm；
供气压力为10～25mT；
上射频电源的功率为400～600W；
刻蚀时间为60～100s。
由上述本发明提供的技术方案可以看出，本发明所述的硅片浅沟槽隔离刻蚀的方法，由于刻蚀工艺气体中增加了HeO气体，在刻蚀过程中对沟槽的侧壁进行保护，一方面使沟槽的侧壁比较光滑；另一方面，不必通过在侧壁上增加聚合物的方法来保护沟槽的侧壁，减小了聚合物在沟槽侧壁上的沉积，从而改善了沟槽侧壁剖面的弧度，因此也可以降低下射频电源的功率，有效的提高刻蚀的均匀性，从而改善半导体器件的性能。主要适用于对半导体硅片进行浅沟槽隔离刻蚀。
附图说明
图1为刻蚀前的硅片结构示意图；
图2为现有技术的硅片浅沟槽隔离刻蚀的方法中，刻蚀过程全部结束时，所刻蚀的沟槽的剖面结构示意图；
图3为本发明的硅片浅沟槽隔离刻蚀的方法中，刻蚀过程全部结束时，所刻蚀的沟槽的剖面结构示意图。
具体实施方式
本发明的硅片浅沟槽隔离刻蚀的方法主要用于在硅片上进行浅沟槽隔离刻蚀，如图1所示，在硅片浅沟槽隔离刻蚀过程中，半导体硅片一般为多层结构，自上而下包括硬质掩模层、SiO2氧化层、Si(硅)基层，这里的硬质掩模层主要包括SiON层、SiN层，硅片的上方为刻蚀用的PR(光阻)。
对硅片进行浅沟槽隔离刻蚀的工艺过程，主要包括，
步骤1、硬质掩模层刻蚀步；
步骤2、氧化层刻蚀步；
步骤3、硅基层刻蚀步，用于对Si基层刻蚀沟槽，所采用的刻蚀工艺气体为包含HeO气体的混合气体。
在上述的步骤3中，刻蚀工艺气体中增加了HeO气体，其主要作用是在刻蚀过程中对沟槽的侧壁进行保护，一方面使沟槽的侧壁比较光滑；另一方面，不必通过在侧壁上增加聚合物的方法来保护沟槽的侧壁，减小了聚合物在沟槽侧壁上的沉积，从而减小了沟槽侧壁剖面的弧度。
另外，还可以通过控制HeO气体的流量来控制沟槽侧壁的斜度，HeO气体的流量最好控制在15～25sccm，可以是15、18、21、23、25sccm等优选流量。
在硅片浅沟槽隔离刻蚀的过程中，所述的工艺气体按照蚀刻工艺要求的流量和压力充入反应腔室，并在上射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体在下射频电源的加速、控制等作用下，实现对硅片的刻蚀工艺。
现有技术中，所述下射频电源的功率一般大于100W，用于加大等离子体对PR(光阻)的轰击力度，产生聚合物沉积在沟槽侧壁上，对沟槽侧壁进行保护。
本发明由于在工艺气体中增加了HeO气体，对沟槽侧壁进行保护，就可以降低下射频电源的功率，以减少聚合物在沟槽侧壁上的沉积。
所述下射频电源的功率最好小于等于100W，一般为80～100W，可以是80、85、90、95、100W等优选的功率。
上述的工艺气体中最好还包括CF4、HBr、Cl2等气体，刻蚀过程中CF4的供气流量最好为10～40sccm；HBr的供气流量最好为100～200sccm；Cl2的供气流量最好为10～30sccm；供气压力最好为10～25mT；上射频电源的功率最好为400～600W。
刻蚀时间最好为60～100s，可以是60、70、78、89、100s等优选的时间。
如图3所示，本发明通过降低下RF(射频电源)的功率和适当增加HeO的方法，在浅沟槽隔离刻蚀后，有效的改善了沟槽侧壁剖面的图像，从而有效地避免了不良剖面对后续工艺的影响。而降低下RF的功率也会有效的提高刻蚀的均匀性，从而改善半导体器件的性能。
适用于对各种类型的半导体硅片进行各种刻蚀，尤其适用于对半导体硅片进行浅沟槽隔离刻蚀。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (2)
1、一种硅片浅沟槽隔离刻蚀的方法，用于在硅片上进行浅沟槽隔离刻蚀，所述的硅片为多层结构，包括硬质掩模层、氧化层、硅基层，其特征在于，包括步骤：
A、硬质掩模层刻蚀步；
B、氧化层刻蚀步；
C、硅基层刻蚀步，用于对硅基层刻蚀沟槽，所采用的刻蚀工艺气体为包含HeO气体的混合气体，所述HeO气体的流量为18～25sccm；
所述的工艺气体按照蚀刻工艺要求的流量和压力充入反应腔室，并在上射频电源的作用下，将充入反应腔室的混合气体电离成等离子体，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成，所述等离子体在下射频电源的作用下，实现对硅片的刻蚀工艺，所述下射频电源的功率为80～100W。
2、根据权利要求1所述的硅片浅沟槽隔离刻蚀的方法，其特征在于，所述的工艺气体还包括CF4、HBr、Cl2气体，
刻蚀过程中CF4的供气流量为10～40sccm；
HBr的供气流量为100～200sccm；
Cl2的供气流量为10～30sccm；
供气压力为10～25mT；
上射频电源的功率为400～600W；
刻蚀时间为60～100s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101651274A CN100541733C (zh) | 2006-12-13 | 2006-12-13 | 硅片浅沟槽隔离刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101651274A CN100541733C (zh) | 2006-12-13 | 2006-12-13 | 硅片浅沟槽隔离刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101202225A CN101202225A (zh) | 2008-06-18 |
| CN100541733C true CN100541733C (zh) | 2009-09-16 |
Family
ID=39517294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101651274A Active CN100541733C (zh) | 2006-12-13 | 2006-12-13 | 硅片浅沟槽隔离刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100541733C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996876B (zh) * | 2009-08-27 | 2011-12-14 | 上海华虹Nec电子有限公司 | 将较大尺寸沟槽顶部直角改变成明显圆角的方法 |
| CN102148184B (zh) * | 2011-03-15 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 改善浅沟槽隔离侧壁粗糙度的方法 |
| CN102983096B (zh) * | 2012-11-29 | 2015-01-28 | 上海华力微电子有限公司 | 优化浅槽隔离刻蚀工艺的方法 |
| CN109390227B (zh) * | 2017-08-08 | 2020-09-29 | 天津环鑫科技发展有限公司 | 一种小线宽垂直型沟槽的刻蚀方法 |
-
2006
- 2006-12-13 CN CNB2006101651274A patent/CN100541733C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101202225A (zh) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527380C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| CN101868850B (zh) | 半导体装置的制造方法 | |
| US11094824B2 (en) | Forming a sacrificial liner for dual channel devices | |
| WO2002069383A3 (en) | Method of forming a notched silicon-containing gate structure | |
| CN100541733C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| KR100838917B1 (ko) | 패턴 마스크를 갖는 플라즈마 에칭 방법 | |
| EP1906439A3 (en) | Etching method and semiconductor device fabrication method | |
| KR100831571B1 (ko) | 플래시 소자 및 이의 제조 방법 | |
| US9449928B2 (en) | Layer arrangement | |
| CN100521102C (zh) | 多晶硅刻蚀的方法 | |
| CN100501938C (zh) | 深沟槽工艺中保护沟槽底部的方法 | |
| CN100517593C (zh) | 硅片刻蚀方法 | |
| CN103367119B (zh) | 用于双重图案化设计的掩模处理 | |
| CN104022034A (zh) | 半导体结构的形成方法 | |
| US6806200B2 (en) | Method of improving etch uniformity in deep silicon etching | |
| CN106129810A (zh) | 半导体装置的制造方法、半导体装置 | |
| CN102386084B (zh) | 平坦化晶圆表面的方法 | |
| US6852637B2 (en) | Method of etching a mask layer and a protecting layer for metal contact windows | |
| KR102153515B1 (ko) | 마스킹 층들을 박리하기 위한 희생성 재료 | |
| CN108346569A (zh) | 半导体器件的制作方法 | |
| CN102903662A (zh) | 隔离层刻蚀方法 | |
| CN111863934B (zh) | 半导体结构及其形成方法 | |
| US7981804B2 (en) | Manufacturing method of semiconductor device | |
| JP2020009803A (ja) | 板材の加工方法および素子チップの製造方法 | |
| US20050106826A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |